JP2824168B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2824168B2
JP2824168B2 JP4002006A JP200692A JP2824168B2 JP 2824168 B2 JP2824168 B2 JP 2824168B2 JP 4002006 A JP4002006 A JP 4002006A JP 200692 A JP200692 A JP 200692A JP 2824168 B2 JP2824168 B2 JP 2824168B2
Authority
JP
Japan
Prior art keywords
layer
diffusion layer
type diffusion
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4002006A
Other languages
English (en)
Other versions
JPH05190485A (ja
Inventor
大輔 竹原
雅幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4002006A priority Critical patent/JP2824168B2/ja
Publication of JPH05190485A publication Critical patent/JPH05190485A/ja
Application granted granted Critical
Publication of JP2824168B2 publication Critical patent/JP2824168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、コンタクトホール形成後に基板に生じる
欠陥層の除去工程に関するものである。
【０００２】
【従来の技術】図２は従来の欠陥層の除去工程を示す。
ＬＳＩの製造工程において、コンタクトホール５形成
は、Ｐ型拡散層２及びＮ型拡散層３の上に形成された様
々の膜厚のシリコン酸化膜４をＲＩＥ法でエッチングす
ることにより行われる。このときコンタクトホール５内
のシリコン基板１に形成された拡散層２，３には、ＲＩ
Ｅ法によるエッチングで欠陥層６が生じ、この欠陥層６
の除去が必要となる。従来は、拡散層２，３に生じた欠
陥層６をフッ素ラジカルによる等方性もしくは準異方性
のドライエッチングにより行っていた。
【０００３】
【発明が解決しようとする課題】しかし、従来行ってい
たドライエッチングによる欠陥層の除去は、下地がＰ型
拡散層２であるかＮ型拡散層３であるか、また不純物拡
散種の種類によって、欠陥層６除去のエッチングレート
が異なる。図３は従来技術による欠陥層６除去の際のエ
ッチングレートの下地拡散種依存性を示す図である。従
来、エッチングレートの遅い拡散種にあわせてエッチン
グ時間を決める必要があるが、エッチングレートの速い
拡散種では過度のエッチングを行うという不具合を生じ
る。
【０００４】近年の超ＬＳＩの高集積化に伴い、コンタ
クトホール５下地の拡散層２，３はますます浅くなり、
従来の欠陥層６の除去方法では、エッチングレートの速
い拡散種では拡散層の接合領域までエッチングしてしま
い、コンタクト部での接合リークが問題となる。
【０００５】本発明は、コンタクトホールのエッチング
時の欠陥層を下地の不純物拡散種の種類にかかわらず同
じ量だけ除去する手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、Ｐ型拡散層及びＮ型拡散層の夫々にコンタク
トホールを形成する際、エッチングにより半導体基板に
生じる欠陥層を除去する工程を有する半導体装置の製造
方法において、Ｐ型拡散層及びＮ型拡散層の夫々にコン
タクトホール形成後、上記コンタクトホール内のＰ型拡
散層に形成された欠陥層と上記コンタクトホール内のＮ
型拡散層に形成された欠陥層とを同時に酸素プラズマか
らの酸素ラジカルによる低温酸化により、酸化する工程
と、該工程において形成された酸化膜をフッ酸を用いた
ウエットエッチングにより除去する工程とを有すること
を特徴とするものである。
【０００７】
【作用】上記工程を用い、欠陥層を酸素プラズマからの
酸素ラジカルによって酸化することにより、Ｐ型拡散
層，Ｎ型拡散層にかかわらずほとんど同じ膜厚の酸化膜
を形成することができ、また、低温で酸化するため、拡
散層の再拡散もない。また、フッ酸を用いて、前記酸化
膜を除去することにより、同じ深さで欠陥層を除去する
ことができる。
【０００８】
【実施例】以下、一実施例に基づいて、本発明を詳細に
説明する。
【０００９】図１は本発明の一実施例の製造工程図であ
る。まず、シリコン基板１にＰ型拡散層２およびＮ型拡
散層３を形成し、層間絶縁膜４を堆積後、レジスト８を
塗布し、パターニング後、ＲＩＥ法によりエッチングす
る（図１（ａ））。この際、下地シリコン基板１に欠陥
層６が形成される。この欠陥層６の深さは、層間絶縁膜
４のエッチング条件により異なるが、一般に数１０〜数
１００Åである。
【００１０】次に、図１（ｂ）に示す様に、この欠陥層
６を除去するために、欠陥層６を含むシリコン酸化膜７
を形成する。このシリコン酸化膜７の形成方法は、酸素
プラズマからの酸素ラジカルによる低温酸化を用いた。
例えば、２．４５ＧＨｚのマイクロ波を印加したグウン
フローアッシング装置を用い、Ｏ2ガス１．６Ｔｏｒ
ｒ，基板温度２３０℃での酸化レートは、約３Å／ｍｉ
ｎであり、この酸化レートはＰ型拡散層２，Ｎ型拡散層
３にかかわらずほとんど同じである。
【００１１】次に、例えば、ＨＦ０．５％の酸性水溶液
を用いて常温でウェットエッチングによりシリコン酸化
膜７を除去する（図１（ｃ））。
【００１２】
【発明の効果】以上、詳細に説明した様に、本発明の形
成工程を用いることによって、Ｐ型拡散層及びＮ型拡散
層の夫々にコンタクトホールを形成する場合、コンタク
トホール形成時に生じる欠陥層除去後の下地の拡散層の
掘れ量が減少し、半導体装置の信頼性が向上し、また、
高歩留まりでの生産が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例の形成工程図である。
【図２】従来の欠陥層除去工程図である。
【図３】従来技術によるエッチングレートの下地拡散種
依存性を示す図である。
【符号の説明】
１ シリコン基板 ２ Ｐ型拡散層 ３ Ｎ型拡散層 ４ 層間絶縁膜 ５ コンタクトホール ６ 欠陥層 ７ シリコン酸化膜 ８ レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/306 Ｄ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ｐ型拡散層及びＮ型拡散層の夫々にコン
    タクトホールを形成する際、エッチングにより半導体基
    板に生じる欠陥層を除去する工程を有する半導体装置の
    製造方法において、Ｐ型拡散層及びＮ型拡散層の夫々にコンタクトホール形
    成後、上記コンタクトホール内のＰ型拡散層に形成され
    た欠陥層と上記コンタクトホール内のＮ型拡散層に形成
    された欠陥層とを同時に 酸素プラズマからの酸素ラジカ
    ルによる低温酸化により、酸化する工程と、 該工程において形成された酸化膜をフッ酸を用いたウエ
    ットエッチングにより除去する工程とを有することを特
    徴とする、半導体装置の製造方法。
JP4002006A 1992-01-09 1992-01-09 半導体装置の製造方法 Expired - Fee Related JP2824168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4002006A JP2824168B2 (ja) 1992-01-09 1992-01-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4002006A JP2824168B2 (ja) 1992-01-09 1992-01-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05190485A JPH05190485A (ja) 1993-07-30
JP2824168B2 true JP2824168B2 (ja) 1998-11-11

Family

ID=11517310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4002006A Expired - Fee Related JP2824168B2 (ja) 1992-01-09 1992-01-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2824168B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077122A (ko) * 1997-04-16 1998-11-16 김영환 반도체 장치의 콘택홀 형성 방법
KR100446314B1 (ko) * 2002-03-30 2004-09-01 주식회사 하이닉스반도체 리프레시시간이 개선된 반도체장치의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182821A (ja) * 1982-04-21 1983-10-25 Fujitsu Ltd 半導体装置の製造方法
JPS62252134A (ja) * 1986-04-24 1987-11-02 Matsushita Electric Ind Co Ltd 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05190485A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
US4690728A (en) Pattern delineation of vertical load resistor
JPH0621018A (ja) ドライエッチング方法
JP2948996B2 (ja) 半導体集積回路の製造方法
JP3407023B2 (ja) 半導体装置の製造方法
JP2824168B2 (ja) 半導体装置の製造方法
JP2004356575A (ja) 半導体装置の製造方法
JPS5840338B2 (ja) 半導体装置の製造法
JPH098131A (ja) 半導体装置の製造方法
KR100282425B1 (ko) 캐패시터의제조방법
KR100235950B1 (ko) 반도체 소자의 필드 산화막 제조방법
JPH079930B2 (ja) 半導体装置の製造方法
JPS6231492B2 (ja)
JPH1012868A (ja) 半導体装置及びその製造方法
KR100264237B1 (ko) 홀 형성방법
JPS62112342A (ja) 素子分離領域の形成方法
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
US6890860B1 (en) Method for etching and/or patterning a silicon-containing layer
JPH06151352A (ja) 半導体装置の製造方法
JPH0864765A (ja) 半導体装置の製造方法
JPH09129876A (ja) 半導体装置の製造方法
JPH09260349A (ja) 半導体装置の製造方法
JPH03136242A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPH10242261A (ja) 半導体装置の製造方法
JPH0737834A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees