CN104576498A - 一种掩埋层的制作方法 - Google Patents
一种掩埋层的制作方法 Download PDFInfo
- Publication number
- CN104576498A CN104576498A CN201310522638.7A CN201310522638A CN104576498A CN 104576498 A CN104576498 A CN 104576498A CN 201310522638 A CN201310522638 A CN 201310522638A CN 104576498 A CN104576498 A CN 104576498A
- Authority
- CN
- China
- Prior art keywords
- doped region
- type doped
- area
- trap
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Abstract
本发明公开了一种掩埋层的制作方法，该方法包括：通过向衬底表面的第一区域注入五族元素形成N型掺杂区，以及通过向所述衬底表面的第二区域注入三族元素形成P型掺杂区；在所述衬底表面上制作外延层，使所述N型掺杂区和P型掺杂区成为N型掩埋层和P型掩埋层；进行高温扩散。解决了现有技术中存在的为了保证阱和掩埋层在外延层的内部发生连通，增加推阱工艺的时间，而导致阱掺杂的横向扩散量增大、阱的表面浓度变淡，间接导致MOS容易穿通的问题。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种掩埋层的制作方法。
背景技术
在高压CMOS（Complementary Metal Oxid Semiconductor，互补金属氧化物半导体）型集成电路、双极-互补MOS型集成电路（BiCMOS，Bipolar CMOS）、双极-互补MOS-双扩散MOS型集成电路（简称BCD，Bipolar ComplementaryDiffused MOS）等类型的集成电路工艺中，通常都要用到“掩埋层”和“阱”结构。
在现有的工艺制作中，一般都是先在衬底表面注入五族元素，在衬底的内部形成N型掺杂区。在衬底的表面注入三族元素，在衬底内部形成P型掺杂区，然后在衬底的表面上制作外延层，这些掩埋在衬底与外延层之中的N型掺杂区和P型掺杂区分别形成了N型掩埋层和P型掩埋层。之后在外延层表面注入三族元素和五族元素，然后进行高温扩散（也可以称为推阱），使得在外延层形成P阱和N阱，并使得阱与下面的掩埋层相互连通。
为了提高集成电路中的双极型晶体管、横向双扩散MOS等器件的工作电压，往往需要更宽的掺杂区延展这些器件的耗尽区，即需要深度更大的N阱和P阱。为了实现这一目标，须采用更大厚度的外延层；在采用更大厚度的外延层的同时，为了保证阱和掩埋层在外延层的内部发生连通，须增加推阱工艺的温度或时间。
增加推阱工艺的温度或时间，会导致阱掺杂的横向扩散量增大、阱的表面浓度变淡，间接导致MOS容易穿通等问题。
发明内容
本发明提供一种掩埋层的制作方法，用以解决现有技术中存在的为了保证阱和掩埋层在外延层的内部发生连通，增加推阱工艺的温度和时间，而导致阱掺杂的横向扩散量增大、阱的表面浓度变淡，间接导致MOS容易穿通的问题。
本发明实施例提供了一种掩埋层的制作方法，包括：通过向衬底表面的第一区域注入五族元素形成N型掺杂区，以及通过向所述衬底表面的第二区域注入三族元素形成P型掺杂区；在所述衬底表面上制作外延层，使所述N型掺杂区和P型掺杂区成为N型掩埋层和P型掩埋层；制作外延层之后，所述方法还包括：
进行高温扩散。
上述方法中在进行推阱之前先进行高温扩散，使得掩埋层中掺入的元素向外延层扩散。当需要深度更大的N阱和P阱时，不需要提高推阱工艺的温度和时间即可实现阱与掩埋层的连通。解决了现有技术中存在的技术问题。
优选的，上述高温扩散的温度为1000～1200摄氏度，时间为30～300分钟。
通过向所述第一区域注入五族元素形成N型掺杂区之后，较佳的，所述方法还包括：
在所述第一区域中需要与P阱连通的N型掺杂区对应的区域注入三族元素。
通过向衬底表面的第二区域注入三族元素形成P型掺杂区，以及在所述第一区域中需要与P阱连通的N型掺杂区对应的区域注入三族元素，这两个步骤的具体实现方式可以是：
在所述衬底表面涂覆光刻胶；
去除所述第二区域和所述第一区域中需要与P阱连通的N型掺杂区对应的区域的光刻胶；
向去除光刻胶的区域注入三族元素；
去除覆盖在所述衬底表面的光刻胶；
高温退火，在所述第二区域形成P型掺杂区。
上述方法在制作外延层之后，进行高温扩散时，在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入的三族元素向所述外延层中扩散（从下向上扩散），形成P型掺杂区。由于注入的三族元素的原子量比N型掺杂区注入的五族元素的原子量要小很多，因此在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入的三族元素，比N型掺杂区注入的五族元素从下向上的扩散量更大，在N型掩埋层的上方的外延层中形成P型掺杂区。那么，与传统方法相比，当推阱温度和时间相同时，所述需要与P阱连通的N型掺杂区（N型掩埋层）更容易与P阱连通，且形成的与N型掺杂区（N型掩埋层）连通的P阱的深度更大、且其底部的三族元素的浓度更大。
通过向所述第二区域注入三族元素形成P型掺杂区之后，较佳的，所述方法还包括：
在所述第二区域中需要与N阱连通的P型掺杂区对应的区域注入五族元素。较佳的，该五族元素为磷元素，当然也可以是砷元素或者锑元素。
通过向所述衬底表面的第一区域注入五族元素形成N型掺杂区，以及在所述第二区域中需要与N阱连通的P型掺杂区对应的区域注入五族元素，这两个步骤的具体实现方式可以是：
在所述衬底表面涂覆光刻胶；
去除所述第一区域和所述第二区域中需要与N阱连通的P型掺杂区对应的区域的光刻胶；
向去除光刻胶的区域注入五族元素；
去除覆盖在所述衬底表面的光刻胶；
高温退火，在所述第一区域形成N型掺杂区。
上述方法在制作外延层之后，进行高温扩散时，在第二区域需要与N阱连通的P型掺杂区对应的区域注入的五族元素向上述外延层中扩散（从下向上扩散），与从下向上扩散的P型掺杂区中的一部分三族元素发生电性中和，因此经高温扩散之后，第二区域需要与N阱连通的P型掺杂区向外延层中的扩散深度（从下向上扩散）比第二区域中其它区域的P型掺杂区向外延层中的扩散深度更小，与传统方法相比，在进行推阱工艺后，形成的与P型掺杂区（P型掩埋层）连通的N阱的深度更大、且其底部的五族元素的浓度更大。
基于上述任意方法实施例，所述N型掺杂区掺入的五族元素为砷或者锑。
基于上述任意方法实施例，优选的，所述P型掺杂区掺入的三族元素为硼。
基于上述任意方法实施例，较佳的，所述N型掺杂区中的五族元素的掺杂浓度为1E18～5E21原子/立方厘米，所述P型掺杂区中的三族元素的掺杂浓度为1E15～2E16原子/立方厘米。所述1E18为1×1018。
附图说明
图1为本发明实施例掩埋层制作方法流程图；
图2a～图2c为本发明实施例掩埋层制作方法示意图；
图3为本发明实施例在需要与P阱连通的N型掺杂区对应的区域注入三族元素示意图；
图4为本发明实施例在经过图3所示步骤，进行高温扩散后的掩埋层结构示意图；
图5为本发明实施例在需要与N阱连通的P型掺杂区对应的区域注入五族元素示意图；
图6为本发明实施例在经过图5所示步骤，进行高温扩散后的掩埋层结构示意图。
具体实施方式
本发明提供一种掩埋层的制作方法，用以解决现有技术中存在为了保证阱和掩埋层在外延层的内部发生连通，增加推阱工艺的时间，而导致阱掺杂的横向扩散量增大、阱的表面浓度变淡，间接导致MOS容易穿通的问题。
下面结合附图对本发明实施例作进一步说明。
本发明实施例提供了一种掩埋层的制作方法，如图1所示，该方法包括：
S101：通过向衬底表面的第一区域注入五族元素形成N型掺杂区，以及通过向所述衬底表面的第二区域注入三族元素形成P型掺杂区。
经过步骤S101形成的器件如图2a所示。
本发明实施例中，衬底可以是P型衬底，也可以是N型衬底；为形成N型掺杂区注入的五族元素可以为砷或者锑；为形成P型掺杂区注入的三族元素可以为硼。
在步骤S101中，形成N型掺杂区和形成P型掺杂区，具体包括光刻、离子注入、高温扩散等工艺。
S102：在所述衬底表面上制作外延层，使所述N型掺杂区和P型掺杂区成为N型掩埋层和P型掩埋层。
经过步骤S102形成的器件如图2b所示。
本发明实施例中，如果是P型衬底，则该外延层为N型外延层，如果是N型衬底，则该外延层为P型外延层。
本发明实施例中，外延层的厚度依据于集成电路中各器件工作电压的需求，一般为3～15微米。
S103：进行高温扩散。
经过高温扩散后N型掩埋层的五族元素，和P型掩埋层的三族元素向外延层扩散，形成如图2c所示的结构。
本发明实施例中，较佳地，该高温扩散的温度为1000～1200摄氏度，时间为30～300分钟。
在利用本发明实施例提供的方法形成掩埋层后，还可以在外延层上进行阱结构制作及推阱工艺。具体的：在上述外延层的预设区域通过光刻、离子注入等工艺进行N阱掺杂和P阱掺杂，然后进行推阱，使P阱掺杂区和N阱掺杂区形成P阱和N阱，并使得位于外延层的阱结构与位于衬底的掩埋层结构相互连通。其中N阱掺杂的元素为磷元素，P阱掺杂的元素为硼元素。
上述方法，在N阱与P阱的制作工艺进行之前，就采用高温扩散工艺，使得N型掩埋层和P型掩埋层向外延层中扩散（从下向上扩散），该方法达到了减小推阱工艺的温度和时间的目的，从而避免更长时间更高温度的推阱工艺导致的阱掺杂横向扩散量太大、阱表面浓度变淡间接导致MOS容易穿通等问题。
在上述任意方法实施例的基础上，形成N型掺杂区之后，制作外延层之前，还可以在上述第一区域中需要与P阱连通的N型掺杂区对应的区域注入三族元素，如图3所示。其具体实现方式有多种，下面例举其中几种：
实现方式一：
在形成N型掺杂区后，在上述第二区域和上述第一区域中需要与P阱连通的N型掺杂区的对应的区域注入三族元素，在上述第二区域形成P型掺杂区。
该实现方式一可以具体包括：
在上述衬底表面涂覆光刻胶；去除上述第二区域和第一区域中需要与P阱连通的N型掺杂区对应的区域的光刻胶；向去除光刻胶的区域注入三族元素；去除覆盖在所述衬底表面的光刻胶；高温退火，在上述第二区域形成P型掺杂区。
实现方式二：
在形成N型掺杂区和P型掺杂区后，在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入三族元素。此时注入的三族元素可以为硼。
实现方式三：
在形成N型掺杂区后，在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入三族元素，该步骤在制作P型掺杂区之前完成。该步骤中注入的三族元素为硼。
制作外延层之后，进行高温扩散时，在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入的三族元素向所述外延层中扩散（从下向上扩散），形成P型掺杂区，如图4所示。由于硼元素的原子量比砷或者锑元素的原子量要小很多，因此硼元素比砷或锑元素从下向上的扩散量更大，在N型掩埋层的上方的外延层中形成P型掺杂区。那么，与传统方法相比，当推阱温度和时间相同时，所述需要与P阱连通的N型掺杂区（N型掩埋层）更容易与P阱连通，且形成的与N型掺杂区（N型掩埋层）连通的P阱的深度更大、且其底部的三族元素的浓度更大。
在上述任意方法实施例的基础上，形成P型掺杂区之后，制作外延层之前，还可以在上述第二区域中需要与N阱连通的P型掺杂区对应的区域注入五族元素，如图5所示。其具体实现方式有多种，下面例举其中几种：
实现方式一：
在形成P型掺杂区之后，在上述第一区域和第二区域中需要与N阱连通的P型掺杂区的对应的区域注入五族元素，在上述第一区域形成N型掺杂区。
该实现方式一可以具体包括：
在上述衬底表面涂覆光刻胶；去除上述第一区域和所述第二区域中需要与N阱连通的P型掺杂区对应的区域的光刻胶；向去除光刻胶的区域注入五族元素；去除覆盖在该衬底表面的光刻胶；高温退火，在所述第一区域形成N型掺杂区。
实现方式二：
在形成P型掺杂区和N型掺杂区后，在上述二区域需要与N阱连通的P型掺杂区对应的区域注入五族元素。此时注入的五族元素可以为磷、砷或锑。优选的为磷元素。
实现方式三：
在形成P型掺杂区后，在上述第二区域需要与N阱连通的P型掺杂区对应的区域注入五族元素，该步骤在制作N型掺杂区之前完成。该步骤中注入的五族元素可以为磷、砷或者锑。优选的是磷元素。
制作外延层之后，进行高温扩散时，在第二区域需要与N阱连通的P型掺杂区对应的区域注入的五族元素向上述外延层中扩散（从下向上扩散），与从下向上扩散的P型掺杂区中的一部分三族元素发生电性中和，因此经高温扩散之后，第二区域需要与N阱连通的P型掺杂区向外延层中的扩散深度（从下向上扩散）比第二区域中其它区域的P型掺杂区向外延层中的扩散深度更小，如图6所示，与传统方法相比，在进行推阱工艺后，形成的与P型掺杂区（P型掩埋层）连通的N阱的深度更大、且其底部的五族元素的浓度更大。
本发明实施例中，可以仅在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入注入三族元素，也可以仅在上述第二区域需要N阱连通的P型掺杂区对应的区域注入五族元素。还可以既在上述第一区域需要与P阱连通的N型掺杂区对应的区域注入注入三族元素，又在上述第二区域需要N阱连通的P型掺杂区对应的区域注入五族元素。其具体工艺流程本发明不作限定，可以参照上述各实施例的描述。
基于上述任意实施例，较佳的，所述N型掺杂区中的五族元素的掺杂浓度为1E18～5E21原子/立方厘米，所述P型掺杂区中的三族元素的掺杂浓度为1E15～2E16原子/立方厘米。所述1E18为1×1018。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种掩埋层的制作方法，包括：通过向衬底表面的第一区域注入五族元素形成N型掺杂区，以及通过向所述衬底表面的第二区域注入三族元素形成P型掺杂区；在所述衬底表面上制作外延层，使所述N型掺杂区和P型掺杂区成为N型掩埋层和P型掩埋层；其特征在于，制作外延层之后，所述方法还包括：
进行高温扩散。
2.根据权利要求1所述的方法，其特征在于，通过向所述第一区域注入五族元素形成N型掺杂区之后，所述方法还包括：
在所述第一区域中需要与P阱连通的N型掺杂区对应的区域注入三族元素。
3.根据权利要求2所述的方法，其特征在于，通过向衬底表面的第二区域注入三族元素形成P型掺杂区，以及在所述第一区域中需要与P阱连通的N型掺杂区对应的区域注入三族元素，具体包括：
在所述衬底表面涂覆光刻胶；
去除所述第二区域和所述第一区域中需要与P阱连通的N型掺杂区对应的区域的光刻胶；
向去除光刻胶的区域注入三族元素；
去除覆盖在所述衬底表面的光刻胶；
高温退火，在所述第二区域形成P型掺杂区。
4.根据权利要求1所述的方法，其特征在于，通过向所述第二区域注入三族元素形成P型掺杂区之后，所述方法还包括：
在所述第二区域中需要与N阱连通的P型掺杂区对应的区域注入五族元素。
5.根据权利要求4所述的方法，其特征在于，通过向所述衬底表面的第一区域注入五族元素形成N型掺杂区，以及在所述第二区域中需要与N阱连通的P型掺杂区对应的区域注入五族元素，具体包括：
在所述衬底表面涂覆光刻胶；
去除所述第一区域和所述第二区域中需要与N阱连通的P型掺杂区对应的区域的光刻胶；
向去除光刻胶的区域注入五族元素；
去除覆盖在所述衬底表面的光刻胶；
高温退火，在所述第一区域形成N型掺杂区。
6.根据权利要求1～5任一项所述的方法，其特征在于，所述N型掺杂区掺入的五族元素为砷或者锑。
7.根据权利要求1～5任一项所述的方法，其特征在于，所述P型掺杂区掺入的三族元素为硼。
8.根据权利要求1～5任一项所述的方法，其特征在于，所述高温扩散的温度为1000～1200摄氏度，时间为30～300分钟。
9.根据权利要求1～5任一项所述的方法，其特征在于，所述N型掺杂区中的五族元素的掺杂浓度为1E18～5E21原子/立方厘米，所述P型掺杂区中的三族元素的掺杂浓度为1E15～2E16原子/立方厘米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310522638.7A CN104576498A (zh) | 2013-10-29 | 2013-10-29 | 一种掩埋层的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310522638.7A CN104576498A (zh) | 2013-10-29 | 2013-10-29 | 一种掩埋层的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104576498A true CN104576498A (zh) | 2015-04-29 |
Family
ID=53092230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310522638.7A Pending CN104576498A (zh) | 2013-10-29 | 2013-10-29 | 一种掩埋层的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576498A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807155A (zh) * | 2017-04-28 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN114156373A (zh) * | 2021-11-19 | 2022-03-08 | 深圳市光科全息技术有限公司 | 发光二极管的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1308013A (en) * | 1969-05-08 | 1973-02-21 | Philips Electronic Associated | Methods of manufacturing semiconductor devices |
| CN86102691A (zh) * | 1985-04-19 | 1986-12-17 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| CN102290437A (zh) * | 2011-09-20 | 2011-12-21 | 上海先进半导体制造股份有限公司 | Vdmos晶体管结构及其形成方法 |
| CN102468209A (zh) * | 2010-11-19 | 2012-05-23 | 上海华虹Nec电子有限公司 | 锗硅hbt的埋层形成方法 |
-
2013
- 2013-10-29 CN CN201310522638.7A patent/CN104576498A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1308013A (en) * | 1969-05-08 | 1973-02-21 | Philips Electronic Associated | Methods of manufacturing semiconductor devices |
| CN86102691A (zh) * | 1985-04-19 | 1986-12-17 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| CN102468209A (zh) * | 2010-11-19 | 2012-05-23 | 上海华虹Nec电子有限公司 | 锗硅hbt的埋层形成方法 |
| CN102290437A (zh) * | 2011-09-20 | 2011-12-21 | 上海先进半导体制造股份有限公司 | Vdmos晶体管结构及其形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807155A (zh) * | 2017-04-28 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US10804105B2 (en) | 2017-04-28 | 2020-10-13 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and manufacture thereof |
| CN108807155B (zh) * | 2017-04-28 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN114156373A (zh) * | 2021-11-19 | 2022-03-08 | 深圳市光科全息技术有限公司 | 发光二极管的制备方法 |
| CN114156373B (zh) * | 2021-11-19 | 2024-04-05 | 深圳市光科全息技术有限公司 | 发光二极管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856208B (zh) | 具有电压补偿结构的半导体器件 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN103531611A (zh) | 包括存储区和边缘区的超结半导体器件 | |
| CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
| CN102412126A (zh) | 超高压ldmos的工艺制作方法 | |
| CN103035525B (zh) | 高压隔离n型ldmos器件的制造方法 | |
| CN104282739A (zh) | 双极晶体管以及制造双极晶体管的方法 | |
| CN104576498A (zh) | 一种掩埋层的制作方法 | |
| CN105895679A (zh) | 一种绝缘栅双极晶体管的结构和制造方法 | |
| CN102194869A (zh) | 一种抗辐照性能增强的超陡倒掺杂mos器件 | |
| CN105931952A (zh) | 一种雪崩二极管结构的制造方法 | |
| CN102194868B (zh) | 一种抗辐照的Halo结构MOS器件 | |
| CN103579296B (zh) | 半导体装置及其制造方法 | |
| CN103441074A (zh) | 一种制造集成有二极管的igbt器件的方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102280495A (zh) | 一种齐纳二极管及其制造方法 | |
| CN103177958B (zh) | 一种集成式肖特基二极管及其制造方法 | |
| CN101442077B (zh) | 一种齐纳二极管及其bcd工艺制造方法 | |
| CN103208511A (zh) | 一种超结肖特基半导体装置及其制备方法 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103943471A (zh) | 外延层形成方法及半导体结构 | |
| CN103996671B (zh) | 多层衬底 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN102064099B (zh) | 栅极结构的形成方法 | |
| CN111834221A (zh) | Ldmos和其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |