CN101442077B - 一种齐纳二极管及其bcd工艺制造方法 - Google Patents

一种齐纳二极管及其bcd工艺制造方法 Download PDF

Info

Publication number
CN101442077B
CN101442077B CN200710094278XA CN200710094278A CN101442077B CN 101442077 B CN101442077 B CN 101442077B CN 200710094278X A CN200710094278X A CN 200710094278XA CN 200710094278 A CN200710094278 A CN 200710094278A CN 101442077 B CN101442077 B CN 101442077B
Authority
CN
China
Prior art keywords
buried regions
zener diode
injection
trap
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710094278XA
Other languages
English (en)
Other versions
CN101442077A (zh
Inventor
陈志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200710094278XA priority Critical patent/CN101442077B/zh
Publication of CN101442077A publication Critical patent/CN101442077A/zh
Application granted granted Critical
Publication of CN101442077B publication Critical patent/CN101442077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种齐纳二极管,包括N埋层、P埋层、外延层、有源区、N+、P+,N埋层和P埋层互相交叠。此外,本发明还公开了上述齐纳二极管的BCD工艺制造方法,采用小扩散系数的锑注入形成N埋层(NBL)、采用大扩散系数的硼注入形成P埋层(PBL)。采用本发明工艺制造的齐纳二极管,克服了现有技术存在的齐纳蠕变现象,从而提高了该工艺的附加值,扩展了工艺的应用面。

Description

一种齐纳二极管及其BCD工艺制造方法
技术领域
本发明涉及一种集成电路半导体器件,尤其涉及一种齐纳二极管;此外,本发明还涉及该齐纳二极管的BCD工艺制造方法。 
背景技术
BCD工艺是一种先进的单片集成工艺技术,1986年由意法半导体(ST)公司率先研制成功,这种工艺能够在同一芯片上制作双极管bipolar,CMOS(互补金属氧化物半导体)和DMOS(扩散金属氧化物半导体)器件,称为BCD工艺。BCD工艺广泛应用于电源管理、显示驱动、汽车电子、工业控制等领域。通常利用隧道击穿机制来工作的二极管称为齐纳二极管(Zener diode)。如果能在BCD工艺中集成齐纳二极管,可以为电路设计师提供很大的灵活性,大大提高工艺的应用和附加值。 
现有的BCD工艺中齐纳二极管制作的主要流程如下:利用P+源漏注入再加一块N型注入版形成齐纳二极管。采用该流程方法制作出的器件为表面齐纳二极管,表面齐纳二极管容易产生齐纳蠕变,是一种相对脆弱的器件,无法满足需要埋层齐纳二极管的客户的要求。此外,这种表面齐纳二极管相对于标准BCD工艺,需要增加块掩摸版,制造成本较高。 
齐纳蠕变的解释:雪崩一般发生在大多数扩散结的表面附近,窄耗尽区使局部场强增大,产生热空穴,因为那里的杂质浓度高,雪崩产生的部分热载流子注入到上层氧化层中,这些热载流子会破坏硅-氢键,重新生 成正的氧化层固定电荷。这种正的氧化层固定电荷将静电感应表面处,使耗尽区逐渐变宽,工作过程中会使击穿电压缓慢升高,击穿移到表面以下,蠕变停止。参见图1,图1(A)显示了结的初始状态,在表面附近出现了热载流子;图1(B)显示了长时间工作后结的状态。 
发明内容
本发明要解决的技术问题是提供一种齐纳二极管,克服了现有技术存在的齐纳蠕变现象;为此,本发明还提供上述齐纳二极管的BCD工艺制造方法。 
为解决上述技术问题,本发明提供一种齐纳二极管齐纳二极管,包括N埋层、P埋层、外延层、有源区、N+、P+,所述的N埋层和所述的P埋层横向交叠,锑注入形成N埋层、硼注入形成P埋层,P埋层将N埋层包住。 
所述的N埋层和P埋层的横向交叠处为半圆形。 
该齐纳二极管的外延层和N+、P+之间还包括高压N阱、N阱、高压P阱、P阱,或者深N+、深P+。 
本发明还提供一种齐纳二极管的BCD工艺制造方法,包括如下步骤: 
(1)对准光刻与刻蚀;(2)N埋层光刻或注入,采用小扩散系数的锑注入形成N埋层;(3)N埋层推进;(4)P埋层光刻或注入,采用大扩散系数的硼注入形成P埋层;(5)P埋层推进,使N埋层和P埋层的注入深度相近,由于硼扩散系数比锑扩散系数大,P埋层将N埋层包住,形成P埋层和N埋层横向交叠;(6)外延层形成;(7)高压N阱形成;(8)高压P阱形成;(9)有源区形成;(10)N阱光刻或注入;(11)P阱光刻或注入;(12)场隔离形成;(13)栅氧化;(14)栅极形成;(15)N+光刻或注入; (16)P+光刻或注入;(17)硅化物形成;(18)接触孔制作;(19)金属布线;(20)钝化层形成。 
在步骤(6)外延层形成和步骤(7)高压N阱形成之间还包括深N+光刻/注入和深P+光刻/注入步骤。 
和现有技术相比,本发明具有以下有益效果:采用本发明制作的齐纳二极管为埋层齐纳二极管。由于击穿发生在远离表面的NBL与PBL之间,因此可以有效地克服表面齐纳二极管的齐纳蠕变现象,并且无需增加额外的光刻版,只要设计好版图,此外应该在设计规则上规定N型埋层和P型埋层可以互相交叠。本发明在无需增加额外的光刻版的情况下,制造出实用的埋层齐纳二极管,提高了工艺的附加值,扩展了工艺的应用面。该工艺制作方法对同时包含有N型埋层和P型埋层的BCD工艺、BiCMOS(双极互补金属氧化物半导体)工艺、高压CMOS等工艺中齐纳二极管都具有普遍的借鉴意义。 
附图说明
图1是采用现有BCD工艺制作的表面齐纳二极管产生齐纳蠕变的模型示意图,图1(A)是开始出现蠕变的状态示意图,图1(B)是长时间工作后的状态示意图; 
图2是本发明齐纳二极管的示意版图; 
图3是本发明实施例之一齐纳二极管的截面图; 
图4是本发明另一实施例齐纳二极管的截面图。 
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。 
如果设法使击穿不发生在表面,就可以克服齐纳蠕变现象。在BCD工艺中,可以设法借助埋层来实现此构想。本发明利用其中的N埋层(N型埋层,NBL)和P埋层(P型埋层,PBL)互相交叠形成埋层齐纳二极管。本发明埋层齐纳二极管的版图见图2,图2中N埋层(NBL)为埋层齐纳二极管的阴极,P埋层(PBL)为阳极。图2中N埋层(NBL)和P埋层(PBL)在版图设计时互相交叠是形成这种埋层齐纳二极管的必要条件之一,图2中N埋层(NBL)和P埋层(PBL)互相交叠处为半圆形,是为了防止在N埋层的拐角处的电场增强。 
本发明埋层齐纳二极管的截面图参见图3,图3中的齐纳二极管,包括P衬底(P-Sub)、N埋层(NBL,采用锑注入形成)、P埋层(PBL,采用硼注入形成)、N外延层(N-epi)、高压N阱(HV Nw)、高压P阱(HV PW)、N阱(Nwell)、P阱(Pwell)、N+光刻/注入、P+光刻/注入。在工艺设计上,采用小扩散系数的锑注入形成N埋层(NBL)、采用大扩散系数的硼注入形成P埋层(PBL)是形成这种埋层齐纳二极管的另一必要条件之一。通过合适的注入和推进条件使N埋层(NBL)和P埋层(PBL)的注入深度相近,由于硼扩散系数比锑扩散系数大,从而在图3所示Y方向P埋层(PBL)可以将N埋层(NBL)包住;由于P埋层(PBL)浓度远比P衬底(P-Sub)高,同时由于N埋层(NBL)和P埋层(PBL)相互交叠,因此击穿发生在N埋层与P埋层的交叠区,形成齐纳击穿。外延层是BCD工艺所必备,其浓度通常远小于P埋层(PBL),对于本发明中的埋层齐纳二极管,外延层可以是N型或P型,本实施例以N型外延层为例。图3中高压N阱(HV NW)、N阱(Nwell)、N+光刻/注入为一般BCD工艺所具备,用于将N埋层(NBL) 引出通过接触孔等形成埋层齐纳二极管的阴极;如果BCD工艺带有深N+(N-Sink)工艺,可以直接用深N+(N-Sink)取代图3中的高压N阱(HVNW)、N阱(Nwell)(如图4所示)。图3中高压P阱(HV PW)、P阱(Pwell)、P+光刻/注入也是BCD工艺所具备工序,用于将P埋层(PBL)引出通过接触孔等形成埋层齐纳二极管的阳极,如果BCD工艺带有深P+(P-Sink)工艺,可以直接用深P+(P-Sink)取代图中的高压P阱(HV PW)、P阱(Pwell)(如图4所示)。 
本发明埋层齐纳二极管的工艺流程具体如下: 
(1)对准光刻与刻蚀; 
(2)N埋层(NBL)光刻/注入,采用扩散系数较小的锑注入,典型注入剂量为2E15原子/平方厘米; 
(3)N埋层推进,温度约摄氏1200度左右; 
(4)P埋层(PBL)光刻/注入,采用硼埋层,通常注入剂量数量级为E13-E14原子/平方厘米; 
(5)P埋层(PBL)推进,温度约摄氏1100度左右; 
(6)外延层(N外延层或P外延层)形成,淀积厚度约为5微米,电阻率约30欧姆-厘米; 
(7)高压N阱(HV NW)形成,P(磷)注入,注入剂量为E12原子/平方厘米; 
(8)高压P阱(HV PW)形成,B(硼)注入,注入剂量为E12原子/平方厘米; 
(9)有源区形成; 
(10)N阱光刻/注入,P注入,注入剂量为1.5E13原子/平方厘米; 
(11)P阱光刻/注入,B注入,注入剂量为2E13原子/平方厘米; 
(12)场隔离形成; 
(13)栅氧化; 
(14)栅极形成; 
(15)N+光刻/注入,砷(As)注入,注入剂量为E15原子/平方厘米; 
(16)P+光刻/注入,B注入,注入剂量为E15原子/平方厘米; 
(17)硅化物形成; 
(18)接触孔制作; 
(19)金属布线; 
(20)钝化层形成。 
如果BCD工艺带有深N+(N-Sink)和深P+(P-Sink)工艺,其工艺流程与上述工艺流程描述基本相同,只是在步骤(6)外延层形成和步骤(7)高压N阱形成之间加入深N+(N-Sink)光刻/注入(P注入,注入剂量为E15)和深P+(P-Sink)光刻/注入(B注入,注入剂量为E15原子/平方厘米)。 
上述工艺流程中的各步骤采用的是半导体工业中常见的方法,所用设备、材料是工业上成熟的设备和材料,所以在技术上完全可行。 
本发明在原有的工艺流程中,在不增加掩模版的情况下,巧妙地利用BCD工艺中的N型埋层和P型埋层,配合合理的版图来形成埋层齐纳二极管,从而提高了该工艺的附加值,扩展了工艺的应用面。 

Claims (5)

1.一种齐纳二极管,包括N埋层、P埋层、外延层、有源区、N+、P+,其特征在于,所述的N埋层和所述的P埋层横向交叠,锑注入形成N埋层、硼注入形成P埋层,P埋层将N埋层包住。
2.如权利要求1所述的齐纳二极管,其特征在于,所述的N埋层和P埋层的横向交叠处为半圆形。
3.如权利要求1所述的齐纳二极管,其特征在于,该齐纳二极管的外延层和N+、P+之间还包括高压N阱、N阱、高压P阱、P阱,或者深N+、深P+。
4.一种齐纳二极管的BCD工艺制造方法,其特征在于,包括如下步骤:(1)对准光刻与刻蚀;(2)N埋层光刻或注入,采用小扩散系数的锑注入形成N埋层;(3)N埋层推进;(4)P埋层光刻或注入,采用大扩散系数的硼注入形成P埋层;(5)P埋层推进,使N埋层和P埋层的注入深度相近,由于硼扩散系数比锑扩散系数大,P埋层将N埋层包住,形成P埋层和N埋层横向交叠;(6)外延层形成;(7)高压N阱形成;(8)高压P阱形成;(9)有源区形成;(10)N阱光刻或注入;(11)P阱光刻或注入;(12)场隔离形成;(13)栅氧化;(14)栅极形成;(15)N+光刻或注入;(16)P+光刻或注入;(17)硅化物形成;(18)接触孔制作;(19)金属布线;(20)钝化层形成。
5.如权利要求4所述的齐纳二极管的BCD工艺制造方法,其特征在于,在步骤(6)外延层形成和步骤(7)高压N阱形成之间还包括深N+光刻/注入和深P+光刻/注入步骤。
CN200710094278XA 2007-11-23 2007-11-23 一种齐纳二极管及其bcd工艺制造方法 Active CN101442077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710094278XA CN101442077B (zh) 2007-11-23 2007-11-23 一种齐纳二极管及其bcd工艺制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710094278XA CN101442077B (zh) 2007-11-23 2007-11-23 一种齐纳二极管及其bcd工艺制造方法

Publications (2)

Publication Number Publication Date
CN101442077A CN101442077A (zh) 2009-05-27
CN101442077B true CN101442077B (zh) 2011-12-14

Family

ID=40726416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710094278XA Active CN101442077B (zh) 2007-11-23 2007-11-23 一种齐纳二极管及其bcd工艺制造方法

Country Status (1)

Country Link
CN (1) CN101442077B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544065B (zh) * 2012-02-22 2014-06-11 上海先进半导体制造股份有限公司 60v高压bcd工艺中齐纳二极管结构及其制造方法
CN104009098B (zh) * 2013-02-25 2016-11-09 上海华虹宏力半导体制造有限公司 Bcd工艺中的隔离型齐纳二极管及其制造方法
US11640997B2 (en) * 2021-03-04 2023-05-02 Nxp B.V. Buried Zener design

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883414A (en) * 1996-02-06 1999-03-16 Harris Corporation Electrostatic discharge protection device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883414A (en) * 1996-02-06 1999-03-16 Harris Corporation Electrostatic discharge protection device

Also Published As

Publication number Publication date
CN101442077A (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
US9257550B2 (en) Integrated electronic device and method for manufacturing thereof
US8569836B2 (en) Semiconductor device
CN105185825A (zh) 一种改善半导体功率器件中的注入控制方法
CN104752423B (zh) 一种半导体器件及其制造方法和电子装置
JP7268330B2 (ja) 半導体装置および製造方法
US20110215373A1 (en) System and method for manufacturing double epi n-type lateral diffusion metal oxide semiconductor transistors
US8212292B2 (en) High gain tunable bipolar transistor
US9941383B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
KR102056094B1 (ko) Jfet 부분을 포함하는 다이오드 소자에 관련된 방법 및 장치
US10438947B2 (en) Semiconductor device, manufacturing method therefor and semiconductor module
KR20070026690A (ko) 쇼트키 소자와 형성 방법
CN102187449A (zh) 具有改善的隔离电压性能的微电子组件及其形成方法
CN103050523B (zh) 绝缘栅双极型晶体管及其制造方法
CN113394279A (zh) 半导体装置
CN101442077B (zh) 一种齐纳二极管及其bcd工艺制造方法
CN114188400A (zh) 一种NPN功率SiGe双极晶体管及其制作方法
US8624355B2 (en) Semiconductor device and method for manufacturing the same
KR101049797B1 (ko) 고성능 과도전압 방호소자 및 그 제조방법
JP2003523631A (ja) 半導体装置
CN111146270B (zh) 一种tvs器件及其制造方法
US20220157988A1 (en) Power semiconductor device and fabrication method thereof
US20090152587A1 (en) Deep guard regions for reducing latch-up in electronics devices
CN109065612A (zh) 一种超级结mosfet结构及其制造方法
CN111584481B (zh) 用于静电防护的晶体管结构及其制造方法
CN102646601B (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.