CN108807155A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108807155A
CN108807155A CN201710299097.4A CN201710299097A CN108807155A CN 108807155 A CN108807155 A CN 108807155A CN 201710299097 A CN201710299097 A CN 201710299097A CN 108807155 A CN108807155 A CN 108807155A
Authority
CN
China
Prior art keywords
layer
connecting portion
buried layer
contact
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710299097.4A
Other languages
English (en)
Other versions
CN108807155B (zh
Inventor
郑大燮
陈德艳
杨广立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710299097.4A priority Critical patent/CN108807155B/zh
Priority to US15/964,447 priority patent/US10600650B2/en
Publication of CN108807155A publication Critical patent/CN108807155A/zh
Priority to US16/794,757 priority patent/US10804105B2/en
Application granted granted Critical
Publication of CN108807155B publication Critical patent/CN108807155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：在衬底上形成图案化的第一掩模层，以定义埋层的位置；以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型；执行第二离子注入，以在所述第一埋层和第二埋层之间的衬底中形成具有第二导电类型的隔离区，所述第二导电类型与所述第一导电类型相反；在形成所述隔离区之后，去除所述第一掩模层；以及在去除所述第一掩模层之后，在所述衬底上形成半导体层。本申请可以减小衬底的面积预算，并且可以简化工艺流程。

Description

半导体装置及其制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
埋层(buried layer)通常被用来隔离埋层上的区域(例如用于形成器件的半导体层)与埋层下的区域(例如衬底)。为了实现较好的垂直隔离，埋层的掺杂浓度一般比较高。
如果要实现不同埋层之间的隔离，埋层之间的距离必须足够大，否则两个埋层之间可能会连通。因此，衬底的面积预算(area budget)比较大。
发明内容
本申请的一个目的在于减小衬底的面积预算并简化工艺流程。
根据本申请的一方面，提供了一种半导体装置的制造方法，包括：在衬底上形成图案化的第一掩模层，以定义埋层的位置；以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型；执行第二离子注入，以在所述第一埋层和第二埋层之间的衬底中形成具有第二导电类型的隔离区，所述第二导电类型与所述第一导电类型相反；在形成所述隔离区之后，去除所述第一掩模层；以及在去除所述第一掩模层之后，在所述衬底上形成半导体层。
在一个实施例中，所述第二离子注入还在所述第一埋层下的衬底中形成具有第二导电类型的第一掺杂区；所述第二离子注入还在所述第二埋层下的衬底中形成具有第二导电类型的第二掺杂区。
在一个实施例中，所述方法还包括：在形成所述半导体层之后，执行退火工艺。
在一个实施例中，所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；所述退火工艺使得所述第一埋层和所述第二埋层中的第二杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区。
在一个实施例中，所述退火工艺还使得所述隔离区中的杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述隔离区上的第三扩散区。
在一个实施例中，所述方法还包括：形成第一连接部和第二连接部，所述第一连接部从所述半导体层的表面延伸到所述第一扩散区，所述第二连接部从所述半导体层的表面延伸到所述第二扩散区；以及形成第三连接部，所述第三连接部从所述半导体层的表面延伸到所述第三扩散区；其中，所述第一连接部和所述第二连接部具有第一导电类型，所述第三连接部具有第二导电类型。
在一个实施例中，所述形成第一连接部和第二连接部包括：在所述半导体层上形成图案化的第二掩模层，所述第二掩模层具有露出所述半导体层的一部分的第一开口和第二开口；执行第三离子注入，以对所述第一开口和所述第二开口下的半导体层进行掺杂，从而形成所述第一连接部和所述第二连接部；以及去除所述第二掩模层。
在一个实施例中，所述形成第三连接部包括：在所述半导体层上形成图案化的第三掩模层，所述第三掩模层具有露出所述半导体层的一部分的第三开口；执行第四离子注入，以对所述第三开口下的半导体层进行掺杂，从而形成所述第三连接部；以及去除所述第三掩模层。
在一个实施例中，所述方法还包括：在所述第一连接部中形成第一接触，并在所述第一接触上形成第一接触件；在所述第二连接部中形成第二接触，并在所述第二接触上形成第二接触件；以及在所述第三连接部中形成第三接触，并在所述第三接触上形成第三接触件。
根据本申请的另一方面，提供了一种半导体装置的制造方法，包括：在衬底上形成图案化的第一掩模层，以定义埋层的位置；以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型，并且所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；去除所述第一掩模层；在去除所述第一掩模层之后，在所述衬底上形成半导体层；执行退火工艺，所述退火工艺使得所述第一埋层和所述第二埋层中的第二杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区；以及形成第一连接部和第二连接部，所述第一连接部从所述半导体层的表面延伸到所述第一扩散区，所述第二连接部从所述半导体层的表面延伸到所述第二扩散区；其中，所述第一连接部和所述第二连接部具有第一导电类型。
在一个实施例中，所述形成第一连接部和第二连接部包括：在所述半导体层上形成图案化的第二掩模层，所述第二掩模层具有露出所述半导体层的一部分的第一开口和第二开口；执行第二离子注入，以对所述第一开口和所述第二开口下的半导体层进行掺杂，从而形成所述第一连接部和所述第二连接部；以及去除所述第二掩模层。
在一个实施例中，所述方法还包括：在所述第一连接部中形成第一接触，并在所述第一接触上形成第一接触件；以及在所述第二连接部中形成第二接触，并在所述第二接触上形成第二接触件。
根据本申请的又一方面，提供了一种半导体装置，包括：衬底，所述衬底中具有彼此间隔开的第一埋层和第二埋层、在所述第一埋层和所述第二埋层之间的隔离区、在所述第一埋层下的第一掺杂区以及在所述第二埋层下的第二掺杂区，所述第一埋层和第二埋层具有第一导电类型，所述隔离区、所述第一掺杂区和第二掺杂区具有与所述第一导电类型相反的第二导电类型；以及在所述衬底上的半导体层。
在一个实施例中，所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；所述半导体层中具有在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区，所述第一扩散区和所述第二扩散区包括所述第二杂质。
在一个实施例中，所述半导体层中还具有在所述隔离区上的第三扩散区。
在一个实施例中，所述装置还包括：第一连接部，从所述半导体层的表面延伸到所述第一扩散区；第二连接部，从所述半导体层的表面延伸到所述第二扩散区；以及第三连接部，从所述半导体层的表面延伸到所述第三扩散区；其中，所述第一连接部和所述第二连接部具有第一导电类型，所述第三连接部具有第二导电类型。
在一个实施例中，所述装置还包括：在所述第一连接部中的第一接触和在所述第一接触上的第一接触件；在所述第二连接部中的第二接触和在所述第二接触上的第二接触件；以及在所述第三连接部中的第三接触和在所述第三接触上的第三接触件。
根据本申请的再一方面，提供了一种半导体装置，包括：衬底，所述衬底中具有彼此间隔开的第一埋层和第二埋层，所述第一埋层和第二埋层具有第一导电类型，所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；在所述衬底上的半导体层，所述半导体层中具有在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区，所述第一扩散区和所述第二扩散区包括所述第二杂质；第一连接部，从所述半导体层的表面延伸到所述第一扩散区；以及第二连接部，从所述半导体层的表面延伸到所述第二扩散区；其中，所述第一连接部和所述第二连接部具有第一导电类型。
在一个实施例中，所述装置还包括：在所述第一连接部中的第一接触和在所述第一接触上的第一接触件；以及在所述第二连接部中的第二接触和在所述第二接触上的第二接触件。
本申请一个实施例的半导体装置的制造方法中，由于在两个埋层之间形成了与埋层的导电类型相反的隔离区，隔离区中的载流子会与两个埋层中提供的载流子复合，如此隔离区可以实现两个埋层之间的隔离。这种隔离方式不需要两个埋层距离太远即可实现彼此隔离，减小了衬底的面积预算。另外，该方法中，在执行第二离子注入时没有去除第一掩模层，如此只需要一步光刻工艺即可形成隔离区，减小了工艺的复杂性，简化了工艺流程。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图；
图2A-图2H示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图；
图3是根据本申请另一个实施例的半导体装置的制造方法的简化流程图；
图4A-图4G示出了根据本申请另一个实施例的半导体装置的制造方法的各个阶段的示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图。图2A-图2H示出了根据本申请一个实施例的半导体装置的制造方法的各个阶段的示意图。
下面结合图1、图2A-图2H对根据本申请一个实施例的半导体装置的制造方法进行详细说明。
如图1所示，首先，在步骤102，在衬底201上形成图案化的第一掩模层202，以定义埋层的位置，如图2A所示。
衬底201例如可以是硅衬底、III-V族材料的半导体衬底等。第一掩模层202例如可以是光致抗蚀剂。
接下来，在步骤104，以第一掩模层202为掩模执行第一离子注入，以在第一掩模层202两侧的衬底201中形成彼此间隔开的第一埋层203和第二埋层204，如图2B所示。
这里，第一埋层203和第二埋层204具有第一导电类型，例如N型。在一个实施例中，第一埋层203和第二埋层204可以包括第一杂质(重杂质)和原子量小于第一杂质的第二杂质(轻杂质)。这里，第一杂质例如可以是锑等原子量相对较大的杂质，第二杂质例如可以是磷等原子量相对较小的杂质。第一杂质的含量优选大于第二杂质的含量。第二杂质在后续的退火工艺(如果有的话)中会向衬底201上的半导体层扩散。
然后，在步骤106，执行第二离子注入，以在第一埋层203和第二埋层204之间的衬底201中形成具有第二导电类型的隔离区205，如图2C所示。
这里，第二导电类型与第一导电类型相反，例如为P型。第二离子注入的注入能量确保注入的离子可以穿过第一掩模层202进入下面的衬底201中。所形成的隔离区205用于隔离第一埋层203和第二埋层204。在一个实施例中，参见图2C，在第二离子注入的注入能量比较高的情况下，第二离子注入还在第一埋层203下的衬底201中形成具有第二导电类型的第一掺杂区206，并且，第二离子注入还在第二埋层204下的衬底201中形成具有第二导电类型的第二掺杂区207。
之后，在步骤108，在形成隔离区205之后，去除第一掩模层202，如图2D所示。
之后，在步骤110，在去除第一掩模层202之后，在衬底201上形成半导体层208，如图2E所示。这里，半导体层208形成在第一埋层203、第二埋层204以及隔离区205上，半导体层208用于在其中形成各种半导体器件。在一个实施例中，可以通过外延的方式形成半导体层208。在一个实施例中，衬底201可以为硅，而半导体层208可以是硅、锗等。
如上描述了根据本申请一个实施例的半导体装置的制造方法。该方法中，由于在两个埋层之间形成了与埋层的导电类型相反的隔离区205，隔离区205中的载流子会与两个埋层中提供的载流子复合，如此隔离区205可以实现两个埋层之间的隔离。这种隔离方式不需要两个埋层距离太远即可实现彼此隔离，减小了衬底的面积预算。另外，该方法中，在执行第二离子注入时没有去除第一掩模层，如此只需要一步光刻工艺即可形成隔离区，减小了工艺的复杂性。
在一个实施例中，在形成半导体层208之后可以执行退火工艺等其他步骤，下面结合图2F-图2H进行说明。
如图2F所示，执行退火工艺。在第一埋层203和第二埋层204中包括第一杂质和第二杂质的情况下，退火工艺使得第一埋层203和第二埋层204中较轻的第二杂质的至少一部分向半导体层208扩散，从而在半导体层208中形成在第一埋层203上的第一扩散区209以及在第二埋层204上的第二扩散区210。在另一个实施例中，退火工艺还使得隔离区205中的杂质(第二离子注入注入的杂质)的至少一部分向半导体层208扩散，从而在半导体层208中形成在隔离区205上的第三扩散区211。
之后，如图2G所示，可以形成第一连接部212、第二连接部213和第三连接部214。第一连接部212从半导体层208的表面延伸到第一扩散区209，第二连接部213从半导体层208的表面延伸到第二扩散区210，第三连接部214从半导体层208的表面延伸到第三扩散区211。
这里，第一连接部212和第二连接部213具有第一导电类型，也即，与第一埋层203、第二埋层204、第一扩散区209和第二扩散区210的导电类型相同。第三连接部214具有第二导电类型，也即，与隔离区205和第三扩散区211的导电类型相同。
在一个实现方式中，可以根据如下方式形成第一连接部212和第二连接部213：首先，在半导体层208上形成图案化的第二掩模层(图中未示出)，第二掩模层具有露出半导体层208的一部分的第一开口和第二开口；然后，执行第三离子注入，以对第一开口和第二开口下的半导体层208进行掺杂，从而形成第一连接部212和第二连接部213；之后，去除第二掩模层。
在一个实现方式中，可以根据如下方式形成第三连接部214：首先，在半导体层208上形成图案化的第三掩模层(图中未示出)，第三掩模层具有露出半导体层208的一部分的第三开口；然后，执行第四离子注入，以对第三开口下的半导体层208进行掺杂，从而形成第三连接部214；之后，去除第三掩模层。
需要说明的是，可以先形成第一连接部212和第二连接部213，然后再形成第三连接部214；或者，也可以先形成第三连接部214，然后再形成第一连接部212和第二连接部213。
之后，如图2H所示，可以在第一连接部212中形成第一接触215，并在第一接触215上形成第一接触件216。此外，还可以在第二连接部213中形成第二接触217，并在第二接触217上形成第二接触件218。此外，还可以在第三连接部214中形成第三接触219，并在第三接触219上形成第三接触件220。可以通过第一接触件216、第二接触件218、第三接触件220分别向第一埋层203、第二埋层204和第三埋层205施加电位。另外，优选地，在第一接触215、第二接触217和第三接触219上先形成金属硅化物，然后在金属硅化物上形成第一接触件216、第二接触件218和第三接触件220。
在一个实施例中，可以通过离子注入的方式形成第一接触215、第二接触217和第三接触219。第一接触215具有第一导电类型，并且掺杂浓度大于第一连接部212的掺杂浓度；第二接触217具有第一导电类型，并且掺杂浓度大于第二连接部213的掺杂浓度；第三接触219具有第二导电类型，并且掺杂浓度大于第三连接部214的掺杂浓度。
为了使得半导体层208有更多的空间来用于形成器件，第一连接部212、第二连接部213和第三连接部214占用的面积需要尽可能小，因此，用于形成第一连接部212、第二连接部213和第三连接部214的第一开口、第二开口和第三开口的尺寸需要尽可能小。然而，在用于形成器件的半导体层208比较厚的情况下，需要比较深的离子注入才能形成第一连接部212、第二连接部213和第三连接部214，这样，第一开口、第二开口和第三开口的尺寸需要设计的比较大，才能实现比较深的离子注入，并且深的离子注入对注入机台的要求很高。
基于上述考虑，本申请的发明人提出在形成埋层时的离子注入工艺中注入两种杂质，一种相对较重的杂质(第一杂质)和一种相对较轻的杂质(第二杂质)，相对较轻的杂质会在退火工艺中向半导体层208中扩散，从而在半导体层208中形成第一扩散区209、第二扩散区210和第三扩散区211。因此，不需要进行很深的离子注入即可形成第一连接部212、第二连接部213和第三连接部214。这样，第一开口、第二开口和第三开口可以设计的比较小，从而使得第一连接部212、第二连接部213和第三连接部214的尺寸比较小，以便有更多的半导体层208的空间用来形成器件，进一步减小了衬底的面积预算。
图3是根据本申请另一个实施例的半导体装置的制造方法的简化流程图。图4A-图4G示出了根据本申请另一个实施例的半导体装置的制造方法的各个阶段的示意图。
下面结合图3、图4A-图4G对根据本申请另一个实施例的半导体装置的制造方法进行详细说明。
如图3所示，首先，在步骤302，在衬底401上形成图案化的第一掩模层402(例如光致抗蚀剂)，以定义埋层的位置，如图4A所示。
接下来，在步骤304，以第一掩模层402为掩模执行第一离子注入，以在第一掩模层402两侧的衬底401中形成彼此间隔开的第一埋层403和第二埋层404，如图4B所示。
这里，第一埋层403和第二埋层404具有第一导电类型，并且第一埋层403和第二埋层404包括第一杂质(重杂质)和原子量小于第一杂质的第二杂质(轻杂质)。
然后，在步骤306，去除第一掩模层402，如图4C所示。
之后，在步骤308，在衬底401上形成半导体层405，如图4D所示。例如，可以通过外延的方式形成半导体层405。
之后，在步骤310，执行退火工艺。如图4E所示，退火工艺使得第一埋层403和第二埋层404中的第二杂质的至少一部分向半导体层405扩散，从而在半导体层405中形成在第一埋层403上的第一扩散区406以及在第二埋层404上的第二扩散区407。
之后，在步骤312，形成具有第一导电类型的第一连接部408和第二连接部409，如图4F所示。这里，第一连接部408从半导体层405的表面延伸到第一扩散区406，第二连接部409从半导体层405的表面延伸到第二扩散区407。
在一个实现方式中，可以通过如下方式形成第一连接部408和第二连接部409：首先，在半导体层405上形成图案化的第二掩模层(图中未示出)，该第二掩模层具有露出半导体层405的一部分的第一开口和第二开口；然后，执行第二离子注入，以对第一开口和第二开口下的半导体层405进行掺杂，从而形成第一连接部408和第二连接部409；之后，去除第二掩模层。
如上描述了根据本申请另一个实施例的半导体装置的制造方法。该方法中，在形成埋层时的离子注入工艺中注入两种杂质，一种相对较重的杂质(第一杂质)和一种相对较轻的杂质(第二杂质)，相对较轻的杂质会在退火工艺中向半导体层405中扩散，从而在半导体层208中形成第一扩散区406和第二扩散区407。如此，不需要进行很深的离子注入即可形成第一连接部408和第二连接部409。这样，用于形成第一连接部408和第二连接部409的第一开口和第二开口可以设计的比较小，从而使得第一连接部408和第二连接部409的尺寸比较小，以便有更多的半导体层208的空间用来形成器件，进一步减小了衬底的面积预算。
在一个实施例中，参见图4G，还可以在第一连接部408中形成第一接触410，并在第一接触410上形成第一接触件411。此外，还可以在第二连接部409中形成第二接触412，并在第二接触412上形成第二接触件413。可以通过第一接触件411和第二接触件413分别向第一埋层403和第二埋层404施加电位。在一个实施例中，可以通过离子注入的方式形成第一接触410和第二接触412。第一接触410具有第一导电类型，并且掺杂浓度大于第一连接部409的掺杂浓度；第二接触412具有第一导电类型，并且掺杂浓度大于第二连接部409的掺杂浓度。
根据上述不同的制造方法，形成了不同的半导体装置，下面分别做出说明。
在本申请半导体装置的一个实施例中，参见图2F，半导体装置包括衬底201和在衬底201上的半导体层208。衬底201中具有彼此间隔开的第一埋层203和第二埋层204、在第一埋层203和第二埋层204之间的隔离区205、在第一埋层203下的第一掺杂区206以及在第二埋层204下的第二掺杂区207。该实施例中，第一埋层203和第二埋层204具有第一导电类型，例如N型，隔离区205、第一掺杂区206和第二掺杂区207具有与第一导电类型相反的第二导电类型，例如P型。
在一个实施例中，参见图2F，第一埋层203和第二埋层204可以包括第一杂质和原子量小于第一杂质的第二杂质。该实施例中，半导体层208中具有在第一埋层203上的第一扩散区209以及在第二埋层204上的第二扩散区210，这里，第一扩散区209和第二扩散区210包括第二杂质。
在一个实施例中，参见图2F，半导体层208中还可以具有在隔离区205上的第三扩散区211。
在一个实施例中，参见图2G，半导体装置还可以包括：具有第一导电类型的第一连接部212、具有第一导电类型的第二连接部213和具有第二导电类型的第三连接部214。第一连接部212从半导体层208的表面延伸到第一扩散区209，第二连接部213从半导体层208的表面延伸到第二扩散区210，第三连接部214从半导体层208的表面延伸到第三扩散区211。
在一个实施例中，参见图2H，半导体装置还可以包括：在第一连接部212中的第一接触215和在第一接触215上的第一接触件216；在第二连接部213中的第二接触217和在第二接触217上的第二接触件218；以及在第三连接部214中的第三接触219和在第三接触219上的第三接触件220。
本申请还提供了另一种半导体装置，参见图4G，在一个实施例中，半导体装置包括衬底401、在衬底401上的半导体层405、第一连接部408和第二连接部409。
衬底401中具有彼此间隔开的第一埋层403和第二埋层404，第一埋层403和第二埋层404具有第一导电类型，第一埋层403和第二埋层404包括第一杂质和原子量小于第一杂质的第二杂质。
半导体层405中具有在第一埋层403上的第一扩散区406以及在第二埋层404上的第二扩散区407，这里，第一扩散区406和第二扩散区407包括第二杂质。
第一连接部408和第二连接部409具有第一导电类型。第一连接部408从半导体层405的表面延伸到第一扩散区406，第二连接部409从半导体层405的表面延伸到第二扩散区407。
在一个实施例中，参见图4G，半导体装置还可包括在第一连接部408中的第一接触410和在第一接触410上的第一接触件411，以及在第二连接409中的第二接触412和在第二接触412上的第二接触件413。
至此，已经详细描述了根据本申请实施例的半导体装置及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (19)

1.一种半导体装置的制造方法，其特征在于，包括：
在衬底上形成图案化的第一掩模层，以定义埋层的位置；
以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型；
执行第二离子注入，以在所述第一埋层和第二埋层之间的衬底中形成具有第二导电类型的隔离区，所述第二导电类型与所述第一导电类型相反；
在形成所述隔离区之后，去除所述第一掩模层；以及
在去除所述第一掩模层之后，在所述衬底上形成半导体层。
2.根据权利要求1所述的方法，其特征在于，
所述第二离子注入还在所述第一埋层下的衬底中形成具有第二导电类型的第一掺杂区；
所述第二离子注入还在所述第二埋层下的衬底中形成具有第二导电类型的第二掺杂区。
3.根据权利要求1所述的方法，其特征在于，还包括：
在形成所述半导体层之后，执行退火工艺。
4.根据权利要求3所述的方法，其特征在于，所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；
所述退火工艺使得所述第一埋层和所述第二埋层中的第二杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区。
5.根据权利要求4所述的方法，其特征在于，所述退火工艺还使得所述隔离区中的杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述隔离区上的第三扩散区。
6.根据权利要求5所述的方法，其特征在于，还包括：
形成第一连接部和第二连接部，所述第一连接部从所述半导体层的表面延伸到所述第一扩散区，所述第二连接部从所述半导体层的表面延伸到所述第二扩散区；以及
形成第三连接部，所述第三连接部从所述半导体层的表面延伸到所述第三扩散区；
其中，所述第一连接部和所述第二连接部具有第一导电类型，所述第三连接部具有第二导电类型。
7.根据权利要求6所述的方法，其特征在于，所述形成第一连接部和第二连接部包括：
在所述半导体层上形成图案化的第二掩模层，所述第二掩模层具有露出所述半导体层的一部分的第一开口和第二开口；
执行第三离子注入，以对所述第一开口和所述第二开口下的半导体层进行掺杂，从而形成所述第一连接部和所述第二连接部；以及
去除所述第二掩模层。
8.根据权利要求6所述的方法，其特征在于，所述形成第三连接部包括：
在所述半导体层上形成图案化的第三掩模层，所述第三掩模层具有露出所述半导体层的一部分的第三开口；
执行第四离子注入，以对所述第三开口下的半导体层进行掺杂，从而形成所述第三连接部；以及
去除所述第三掩模层。
9.根据权利要求6所述的方法，其特征在于，还包括：
在所述第一连接部中形成第一接触，并在所述第一接触上形成第一接触件；
在所述第二连接部中形成第二接触，并在所述第二接触上形成第二接触件；以及
在所述第三连接部中形成第三接触，并在所述第三接触上形成第三接触件。
10.一种半导体装置的制造方法，其特征在于，包括：
在衬底上形成图案化的第一掩模层，以定义埋层的位置；
以所述第一掩模层为掩模执行第一离子注入，以在所述第一掩模层两侧的衬底中形成彼此间隔开的第一埋层和第二埋层，所述第一埋层和所述第二埋层具有第一导电类型，并且所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；
去除所述第一掩模层；
在去除所述第一掩模层之后，在所述衬底上形成半导体层；
执行退火工艺，所述退火工艺使得所述第一埋层和所述第二埋层中的第二杂质的至少一部分向所述半导体层扩散，从而在所述半导体层中形成在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区；以及
形成第一连接部和第二连接部，所述第一连接部从所述半导体层的表面延伸到所述第一扩散区，所述第二连接部从所述半导体层的表面延伸到所述第二扩散区；
其中，所述第一连接部和所述第二连接部具有第一导电类型。
11.根据权利要求10所述的方法，其特征在于，所述形成第一连接部和第二连接部包括：
在所述半导体层上形成图案化的第二掩模层，所述第二掩模层具有露出所述半导体层的一部分的第一开口和第二开口；
执行第二离子注入，以对所述第一开口和所述第二开口下的半导体层进行掺杂，从而形成所述第一连接部和所述第二连接部；以及
去除所述第二掩模层。
12.根据权利要求11所述的方法，其特征在于，还包括：
在所述第一连接部中形成第一接触，并在所述第一接触上形成第一接触件；以及
在所述第二连接部中形成第二接触，并在所述第二接触上形成第二接触件。
13.一种半导体装置，其特征在于，包括：
衬底，所述衬底中具有：
彼此间隔开的第一埋层和第二埋层，
在所述第一埋层和所述第二埋层之间的隔离区，
在所述第一埋层下的第一掺杂区，以及
在所述第二埋层下的第二掺杂区；以及
在所述衬底上的半导体层；
其中，所述第一埋层和第二埋层具有第一导电类型，所述隔离区、所述第一掺杂区和第二掺杂区具有与所述第一导电类型相反的第二导电类型。
14.根据权利要求13所述的装置，其特征在于，
所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；
所述半导体层中具有在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区，所述第一扩散区和所述第二扩散区包括所述第二杂质。
15.根据权利要求14所述的装置，其特征在于，所述半导体层中还具有在所述隔离区上的第三扩散区。
16.根据权利要求15所述的装置，其特征在于，还包括：
第一连接部，从所述半导体层的表面延伸到所述第一扩散区；
第二连接部，从所述半导体层的表面延伸到所述第二扩散区；以及
第三连接部，从所述半导体层的表面延伸到所述第三扩散区；
其中，所述第一连接部和所述第二连接部具有第一导电类型，所述第三连接部具有第二导电类型。
17.根据权利要求16所述的装置，其特征在于，还包括：
在所述第一连接部中的第一接触和在所述第一接触上的第一接触件；
在所述第二连接部中的第二接触和在所述第二接触上的第二接触件；以及
在所述第三连接部中的第三接触和在所述第三接触上的第三接触件。
18.一种半导体装置，其特征在于，包括：
衬底，所述衬底中具有彼此间隔开的第一埋层和第二埋层，所述第一埋层和第二埋层具有第一导电类型，所述第一埋层和所述第二埋层包括第一杂质和原子量小于所述第一杂质的第二杂质；
在所述衬底上的半导体层，所述半导体层中具有在所述第一埋层上的第一扩散区以及在所述第二埋层上的第二扩散区，所述第一扩散区和所述第二扩散区包括所述第二杂质；
第一连接部，从所述半导体层的表面延伸到所述第一扩散区；以及第二连接部，从所述半导体层的表面延伸到所述第二扩散区；
其中，所述第一连接部和所述第二连接部具有第一导电类型。
19.根据权利要求18所述的装置，其特征在于，还包括：
在所述第一连接部中的第一接触和在所述第一接触上的第一接触件；以及
在所述第二连接部中的第二接触和在所述第二接触上的第二接触件。
CN201710299097.4A 2017-04-28 2017-04-28 半导体装置及其制造方法 Active CN108807155B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710299097.4A CN108807155B (zh) 2017-04-28 2017-04-28 半导体装置及其制造方法
US15/964,447 US10600650B2 (en) 2017-04-28 2018-04-27 Semiconductor device and manufacture thereof
US16/794,757 US10804105B2 (en) 2017-04-28 2020-02-19 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710299097.4A CN108807155B (zh) 2017-04-28 2017-04-28 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108807155A true CN108807155A (zh) 2018-11-13
CN108807155B CN108807155B (zh) 2020-10-30

Family

ID=63917488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710299097.4A Active CN108807155B (zh) 2017-04-28 2017-04-28 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10600650B2 (zh)
CN (1) CN108807155B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618915A (ja) * 1984-06-22 1986-01-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101770955A (zh) * 2008-12-31 2010-07-07 北大方正集团有限公司 一种制作p型金属氧化物半导体的方法
CN101819937A (zh) * 2009-05-29 2010-09-01 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN102386121A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 半导体器件和半导体埋层的制造方法
CN104576498A (zh) * 2013-10-29 2015-04-29 北大方正集团有限公司 一种掩埋层的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210147B2 (ja) * 1993-08-09 2001-09-17 株式会社東芝 半導体装置
US5773863A (en) * 1994-08-18 1998-06-30 Sun Microsystems, Inc. Low power, high performance junction transistor
JP3270405B2 (ja) * 1998-01-26 2002-04-02 セイコーインスツルメンツ株式会社 半導体装置
JP2002368144A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
JP2003318287A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6891207B2 (en) * 2003-01-09 2005-05-10 International Business Machines Corporation Electrostatic discharge protection networks for triple well semiconductor devices
US7439561B2 (en) * 2005-08-08 2008-10-21 International Business Machines Corporation Pixel sensor cell for collecting electrons and holes
US8823128B2 (en) * 2011-05-13 2014-09-02 Macronix International Co., Ltd. Semiconductor structure and circuit with embedded Schottky diode
US9853148B2 (en) * 2016-02-02 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Power MOSFETs and methods for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618915A (ja) * 1984-06-22 1986-01-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101770955A (zh) * 2008-12-31 2010-07-07 北大方正集团有限公司 一种制作p型金属氧化物半导体的方法
CN101819937A (zh) * 2009-05-29 2010-09-01 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN102386121A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 半导体器件和半导体埋层的制造方法
CN104576498A (zh) * 2013-10-29 2015-04-29 北大方正集团有限公司 一种掩埋层的制作方法

Also Published As

Publication number Publication date
US20180315603A1 (en) 2018-11-01
US10600650B2 (en) 2020-03-24
CN108807155B (zh) 2020-10-30
US10804105B2 (en) 2020-10-13
US20200185223A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN106206676B (zh) FinFET器件的结构和形成方法
JP5517291B2 (ja) 分離電圧の性能が向上したマイクロ電子アセンブリおよびその形成方法
TW201347174A (zh) 雙載子接合電晶體及其製造方法
JP5032532B2 (ja) 半導体装置及びその製造方法
CN104733299B (zh) 交错地形成镍硅和镍锗结构
CN106531686A (zh) 互连结构和其制造方法及半导体器件
CN110211917A (zh) 形成具有改进的隔离结构的集成电路的方法
TW201401519A (zh) 積體電路裝置及其製造方法
CN106486381A (zh) 用于制造改善污染的半导体器件的方法
CN108346696A (zh) Ldmos器件及其制造方法
JP2002534811A (ja) ドーピングされた領域を分離するためのトレンチを備えた半導体装置
KR20170068839A (ko) 바이폴라 접합 트랜지스터 및 이의 제조 방법
CN109979989A (zh) 垂直双极晶体管
US9263436B2 (en) Semiconductor device and method for fabricating the same
JP5162186B2 (ja) 半導体装置の製造方法
CN108807155A (zh) 半导体装置及其制造方法
CN104952732A (zh) 半导体器件及其形成方法
CN106601686B (zh) 一种半导体器件及其制备方法、电子装置
CN109979993A (zh) 高压mos器件及其制作方法、电子装置
CN106601675B (zh) 一种半导体器件及其制备方法、电子装置
KR100906557B1 (ko) 반도체소자 및 그 제조방법
CN107546276A (zh) 带有注入式背栅的集成jfet结构
CN108091639B (zh) 半导体电阻及其制造方法
CN106663684A (zh) 具有自对准背侧特征的半导体器件
JPH03206621A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant