CN104952732A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN104952732A
CN104952732A CN201410250707.8A CN201410250707A CN104952732A CN 104952732 A CN104952732 A CN 104952732A CN 201410250707 A CN201410250707 A CN 201410250707A CN 104952732 A CN104952732 A CN 104952732A
Authority
CN
China
Prior art keywords
sti
active area
face
fin
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410250707.8A
Other languages
English (en)
Other versions
CN104952732B (zh
Inventor
布兰丁·迪里耶
马克·范·达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104952732A publication Critical patent/CN104952732A/zh
Application granted granted Critical
Publication of CN104952732B publication Critical patent/CN104952732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了半导体器件及其形成方法。半导体器件包括位于鳍的沟道部分上方的栅极。鳍包括具有第一有源区顶面的鳍的第一有源区和具有第二有源区顶面的鳍的第二有源区，其中，第一有源区顶面与浅沟槽隔离(STI)的第一STI部分的第一STI顶面共平面，并且第二有源区顶面与STI的第二STI部分的第二STI顶面共平面。在器件形成过程中，本发明的方法不需使鳍、第一STI部分或第二STI部分中的至少一个凹进。与需要使鳍、第一STI部分或第二STI部分中的至少一个凹进的半导体器件形成方法相比，不需使鳍、第一STI部分或第二STI部分中的至少一个凹进改进了半导体器件的形成方法并使该形成方法更有效率。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体器件及其形成方法。
背景技术
在半导体器件中(诸如晶体管)，在将足够的电压或偏压应用至器件的栅极时，电流流过源极区和漏极区之间的沟道区。当电流流过沟道区时，晶体管通常被认为处于“导通”状态，而当电流未流过沟道区时，晶体管通常被认为处于“截止”状态。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成半导体器件的方法，包括：在伪栅极上方、鳍的第一有源区上方和围绕所述第一有源区的第一浅沟槽隔离(STI)部分上方形成介电层，所述伪栅极位于所述鳍的沟道部分上方并且位于围绕所述鳍的沟道部分的所述STI的栅极部分上方，其中，所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面共平面；去除所述伪栅极，从而暴露所述鳍的沟道部分的沟道顶面，并且从而暴露所述STI的栅极部分；去除所述STI的栅极部分，从而暴露所述鳍的沟道部分的沟道侧壁；以及在所述沟道顶面上方和邻近所述鳍的沟道部分的所述沟道侧壁处形成栅极，从而使所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面保持共平面。
在上述方法中，包括：在形成所述介电层之前，形成邻近所述伪栅极的间隔件。
在上述方法中，包括：在衬底上方形成第一层，所述第一层具有第一蚀刻选择性，所述第一蚀刻选择性与衬底蚀刻选择性不同；在所述第一层上方形成第二层，所述第二层具有第二蚀刻选择性，所述第二蚀刻选择性基本上类似于所述衬底蚀刻选择性；以及图案化所述第一层和所述第二层以形成所述鳍。
在上述方法中，包括：在去除所述伪栅极之前，对所述介电层实施化学机械平坦化(CMP)以暴露所述伪栅极的伪栅极顶面。
在上述方法中，去除所述伪栅极的步骤包括蚀刻。
在上述方法中，包括：在形成所述介电层之前，在所述伪栅极上方、在所述第一有源区上方和在所述第一STI部分上方形成氮化物层。
在上述方法中，包括：去除所述第一STI部分的一部分以暴露所述第一有源区的第一有源区侧壁，从而形成第一有源区开口。
在上述方法中，包括：去除所述第一STI部分的一部分以暴露所述第一有源区的第一有源区侧壁，从而形成第一有源区开口，在所述第一有源区开口内形成外延(Epi)盖或接触件中的至少一个。
根据本发明的另一方面，提供了一种半导体器件，包括：栅极，位于鳍的沟道部分的沟道顶面上方，并且所述栅极邻近所述鳍的沟道部分的沟道侧壁；以及所述鳍的第一有源区，具有第一有源区顶面，所述第一有源区顶面与第一浅沟槽隔离(STI)部分的第一STI顶面共平面，所述第一STI部分围绕所述第一有源区。
在上述半导体器件中，包括：第一层；以及第二层，位于所述第一层上方，其中所述第一有源区包括由所述第二层形成的上有源部分和由所述第一层形成的下有源部分，所述上有源部分具有上有源部分高度，和所述沟道部分包括由所述第二层形成的上沟道部分和由所述第一层形成的下沟道部分，所述上沟道部分具有上沟道部分高度，所述上沟道部分高度小于所述上有源部分高度。
在上述半导体器件中，至少包括以下一项：所述上有源部分高度介于约10nm至约100nm之间，或所述上沟道部分高度介于约1nm至约50nm之间。
在上述半导体器件中，所述第二层包括硅、锗、铟、砷、镓或锑中的至少一种。
在上述半导体器件中，所述上沟道部分具有上沟道部分宽度，所述上沟道部分宽度介于约4nm至约30nm之间。
根据本发明的又一方面，还提供了一种形成半导体器件的方法，包括：在伪栅极上方、鳍的第一有源区上方、鳍的第二有源区上方、围绕所述第一有源区的第一浅沟槽隔离(STI)部分上方和围绕所述第二有源区的第二STI部分上方形成介电层，所述伪栅极位于所述鳍的沟道部分上方和围绕所述鳍的沟道部分的所述STI的栅极部分上方，其中，所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面共平面，并且所述第二有源区的第二有源区顶面与所述第二STI部分的第二STI顶面共平面；去除所述伪栅极，从而暴露所述鳍的沟道部分的沟道顶面，并且从而暴露所述STI的栅极部分；去除所述STI的栅极部分，从而暴露所述鳍的沟道部分的沟道侧壁；以及在所述沟道顶面上方和邻近所述鳍的沟道部分的沟道侧壁处形成栅极，从而使所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面保持共平面，并且使所述第二有源区的第二有源区顶面与所述第二STI部分的第二STI顶面保持共平面。
在上述方法中，包括：在形成所述介电层之前，形成邻近所述伪栅极的间隔件。
在上述方法中，包括：在去除所述伪栅极之前，对所述介电层实施化学机械平坦化(CMP)以暴露所述伪栅极的伪栅极顶面。
在上述方法中，包括：在衬底上方形成第一层，所述第一层具有第一蚀刻选择性，所述第一蚀刻选择性与衬底蚀刻选择性不同；在所述第一层上方形成第二层，所述第二层具有第二蚀刻选择性，所述第二蚀刻选择性基本上类似于所述衬底蚀刻选择性；以及图案化所述第一层和所述第二层以形成鳍。
在上述方法中，包括：在形成所述介电层之前，在所述伪栅极上方、在所述第一有源区上方、在所述第二有源区上方、在所述第一STI部分上方和在所述第二STI部分上方形成氮化物层。
在上述方法中，包括：去除所述第一STI部分的一部分以暴露所述第一有源区的第一有源区侧壁，从而形成第一有源区开口，并且在所述第一有源区开口内形成外延(Epi)盖或接触件中的至少一个。
在上述方法中，包括：暴露所述鳍的沟道部分的沟道底面；以及在所述鳍的沟道部分的沟道底面下方形成栅极。
附图说明
当结合附图进行阅读时，根据下文的详细描述可以更好地理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘出且仅用于示出的目的。事实上，为了清楚的论述，各个部件的尺寸可以任意地增大或缩小。
图1是根据一些实施例的示出了形成半导体器件的方法的流程图。
图2是根据一些实施例的半导体器件的示意图。
图3是根据一些实施例的半导体器件的示意图。
图4是根据一些实施例的半导体器件的示意图。
图5是根据一些实施例的半导体器件的示意图。
图6是根据一些实施例的半导体器件的示意图。
图7是根据一些实施例的半导体器件的示意图。
图8是根据一些实施例的半导体器件的示意图。
图9是根据一些实施例的半导体器件的示意图。
图10是根据一些实施例的半导体器件的示意图。
图11是根据一些实施例的半导体器件的示意图。
图12是根据一些实施例的半导体器件的示意图。
图13是根据一些实施例的半导体器件的示意图。
图14是根据一些实施例的半导体器件的示意图。
图15是根据一些实施例的半导体器件的示意图。
图16是根据一些实施例的半导体器件的示意图。
图17是根据一些实施例的半导体器件的示意图。
图18是根据一些实施例的半导体器件的示意图。
图19是根据一些实施例的半导体器件的示意图。
图20是根据一些实施例的半导体器件的示意图。
图21是根据一些实施例的半导体器件的示意图。
图22是根据一些实施例的半导体器件的示意图。
图23是根据一些实施例的半导体器件的示意图。
图24是根据一些实施例的半导体器件的示意图。
具体实施方式
本发明的以下内容提供了许多用于实施所提供的主题的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不用于限制本发明。例如，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是用于简化和清楚的目的，并且其本身不表示所述的多个实施例和/或结构之间的关系。
此外，为了便于描述，诸如“在…下面”、“在…下方”、“下”、“在…之上”、“上”等空间相对位置术语在本文中可以用于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。应该理解，除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并因此可以对本文中使用的空间相对位置描述符进行同样的解释。
本文提供了用于形成半导体器件的一种或多种技术以及通过这些技术产生的结构。
图1示出了形成半导体器件200的方法100，并且图2至图24示出了通过这些方法形成的一个或多个半导体器件。在一些实施例中，诸如图22示出的实施例中，半导体器件200包括位于鳍204的沟道部分205c的沟道顶面207a上方的栅极214，并且栅极214邻近鳍204的沟道部分205c的沟道侧壁207b。在一些实施例中，鳍204包括鳍204的第一有源区205a，第一有源区205a具有第一有源区顶面209a，第一有源区顶面209a与浅沟槽隔离(STI)206的第一STI部分206a的第一STI顶面213共平面。在一些实施例中，第一STI部分206a围绕第一有源区205a。在一些实施例中，鳍204包括具有第二有源区顶面211a的第二有源区205b，第二有源区顶面211a与STI206的第二STI部分206b的第二STI顶面215共平面。在一些实施例中，第二STI部分206b围绕第二有源区205b。在一些实施例中，在形成半导体器件200的方法100中，在第一有源区205a、第一STI部分206a、第二有源区205b和第二STI部分206b上方形成介电层212。在一些实施例中，如图17所示，在去除伪栅极208(如图14所示)之后，使STI206(图8中所示)的栅极部分206c凹进，其中，如图8中所示，STI206的栅极部分206c环绕沟道部分205c，因此，不需对鳍204、第一STI部分206a或第二STI部分206b中的至少一个进行凹进。在一些实施例中，不需对鳍204、第一STI部分206a或第二STI部分206b中的至少一个进行凹进改进了方法100，使得与需要对鳍、第一STI部分或第二STI部分中的至少一个进行凹进的方法相比，半导体器件200的形成方法更有效率。
在方法100的102中，如图12、图13和图14所示，根据一些实施例，在伪栅极208、鳍204的第一有源区205a上方和第一STI部分206a上方形成介电层212，其中，第一STI部分206a围绕第一有源区205a，伪栅极208位于鳍204的沟道部分205c和STI206的栅极部分206c上方，栅极部分206c围绕鳍204的沟道部分205c，并且，第一有源区205a的第一有源区顶面209a与第一STI部分206a的第一STI顶面213共平面。在一些实施例中，图13示出了图12的俯视图或顶视图，并且图14是图12中示出的半导体器件200的3D视图。在一些实施例中，在鳍204的第二有源区205b上方和围绕第二有源区205b的STI206的第二STI部分206b上方形成介电层212。回到图2，在衬底202上方形成第一层204a，其中，第一层204a具有第一蚀刻选择性，第一蚀刻选择性与衬底202的衬底蚀刻选择性不同。在一些实施例中，在第一层204a上方形成第二层204b，其中，第二层204b具有第二蚀刻选择性，第二蚀刻选择性基本上与衬底的蚀刻选择性相似。在诸如图3所示的一些实施例中，图案化第一层204a和第二层204b以形成鳍204，从而使得鳍204包括第一层204a和第二层204b。在一些实施例中，第一层204a包括硅、锗或氧化物中的至少一种，并且第二层204b包括硅或锗中的至少一种。在诸如图4和图5所示的一些实施例中，图案化衬底202以形成鳍204。在一些实施例中，根据一些实施例，衬底202包括外延层、绝缘体上硅(SOI)结构、晶圆或由晶圆形成的管芯。在一些实施例中，衬底202包括硅或锗中的至少一种。在诸如图6所示的一些实施例中，在衬底202上方形成STI206。在一些实施例中，STI206包括氧化物或氮化物中的至少一种。在诸如图7和图8所示的一些实施例中，其中，图7示出了图6的顶视图或俯视图，且图8示出了图6中所示的半导体器件200的3D视图，形成了STI206从而暴露出第一有源区205a的第一有源区顶面209a、沟道部分205c的沟道顶面207a和第二有源区205b的第二有源区顶面211a。在一些实施例中，至少第一有源区顶面209a与第一STI顶面213共平面和/或第二有源区顶面211a与第二STI顶面215共平面。在诸如图9、图10和图11所示的一些实施例中，在鳍204的沟道部分205c上方形成伪栅极208。在一些实施例中，图10示出了图9的顶视图或俯视图，并且图11示出了如图9中所示的半导体器件200的3D视图。在一些实施例中，伪栅极208包括惰性材料。在一些实施例中，邻近伪栅极208形成间隔件210a和210b。在一些实施例中，间隔件210a和210b包括氮化物。在诸如图12、图13和图14所示的一些实施例中，在伪栅极208、第一有源区205a、第一STI部分206a、沟道部分205c、STI206的栅极部分206c、第二有源区205b和第二STI部分206b上方形成介电层212。在一些实施例中，在形成介电层212之前，在伪栅极208、第一有源区205a、第一STI部分206a、沟道部分205c、STI206的栅极部分206c、第二有源区205b和第二STI部分206b上方形成氮化物层(未示出)。在一些实施例中，诸如通过化学机械平坦化(CMP)去除介电层212的一部分，从而暴露伪栅极208的伪栅极顶面208a。
在方法100的104中，如图15和图16所示，根据一些实施例，去除伪栅极208，从而暴露鳍204的沟道部分205c的沟道顶面207a，并且从而暴露STI206的栅极部分206c。在一些实施例中，图16示出了图15的顶视图或俯视图。在一些实施例中，通过蚀刻去除伪栅极208。
在方法100的106中，如图17所示，根据一些实施例，去除STI206的栅极部分206c，从而暴露出鳍204的沟道部分205c的沟道侧壁207b。在一些实施例中，通过选择性蚀刻去除STI206的栅极部分206c，其中，蚀刻对STI206具有选择性。在诸如图19所示的一些实施例中，鳍204包括第一层204a和第二层204b(如图3所示)，选择性蚀刻去除鳍204的第一层204a，从而暴露沟道部分205c的沟道底面207c。
在方法100的108中，如图18所示，根据一些实施例，在沟道顶面207a上方和邻近或接触鳍204的沟道部分205c的沟道侧壁207b的位置形成栅极214，从而使得第一有源区205a的第一有源区顶面209a保持与第一STI部分206a的第一STI顶面213共平面。在一些实施例中，栅极214包括栅电极，栅电极包括位于栅极电介质上方的导电材料，栅极电介质与沟道部分205c接触。在诸如图20所示的一些实施例中，其中，选择性蚀刻暴露了沟道底面207c，在沟道顶面207a上方、邻近沟道侧壁207b和沟道底面207c下方形成栅极214，从而使得栅极214围绕沟道部分205c。在诸如图21所示的一些实施例中，去除第一STI部分206a的一部分以暴露第一有源区205a的第一有源区侧壁209b，从而形成第一有源区开口218a。在一些实施例中，去除第二STI部分206b的一部分以暴露第二有源区205b的第二有源区侧壁211b，从而形成第二有源区开口218b。在一些实施例中，通过选择性蚀刻去除部分的第一STI部分206a或部分的第二STI部分206b中的至少一个，从而使得蚀刻对第一有源区205a或第二有源区205b产生较小的损坏甚至不产生损坏。在诸如图22所示的一些实施例中，在第一有源区开口218a内形成外延(Epi)盖220a。在一些实施例中，生长Epi盖220a。在一些实施例中，Epi盖220a包括锗或硅中的至少一种。在一些实施例中，在第二有源区开口218b内形成接触件220b。在一些实施例中，通过沉积形成接触件220b。在一些实施例中，接触件220b包括金属。在一些实施例中，诸如当在第一有源区开口218a中形成Epi盖220a时，在第二有源区开口218b中形成Epi盖。在一些实施例中，诸如当在第二有源区开口218b中形成接触件220b时，在第一有源区开口218a中形成接触件。在诸如图23所示的一些实施例中，使用方法100形成半导体器件200，其中，第一层204a包括硅或锗中的至少一种，并且位于第一层204a上方的第二层204b包括硅、锗、铟、砷、镓或锑中的至少一种。在一些实施例中，第一有源区205a包括由第二层204b形成的上有源部分310a以及由第一层204a形成的下有源部分304a。在一些实施例中，上有源部分310a具有上有源部分高度318a。在一些实施例中，上有源部分高度318a介于约10nm至约100nm之间。在一些实施例中，沟道部分205c包括由第二层204b形成的上沟道部分310c以及由第一层204a形成的下沟道部分304c。在一些实施例中，上沟道部分310c具有小于上有源部分高度318a的上沟道部分高度318c。在一些实施例中，上沟道部分高度318c介于约1nm至约50nm之间。在一些实施例中，下沟道部分304c具有下沟道部分高度307c。在一些实施例中，下有源部分304a具有下有源部分高度307a，其中，下有源沟道部分高度307c大于下有源部分高度307a。在一些实施例中，第二有源区205b具有与第一有源区205a基本相同的组成。转到图24，图24示出了沿着线320截取的图23的截面图，上有源部分310c具有上有源部分宽度316，上有源部分宽度316介于约4nm至约30nm之间。在一些实施例中，栅极214围绕上有源部分310c。在一些实施例中，如前文所述，方法100不需使鳍204、第一STI部分206a或第二STI部分206b中的至少一个凹进。在一些实施例中，与需要使鳍、第一STI部分或第二STI部分中的至少一个凹进的方法相比，不需使鳍204、第一STI部分206a或第二STI部分206b中的至少一个凹进改进了方法100，从而使半导体器件200的形成方法更有效率。
根据本发明的一些实施例，一种形成半导体器件的方法包括：在伪栅极上方、鳍的第一有源区上方和围绕第一有源区的第一浅沟槽隔离(STI)部分上方形成介电层，伪栅极位于鳍的沟道部分上方和围绕鳍的沟道部分的STI的栅极部分上方，其中，第一有源区的第一有源区顶面与第一STI部分的第一STI顶面共平面。根据一些实施例，形成半导体器件的方法包括：去除伪栅极，以暴露鳍的沟道部分的沟道顶面，并且从而暴露STI的栅极部分。根据一些实施例，形成半导体器件的方法包括去除STI的栅极部分，从而暴露鳍的沟道部分的沟道侧壁，并且在沟道顶面上方和在邻近鳍的沟道部分的沟道侧壁处形成栅极，从而使第一有源区的第一有源区顶面与第一STI部分的第一STI顶面共平面。
根据本发明的一些实施例，一种半导体器件包括：位于鳍的沟道部分的沟道顶面上方及邻近鳍的沟道部分的沟道侧壁处的栅极。在一些实施例中，鳍的第一有源区具有第一有源区顶面，该第一有源区顶面与第一STI部分的第一浅沟槽隔离(STI)顶面共平面，第一STI部分围绕第一有源区。
根据本发明的一些实施例，一种形成半导体器件的方法包括：在伪栅极上方、鳍的第一有源区上方、鳍的第二有源区上方，围绕第一有源区的第一浅沟槽隔离(STI)部分上方以及围绕第二有源区的第二STI部分上方形成介电层。在一些实施例中，伪栅极位于鳍的沟道部分上方并且位于围绕鳍的沟道部分的STI的栅极部分上方，其中，第一有源区的第一有源区顶面与第一STI部分的第一STI顶面共平面，并且第二有源区的第二有源区顶面与第二STI部分的第二STI顶面共平面。根据一些实施例，形成半导体器件的方法包括去除伪栅极，以暴露鳍的沟道部分的沟道顶面，并且从而暴露STI的栅极部分，以及去除STI的栅极部分，以暴露鳍的沟道部分的沟道侧壁。根据一些实施例，形成半导体器件的方法包括在沟道顶面上方和邻近鳍的沟道部分的沟道侧壁处形成栅极，从而使第一有源区的第一有源区顶面与第一STI部分的第一STI顶面保持共平面，以及使第二有源区的第二有源区顶面与第二STI部分的第二STI顶面保持共平面。
上面论述了多个实施例的特征，从而使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或修改用于与本文所介绍的实施例执行相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以对本发明做出多种变化、替换以及改变。
本文中提供了实施例的各种操作。描述的一些或所有操作的顺序不能解释为隐含这些操作必须是顺序依赖性的。应该意识到，可选的顺序具有这类描述的优势。此外，应该理解，并非所有的操作都必须存在于本文提供的各个实施例中。此外，应该理解，在一些实施例中，并非所有的操作都是必要的。
应该理解，例如，在一些实施例中，为了简化和易于理解的目的，将本文中所描述的层、部件、元件等示出为具有相对于其他的层、部件、元件等的特定尺寸(诸如，结构尺寸或方向)，并且相同部件的实际尺寸基本不同于本文中所示的尺寸。此外，存在用于形成本文中提及的层、部件，元件等的各种技术，诸如蚀刻技术、注入技术、掺杂技术、旋涂技术、溅射技术(例如磁溅射或离子束溅射)、生长技术(诸如热生长)或沉积技术(诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、等离子体增强化学汽相沉积(PECVD)或原子层沉积(ALD))。
另外，本文中使用的“示例性的”意为用作实例、示例、说明等，并且并不必须是有利的。如本申请中所使用的，“或”意指包含性的“或”而不是排除的“或”。此外，除非另有详细说明或在上下文中明确地直接得出为单数形式，否则在本申请中和所附权利要求中使用的“一”或“一个”通常解释为表示“一个或多个”。此外，A和B等中的至少一个通常表示为A或B或者A和B。此外，在一定程度上，使用“包括”、“具有”、“有”、“用”或它们的变体，这种术语预期为包含性的，在方式上类似于“包括”。同时，除非另有详细说明，否则“第一”、“第二”等并不用于表示时域、地域、排序等。当然，这类术语仅用作部件、元件、物质等的标识符、名称等。例如，第一元件和第二元件通常对应于元件A和元件B或两个不同的或两个完全相同的元件或相同的元件。
此外，尽管关于一种或多种实施方式已经示出和描述了本发明，但本领域普通技术人员将可以根据对说明书和附图的阅读和理解而对本发明进行等同的变化或修改。本发明包括所有此类的修改或变化，且仅受到以下权利要求的范围的限制。除非特别说明，特别是关于通过上文描述的部件(例如元件、源件等)实施的各种功能，用于描述着些部件的术语预期对应于能够实现所描述的部件的特定功能(例如，功能等同)的任何部件，即使与所公开的结构在结构上不等同。另外，可以根据多个实施方式中的仅一个实施方式描述本发明的特定的部件，可以根据期望将这类部件与其他实施例的一个或多个其他部件组合，并且这些部件可以有利的用于任何给定的或特定的应用。

Claims (10)

1.一种形成半导体器件的方法，包括：
在伪栅极上方、鳍的第一有源区上方和围绕所述第一有源区的第一浅沟槽隔离(STI)部分上方形成介电层，所述伪栅极位于所述鳍的沟道部分上方并且位于围绕所述鳍的沟道部分的所述STI的栅极部分上方，其中，所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面共平面；
去除所述伪栅极，从而暴露所述鳍的沟道部分的沟道顶面，并且从而暴露所述STI的栅极部分；
去除所述STI的栅极部分，从而暴露所述鳍的沟道部分的沟道侧壁；以及
在所述沟道顶面上方和邻近所述鳍的沟道部分的所述沟道侧壁处形成栅极，从而使所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面保持共平面。
2.根据权利要求1所述的方法，包括：在形成所述介电层之前，形成邻近所述伪栅极的间隔件。
3.根据权利要求1所述的方法，包括：
在衬底上方形成第一层，所述第一层具有第一蚀刻选择性，所述第一蚀刻选择性与衬底蚀刻选择性不同；
在所述第一层上方形成第二层，所述第二层具有第二蚀刻选择性，所述第二蚀刻选择性基本上类似于所述衬底蚀刻选择性；以及
图案化所述第一层和所述第二层以形成所述鳍。
4.根据权利要求1所述的方法，包括：在去除所述伪栅极之前，对所述介电层实施化学机械平坦化(CMP)以暴露所述伪栅极的伪栅极顶面。
5.根据权利要求1所述的方法，去除所述伪栅极的步骤包括蚀刻。
6.根据权利要求1所述的方法，包括：在形成所述介电层之前，在所述伪栅极上方、在所述第一有源区上方和在所述第一STI部分上方形成氮化物层。
7.根据权利要求1所述的方法，包括：去除所述第一STI部分的一部分以暴露所述第一有源区的第一有源区侧壁，从而形成第一有源区开口。
8.根据权利要求7所述的方法，在所述第一有源区开口内形成外延(Epi)盖或接触件中的至少一个。
9.一种半导体器件，包括：
栅极，位于鳍的沟道部分的沟道顶面上方，并且所述栅极邻近所述鳍的沟道部分的沟道侧壁；以及
所述鳍的第一有源区，具有第一有源区顶面，所述第一有源区顶面与第一浅沟槽隔离(STI)部分的第一STI顶面共平面，所述第一STI部分围绕所述第一有源区。
10.一种形成半导体器件的方法，包括：
在伪栅极上方、鳍的第一有源区上方、鳍的第二有源区上方、围绕所述第一有源区的第一浅沟槽隔离(STI)部分上方和围绕所述第二有源区的第二STI部分上方形成介电层，所述伪栅极位于所述鳍的沟道部分上方和围绕所述鳍的沟道部分的所述STI的栅极部分上方，其中，所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面共平面，并且所述第二有源区的第二有源区顶面与所述第二STI部分的第二STI顶面共平面；
去除所述伪栅极，从而暴露所述鳍的沟道部分的沟道顶面，并且从而暴露所述STI的栅极部分；
去除所述STI的栅极部分，从而暴露所述鳍的沟道部分的沟道侧壁；以及
在所述沟道顶面上方和邻近所述鳍的沟道部分的沟道侧壁处形成栅极，从而使所述第一有源区的第一有源区顶面与所述第一STI部分的第一STI顶面保持共平面，并且使所述第二有源区的第二有源区顶面与所述第二STI部分的第二STI顶面保持共平面。
CN201410250707.8A 2014-03-31 2014-06-06 半导体器件及其形成方法 Active CN104952732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/230,203 2014-03-31
US14/230,203 US9698240B2 (en) 2014-03-31 2014-03-31 Semiconductor device and formation thereof

Publications (2)

Publication Number Publication Date
CN104952732A true CN104952732A (zh) 2015-09-30
CN104952732B CN104952732B (zh) 2019-01-08

Family

ID=54167303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410250707.8A Active CN104952732B (zh) 2014-03-31 2014-06-06 半导体器件及其形成方法

Country Status (3)

Country Link
US (3) US9698240B2 (zh)
CN (1) CN104952732B (zh)
TW (1) TWI536496B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871042B2 (en) 2015-12-03 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor device having fin-type patterns
KR102446862B1 (ko) 2016-03-07 2022-09-23 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10103237B2 (en) * 2017-02-28 2018-10-16 International Business Machines Corporation Inverted MOSFET with scaling advantage
US10164112B2 (en) * 2017-04-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20090065850A1 (en) * 2004-04-12 2009-03-12 Samsung Electronics Co., Ltd. Non-volatile memory devices
CN103378156A (zh) * 2012-04-26 2013-10-30 台湾积体电路制造股份有限公司 具有替换沟道的多栅极器件及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863674B2 (en) * 2003-09-24 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US7902000B2 (en) * 2008-06-04 2011-03-08 International Business Machines Corporation MugFET with stub source and drain regions
US8399931B2 (en) * 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
CN102646599B (zh) 2012-04-09 2014-11-26 北京大学 一种大规模集成电路中FinFET的制备方法
US9735255B2 (en) * 2013-01-18 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a finFET device including a stem region of a fin element
US9093326B2 (en) * 2013-10-21 2015-07-28 International Business Machines Corporation Electrically isolated SiGe fin formation by local oxidation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20090065850A1 (en) * 2004-04-12 2009-03-12 Samsung Electronics Co., Ltd. Non-volatile memory devices
CN103378156A (zh) * 2012-04-26 2013-10-30 台湾积体电路制造股份有限公司 具有替换沟道的多栅极器件及其形成方法

Also Published As

Publication number Publication date
US20170309725A1 (en) 2017-10-26
US9698240B2 (en) 2017-07-04
US20150279964A1 (en) 2015-10-01
US11114546B2 (en) 2021-09-07
CN104952732B (zh) 2019-01-08
US20200111894A1 (en) 2020-04-09
TW201537677A (zh) 2015-10-01
TWI536496B (zh) 2016-06-01
US10505017B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
US10741698B2 (en) Semi-floating gate FET
US9209095B2 (en) III-V, Ge, or SiGe fin base lateral bipolar transistor structure and method
US9450078B1 (en) Forming punch-through stopper regions in finFET devices
CN203967092U (zh) finFET结构
CN106206437A (zh) FinFET接触结构及其形成方法
CN107845579B (zh) 在垂直晶体管器件上形成底部与顶部源极/漏极区的方法
CN110600380B (zh) 一种半浮栅晶体管的制备方法
CN105336772B (zh) 鳍式tfet及其制造方法
US11114546B2 (en) Semiconductor device and formation thereof
CN103681849A (zh) 具有凸起漏极结构的场效应晶体管的系统和方法
CN108231864B (zh) 半导体装置及其制造方法
US11031467B2 (en) Field effect transistor based on vertically integrated gate-all-round multiple nanowire channels
TW201611110A (zh) 半導體裝置和形成半導體裝置的方法
CN109801961A (zh) 半导体结构及其形成方法
US10748895B2 (en) Semiconductor arrangement and formation thereof
US10658494B2 (en) Transistors and methods of forming transistors using vertical nanowires
CN103730370B (zh) 提升mosfet性能和nbti的方法和结构
JP2013041927A (ja) 半導体装置及びその製造方法
CN108074974B (zh) 半导体装置的形成方法
US8859358B2 (en) CMOS transistors, fin field-effect transistors and fabrication methods thereof
CN109478562A (zh) 隧穿场效应晶体管及其制造方法
US20190198611A1 (en) Buried Trench Isolation in Integrated Circuits
CN105632930A (zh) 一种FinFET器件及其制造方法
US20160315177A1 (en) Method for fabricating asymmetrical three dimensional device
CN105632929A (zh) 一种FinFET器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant