CN103426756B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103426756B CN103426756B CN201210150203.XA CN201210150203A CN103426756B CN 103426756 B CN103426756 B CN 103426756B CN 201210150203 A CN201210150203 A CN 201210150203A CN 103426756 B CN103426756 B CN 103426756B
- Authority
- CN
- China
- Prior art keywords
- side wall
- masking layer
- sub
- sidewall
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000000873 masking effect Effects 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- -1 HfRu Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 2
- 241000849798 Nita Species 0.000 claims description 2
- 235000003976 Ruta Nutrition 0.000 claims description 2
- 240000005746 Ruta graveolens Species 0.000 claims description 2
- 229910004166 TaN Inorganic materials 0.000 claims description 2
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 2
- 235000005806 ruta Nutrition 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000002347 injection Methods 0.000 description 29
- 239000007924 injection Substances 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000000203 mixture Substances 0.000 description 22
- 239000011248 coating agent Substances 0.000 description 20
- 238000000576 coating method Methods 0.000 description 20
- 239000012535 impurity Substances 0.000 description 18
- 238000000137 annealing Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000008021 deposition Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 239000007943 implant Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种半导体器件及其制造方法。一示例方法可以包括：在衬底上形成第一掩蔽层，并在该第一掩蔽层的侧壁上形成第一侧墙；以第一掩蔽层、第一侧墙为掩模，形成源区和漏区之一；在衬底上形成第二掩蔽层，并去除第一掩蔽层；以第二掩蔽层、第一侧墙为掩模，形成源区和漏区中另一个；去除第一侧墙的至少一部分；以及形成栅介质层，并在第二掩蔽层或者第一侧墙的剩余部分的侧壁上以侧墙的形式形成栅导体。
Description
技术领域
本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。
背景技术
随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了使用包括高K栅介质和金属栅导体的栅堆叠。为避免栅堆叠的性能退化，包括这种栅堆叠的半导体器件通常利用替代栅工艺来制造。替代栅工艺涉及在栅侧墙之间限定的孔隙中形成高K栅介质和金属栅导体。然而，由于器件尺寸的缩小，要在如此小的孔隙中形成高K栅介质和金属导体越来越困难。
发明内容
本公开的目的至少部分地在于提供一种半导体器件及其制造方法。
根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一掩蔽层，并在该第一掩蔽层的侧壁上形成第一侧墙；以第一掩蔽层、第一侧墙为掩模，形成源区和漏区之一；在衬底上形成第二掩蔽层，并去除第一掩蔽层；以第二掩蔽层、第一侧墙为掩模，形成源区和漏区中另一个；去除第一侧墙的至少一部分；以及形成栅介质层，并在第二掩蔽层或者第一侧墙的剩余部分的侧壁上以侧墙的形式形成栅导体。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成第一掩蔽层；以第一掩蔽层为掩模，形成源区和漏区之一；在衬底上形成第二掩蔽层，并去除第一掩蔽层的至少一部分；在第二掩蔽层或者在第一掩蔽层的剩余部分(如果存在的话)的侧壁上形成第一侧墙；以第二掩蔽层、第一掩蔽层的剩余部分(如果存在的话)、第一侧墙为掩模，形成源区和漏区中另一个；去除第一侧墙；以及形成栅介质层，并在第二掩蔽层或者在第一掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
根据本公开的又一方面，提供了一种半导体器件，包括：衬底；以及在衬底上形成的源区和漏区以及栅堆叠，其中，所述栅堆叠包括：栅介质；和栅导体，所述栅导体以侧墙形式形成于位于栅堆叠一侧的电介质层或者栅侧墙的侧壁上。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-9是示出了根据本公开实施例的制造半导体器件流程的示意图；
图10是示出了根据本公开另一实施例的半导体器件的示意图；
图11-17是示出了根据本公开另一实施例的制造半导体器件流程的示意图；
图18-20是示出了根据本公开另一实施例的制造半导体器件流程的示意图；
图21是示出了根据本公开另一实施例的半导体器件的示意图；以及
图22-26是示出了根据本公开另一实施例的制造半导体器件的部分流程的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在常规工艺中，在利用“伪”栅堆叠以及该伪栅堆叠两侧的侧墙在衬底中制造出源区和漏区之后，保留两侧的侧墙而在侧墙之间限定出孔隙，通过填充孔隙来形成真正的栅堆叠。与此不同，在本公开中，提出了一种“替代侧墙”工艺。在形成源区和漏区之后，保留位于源区和漏区之一一侧的材料层，并在该保留的材料层的侧壁上以侧墙的形式形成栅堆叠(特别是，栅导体)。从而可以在较大的空间(具体地，大致为栅区+源区和漏区中另一个的区域)上来形成栅堆叠，相比于仅在侧墙之间的小孔隙中形成栅堆叠的常规工艺，可以使得工艺更加容易进行。
本公开可以各种形式呈现，以下将描述其中一些示例。
首先，参照图1-9，描述根据本公开一实施例的制造半导体器件的流程。
如图1所示，提供衬底100。该衬底100可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。在衬底100上，可以形成有浅沟槽隔离(STI)102，用以隔离单独器件的有源区。STI102例如可以包括氧化物(例如，氧化硅)。这里需要指出的是，在以下描述的示例中，为方便说明，仅描述了形成单个器件的情况。但是本公开不局限于此，而是可以应用于形成两个或更多器件的情况。
接下来，如图2所示，可选地在衬底100的表面上例如通过沉积形成一薄氧化物层(例如，氧化硅)104。该氧化物层104例如具有5-10nm的厚度，可以在随后用来形成界面层(IL)。在衬底100上(在形成氧化物层104的情况下，在氧化物层104的表面上)例如通过沉积形成厚度约为100-200nm的第一掩蔽层106。例如，第一掩蔽层1006可以包括氮化物(例如，氮化硅)，且可以通过例如反应离子刻蚀(RIE)被构图为覆盖有源区的一部分(该部分大致对应于随后形成的源区或漏区)。
在形成氧化物层104的情况下，如图3所示，可以相对于第一掩蔽层106(例如，氮化物)和衬底100(例如，体Si)，选择性刻蚀氧化物层104，以形成例如厚度约为0.5-1nm的IL108。这里，为了图示方便，并没有示出IL108的厚度与氧化物层104的厚度之间的差异。
另外，如图3所示，在第一掩蔽层106的侧壁上形成第一侧墙112。例如，该第一侧墙112被形成为具有约15nm-60nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一侧墙112例如可以包括多晶硅或非晶硅。存在多种手段来形成侧墙，在此不对侧墙的形成进行详细描述。
这样，第一掩蔽层106和第一侧墙112露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，这可以如下进行。
具体地，如图3(其中的竖直箭头)所示，可以进行延伸区(extension)注入，以形成延伸区116。例如，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成延伸区。这里需要指出的是，图3中的虚线框116仅仅是为了图示方便而示出为规则的矩形形状。实际上，延伸区116的形状由注入工艺决定，并且可能没有明确的边界。另外，为了优化性能，可以在延伸区注入之前，进行晕圈(halo)注入，如图3中的倾斜箭头所示。例如，对于p型器件，可以通过注入n型杂质如As或P；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成晕圈(未示出)。
然后，如图4中的箭头所示，可以进行源/漏注入，形成源/漏注入区118。对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成源/漏注入区。这里需要指出的是，图4中的虚线框118仅仅是为了图示方便而示出为规则的矩形形状。实际上，源/漏注入区118的形状由注入工艺决定，并且可能没有明确的边界。
接下来，如图5所示，在衬底100上形成第二掩蔽层120，以至少覆盖上述形成的源区和漏区之一。第二掩蔽层120例如可以包括氧化物(如氧化硅)。然后可以进行平坦化处理例如化学机械抛光(CMP)，以露出第一掩蔽层106、第一侧墙112，以便随后进行处理。
随后，如图6所示，可以通过相对于第一侧墙112(例如，多晶硅或非晶硅)以及第二掩蔽层120、氧化物层104(例如，氧化硅)，选择性刻蚀第一掩蔽层106(例如，氮化硅)，以去除第一掩蔽层106。这种选择性刻蚀例如可以通过热磷酸来进行。
此时，如图6所示，第二掩蔽层120和第一侧墙112露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，这可以如下进行。
具体地，如图6所示，可以进行延伸区(extension)注入，以形成延伸区124。例如，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成延伸区。这里需要指出的是，图6中的虚线框124仅仅是为了图示方便而示出为规则的矩形形状。实际上，延伸区124的形状由注入工艺决定，并且可能没有明确的边界。另外，为了优化性能，可以在延伸区注入之前，进行晕圈(halo)注入。例如，对于p型器件，可以通过注入n型杂质如As或P；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成晕圈(未示出)。然后，可以进行源/漏注入，形成源/漏注入区126。对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P，来形成源/漏注入区。这里需要指出的是，图6中的虚线框126仅仅是为了图示方便而示出为规则的矩形形状。实际上，源/漏注入区126的形状由注入工艺决定，并且可能没有明确的边界。
接下来，如图7所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区128。然后，可以通过选择性刻蚀，去除第一侧墙112。例如，第一侧墙112(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二掩蔽层120的一侧留下了较大的空间(大致对应于栅区+源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
然后，如图8所示，形成栅堆叠。具体地，例如可以通过沉积形成栅介质层130。例如，栅介质层130可以包括高K栅介质材料如HfO2，厚度可以为约2-4nm。可选地，在形成栅介质130之前，可以重构IL。例如，如以上参考附图3所述，可以通过对氧化物层104进行选择性刻蚀，来形成IL(未示出)。在栅介质层130上，可以以侧墙的形式形成栅导体134。在形成栅导体时，例如可以通过控制侧墙形成工艺中的参数如沉积厚度、RIE参数等，使得所形成的侧墙形式的栅导体134基本上位于下方已经形成的源区和漏区之间。例如，栅导体134可以包括金属栅导体材料如Ti、Co、Ni、Al、W及其合金等。优选地，在栅介质层130和栅导体134之间还可以形成功函数调节层132。功函数调节层132例如可以包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTa、NiTa、MoN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSi、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx及其组合，厚度可以约为2-10nm。
此后，如图9所示，可以通过沉积形成电介质层136，并进行平坦化处理如CMP。电介质层136可以包括氧化物(例如，氧化硅)、氮化物或其组合。然后，可以形成接触部等外围部件，在此不再赘述。
这样，就得到了根据本公开的示例半导体器件。如图9所示，该半导体器件可以包括在衬底上形成的源区和漏区(128)以及栅堆叠(130，132，134)。栅堆叠，尤其是其中的栅导体134，以侧墙的形式形成于栅堆叠一侧(图13中的左侧)的掩蔽层(或者说，电介质层)120的侧壁上。
图10是示出了根据本公开另一实施例的半导体器件的示意图。图10所示的半导体器件与图9所示的半导体器件的不同之处在于：栅堆叠，尤其是其中的栅导体134，以侧墙的形式形成于栅堆叠一侧(图13中的左侧)的第二侧墙114的侧壁上。
图10所示的器件可以按以上结合图1-9所述的工艺来制造。其中，第二侧墙114例如可以是在去除第一侧墙112(参见以上结合图7的描述)之后，在第二掩蔽层120的侧壁上另外形成的。例如，该第二侧墙114可以包括氮化物(例如，氮化硅)，其厚度可以为5-20nm。或者，第二侧墙114例如可以是在去除第一侧墙112(参见以上结合图7的描述)的过程中，通过保留第一侧墙112的一部分而形成的。或者，第二侧墙114例如可以是形成在第一侧墙112的侧壁上(参见图4)，然后在该第二侧墙114的侧壁上再形成第二掩蔽层120(参见图5)。
接下来，参照图11-17，描述根据本公开另一实施例的制造半导体器件的流程。图11-17与图1-9中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图11所述，提供衬底1000，该衬底1000上可以形成有STI1002。在衬底1000的表面上，可选地可以形成薄氧化物层1004。关于衬底1000和氧化物层1004的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底1000上(在形成氧化物层1004的情况下，在氧化物层1004的表面上)例如通过沉积形成厚度约为100-200nm的第一掩蔽层1006。例如，第一掩蔽层1006可以包括氮化物(例如，氮化硅)，且可以通过例如RIE被构图为覆盖有源区的一部分(该部分大致对应于随后形成的源区或漏区)。
根据本公开的一个实施例，为更好地控制短沟道效应以及抑制带间泄露，如图11所示，可以通过离子注入(图中箭头所示)，形成超陡后退阱(SSWR)1010。例如，对于p型器件，可以通过注入n型杂质如As或P或Sb；对于n型器件，可以通过注入p型杂质如In、BF2或B，来形成SSWR。这里需要指出的是，图11中的虚线框1010仅仅是为了图示方便而示出为规则的矩形形状。实际上，SSWR1010的形状由注入工艺决定，并且可能没有明确的边界。
随后，如图12所示，在掩蔽层1006的侧壁上形成第一子侧墙1012。例如，该第一子侧墙1012被形成为具有约5-50nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一子侧墙1012例如可以包括多晶硅或非晶硅。在第一子侧墙1012的侧壁上，可以形成第二子侧墙1014。例如，第二子侧墙1014可以包括氧化物(例如，氧化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。存在多种手段来形成侧墙，在此不对侧墙的形成进行详细描述。
这样，第一掩蔽层1006和第一侧墙(包括第一子侧墙1012和第二子侧墙1014)露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区1016和源/漏注入区1018。关于晕圈、延伸区1016和源/漏注入区1018的详情，可以参见以上结合图3和4的描述。
接下来，如图13所示，在衬底上形成第二掩蔽层1020，以至少覆盖上述形成的源区和漏区之一。第二掩蔽层1020例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如化学机械抛光(CMP)，以露出第一掩蔽层1006、第一侧墙(包括第一子侧墙1012和第二子侧墙1014)，以便随后进行处理(如以上结合图5所述)。
然后，如图14所示，可以通过选择性刻蚀，去除第一掩蔽层1006(如以上结合图6所述)。然后，可以在第一子侧墙1012的侧壁上形成第二侧墙1022。例如，第二侧墙1022可以包括氮化物(如，氮化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。
这样，如图14所示，第二掩蔽层120、第一侧墙(包括第一子侧墙1012和第二子侧墙1014)和第二侧墙1022露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区1024和源/漏注入区1026。关于晕圈、延伸区1024和源/漏注入区1026的详情，可以参见以上结合图6的描述。
接下来，如图15所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区1028。
随后，可以通过选择性刻蚀，去除第二侧墙1022和第一侧墙的一部分(具体地，第一子侧墙1012)，使得留下第二子侧墙1014。例如，第二侧墙1022(例如，氮化硅)可以通过热磷酸来选择性去除，第一子侧墙1012(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二子侧墙1014的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
然后，如图16所示，形成栅堆叠。例如，可以依次形成栅介质层1030、功函数调节层1032以及侧墙形式的栅导体1034(如以上结合图8所述)。此后，可以通过沉积形成电介质层1036，并进行平坦化处理如CMP。电介质层1036可以包括氧化物(例如，氧化硅)、氮化物或其组合(如以上结合图9所述)。
然后，如图17所示，可以形成与源区和漏区相对应的接触部1038。接触部1038例如可以包括金属如W、Cu等。根据一实施例，为了增强接触，还可以在源区和漏区中形成金属硅化物层1036，从而接触部1038通过金属硅化物层1036与源区和漏区接触。金属硅化物层1036例如可以包括NiPtSi。存在多种手段来形成金属硅化物层1036和接触部1038，在此不再赘述。
这样，就得到了根据本公开的示例半导体器件。如图17所示，该半导体器件可以包括在衬底上形成的源区和漏区(1028)以及栅堆叠(1030，1032，1034)。栅堆叠的一侧(图17中的左侧)，存在栅侧墙1014。栅堆叠，尤其是其中的栅导体1034，以侧墙的形式形成于第二子侧墙(或者说，栅侧墙)1014的侧壁上。该半导体器件可以包括非对称的SSWR1010，该SSWR1010大致在栅堆叠下方的半导体衬底中延伸，并延伸至栅堆叠一侧的源/漏区中。
以下，参照图18-20，描述根据本公开另一实施例的制造半导体器件的流程。图18-20与图1-10中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图18所示，提供衬底200，该衬底200上可以形成有STI202。在衬底200的表面上，可选地可以形成薄氧化物层204。关于衬底200和氧化物层204的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底200上(在形成氧化物层204的情况下，在氧化物层204的表面上)例如通过沉积形成厚度约为100-200nm的第一掩蔽层206。例如，掩蔽层206可以包括氮化物(例如，氮化硅)，且可以通过例如RIE被构图为露出有源区的一部分(该部分大致对应于随后形成的源区或漏区)。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区216和源/漏注入区218。关于晕圈、延伸区216和源/漏注入区218的详情，可以参见以上结合图3和4的描述。
接下来，如图19所示，在衬底上形成第二掩蔽层220，以至少覆盖与上述形成的源区和漏区之一。第二掩蔽层220例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如CMP，以露出第一掩蔽层206，以便通过选择性刻蚀，去除第一掩蔽层206。然后，在第二掩蔽层220的侧壁上形成第一侧墙212。例如，该第一侧墙212被形成为具有约15nm-60nm的宽度，以覆盖有源区的一部分(该部分大致对应于随后形成的栅区)。第一侧墙212例如可以包括多晶硅或非晶硅。
这样，第二掩蔽层220和第一侧墙212露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区224和源/漏注入区226。关于晕圈、延伸区224和源/漏注入区226的详情，可以参见以上结合图6的描述。
接下来，如图20所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区228。
随后，可以通过选择性刻蚀，去除第一侧墙212。例如，第一侧墙212(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除。这样，就在第二掩蔽层220的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。例如，可以依次形成栅介质层230、功函数调节层232以及侧墙形式的栅导体234(如以上结合图8所述)。图20所示的器件与图8所示的器件在结构上基本一致。之后可以沉积电介质(例如，参见图21所示的236)并进行平坦化，形成接触部等外围部件，在此不再赘述。
尽管在对图18-20所示的实施例进行描述时并未提及IL，但是可以如上述实施例一样进行形成IL的工艺。
图21是示出了根据本公开另一实施例的半导体器件的示意图。图21所示的半导体器件与图20所示的半导体器件的不同之处在于：栅堆叠，尤其是其中的栅导体234，以侧墙的形式形成于栅堆叠一侧(图13中的左侧)的第二侧墙214的侧壁上。
图21所示的器件可以按以上结合图18-20所述的工艺来制造。其中，第二侧墙214例如可以是在去除第一侧墙212(参见以上结合图20的描述)之后，在第二掩蔽层220的侧壁上另外形成的。例如，该第二侧墙214可以包括氮化物(例如，氮化硅)，其厚度可以为5-20nm。或者，第二侧墙214例如可以是在去除第一掩蔽层206(参见以上结合图19的描述)的过程中，通过保留第一掩蔽层206的一部分而形成的。或者，第二侧墙214可以形成在第二掩蔽层220的侧壁上，然后在第二侧墙214的侧壁上形成第一侧墙212(参见图19)。
以下，参照图22～26，描述根据本公开另一实施例的制造半导体器件的流程。图22-26与图1-10中相似的附图标记表示相似的部件。在以下描述中，主要说明该实施例与上述实施例之间的不同。
如图22所示，提供衬底2000，该衬底2000上可以形成有STI2002。在衬底2000的表面上，可选地可以形成薄氧化物层2004。关于衬底2000和氧化物层2004的详情，可以参见以上结合图1-2对于衬底100和氧化物层104的描述。
在衬底2000上(在形成氧化物层2004的情况下，在氧化物层2004的表面上)例如通过沉积形成厚度约为100-200nm的第一子掩蔽层2006。例如，第一子掩蔽层2006可以包括氮化物(例如，氮化硅)。在第一子掩蔽层2006的侧壁上，可以形成第一子侧墙2014。例如，第一子侧墙2014可以包括氧化物(例如，氧化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。这样，第一子掩蔽层2006和第一子侧墙2014露出有源区的一部分(大致对应于随后形成的源区或漏区)。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区之一。例如，可以利用以上结合图3和4所述的工艺，形成晕圈(未示出)、延伸区2016和源/漏注入区2018。关于晕圈、延伸区2016和源/漏注入区2018的详情，可以参见以上结合图3和4的描述。
接下来，如图23所示，在衬底上形成第二掩蔽层2020，以至少覆盖与上述形成的源区和漏区之一。第二掩蔽层2020例如可以包括氧化物(例如，氧化硅)。然后可以进行平坦化处理例如CMP，以露出第一子掩蔽层2006、第一子侧墙2014，之后通过选择性刻蚀，去除第一子掩蔽层2006。
根据本公开的一实施例，为更好地控制短沟道效应以及抑制带间泄露，如图23所示，可以通过离子注入，形成SSWR2010。关于SSWR2010的详情，可以参见以上结合图11的描述。
然后，如图24所示，在第一子侧墙2014的侧壁上形成第二子侧墙2012。第二子侧墙2012被形成为具有约5-50nm的宽度，以覆盖有源区的一部分(大致对应于随后形成的栅区)。第二子侧墙2012例如可以包括多晶硅或非晶硅。在第二子侧墙2012的侧壁上，可以形成第三子侧墙2022。例如，第三子侧墙2022可以包括氮化物(例如，氮化硅)，其尺寸可以与半导体器件的栅侧墙相对应(例如，宽度为约5-20nm)。这样，第二掩蔽层2020、第一子侧墙214、第二子侧墙2012和第三子侧墙2022露出了有源区的一部分。此时，可以进行源/漏形成工艺，来在该露出的有源区部分中形成源区和漏区中另一个。例如，可以利用以上结合图6所述的工艺，形成晕圈(未示出)、延伸区2024和源/漏注入区2026。关于晕圈、延伸区2024和源/漏注入区2026的详情，可以参见以上结合图6的描述。
接下来，如图25所示，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质，形成最终的源/漏区2028。
随后，可以通过选择性刻蚀，去除第二子侧墙2012和第三子侧墙2022，使得留下第一子侧墙2014。例如，第二子侧墙2012(例如，多晶硅或非晶硅)可以通过TMAH溶液来选择性去除，第三子侧墙2022(例如，氮化硅)可以通过热磷酸来选择性去除。这样，就在第一子侧墙2014的一侧留下了较大的空间(大致对应于栅区+所述源区和漏区中另一个的区域)，从而可以容易地进行栅堆叠的形成。
接下来的操作可以与图16所示的操作相同，在此不再赘述。例如，形成栅堆叠(包括栅介质层2030、功函数调节层2032和侧墙形式的栅导体2034)，并形成电介质层2036。得到的器件与图16所示的器件也基本上类似，除了SSWR2010偏向不同一侧之外。
尽管在对图22-26所示的实施例进行描述时并未提及IL，但是可以如上述实施例一样进行形成IL的工艺。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (21)
1.一种制造半导体器件的方法，包括：
在衬底上形成第一掩蔽层，并在该第一掩蔽层的侧壁上形成第一侧墙；
以第一掩蔽层、第一侧墙为掩模，形成源区和漏区之一；
在衬底上形成第二掩蔽层，并去除第一掩蔽层；
以第二掩蔽层、第一侧墙为掩模，形成源区和漏区中另一个；
去除第一侧墙的至少一部分；以及
形成栅介质层，并在第二掩蔽层或者第一侧墙的剩余部分的侧壁上以侧墙的形式形成栅导体。
2.根据权利要求1所述的方法，其中，形成第一侧墙的操作包括：
在第一掩蔽层的侧壁上形成第一子侧墙；以及
在第一子侧墙的侧壁上形成第二子侧墙。
3.根据权利要求2所述的方法，其中，形成源区和漏区中另一个的操作包括：
在第一侧墙的侧壁上形成第二侧墙；
以第二掩蔽层、第一侧墙和第二侧墙为掩模，形成所述源区和漏区中另一个。
4.根据权利要求3所述的方法，其中，去除第一侧墙的至少一部分包括：
去除第二侧墙和第一子侧墙。
5.根据权利要求3所述的方法，其中，
第一掩蔽层包括氮化物，
第二掩蔽层包括氧化物，
第一子侧墙包括多晶硅或非晶硅，
第二子侧墙包括氧化物，
第二侧墙包括氮化物。
6.根据权利要求1所述的方法，还包括：
以第一掩蔽层为掩模，在衬底中形成超陡后退阱。
7.根据权利要求1所述的方法，其中，形成源区或漏区包括：
执行延伸区注入；和
执行源/漏注入。
8.根据权利要求7所述的方法，其中，形成源区或漏区还包括：
执行晕圈注入。
9.根据权利要求1所述的方法，还包括：
在衬底上形成界面层。
10.一种制造半导体器件的方法，包括：
在衬底上形成第一掩蔽层；
以第一掩蔽层为掩模，形成源区和漏区之一；
在衬底上形成第二掩蔽层，并去除第一掩蔽层的至少一部分；
在第二掩蔽层或者在第一掩蔽层的剩余部分的侧壁上形成第一侧墙；
以第二掩蔽层、可能的第一掩蔽层的剩余部分、第一侧墙为掩模，形成源区和漏区中另一个；
去除第一侧墙；以及
形成栅介质层，并在第二掩蔽层或者在第一掩蔽层的剩余部分的侧壁上以侧墙的形式形成栅导体。
11.根据权利要求10所述的方法，其中，形成第一掩蔽层的操作包括：
形成第一子掩蔽层；以及
在第一子掩蔽层的侧壁上形成第一子侧墙。
12.根据权利要求11所述的方法，其中，去除第一掩蔽层的至少一部分的操作包括：
去除第一子掩蔽层。
13.根据权利要求12所述的方法，其中，形成第一侧墙的操作包括：
在第一子侧墙的侧壁上形成第二子侧墙；以及
在第二子侧墙的侧壁上形成第三子侧墙。
14.根据权利要求13所述的方法，其中，
第一掩蔽层包括氮化物，
第二掩蔽层包括氧化物，
第一子侧墙包括氧化物，
第二子侧墙包括多晶硅或非晶硅，
第三子侧墙包括氮化物。
15.根据权利要求11所述的方法，还包括：
以第二掩蔽层和第一子侧墙为掩模，在衬底中形成超陡后退阱。
16.一种半导体器件，包括：
衬底；以及
在衬底上形成的源区和漏区以及栅堆叠，
其中，所述栅堆叠包括：
栅介质；和
栅导体，所述栅导体以侧墙形式形成于位于栅堆叠一侧的电介质层或者栅侧墙的侧壁上，其中栅介质覆盖栅导体面对所述电介质层或者栅侧墙一侧的侧壁以及栅导体的底面，而栅导体与所述一侧相对的另一侧的侧壁被另一电介质层覆盖。
17.根据权利要求16所述的半导体器件，其中，栅介质层包括高K电介质材料，栅导体包括金属栅导体材料。
18.根据权利要求16所述的半导体器件，还包括：设置在栅介质层和栅导体之间的功函数调节层。
19.根据权利要求18所述的半导体器件，其中，所述功函数调节层包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTa、NiTa、MoN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSi、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx及其组合。
20.根据权利要求16所述的半导体器件，还包括：
在衬底中形成的非对称超陡后退阱，该超陡后退阱延伸至源区或漏区一侧。
21.根据权利要求16所述的半导体器件，其中，从源区到漏区之间的距离不大于从所述电介质层或者栅侧墙的侧壁到所述另一电介质层面对所述栅堆叠一侧的侧壁之间的距离。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210150203.XA CN103426756B (zh) | 2012-05-15 | 2012-05-15 | 半导体器件及其制造方法 |
| US13/578,872 US9312361B2 (en) | 2012-05-15 | 2012-05-18 | Semiconductor devices and methods for manufacturing the same |
| PCT/CN2012/075713 WO2013170477A1 (zh) | 2012-05-15 | 2012-05-18 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210150203.XA CN103426756B (zh) | 2012-05-15 | 2012-05-15 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103426756A CN103426756A (zh) | 2013-12-04 |
| CN103426756B true CN103426756B (zh) | 2016-02-10 |
Family
ID=49583022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210150203.XA Active CN103426756B (zh) | 2012-05-15 | 2012-05-15 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9312361B2 (zh) |
| CN (1) | CN103426756B (zh) |
| WO (1) | WO2013170477A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9449833B1 (en) * | 2010-06-02 | 2016-09-20 | Hrl Laboratories, Llc | Methods of fabricating self-aligned FETS using multiple sidewall spacers |
| US8946724B1 (en) | 2010-06-02 | 2015-02-03 | Hrl Laboratories, Llc | Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same |
| US10170611B1 (en) | 2016-06-24 | 2019-01-01 | Hrl Laboratories, Llc | T-gate field effect transistor with non-linear channel layer and/or gate foot face |
| US11239086B2 (en) * | 2018-05-14 | 2022-02-01 | Applied Materials, Inc. | Back end memory integration process |
| US10868162B1 (en) | 2018-08-31 | 2020-12-15 | Hrl Laboratories, Llc | Self-aligned gallium nitride FinFET and method of fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324969A (en) * | 1991-08-20 | 1994-06-28 | Sanyo Electric Co., Ltd. | High-breakdown voltage field-effect transistor |
| CN101002328A (zh) * | 2004-08-24 | 2007-07-18 | 飞思卡尔半导体公司 | 用于不对称半导体器件性能增强的方法和设备 |
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124174A (en) * | 1997-05-16 | 2000-09-26 | Advanced Micro Devices, Inc. | Spacer structure as transistor gate |
| JP3762588B2 (ja) * | 1999-10-05 | 2006-04-05 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100372641B1 (ko) | 2000-06-29 | 2003-02-17 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 제조방법 |
| US6358827B1 (en) * | 2001-01-19 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Method of forming a squared-off, vertically oriented polysilicon spacer gate |
| US6960806B2 (en) * | 2001-06-21 | 2005-11-01 | International Business Machines Corporation | Double gated vertical transistor with different first and second gate materials |
| KR100525960B1 (ko) * | 2004-02-05 | 2005-11-02 | 삼성전자주식회사 | 반도체 소자 형성방법 |
| JP5170490B2 (ja) * | 2005-06-09 | 2013-03-27 | セイコーエプソン株式会社 | 半導体装置 |
| JP2007103837A (ja) * | 2005-10-07 | 2007-04-19 | Elpida Memory Inc | 非対称構造を有する電界効果型トランジスタを含む半導体装置およびその製造方法 |
| US7768006B2 (en) * | 2008-05-29 | 2010-08-03 | International Business Machines Corporation | Field effect structure and method including spacer shaped metal gate with asymmetric source and drain regions |
| US7999332B2 (en) | 2009-05-14 | 2011-08-16 | International Business Machines Corporation | Asymmetric semiconductor devices and method of fabricating |
-
2012
- 2012-05-15 CN CN201210150203.XA patent/CN103426756B/zh active Active
- 2012-05-18 WO PCT/CN2012/075713 patent/WO2013170477A1/zh active Application Filing
- 2012-05-18 US US13/578,872 patent/US9312361B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324969A (en) * | 1991-08-20 | 1994-06-28 | Sanyo Electric Co., Ltd. | High-breakdown voltage field-effect transistor |
| CN101002328A (zh) * | 2004-08-24 | 2007-07-18 | 飞思卡尔半导体公司 | 用于不对称半导体器件性能增强的方法和设备 |
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013170477A1 (zh) | 2013-11-21 |
| US9312361B2 (en) | 2016-04-12 |
| US20140027864A1 (en) | 2014-01-30 |
| CN103426756A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530863B1 (en) | Methods of forming vertical transistor devices with self-aligned replacement gate structures | |
| CN103311247B (zh) | 半导体器件及其制造方法 | |
| CN103311281B (zh) | 半导体器件及其制造方法 | |
| CN102117828B (zh) | 半导体器件及其制造方法 | |
| US9018739B2 (en) | Semiconductor device and method of fabricating the same | |
| US8664054B2 (en) | Method for forming semiconductor structure | |
| CN102034865A (zh) | 半导体器件及其制造方法 | |
| WO2011023518A1 (en) | Recessed contact for multi-gate fet optimizing series resistance | |
| US8252689B2 (en) | Chemical-mechanical planarization method and method for fabricating metal gate in gate-last process | |
| CN103426756B (zh) | 半导体器件及其制造方法 | |
| US20150200275A1 (en) | Finfet and method for manufacturing the same | |
| US9209269B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN103579314A (zh) | 半导体器件及其制造方法 | |
| US9548317B2 (en) | FDSOI semiconductor structure and method for manufacturing the same | |
| CN103545215B (zh) | 半导体器件及其制造方法 | |
| CN103531540B (zh) | 半导体器件制造方法 | |
| US20130302954A1 (en) | Methods of forming fins for a finfet device without performing a cmp process | |
| CN104008974A (zh) | 半导体器件及其制造方法 | |
| CN103811315A (zh) | 半导体器件及其制造方法 | |
| CN107346730A (zh) | 改善半导体器件性能的方法 | |
| CN103515233B (zh) | 半导体器件及其制造方法 | |
| CN103681279B (zh) | 半导体器件及其制造方法 | |
| CN103779196B (zh) | 半导体器件及其制造方法 | |
| CN103367128A (zh) | 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |