KR20100091007A - 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 - Google Patents
반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 Download PDFInfo
- Publication number
- KR20100091007A KR20100091007A KR1020090010274A KR20090010274A KR20100091007A KR 20100091007 A KR20100091007 A KR 20100091007A KR 1020090010274 A KR1020090010274 A KR 1020090010274A KR 20090010274 A KR20090010274 A KR 20090010274A KR 20100091007 A KR20100091007 A KR 20100091007A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hard mask
- mask pattern
- layer
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000002955 isolation Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000001681 protective effect Effects 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 239000011810 insulating material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 121
- 238000002161 passivation Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 17
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000005406 washing Methods 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 모트(Moat)발생을 방지할 수 있는 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법에 관한 것으로, 이를 위한 본 발명의 소자분리막 제조방법은, 기판상에 하드마스크패턴을 형성하는 단계; 상기 하드마스크패턴 측벽 일부를 변환시켜 보호막을 형성하는 단계; 상기 하드마스크패턴 및 상기 보호막을 식각장벽으로 상기 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 절연물질을 매립하여 소자분리막을 형성하는 단계; 상기 하드마스크패턴을 제거하는 단계 및 세정공정을 실시하는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 보호막을 형성함으로써, 하드마스크패턴 제거 및 세정공정시 소자분리막이 손실되는 것을 방지하여 모트가 발생하는 것을 방지할 수 있는 효과가 있다.
소자분리막, 모트, CTD
Description
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 모트(Moat)발생을 방지할 수 있는 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법에 관한 것이다.
최근, 40nm 이하의 고집적화된 비휘발성 메모리 장치를 구현하기 위해 전하트랩형(charge trap type) 비휘발성 메모리 장치 이른바 CTD(Charge Trap Device)에 대한 연구가 활발하게 진행되고 있다. 전하트랩형 비휘발성 메모리 장치는 기판 상에 터널절연막, 전하트랩막, 유전체막 및 게이트전극이 순차적으로 적층된 구조를 가지며, 전하트랩막 내 깊은 준위(deep level)을 갖는 트랩 사이트(trap site)에 전하를 트랩(또는 포획)하여 데이터를 저장한다.
한편, 전하트랩형 비휘발성 메모리 장치는 복수의 단위메모리소자들의 결합 으로 이루어지기 때문에 단위메모리소자들 사이를 전기적으로 분리시키기 위한 소자분리막을 필요로한다. 통상적으로 소자분리막은 트렌치(trench) 구조를 이용한 얕은 트렌치 소자분리막 형성방법(Shallow Trench Isolation, STI)을 사용하여 형성하고 있다.
도 1a 내지 도 1c는 종래기술에 따른 전하트랩형 비휘발성 메모리 장치 제조방법을 도시한 공정단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 터널절연막(12), 전하트랩막(13), 버퍼산화막(14) 및 하드마스크질화막패턴(15)을 순차적으로 형성한다.
다음으로, 하드마스크질화막패턴(15)을 식각장벽으로 버퍼산화막(14), 전하트랩막(13), 터널절연막(12) 및 기판(11)을 식각하여 소자분리를 위한 트렌치(16)를 형성한 후, 트렌치(16)에 절연물질을 매립하여 소자분리막(17)을 형성한다. 이때, 소자분리막(17)은 막내 심(seam)과 같은 결함이 발생하는 것을 방지하기 위하여 매립특성이 우수한 산화물 예컨대, 스핀온절연막(Spin On Dielectric, SOD)을 사용하여 형성한다.
도 1b에 도시된 바와 같이, 습식식각법(wet etch)을 사용하여 하드마스크질화막패턴(15)을 제거한다. 이때, 하드마스크질화막패턴(15)은 인산(phosphoric acid)용액을 사용하여 제거한다.
다음으로, 세정공정을 실시하여 잔류물(residue)을 제거함과 동시에 버퍼산화막(14)을 제거하여 전하트랩막(13)의 상부면을 노출시킨다. 이때, 세정공정은 불산용액(HF)을 사용하여 실시한다.
도 1c에 도시된 바와 같이, 소자분리막(17)을 포함하는 전체 구조물 표면을 따라 유전체막(18)을 형성한 후, 유전체막(18) 상에 게이트전극(19)을 형성한다.
하지만, 종래기술은 하드마스크질화막패턴(15)을 제거하는 과정에서 소자분리막(17) 가장자리가 손실되면서 모트(Moat, M)가 발생하는 문제점이 있다. 이는 소자분리막(17)으로 사용하는 스핀온절연막이 막내 탄소(C)와 같은 불순물 및 공공(vacancy)과 같은 미세결함을 다량함유하고 있어 인산용액에 쉽게 식각되기 때문이다. 또한, 세정공정시 모트(M)가 더욱더 심화되는 문제점이 발생하는데, 이는 소자분리막(17)과 버퍼산화막(4)이 동일한 산화물이기에 세정공정시 사용되는 불산용액에 의하여 소자분리막(17)도 식각되기 때문이다.
또한, 비휘발성 메모리 장치의 단위메모리소자들이 균일한 동작특성을 갖기 위해서는 유전체막(18)이 구조물 전면에 균일한 두께를 갖도록 형성하는 것이 바람직하다. 그러나, 모트(M)가 첨점(horn)형상을 갖기 때문에 모트(M) 주변에 형성되는 유전체막(18)은 상대적으로 두께가 얇게 형성되어 구조물 전면에 균일한 두께를 갖는 유전체막(18)을 형성하기 어렵다는 문제점이 있다(도 1c의 도면부호 B 참조).
또한, 비휘발성 메모리 장치가 정상적으로 동작하기 위해서는 유전체막(18)에 의하여 전하트랩막(13)과 게이트전극(19) 사이가 전기적으로 분리되는 것이 바람직하다. 그러나, 모트(M)에 기인한 유전체막(18)의 단락으로 인해 전하트랩막(13)과 게이트전극(19) 사이의 커플링비(Coupling Ration)가 변화하는 문제점이 발생한다(도 1c의 도면부호 A 참조).
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 소자분리막 형성공정시 하드마스크패턴 제거 및 세정공정을 실시하는 과정에서 모트가 발생하는 것을 방지할 수 있는 반도체 장치의 소자분리막 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 모트로 인해 비휘발성 메모리 장치의 동작특성이 열화되는 것을 방지할 수 있는 비휘발성 메모리 장치 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 소자분리막 제조방법은, 기판상에 하드마스크패턴을 형성하는 단계; 상기 하드마스크패턴 측벽 일부를 변환시켜 보호막을 형성하는 단계; 상기 하드마스크패턴 및 상기 보호막을 식각장벽으로 상기 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 절연물질을 매립하여 소자분리막을 형성하는 단계 및 상기 하드마스크패턴을 제거하는 단계를 포함한다. 또한, 상기 하드마스크패턴을 제거한 후, 세정공정을 실시하는 단계를 더 포함할 수 있다.
상기 보호막을 형성하는 단계는, 상기 하드마스크패턴 측벽 일부를 산화시켜 형성할 수 있다. 또한, 상기 보호막을 형성하는 단계는, 산소 플라즈마(O2 plasma)를 사용하여 실시할 수 있다. 또한, 상기 보호막을 형성하는 단계는, 10℃ ~ 400℃ 범위의 온도에서 실시할 수 있다.
상기 하드마스크패턴을 제거하는 단계는 건식식각법을 사용하여 실시할 수 있다.
상기 보호막 및 상기 소자분리막을 산화막을 포함하고, 상기 하드마스크패턴은 실리콘막을 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 비휘발성 메모리 장치 제조방법은, 기판상에 터널절연막, 전하트랩막, 제1보호막 및 하드마스크패턴을 순차적으로 형성하는 단계; 상기 하드마스크패턴 측벽 일부를 변환시켜 제2보호막을 형성하는 단계; 상기 하드마스크패턴 및 상기 제2보호막을 식각장벽으로 상기 제1보호막, 상기 전하트랩막, 상기 터널절연막 및 상기 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치에 절연물질을 매립하여 소자분리막을 형성하는 단계; 상기 하드마스크패턴을 제거하는 단계 및 세정공정을 실시하여 상기 전하트랩막의 상부면을 노출시키는 단계를 포함한다.
또한, 본 발명의 비휘발성 메모리 장치 제조방법은, 상기 소자분리막을 포함하는 전체 구조물의 표면을 따라 유전체막을 형성하는 단계 및 상기 유전체막 상에 게이트전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2보호막을 형성하는 단계는, 상기 하드마스크패턴 측벽 일부를 산화 시켜 형성할 수 있다. 또한, 상기 제2보호막을 형성하는 단계는, 산소 플라즈마(O2 plasma)를 사용하여 실시할 수 있다. 또한, 상기 제2보호막을 형성하는 단계는, 10℃ ~ 400℃ 범위의 온도에서 실시할 수 있다.
상기 하드마스크패턴을 제거하는 단계는 건식식각법을 사용하여 실시할 수 있다.
상기 제1보호막, 상기 제2보호막 및 상기 소자분리막은 산화막을 포함하고, 상기 하드마스크패턴은 실리콘막을 포함할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 하드마스크패턴이 실리콘막을 포함하고, 건식식각법을 사용하여 하드마스크패턴을 제거함으로써, 하드마스크패턴 제거공정시 소자분리막이 손실되는 것을 방지하여 모트가 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 하드마스크패턴 측벽 일부를 변환시켜 보호막(또는 제2보호막)을 형성함으로써, 하드마스크패턴 제거공정시 소자분리막이 손실되는 것을 방지하여 보다 효과적으로 모트발생을 방지할 수 있는 효과가 있다.
또한, 본 발명은 보호막(또는 제2보호막)을 형성함으로써, 세정공정시 소자분리막이 손실되는 것을 방지하여 보다 효과적으로 모트발생을 방지할 수 있는 효과가 있다.
이처럼, 본 발명은 소자분리막 형성공정시 모트가 발생하는 것을 방지함으로써, 모트로 인해 비휘발성 메모리 장치의 동작특성이 열화되는 것을 방지할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 소자분리막 형성공정시 하드마스크패턴 제거 및 세정공정을 실시하는 과정에서 모트(Moat)가 발생하는 것을 방지할 수 있는 반도체 장치의 소자분리막 제조방법 및 모트로 인해 비휘발성 메모리 장치의 동작특성이 열화되는 것을 방지할 수 있는 비휘발성 메모리 장치 제조방법을 제공한다. 이를 위해, 본 발명은 하드마스크패턴 측벽 일부를 변환시켜 보호막을 형성하는 것을 기술적 원리로 한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 전하트랩형 비휘발성 메모리 장치 제조방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 기판(31) 상에 터널절연막(32)을 형성한다. 터널절연막(32)은 산화막 예컨대, 실리콘산화막(SiO2)으로 형성할 수 있으며, 터널절연막(32)을 위한 실리콘산화막은 열산화법(thermal oxidation)을 사용하여 형성할 수 있다.
다음으로, 터널절연막(32) 상에 전하트랩막(33)을 형성한다. 전하트랩막(33)은 전하가 저장되는 공간 즉, 데이터가 저장되는 공간으로서, 막내 깊은 준위 트랩 사이트(deep level trap site)를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 전하트랩막(33)은 질화막으로 형성할 수 있다. 이때, 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다.
다음으로, 전하트랩막(33) 상에 제1보호막(34)을 형성한다. 이때, 제1보호막(34)은 공정간 전하트랩막(33)이 손상받는 것을 방지하는 역할 및 하드마스크막과 전하트랩막(33) 사이에서 버퍼막(buffer layer)으로서 기능하며, 산화막으로 형성할 수 있다. 산화막으로는 실리콘산화막(SiO2)을 사용할 수 있다.
다음으로, 제1보호막(34) 상에 제1하드마스크막(35)을 형성한다. 여기서, 본 발명은 제1하드마스크막(35)을 실리콘막(Si)으로 형성하는 것을 특징으로 한다. 실리콘막(Si)으로는 폴리실리콘막(poly Si) 또는 실리콘게르마늄막(SiGe)등을 사용할 수 있다.
다음으로, 제1하드마스크막(35) 상에 제2하드마스크막(36)을 형성한다. 이때, 제2하드마스크막(36)은 후속 소자분리를 위한 트렌치를 형성하는 과정에서 제1하드마스크막(35)으로는 부족한 식각마진을 제공하는 역할을 수행하는 것으로, 산화막으로 형성할 수 있다. 여기서, 제2하드마스크막(36)은 실리콘산화막으로 형성하는 것이 바람직하다. 참고로, 실리콘막은 질화막 예컨대, 실리콘질화막에 비하여 경도가 작은 물질이기 때문에 하드마스크막으로 실리콘막만을 사용할 경우에는 후속 공정에 대한 식각마진이 부족할 수 있다.
다음으로, 제2하드마스크막(36) 상에 감광막패턴(미도시)을 형성한 후, 감광막패턴을 식각장벽(etch barrier)으로 제2 및 제1하드마스크막(36, 35)을 식각한다. 상술한 공정과정을 통해 식각된 제1 및 제2하드마스크막(35, 36)으로 이루어진 하드마스크패턴(37)을 형성할 수 있다. 참고로, 종래에는 하드마스크패턴(37)을 질화막으로 이루어진 단일막으로 형성하였으나(도 1a 내지 도 1c 참조), 본 발명의 하드마스크패턴(37)은 실리콘막(즉, 제1하드마스크막)과 실리콘산화막(즉, 제2하드마스크막)이 적층된 적층막으로 형성한다.
도 2b에 도시된 바와 같이, 제1하드마스크막(35) 측벽 일부를 변환시켜 제2보호막(35A)을 형성한다. 제2보호막(35A)은 후속 제1하드마스크막(35) 제거공정 및 세정공정시 -또는 제1보호막(34) 제거공정시- 소자분리막의 가장자리가 손실됨에 따른 모트발생을 방지하는 역할을 수행한다. 따라서, 제2보호막(35A)의 두께는 후속 제1하드마스크막(35) 제거공정 및 세정공정시 손실되는 소자분리막 손실량을 고려조절하는 것이 바람직하다. 또한, 제2보호막(35A)은 후속 세정공정시 제1보호막(34)을 완전히 제거하는 동안 소자분리막이 손실되는 것을 방지하기 위하여 제1보호막(34)과 동일하거나, 또는 더 두꺼운 두께를 갖도록 형성하는 것이 바람직하다. 예컨대, 제2보호막(35A)은 40Å ~ 60Å 범위의 두께(T)를 갖도록 형성하는 것이 바람직하다.
또한, 제2보호막(35A)은 제1보호막(34)과 동일한 물질로 형성하는 것이 바람 직하다. 따라서, 제2보호막(35A)은 산화막으로 형성하는 것이 바람직하다. 이는 후속 세정공정시 제1보호막(34)과 제2보호막(35A)를 동시에 제거하여 공정과정을 단순화시키기 위함이다. 참고로, 후속 유전체막 증착공정을 진행하기에 앞서 유전체막과 전하트랩막(33) 사이의 접촉면적을 확보하기 위해 제2보호막(35A)은 제거하는 것이 바람직하다.
또한, 제2보호막(35A)은 하드마스크패턴(37)의 선폭이 변화하는 것을 방지하기 위하여 제1하드마스크막(35) 측벽 일부를 변환하여 형성하는 것이 바람직하다. 일례로, 제2보호막(35A)은 실리콘막으로 이루어진 제1하드마스크막(35) 측벽 일부를 산화시켜서 형성할 수 있다. 따라서, 제2보호막(35A)은 실리콘산화막(SiO2)으로 형성할 수 있다.
구체적으로, 제2보호막(35A)은 저온 예컨대, 10℃ ~ 400℃ 범위의 온도에서 산소 플라즈마(O2 plasma)를 사용하여 형성할 수 있다. 이때, 제2보호막(35A) 형성공정을 저온 예컨대, 10℃ ~ 400℃ 범위의 온도에서 실시하는 이유는 제2보호막(35A)의 두께(T)조절을 용이하게 진행함과 동시에 공정간 전하트랩막(33)에 가해지는 열적부담을 감소시키기 위함이다. 즉, 제2보호막(35A)을 10℃ 미만의 온도에서 형성할 경우에는 제2보호막(35A)이 정상적으로 형성되지 않거나, 형성속도가 느려 생산성이 저하될 우려가 있다. 반면에, 400℃를 초과하는 온도에서 형성할 경우, 제2보호막(35A)의 형성속도가 너무 빨라 40Å ~ 60Å 범위의 두께를 갖는 제2보호막(35A)을 형성하기 어렵고, 전하트랩막(33)에 가해지는 열적부담이 증가하여 전하트랩막(33)이 변형되거나 또는 손상되는 문제점이 발생할 수 있다. 한편, 산소 플라즈마를 사용하여 제2보호막(35A)을 형성하기 때문에 저온 예컨대, 10℃ ~ 400℃ 범위의 온도에서도 용이하게 실리콘막을 산화시켜 제2보호막(35A)을 형성할 수 있다.
도 2c에 도시된 바와 같이, 하드마스크패턴(37) 및 제2보호막(35A)을 식각장벽으로 제1보호막(34), 전하트랩막(33), 터널절연막(32) 및 기판(31)을 순차적으로 식각하여 소자분리를 위한 트렌치(38)을 형성한다. 이하, 식각된 제1보호막(34), 전하트랩막(33) 및 터널절연막(32)의 도면부호를 각각 '34A', '33A' 및 '32A'로 변경하여 표기한다.
다음으로, 트렌치(38)를 매립하고 하드마스크패턴(37)을 덮도록 절연물질을 증착한 후, 제1하드마스크막(35)의 상부면이 노출되는 조건으로 평탄화공정을 실시하여 소자분리막(39)을 형성한다. 이때, 제2하드마스크막(36)은 제거되며, 평탄화공정은 화학적기계적연마법(CMP)을 사용하여 실시할 수 있다.
소자분리막(39)은 제1 및 제2보호막(34A, 35A)과 동일한 물질로 형성할 수 있다. 따라서, 소자분리막(39)은 산화막으로 형성할 수 있다. 이때, 소자분리막(39)은 막내 심(seam)과 같은 결함이 발생하는 것을 방지하기 위하여 매립특성이 우수한 산화물 예컨대, 스핀온절연막(Spin On Dielectric)으로 형성하는 것이 바람직하다.
도 2d에 도시된 바와 같이, 제1하드마스크막(35)을 제거한다. 이때, 제1하드마스크막(35)은 건식식각법(dry etch)을 사용하여 제거할 수 있으며, 식각가스로는 소자분리막(39), 제1 및 제2보호막(34A, 35A)에 대하여 제1하드마스크막(35)과 식각선택비를 갖는 가스를 사용하는 것이 바람직하다. 즉, 식각가스로는 제1하드마스크막(35)은 잘 식각하고 소자분리막(39), 제1 및 제2보호막(34A, 35A)은 잘 식각하지 않는 가스를 사용하는 것이 바람직하다. 예컨대, 제1하드마스크막(35)이 실리콘막을 포함하고, 소자분리막(39), 제1 및 제2보호막(34A, 35A)이 산화막을 포함하는 경우에 식각가스로는 브롬화수소가스(HBr), 염소가스(Cl2) 및 육불화황가스(SF6)가 혼합된 혼합가스(HBr/Cl2/SF6)를 사용할 수 있다.
참고로, 소자분리막(39)이 산화막(특히, 스핀온절연막)을 포함하고, 하드마스크막을 질화막을 포함하는 경우에는 하드마스크막만을 제거하기 위해서 인산용액을 이용한 습식식각법을 사용할 수 밖에 없다. 즉, 건식식각법을 사용하여 질화막으로 이루어진 하드마스크막만을 선택적으로 제거하는 것이 실질적으로 불가능하다. 이는 통상적으로 질화막 식각가스로 사용되는 불소계가스(예컨대, CF4가스, CHF3가스 등)에 산화막도 잘 식각되기 때문이다.
하지만, 본 발명은 제1하드마스크막(35)을 실리콘막으로 형성함으로써, 건식식각법을 사용하여 소자분리막(39), 제1 및 제2보호막(34A, 35A)의 손실없이 제1하드마스크막(35)만을 선택적으로 제거할 수 있다. 따라서, 본 발명은 제1하드마스크막(35)을 제거하는 과정에서 소자분리막(39) 가장자리가 손실되는 것을 방지할 수 있다. 또한, 제1하드마스크막(35) 제거공정시 제2보호막(35A)이 장벽으로 작용하여 소자분리막(39)이 손실되는 것을 보다 효과적으로 방지할 수 있다. 결국, 본 발명 은 제1하드마스크막(35) 제거공정시 소자분리막(39) 가장자리가 손실되는 것을 방지함으로써, 모트가 발생하는 것을 방지할 수 있다.
도 2e에 도시된 바와 같이, 세정공정을 실시하여 기판(31) 상부에 잔류하는 잔류물(resiude)을 제거함과 동시에 전하트랩막(33A)의 상부면을 노출시킨다. 즉, 세정공정을 통해 제1보호막(34A)을 제거한다. 이때, 제1보호막(34A)와 동일한 물질(즉, 산화막)로 이루어진 제2보호막(35A)도 식각되나, 제2보호막(35A)의 두께를 제1보호막(34A)의 두께와 동일하거나, 또는 더 두껍게 형성하였기 때문에 세정공정간 제2보호막(35A)으로 인해 소자분리막(39)이 손실되는 것을 방지할 수 있다. 따라서, 세정공정간 모트가 발생하는 것을 방지할 수 있다.
세정공정은 습식세정법을 사용하여 실시할 수 있으며, 불산(HF)을 포함하는 용액을 사용하여 실시할 수 있다. 이때, 불산을 포함하는 용액으로는 탈이온수와 불산용액이 혼합된 DHF용액 또는 BOE(Buffered Oxide Etchant)등을 사용할 수 있다.
도 2f에 도시된 바와 같이, 소자분리막(39)을 포함하는 전체 구조물 표면을 따라 유전체막(40)을 형성한다. 유전체막(40)은 고유전율(High-K)을 갖는 물질로 형성하는 것이 바람직하다. 여기서, 고유전율을 실리콘산화막보다 유전상수가 큰 물질을 의미한다. 따라서, 유전상수가 3.9 이상인 물질을 의미한다.
구체적으로, 유전체막(40)은 고유전율을 갖는 금속산화막으로 형성할 수 있다. 금속산화막으로는 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화 막(ZrO2), 이트륨산화막(Y2O3) 및 란탄산화막(La2O3)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
여기서, 본 발명은 소자분리막(39) 형성공정시 모트가 발생하는 것을 방지함으로써, 구조물 전면에 균일한 두께를 갖는 유전체막(40)을 형성할 수 있다. 이를 통해, 전하트랩형 비휘발성 메모리 장치의 단위메모리소자들이 균일한 동작특성을 갖도록 형성할 수 있다. 즉, 비휘발성 메모리 장치의 동작특성을 향상시킬 수 있다.
다음으로, 유전체막(40) 상에 게이트전극(41)을 형성한다. 게이트전극(41)은 실리콘막, 금속성막 또는 실리콘막과 금속성막이 적층된 적층막으로 형성할 수 있다. 실리콘막으로는 폴리실리콘막(poly Si), 실리콘게르마늄막(SiGe) 등을 사용할 수 있다. 금속성막으로는 텅스텐막(W), 티타늄막(Ti), 탄탈막(Ta), 텅스텐질화막(WN), 탄탈질화막(TaN), 티타늄질화막(TiN), 텅스텐실리사이드(WSi) 등을 사용할 수 있다.
여기서, 본 발명은 소자분리막(39) 형성공정시 모트가 발생하는 것을 방지함으로써, 모트에 기인한 유전체막(40)의 단락으로 인해 전하트랩막(33A)과 게이트전극(41) 사이에 커플링비(Coupling Ration)가 변화하는 것을 방지할 수 있다.
상술한 공정과정을 통해 본 발명의 전하트랩형 비휘발성 메모리 장치를 완성할 수 있다.
정리하면, 본 발명은 제1하드마스크막(35)이 실리콘막을 포함하고, 건식식각 법을 사용하여 제1하드마스크막(35)을 제거함으로써, 제1하드마스크막(35) 제거공정시 소자분리막(39)이 손실되는 것을 방지하여 모트가 발생하는 것을 방지할 수 있다.
또한, 본 발명은 제1하드마스크막(35) 측벽 일부를 변환시켜 제2보호막(35A)을 형성함으로써, 제1하드마스크막(35) 제거공정시 소자분리막(39)이 손실되는 것을 방지하여 보다 효과적으로 모트발생을 방지할 수 있다.
또한, 본 발명은 제2보호막(35A)을 형성함으로써, 세정공정시 소자분리막(39)이 손실되는 것을 방지하여 보다 효과적으로 모트가 발생하는 것을 방지할 수 있다.
이처럼, 본 발명은 소자분리막(39) 형성공정시 모트가 발생하는 것을 방지함으로써, 모트로 인해 비휘발성 메모리 장치의 동작특성이 열화되는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1c는 종래기술에 따른 전하트랩형 비휘발성 메모리 장치 제조방법을 도시한 공정단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 전하트랩형 비휘발성 메모리 장치 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
31 : 기판 32, 32A : 터널절연막
33, 33A : 전하트랩막 34, 34A : 제1보호막
35 : 제1하드마스크막 35A : 제2보호막
36 : 제2하드마스크막 37 : 하드마스크패턴
38 : 트렌치 39 : 소자분리막
40 : 유전체막 41 : 게이트전극
Claims (22)
- 기판상에 하드마스크패턴을 형성하는 단계;상기 하드마스크패턴 측벽 일부를 변환시켜 보호막을 형성하는 단계;상기 하드마스크패턴 및 상기 보호막을 식각장벽으로 상기 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치에 절연물질을 매립하여 소자분리막을 형성하는 단계; 및상기 하드마스크패턴을 제거하는 단계를 포함하는 반도체 장치의 소자분리막 제조방법.
- 제1항에 있어서,상기 하드마스크패턴을 제거한 후,세정공정을 실시하는 단계를 더 포함하는 반도체 장치의 소자분리막 제조방법.
- 제1항에 있어서,상기 보호막을 형성하는 단계는,상기 하드마스크패턴 측벽 일부를 산화시켜 형성하는 반도체 장치의 소자분 리막 제조방법.
- 제3항에 있어서,상기 보호막을 형성하는 단계는,산소 플라즈마(O2 plasma)를 사용하여 실시하는 반도체 장치의 소자분리막 제조방법.
- 제3항에 있어서,상기 보호막을 형성하는 단계는,10℃ ~ 400℃ 범위의 온도에서 실시하는 반도체 장치의 소자분리막 제조방법.
- 제1항에 있어서,상기 하드마스크패턴을 제거하는 단계는,건식식각법을 사용하여 실시하는 반도체 장치의 소자분리막 제조방법.
- 제1항에 있어서,상기 소자분리막은 스핀온절연막(Spin On Dielectric, SOD)을 포함하는 반도체 장치의 소자분리막 제조방법.
- 제1항 또는 제3항에 있어서,상기 하드마스크패턴은 실리콘막과 산화막이 적층된 적층막으로 형성하고, 상기 보호막은 상기 실리콘막을 산화시켜 형성하는 반도체 장치의 소자분리막 제조방법.
- 제2항에 있어서,상기 보호막 및 상기 소자분리막을 산화막을 포함하고, 상기 하드마스크패턴은 실리콘막을 포함하는 반도체 장치의 소자분리막 제조방법.
- 제9항에 있어서,상기 하드마스크패턴을 제거하는 단계는,브롬화수소가스(HBr), 염소가스(Cl2) 및 육불화황가스(SF6)가 혼합된 혼합가스를 사용한 건식식각으로 실시하는 반도체 장치의 소자분리막 제조방법.
- 제9항에 있어서,상기 세정공정은,불산(HF)을 포함하는 용액을 사용하여 실시하는 반도체 장치의 소자분리막 제조방법.
- 기판상에 터널절연막, 전하트랩막, 제1보호막 및 하드마스크패턴을 순차적으로 형성하는 단계;상기 하드마스크패턴 측벽 일부를 변환시켜 제2보호막을 형성하는 단계;상기 하드마스크패턴 및 상기 제2보호막을 식각장벽으로 상기 제1보호막, 상기 전하트랩막, 상기 터널절연막 및 상기 기판을 식각하여 트렌치를 형성하는 단계;상기 트렌치에 절연물질을 매립하여 소자분리막을 형성하는 단계;상기 하드마스크패턴을 제거하는 단계; 및세정공정을 실시하여 상기 전하트랩막의 상부면을 노출시키는 단계를 포함하는 비휘발성 메모리 장치 제조방법.
- 제12항에 있어서,상기 소자분리막을 포함하는 전체 구조물의 표면을 따라 유전체막을 형성하는 단계; 및상기 유전체막 상에 게이트전극을 형성하는 단계를 더 포함하는 비휘발성 메모리 장치 제조방법.
- 제12항에 있어서,상기 제2보호막을 형성하는 단계는,상기 하드마스크패턴 측벽 일부를 산화시켜 형성하는 비휘발성 메모리 장치 제조방법.
- 제14항에 있어서,상기 제2보호막을 형성하는 단계는,산소 플라즈마(O2 plasma)를 사용하여 실시하는 비휘발성 메모리 장치 제조 방법.
- 제14항에 있어서,상기 제2보호막을 형성하는 단계는,10℃ ~ 400℃ 범위의 온도에서 실시하는 비휘발성 메모리 장치 제조방법.
- 제12항에 있어서,상기 하드마스크패턴을 제거하는 단계는,건식식각법을 사용하여 실시하는 비휘발성 메모리 장치 제조방법.
- 제12항에 있어서,상기 소자분리막은 스핀온절연막(Spin On Dielectric, SOD)을 포함하는 비휘발성 메모리 장치 제조방법.
- 제12항 또는 제14항에 있어서,상기 하드마스크패턴은 실리콘막과 산화막이 적층된 적층막으로 형성하고, 상기 제2보호막은 상기 실리콘막을 산화시켜 형성하는 비휘발성 메모리 장치 제조방법.
- 제12항에 있어서,상기 제1보호막, 상기 제2보호막 및 상기 소자분리막은 산화막을 포함하고, 상기 하드마스크패턴은 실리콘막을 포함하는 비휘발성 메모리 장치 제조방법.
- 제20항에 있어서,상기 하드마스크패턴을 제거하는 단계는,브롬화수소가스(HBr), 염소가스(Cl2) 및 육불화황가스(SF6)가 혼합된 혼합가스를 사용한 건식식각으로 실시하는 비휘발성 메모리 장치 제조방법.
- 제20항에 있어서,상기 세정공정은,불산(HF)을 포함하는 용액을 사용하여 실시하는 비휘발성 메모리 장치 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090010274A KR101060619B1 (ko) | 2009-02-09 | 2009-02-09 | 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 |
| US12/493,414 US7968423B2 (en) | 2009-02-09 | 2009-06-29 | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same |
| TW098122494A TW201030893A (en) | 2009-02-09 | 2009-07-03 | Method for forming isolation layer and method for fabricating nonvolatile memory device using the same |
| CN201010114551A CN101800190A (zh) | 2009-02-09 | 2010-02-09 | 隔离层的形成方法及非易失性存储装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090010274A KR101060619B1 (ko) | 2009-02-09 | 2009-02-09 | 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100091007A true KR20100091007A (ko) | 2010-08-18 |
| KR101060619B1 KR101060619B1 (ko) | 2011-08-31 |
Family
ID=42540760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090010274A KR101060619B1 (ko) | 2009-02-09 | 2009-02-09 | 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7968423B2 (ko) |
| KR (1) | KR101060619B1 (ko) |
| CN (1) | CN101800190A (ko) |
| TW (1) | TW201030893A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101146872B1 (ko) * | 2009-05-21 | 2012-05-17 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 제조 방법 |
| US8853052B2 (en) * | 2011-08-05 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing a semiconductor device |
| CN104733315B (zh) * | 2013-12-18 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| JP6307766B2 (ja) * | 2014-02-21 | 2018-04-11 | 積水ポリマテック株式会社 | タッチセンサの製造方法およびタッチセンサ |
| CN108550520A (zh) * | 2018-04-27 | 2018-09-18 | 武汉新芯集成电路制造有限公司 | 一种改善存储区浅槽线平整度的方法 |
| CN110071039A (zh) * | 2019-04-29 | 2019-07-30 | 苏州工业园区纳米产业技术研究院有限公司 | 深硅沟槽刻蚀方法及硅器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW513776B (en) | 1998-09-19 | 2002-12-11 | United Microelectronics Corp | Manufacturing method of shallow trench isolation structure |
| US6682861B2 (en) * | 1999-09-30 | 2004-01-27 | Photronics, Inc. | Disposable hard mask for phase shift photomask plasma etching |
| JP2004520718A (ja) * | 2001-04-28 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ−ゲート構造半導体装置及びその製造方法 |
| JP2003273207A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR20050066368A (ko) | 2003-12-26 | 2005-06-30 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100552845B1 (ko) * | 2003-12-27 | 2006-02-21 | 동부아남반도체 주식회사 | 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법 |
| KR100698078B1 (ko) | 2005-11-24 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7446058B2 (en) | 2006-05-25 | 2008-11-04 | International Business Machines Corporation | Adhesion enhancement for metal/dielectric interface |
-
2009
- 2009-02-09 KR KR1020090010274A patent/KR101060619B1/ko not_active IP Right Cessation
- 2009-06-29 US US12/493,414 patent/US7968423B2/en not_active Expired - Fee Related
- 2009-07-03 TW TW098122494A patent/TW201030893A/zh unknown
-
2010
- 2010-02-09 CN CN201010114551A patent/CN101800190A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101800190A (zh) | 2010-08-11 |
| US7968423B2 (en) | 2011-06-28 |
| KR101060619B1 (ko) | 2011-08-31 |
| US20100203702A1 (en) | 2010-08-12 |
| TW201030893A (en) | 2010-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978350B2 (en) | Structure and method for metal gates with roughened barrier layer | |
| US11616061B2 (en) | Cut metal gate with slanted sidewalls | |
| TWI535024B (zh) | 半導體結構及其製造方法 | |
| TWI495106B (zh) | 鰭式場效電晶體及其製造方法 | |
| TWI518755B (zh) | 積體電路結構及其製作方法 | |
| KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| KR101060619B1 (ko) | 반도체 장치의 소자분리막 제조방법 및 이를 이용한 비휘발성 메모리 장치 제조방법 | |
| TW201924042A (zh) | 半導體元件及其製造方法 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| KR20210033388A (ko) | 금속 게이트 커팅 공정에서의 잔류물 제거 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100673228B1 (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| JP2008103613A (ja) | 半導体装置及びその製造方法 | |
| CN110729248B (zh) | 一种堆叠纳米线或片cmos器件制备方法 | |
| KR20090074536A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| CN105826264A (zh) | 半导体器件的形成方法 | |
| CN104952714A (zh) | 一种半导体器件的制造方法 | |
| TWI555065B (zh) | 非揮發性記憶體的製造方法 | |
| CN105632909B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN116799004B (zh) | 一种半导体集成器件及其制作方法 | |
| US11031509B1 (en) | Memory device and manufacturing method thereof | |
| KR101124564B1 (ko) | 층간유전층의 누설을 억제하는 플래시 메모리 소자 및 제조방법 | |
| KR101039861B1 (ko) | 비휘발성 메모리 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |