CN111129025B - Nord闪存的制造方法 - Google Patents

Nord闪存的制造方法 Download PDF

Info

Publication number
CN111129025B
CN111129025B CN201911373706.1A CN201911373706A CN111129025B CN 111129025 B CN111129025 B CN 111129025B CN 201911373706 A CN201911373706 A CN 201911373706A CN 111129025 B CN111129025 B CN 111129025B
Authority
CN
China
Prior art keywords
polysilicon
gate
flash memory
layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911373706.1A
Other languages
English (en)
Other versions
CN111129025A (zh
Inventor
徐晓俊
熊伟
张剑
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911373706.1A priority Critical patent/CN111129025B/zh
Publication of CN111129025A publication Critical patent/CN111129025A/zh
Application granted granted Critical
Publication of CN111129025B publication Critical patent/CN111129025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种NORD闪存的制造方法，包括：步骤一、完成多晶硅字线的端头切断之前的工艺；步骤二、光刻定义出多晶硅字线的端头切断区域；步骤三、进行第一次刻蚀工艺将打开区域的多晶硅字线和多晶硅控制栅去除并停止在多晶硅间介质层的氮化硅层上；步骤四、形成第三氧化层；步骤五、进行回刻并在端头侧面形成保护侧墙；步骤六、采用第二次湿法刻蚀工艺去除多晶硅间介质层，在第二次湿法刻蚀工艺中，保护侧墙对端头侧面处的侧墙间隔层中的氮化硅层进行保护；步骤七、进行第三次刻蚀工艺将端头侧面外的多晶硅浮栅去除。本发明能在栅极结构端头截断后避免对端头侧面处的氮化硅层产生破坏，能提高产品的良率和可靠性且工艺成本低。

Description

NORD闪存的制造方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种NORD闪存的制造方法。
背景技术
如图1所示，是现有NORD闪存的存储单元的剖面图；如图2所示，是现有NORD闪存的存储区域的版图，图1是沿图2中的虚线BB的剖面图；和通常NOR闪存的存储单元仅存储一位数据不同，现有NORD闪存的存储单元会存储两位数据，所述NORD闪存的存储单元区包括多个存储单元，在剖面结构上，各所述存储单元的栅极结构包括：第一栅极结构201、第二栅极结构202和第三栅极结构203。
所述第一栅极结构201由形成于半导体衬底101表面的第一栅氧化层102、多晶硅浮栅103、多晶硅间介质层(IPO)104和多晶硅控制栅105叠加而成；所述多晶硅间介质层104中包含氮化硅层。
所述第二栅极结构202由形成于半导体衬底101表面的第二栅氧化层106和多晶硅字线107组成。
所述第三栅极结构203由形成于半导体衬底101表面的所述第一栅氧化层102、所述多晶硅浮栅103、所述多晶硅间介质层104和多晶硅控制栅105叠加而成。
所述第一栅极结构201和所述第三栅极结构203位于由自对准的所述第二栅极结构202两侧。
所述第二栅极结构202的所述多晶硅字线107和两侧的所述多晶硅浮栅103之间分别隔离有所述第二栅氧化层106；所述第二栅极结构202的所述多晶硅字线107和两侧的所述多晶硅控制栅105之间分别隔离有侧墙间隔层108，所述侧墙间隔层108中包含氮化硅层。
相邻行之间的所述栅极结构之间具有间距。
NORD闪存的栅极结构通常采用多重侧墙自对准工艺形成，由图1所示可知，多重侧墙自对准工艺中有如下自对准关系：
所述多晶硅浮栅103的第二侧面由所述侧墙间隔层108的第二侧面自对准；所述多晶硅浮栅103的第二侧面为靠近所述多晶硅字线107一侧的侧面。
所述多晶硅控制栅105的第二侧面由顶部侧墙层109的第二侧面自对准，所述多晶硅控制栅105的第二侧面为靠近所述多晶硅字线107一侧的侧面。
所述多晶硅字线107的形成区域由所述第一栅极结构201和所述第三栅极结构203的所述侧墙间隔层108和所述第二栅氧化层106所围区域自对准定义。
所述多晶硅浮栅103的第一侧面和所述多晶硅控制栅105的第一侧面都由所述顶部侧墙层109的第一侧面自对准，所述多晶硅浮栅103的第一侧面和所述多晶硅控制栅105的第一侧面都为远离所述多晶硅字线107一侧的侧面。
通常，所述半导体衬底101为硅衬底。
所述多晶硅间介质层104包括叠加而成的氧化硅层、氮化硅层和氧化硅层。
所述第一栅氧化层102为氧化硅层。
所述第二栅氧化层106为氧化硅层。
在所述存储单元区外部的所述半导体衬底101上还形成有逻辑区，在所述逻辑区中会同时形成有逻辑器件的NMOS或PMOS的栅氧化层和多晶硅栅。
在所述栅极结构的条形结构204的宽度方向的两侧面形成由第三侧墙110。
第一源漏区111a和第二源漏区111b自对准形成栅极结构两侧的所述半导体衬底101中，图1中第一源漏区111a和第二源漏区111b和对应的第三侧墙110的侧面自对准。
所述第一源漏区111a和所述第二源漏区111b连接到一对互为反相的位线。
所述NORD闪存的俯视面结构中，同一行的所述存储单元的所述栅极结构的所述第一栅极结构201、所述第二栅极结构202和所述第三栅极结构203分别呈条形结构204。
在栅极结构的端头切断之前，同一行的条形结构204中的所述第二栅极结构202的所述多晶硅字线107的长度小于两侧的所述多晶硅控制栅105的长度。为了避免所述多晶硅字线107的两侧的所述多晶硅控制栅105在端头处连接，需要进行栅极结构的端头切断，如图2所示，通常在虚线AA处的端头处进行端头切断，端头区域通过光刻定义，端头切断需要将虚线AA外侧的所述多晶硅字线107、所述多晶硅控制栅105和所述多晶硅浮栅103都刻蚀掉；虚线AA处的剖面结构和虚线BB处的剖面结构都为图1所示结构，由图1所示可知，在进行完所述多晶硅字线107和所述多晶硅控制栅105的刻蚀之后，端头侧面会将所述多晶硅字线107、所述多晶硅控制栅105和二者之间的所述侧墙间隔层108暴露出来，所述侧墙间隔层108中含有氮化硅，而后续会采用到氮化硅的湿法刻蚀，例如所述多晶硅间介质层104的湿法刻蚀中就会对氮化硅进行湿法刻蚀，故后续的氮化硅的湿法刻蚀工艺会对端头侧面处的所述侧墙间隔层108产生刻蚀效应并会将对应的区域掏空，这会带来良率和潜在的可靠性风险。
为了避免端头侧面处的所述侧墙间隔层108被掏空所产生的缺陷，现有一种方法为：
借用逻辑区中的多晶硅栅的刻蚀光刻板进行再一次的光刻定义；如图3所示，是现有NORD闪存的栅极结构端头截断的一个改进方法中的进行第二次多晶硅字线刻蚀对应的版图，其中虚线框205对应的刻蚀区域为通过借板光刻进行定义的区域；光刻定义后对虚线框205区域的多晶硅字线107进行刻蚀，这样就能消除虚线AA处的所述侧墙间隔层108被湿法侵蚀所产生的不利影响。随着逻辑工艺的衍进，线宽减小，多晶硅栅的厚度持续降低，55nm嵌入式(embedded)工艺中，已出现了多晶硅字线无法被清除干净的情况，这将导致明显的低良及潜在的可靠性风险。
发明内容
本发明所要解决的技术问题是提供一种NORD闪存的制造方法，能在栅极结构端头截断后避免对端头侧面处的多晶硅控制栅和多晶硅字线之间的侧墙间隔层的氮化硅层产生破坏，且无需额外借板刻蚀，能提高产品的良率和可靠性且工艺成本低。
为此解决上述技术问题，本发明提供的NORD闪存的制造方法包括步骤：
步骤一、完成多晶硅字线的端头切断之前的工艺，包括：采用多重侧墙自对准工艺形成NORD闪存的多晶硅浮栅、多晶硅控制栅和所述多晶硅字线。
所述NORD闪存的存储单元区包括多个存储单元，在剖面结构上，各所述存储单元的栅极结构包括：第一栅极结构、第二栅极结构和第三栅极结构。
所述第一栅极结构由形成于半导体衬底表面的第一栅氧化层、所述多晶硅浮栅、多晶硅间介质层和多晶硅控制栅叠加而成；所述多晶硅间介质层中包含氮化硅层。
所述第二栅极结构由形成于半导体衬底表面的第二栅氧化层和所述多晶硅字线组成。
所述第三栅极结构由形成于半导体衬底表面的所述第一栅氧化层、所述多晶硅浮栅、所述多晶硅间介质层和多晶硅控制栅叠加而成。
所述第一栅极结构和所述第三栅极结构位于由自对准的所述第二栅极结构两侧。
所述第二栅极结构的所述多晶硅字线和两侧的所述多晶硅浮栅之间分别隔离有所述第二栅氧化层；所述第二栅极结构的所述多晶硅字线和两侧的所述多晶硅控制栅之间分别隔离有侧墙间隔层，所述侧墙间隔层中包含氮化硅层。
所述NORD闪存的俯视面结构中，同一行的所述存储单元的所述栅极结构的所述第一栅极结构、所述第二栅极结构和所述第三栅极结构分别呈条形结构，且同一行的条形结构中的所述第二栅极结构的所述多晶硅字线的长度小于两侧的所述多晶硅控制栅的长度。
相邻行之间的所述栅极结构之间具有间距。
步骤二、光刻定义出所述栅极结构的端头切断区域，所述栅极结构的端头切断区域位于所述存储单元区的外周。
步骤三、进行第一次刻蚀工艺将打开区域的所述多晶硅字线和所述多晶硅控制栅去除并停止在所述多晶硅间介质层的氮化硅层上；在各所述栅极结构的条形结构的两侧经过所述第一次刻蚀工艺之后的端头侧面处的所述侧墙间隔层暴露出来。
步骤四、形成第三氧化层，所述第三氧化层覆盖所述端头侧面、所述端头侧面内侧的所述多晶硅字线、所述多晶硅控制栅和所述侧墙间隔层的表面以及所述端头侧面外侧的所述多晶硅间介质层的表面。
步骤五、进行回刻在所述端头侧面形成保护侧墙，所述保护侧墙由回刻后的所述第三氧化层组成，回刻后所述端头侧面外的所述多晶硅间介质层的氮化硅层露出。
步骤六、采用第二次湿法刻蚀工艺去除所述多晶硅间介质层，在所述第二次湿法刻蚀工艺中，所述保护侧墙对所述端头侧面处的所述侧墙间隔层中的氮化硅层进行保护。
步骤七、进行第三次刻蚀工艺将所述端头侧面外的所述多晶硅浮栅去除。
进一步的改进是，步骤一中，所述半导体衬底为硅衬底。
进一步的改进是，所述多晶硅间介质层包括叠加而成的氧化硅层、氮化硅层和氧化硅层。
进一步的改进是，所述第一栅氧化层为氧化硅层；所述第二栅氧化层为氧化硅层。
进一步的改进是，步骤三中所述第一次刻蚀工艺为干法刻蚀工艺。
进一步的改进是，所述第二次湿法刻蚀工艺中去除氮化硅层的刻蚀液包括磷酸。
进一步的改进是，步骤三所述第一次刻蚀工艺之后将在所述端头外侧形成端头沟槽，所述端头沟槽的靠近内侧的侧面为所述端头侧面，所述端头沟槽内的所述多晶硅间介质层和所述多晶硅浮栅都被去除。
进一步的改进是，所述第三氧化层也覆盖在所述端头沟槽的底部表面和内部侧面上。
进一步的改进是，步骤四形成所述第三氧化层之后还包括在所述第三氧化层表面形成第四氮化层的步骤。
进一步的改进是，步骤五中，回刻后形成的所述保护侧墙的组成部分包括所述第四氮化层。
进一步的改进是，步骤六的所述第二次湿法刻蚀工艺中所述保护侧墙的的所述第四氮化层同时被去除。
进一步的改进是，在所述存储单元区外部的所述半导体衬底上还形成有逻辑区。
进一步的改进是，步骤七之后，还包括在所述端头侧面外的所述半导体衬底中形成周边阱区的步骤。
进一步的改进是，步骤一形成所述栅极结构之后，还包括在所述栅极结构的条形结构的宽度方向的两侧面形成第三侧墙的步骤。
进一步的改进是，步骤一形成所述栅极结构之后，还包括进行源漏离子注入在所述半导体衬底中形成第二源漏区和第一源漏区的步骤。
本发明在端头截断工艺中完成多晶硅字线和多晶硅控制栅的刻蚀工艺即第一次刻蚀工艺之后，进行了第三氧化层的形成和回刻工艺，这样能在第一次刻蚀工艺形成的端头侧面形成保护侧墙，保护侧墙能在后续的对氮化硅的湿法刻蚀工艺中对端头侧面处的侧墙间隔层中的氮化硅层进行保护，从而能在湿法刻蚀完成后使端头侧面处的多晶硅字线和多晶硅控制栅之间保持良好的隔离，能提高产品的良率和可靠性。
另外，本发明仅需在端头截断工艺的第一次刻蚀工艺完成之后增加一次保护侧墙形成工艺即可实现，不需要采用额外的光刻和刻蚀工艺如现有借板刻蚀工艺，故本发明还具有工艺成本低的特点；且本发明是直接从源头消除端头侧面处的侧墙间隔层的工艺风险，效果更优，且不会带来其他潜在风险。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有NORD闪存的存储单元的剖面图；
图2是现有NORD闪存的存储区域的版图；
图3是现有NORD闪存的栅极结构端头截断的一个改进方法中的进行第二次多晶硅字线刻蚀对应的版图；
图4是本发明实施例NORD闪存的制造方法的流程图；
图5是本发明实施例NORD闪存的制造方法中存储区域的版图；
图6A-图6C是本发明实施例NORD闪存的制造方法各步骤中沿图5中CC线的剖面图。
具体实施方式
如图4所示，是本发明实施例NORD闪存的制造方法的流程图；如图5所示，是本发明实施例NORD闪存的制造方法中存储区域的版图，本发明实施例方法中沿线BB处的存储单元结构请参考图1所示；如图6A至图6C所示，是本发明实施例NORD闪存的制造方法各步骤中沿图5中CC线的剖面图；本发明实施例NORD闪存的制造方法包括步骤：
步骤一、如图1所示，完成多晶硅字线107的端头切断之前的工艺，包括：采用多重侧墙自对准工艺形成NORD闪存的多晶硅浮栅103、多晶硅控制栅105和所述多晶硅字线107。
所述NORD闪存的存储单元区包括多个存储单元，在剖面结构上，各所述存储单元的栅极结构包括：第一栅极结构201、第二栅极结构202和第三栅极结构203。
所述第一栅极结构201由形成于半导体衬底101表面的第一栅氧化层102、所述多晶硅浮栅103、多晶硅间介质层104和多晶硅控制栅105叠加而成；所述多晶硅间介质层104中包含氮化硅层。
所述第二栅极结构202由形成于半导体衬底101表面的第二栅氧化层106和所述多晶硅字线107组成。
所述第三栅极结构203由形成于半导体衬底101表面的所述第一栅氧化层102、所述多晶硅浮栅103、所述多晶硅间介质层104和多晶硅控制栅105叠加而成。
所述第一栅极结构201和所述第三栅极结构203位于由自对准的所述第二栅极结构202两侧。
所述第二栅极结构202的所述多晶硅字线107和两侧的所述多晶硅浮栅103之间分别隔离有所述第二栅氧化层106；所述第二栅极结构202的所述多晶硅字线107和两侧的所述多晶硅控制栅105之间分别隔离有侧墙间隔层108，所述侧墙间隔层108中包含氮化硅层。
所述NORD闪存的俯视面结构中，同一行的所述存储单元的所述栅极结构的所述第一栅极结构201、所述第二栅极结构202和所述第三栅极结构203分别呈条形结构204，且同一行的条形结构204中的所述第二栅极结构202的所述多晶硅字线107的长度小于两侧的所述多晶硅控制栅105的长度。
相邻行之间的所述栅极结构之间具有间距。
由图1所示可知，多重侧墙自对准工艺中有如下自对准关系：
所述多晶硅浮栅103的第二侧面由所述侧墙间隔层108的第二侧面自对准；所述多晶硅浮栅103的第二侧面为靠近所述多晶硅字线107一侧的侧面。
所述多晶硅控制栅105的第二侧面由顶部侧墙层109的第二侧面自对准，所述多晶硅控制栅105的第二侧面为靠近所述多晶硅字线107一侧的侧面。
所述多晶硅字线107的形成区域由所述第一栅极结构201和所述第三栅极结构203的所述侧墙间隔层108和所述第二栅氧化层106所围区域自对准定义。
所述多晶硅浮栅103的第一侧面和所述多晶硅控制栅105的第一侧面都由所述顶部侧墙层109的第一侧面自对准，所述多晶硅浮栅103的第一侧面和所述多晶硅控制栅105的第一侧面都为远离所述多晶硅字线107一侧的侧面。
所述半导体衬底101为硅衬底。
所述多晶硅间介质层104包括叠加而成的氧化硅层、氮化硅层和氧化硅层。
所述第一栅氧化层102为氧化硅层。
所述第二栅氧化层106为氧化硅层。
在所述存储单元区外部的所述半导体衬底101上还形成有逻辑区，在所述逻辑区中会同时形成有逻辑器件的NMOS或PMOS的栅氧化层和多晶硅栅。
在形成所述栅极结构之后，还包括在所述栅极结构的条形结构204的宽度方向的两侧面形成第三侧墙110的步骤。
形成所述栅极结构之后，还包括进行源漏离子注入在所述半导体衬底101中形成第一源漏区111a和第二源漏区111b的步骤。所述第一源漏区111a和所述第二源漏区111b连接到一对互为反相的位线。
步骤二、光刻定义出所述栅极结构的端头切断区域，所述栅极结构的端头切断区域位于所述存储单元区的外周。如图5所示，所述栅极结构的端头切断区域为虚线AA之外的区域；如图6A所示，光刻后形成了光刻胶图形301，所述光刻胶图形301将图5中对应的虚线AA之外的区域打开；图6A中，所述多晶硅字线107和所述多晶硅控制栅105以及所述多晶硅浮栅103之间的隔离的介质层的结构关系请参考图1所示，图6中将不同位置的所述多晶硅字线107和所述多晶硅控制栅105以及所述多晶硅浮栅103整合到了同一剖面结构图上。
步骤三、如图6B所示，进行第一次刻蚀工艺将打开区域的所述多晶硅字线107和所述多晶硅控制栅105去除并停止在所述多晶硅间介质层104的氮化硅层上；在各所述栅极结构的条形结构204的两侧经过所述第一次刻蚀工艺之后的端头侧面处的所述侧墙间隔层108暴露出来。图6B中的所述端头侧面对应于图6A中的虚线AA处的侧面。
所述第一次刻蚀工艺为干法刻蚀工艺。
步骤四、如图6B所示，形成第三氧化层302，所述第三氧化层302覆盖包括所述端头侧面、所述端头侧面内侧的所述多晶硅字线107、所述多晶硅控制栅105和所述侧墙间隔层108的表面以及所述端头侧面外侧的所述多晶硅间介质层104的表面在内的所有暴露出的表面。
较佳选择为，所述第一次刻蚀工艺之后将在所述端头外侧形成端头沟槽304，所述端头沟槽304的靠近内侧的侧面为所述端头侧面，所述端头沟槽304内的所述多晶硅间介质层104和所述多晶硅浮栅103都被去除。
所述第三氧化层302也覆盖在所述端头沟槽304的底部表面和内部侧面上。
更优选择为，形成所述第三氧化层302之后还包括在所述第三氧化层302表面形成第四氮化层303的步骤。采用所述第四氮化层303之后，能减少所述第三氧化层302所需要的厚度。
步骤五、如图6C所示，进行回刻在所述端头侧面形成保护侧墙，所述保护侧墙由回刻后的所述第三氧化层302组成，回刻后所述端头侧面外的所述多晶硅间介质层104的氮化硅层露出。
回刻后形成的所述保护侧墙的组成部分包括所述第四氮化层303。
步骤六、如图6C所示，采用第二次湿法刻蚀工艺去除所述多晶硅间介质层104，在所述第二次湿法刻蚀工艺中，所述保护侧墙对所述端头侧面处的所述侧墙间隔层108中的氮化硅层进行保护。
所述第二次湿法刻蚀工艺中去除氮化硅层的刻蚀液包括磷酸。
所述第二次湿法刻蚀工艺中所述保护侧墙的的所述第四氮化层303同时被去除。
步骤七、如图6C所示，进行第三次刻蚀工艺将所述端头侧面外的所述多晶硅浮栅103去除。
步骤七之后，还包括在所述端头侧面外的所述半导体衬底101中形成周边阱区的步骤。
本发明实施例在端头截断工艺中完成多晶硅字线107和多晶硅控制栅105的刻蚀工艺即第一次刻蚀工艺之后，进行了第三氧化层302的形成和回刻工艺，这样能在第一次刻蚀工艺形成的端头侧面形成保护侧墙，保护侧墙能在后续的对氮化硅的湿法刻蚀工艺中对端头侧面处的侧墙间隔层108中的氮化硅层进行保护，从而能在湿法刻蚀完成后使端头侧面处的多晶硅字线107和多晶硅控制栅105之间保持良好的隔离，能提高产品的良率和可靠性。
另外，本发明实施例仅需在端头截断工艺的第一次刻蚀工艺完成之后增加一次保护侧墙形成工艺即可实现，不需要采用额外的光刻和刻蚀工艺如现有借板刻蚀工艺，故本发明实施例还具有工艺成本低的特点；且本发明实施例是直接从源头消除端头侧面处的侧墙间隔层108的工艺风险，效果更优，且不会带来其他潜在风险。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (13)

1.一种NORD闪存的制造方法，其特征在于，包括步骤：
步骤一、完成多晶硅字线的端头切断之前的工艺，包括：采用多重侧墙自对准工艺形成NORD闪存的多晶硅浮栅、多晶硅控制栅和所述多晶硅字线；
所述NORD闪存的存储单元区包括多个存储单元，在剖面结构上，各所述存储单元的栅极结构包括：第一栅极结构、第二栅极结构和第三栅极结构；
所述第一栅极结构由形成于半导体衬底表面的第一栅氧化层、所述多晶硅浮栅、多晶硅间介质层和多晶硅控制栅叠加而成；所述多晶硅间介质层中包含氮化硅层；
所述第二栅极结构由形成于半导体衬底表面的第二栅氧化层和所述多晶硅字线组成；
所述第三栅极结构由形成于半导体衬底表面的所述第一栅氧化层、所述多晶硅浮栅、所述多晶硅间介质层和多晶硅控制栅叠加而成；
所述第一栅极结构和所述第三栅极结构位于由自对准的所述第二栅极结构两侧；
所述第二栅极结构的所述多晶硅字线和两侧的所述多晶硅浮栅之间分别隔离有所述第二栅氧化层；所述第二栅极结构的所述多晶硅字线和两侧的所述多晶硅控制栅之间分别隔离有侧墙间隔层，所述侧墙间隔层中包含氮化硅层；
所述NORD闪存的俯视面结构中，同一行的所述存储单元的所述栅极结构的所述第一栅极结构、所述第二栅极结构和所述第三栅极结构分别呈条形结构，且同一行的条形结构中的所述第二栅极结构的所述多晶硅字线的长度小于两侧的所述多晶硅控制栅的长度；
相邻行之间的所述栅极结构之间具有间距；
步骤二、光刻定义出所述栅极结构的端头切断区域，所述栅极结构的端头切断区域位于所述存储单元区的外周；
步骤三、进行第一次刻蚀工艺将打开区域的所述多晶硅字线和所述多晶硅控制栅去除并停止在所述多晶硅间介质层的氮化硅层上；在各所述栅极结构的条形结构的两侧经过所述第一次刻蚀工艺之后的端头侧面处的所述侧墙间隔层暴露出来；
步骤三所述第一次刻蚀工艺之后将在所述端头外侧形成端头沟槽，所述端头沟槽的靠近内侧的侧面为所述端头侧面，所述端头沟槽内的所述多晶硅间介质层和所述多晶硅浮栅都被去除；步骤四、形成第三氧化层，所述第三氧化层覆盖所述端头侧面、所述端头侧面内侧的所述多晶硅字线、所述多晶硅控制栅和所述侧墙间隔层的表面以及所述端头侧面外侧的所述多晶硅间介质层的表面；
所述第三氧化层也覆盖在所述端头沟槽的底部表面和内部侧面上；
步骤五、进行回刻在所述端头侧面形成保护侧墙，所述保护侧墙由回刻后的所述第三氧化层组成，回刻后所述端头侧面外的所述多晶硅间介质层的氮化硅层露出；
步骤六、采用第二次湿法刻蚀工艺去除所述多晶硅间介质层，在所述第二次湿法刻蚀工艺中，所述保护侧墙对所述端头侧面处的所述侧墙间隔层中的氮化硅层进行保护；
步骤七、进行第三次刻蚀工艺将所述端头侧面外的所述多晶硅浮栅去除。
2.如权利要求1所述的NORD闪存的制造方法，其特征在于：步骤一中，所述半导体衬底为硅衬底。
3.如权利要求2所述的NORD闪存的制造方法，其特征在于：所述多晶硅间介质层包括叠加而成的氧化硅层、氮化硅层和氧化硅层。
4.如权利要求2所述的NORD闪存的制造方法，其特征在于：所述第一栅氧化层为氧化硅层；所述第二栅氧化层为氧化硅层。
5.如权利要求1所述的NORD闪存的制造方法，其特征在于：步骤三中所述第一次刻蚀工艺为干法刻蚀工艺。
6.如权利要求3所述的NORD闪存的制造方法，其特征在于：所述第二次湿法刻蚀工艺中去除氮化硅层的刻蚀液包括磷酸。
7.如权利要求1所述的NORD闪存的制造方法，其特征在于：步骤四形成所述第三氧化层之后还包括在所述第三氧化层表面形成第四氮化层的步骤。
8.如权利要求7所述的NORD闪存的制造方法，其特征在于：步骤五中，回刻后形成的所述保护侧墙的组成部分包括所述第四氮化层。
9.如权利要求8所述的NORD闪存的制造方法，其特征在于：步骤六的所述第二次湿法刻蚀工艺中所述保护侧墙的所述第四氮化层同时被去除。
10.如权利要求1所述的NORD闪存的制造方法，其特征在于：在所述存储单元区外部的所述半导体衬底上还形成有逻辑区。
11.如权利要求1所述的NORD闪存的制造方法，其特征在于：步骤七之后，还包括在所述端头侧面外的所述半导体衬底中形成周边阱区的步骤。
12.如权利要求1所述的NORD闪存的制造方法，其特征在于：步骤一形成所述栅极结构之后，还包括在所述栅极结构的条形结构的宽度方向的两侧面形成第三侧墙的步骤。
13.如权利要求1所述的NORD闪存的制造方法，其特征在于：步骤一形成所述栅极结构之后，还包括进行源漏离子注入在所述半导体衬底中形成第二源漏区和第一源漏区的步骤。
CN201911373706.1A 2019-12-27 2019-12-27 Nord闪存的制造方法 Active CN111129025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911373706.1A CN111129025B (zh) 2019-12-27 2019-12-27 Nord闪存的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911373706.1A CN111129025B (zh) 2019-12-27 2019-12-27 Nord闪存的制造方法

Publications (2)

Publication Number Publication Date
CN111129025A CN111129025A (zh) 2020-05-08
CN111129025B true CN111129025B (zh) 2022-04-05

Family

ID=70503688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911373706.1A Active CN111129025B (zh) 2019-12-27 2019-12-27 Nord闪存的制造方法

Country Status (1)

Country Link
CN (1) CN111129025B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635328B (zh) * 2020-12-14 2022-12-27 华虹半导体(无锡)有限公司 提高闪存的数据保持力的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436765B1 (en) * 2001-02-09 2002-08-20 United Microelectronics Corp. Method of fabricating a trenched flash memory cell
CN102368479B (zh) * 2011-11-24 2015-01-21 上海华虹宏力半导体制造有限公司 快闪存储器及其制作方法
CN109148599B (zh) * 2018-09-29 2021-06-08 上海华虹宏力半导体制造有限公司 浮栅型分栅闪存及其制造方法
CN109768046B (zh) * 2019-01-22 2021-01-29 上海华虹宏力半导体制造有限公司 一种嵌入式闪存结构的形成方法
CN110544694B (zh) * 2019-09-09 2021-11-19 上海华虹宏力半导体制造有限公司 Eeprom结构及其制备方法

Also Published As

Publication number Publication date
CN111129025A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US6483146B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US7611941B1 (en) Method for manufacturing a memory cell arrangement
US7554149B2 (en) Flash memory devices comprising pillar patterns and methods of fabricating the same
US20050196913A1 (en) Floating gate memory structures and fabrication methods
EP3178111B1 (en) Split-gate flash memory cell with improved scaling using enhanced lateral control gate to floating gate coupling
EP3392912A2 (en) A semiconductor device and a manufacturing method thereof
US6482728B2 (en) Method for fabricating floating gate
KR20000007479A (ko) 이피롬 셀이 내장된 반도체 소자 및 그 제조방법
US7335940B2 (en) Flash memory and manufacturing method thereof
CN111129025B (zh) Nord闪存的制造方法
JP2003289114A (ja) 半導体記憶装置及びその製造方法
US11374014B2 (en) Flash with shallow trench in channel region and method for manufacturing the same
US6573139B2 (en) Method of fabricating cell of flash memory device
KR20080035911A (ko) 반도체 장치 및 그 제조 방법
US8455341B2 (en) Methods of forming features of integrated circuitry
JP2008108977A (ja) 不揮発性半導体記憶装置およびその製造方法
US7157333B1 (en) Non-volatile memory and fabricating method thereof
KR100417029B1 (ko) 메모리 셀의 문턱 전압 편차가 작은 비휘발성 반도체메모리의 제조 방법
KR100660718B1 (ko) 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법
KR100649308B1 (ko) 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자
CN111261706B (zh) 存储器结构及其制造方法
US11532716B2 (en) Non-volatile memory device and method for fabricating the same
JP2010087263A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100944665B1 (ko) 노아 플래시 메모리 소자 및 그 제조방법
KR100524914B1 (ko) 비휘발성 반도체 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant