CN110164865A - 一种嵌入式闪存的制作方法 - Google Patents

Abstract

本发明公开了一种嵌入式闪存的制作方法，包括：通过在逻辑区形成低压器件和高压器件之前，将位于源线引出区的源线引出处通过在存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层，将源线引出处上方的擦除栅结构上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅结构，并在字线栅刻蚀时去除剩余的擦除栅结构，然后形成导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。

Description

一种嵌入式闪存的制作方法

技术领域

本发明涉及半导体制造技术领域，尤其是涉及一种嵌入式闪存的制作方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，嵌入式闪存(Embedded Flash Memory)的发展尤为迅速。嵌入式闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的嵌入式闪存存储器的器件结构原型包括以下三种类型：基于栅堆叠结构的单晶体管存储单元，采用存储管和选择管串联的存储单元，以及分栅式存储单元。

其中，每个存储单元由两个晶体管-存储管和选择管(或擦除管)组成的2T嵌入式闪存由于可以通过选择管(或擦除管)将外部干扰(编程串扰，甚至擦除串扰)降低甚至摒除而得到广泛的使用。

在现有的嵌入式闪存制造工艺中，嵌入式的源线(Source line)作为埋层处于所述嵌入式闪存的擦除栅(erase gate，EG)下方，而源线又需要需要采用额外的定义有将所述源线引出的导电插栓的图形的光罩，并结合光刻工艺将用于形成所述导电插栓的区域的擦除栅材料层去除，在用于形成导电插栓的区域形成导电插栓孔，所述导电插栓孔底部暴露出所述源线表面，在所述导电插栓孔中填充金属形成导电插栓。但由于形成导电插栓的过程中需要使用额外的光罩，因此提高了制造成本，增加了制造工艺的复杂度。

发明内容

本发明的目的在于提供一种嵌入式闪存的制作方法，用以解决由于现有技术中在制备用于将源线引出的导电插栓时，采用了额外的光罩和光刻步骤所导致的提高了制备所述嵌入式闪存的制造成本，增加了其制造工艺的复杂度的问题。

为了解决上述问题，本发明通过以下技术方案实现：

一种嵌入式闪存存储器的制作方法，包括：提供一衬底，所述衬底定义有存储区、源线引出区和逻辑区；形成于所述存储区衬底上的两个浮栅结构，形成于两个所述浮栅结构之间的衬底中的源线；分别形成于两个所述浮栅结构顶部表面上第一侧墙，所述第一侧墙与所述浮栅结构组成浮栅叠层结构；形成于两个所述浮栅叠层结构之间的衬底上的擦除栅结构；分别形成于远离所述擦除栅结构的一侧的所述浮栅叠层结构的侧壁上的第二侧墙；依次形成于所述存储区衬底全局表面上的字线介质层和字线材料层；形成于所述源线引出区衬底上的两个所述第一侧墙，形成于所述两个第一侧墙之间的擦除栅，分别形成于远离所述擦除栅结构的一侧的所述第一侧墙侧壁上的第二侧墙；依次形成于所述源线引出区衬底全局表面上的所述字线介质层和所述字线材料层；形成于所述逻辑区衬底全局表面上的所述字线介质层和所述字线材料层；形成第一光阻层，所述第一光阻层覆盖位于所述存储区上的所述字线材料层，并去除位于所述源线引出区和所述逻辑区上的所述字线介质层和字线材料层，暴露出所述源线引出区的衬底表面、第一侧墙、第二侧墙和擦除栅结构表面，以及暴露出所述逻辑区的衬底表面；去除所述第一光阻层，形成第一栅氧层，所述第一栅氧层覆盖所述衬底的全局表面；形成第二光阻层，所述第二光阻层在所述逻辑区上定义了用于形成高压器件的高压器件区和用于形成低压器件的低压器件区，所述第二光阻层覆盖位于所述存储区的所述第一栅氧层，还覆盖所述逻辑区的用于形成高压器件的区域，并以所述第二光阻层为掩膜去除位于所述源线引出区上的第一栅氧层，以及所述逻辑区上位于所述低压器件区衬底上的第一栅氧层；形成第二栅氧层，所述第二栅氧层覆盖所述源线引出区的所述擦除栅结构表面，以及覆盖所述逻辑区的所述低压器件区的衬底表面，所述第一栅氧层厚度大于第二栅氧层厚度；分别在所述逻辑区的所述第一栅氧层上形成第一栅极，在所述逻辑区的所述第二栅氧层上形成第二栅极；形成第三光阻层，所述第三光阻层覆盖所述逻辑区上的所述第一栅氧层、第二栅氧层、第一栅极和第二栅极，并以所述第一栅氧层为掩膜对位于所述源线引出区上的第二栅氧层进行刻蚀，暴露出所述所述源线引出区上的所述擦除栅结构表面；对所述字线材料层进行刻蚀，所述存储区的所述字线介质层上形成字线结构，暴露出所述源线引出区上的所述源线；以及在所述源线引出区上的暴露的所述源线上形成导电插栓。

进一步的，所述第一栅氧层930厚度范围为120埃～220埃；所述第二栅氧层931厚度范围为18埃～32埃。

进一步的，所述高压器件的电压范围为4.5V～5.5V，所述低压器件的电压范围为1.2V～1.8V。

进一步的，所述第一栅极为所述高压器件的栅极，所述第二栅极为所述低压器件的栅极。

进一步的，形成所述源线的步骤包括：在所述衬底的全局表面上依次形成浮栅叠层，氮化硅硬掩膜，通过光刻和刻蚀工艺定义出有源区，形成浅沟槽隔离结构后，去除氮化硅硬掩膜；通过光刻工艺暴露出存储区，源线引出区，对暴露的部分所述浮栅叠层表面执行第一次离子注入工艺，以在所述衬底内形成离子掺杂阱区；形成第一掩膜薄膜，所述第一掩膜薄膜覆盖所述存储区、所述源线引出区和所述逻辑区衬底上的浮栅叠层、以及覆盖暴露的部分所述衬底表面；刻蚀位于所述存储区和所述源线引出区衬底上的所述第一掩膜薄膜，形成图案化的第一掩膜层，所述图案化的第一掩膜层中设有用于定义浮栅形成区的开口；在所述开口内侧壁处形成所述第一侧墙；以所述第一侧墙和所述图案化的第一掩膜层为掩膜，对位于所述存储区和所述源线引出区上的浮栅叠层进行刻蚀，暴露出所述衬底表面；对暴露出的所述衬底表面执行第二次离子注入工艺，以在所述衬底中形成源线。

进一步的，形成所述擦除栅结构的步骤还包括：形成隧穿氧化薄膜，所述隧穿氧化薄膜覆盖所述衬底的全局表面；形成擦除栅材料层，所述擦除栅材料层覆盖所述隧穿氧化薄膜，并去除位于所述存储区、源线引出区上的第一掩膜层上，以及所述逻辑区上的第一掩膜薄膜上的隧穿氧化薄膜和擦除栅材料层，形成擦除栅结构。

进一步的，形成所述浮栅的步骤包括：去除位于所述存储区、源线引出区上的第一掩膜层，以及位于所述逻辑区上的第一掩膜薄膜，所述存储区暴露出部分所述浮栅叠层表面，所述逻辑区暴露出全部所述浮栅叠层表面，所述源线引出区暴露出部分所述衬底表面；去除所述存储区上的位于所述第一侧墙两侧的，所述衬底上的所述浮栅叠层，暴露出所述衬底表面，形成浮栅结构；并去除位于所述逻辑区的衬底表面上的所述浮栅叠层，暴露出所述衬底表面；形成第二侧墙，所述第二侧墙形成于所述存储区的衬底上所述第一侧墙和浮栅结构的侧壁处；还形成于所述源线引出区的衬底上所述第一侧墙的侧壁处。

进一步的，所述浮栅叠层包括依次形成于所述衬底上的二氧化硅材料层和浮栅多晶硅层。

进一步的，所述第一掩膜薄膜的材料为氮化硅。

进一步的，所述擦除栅材料层和所述字线材料层的材料均为多晶硅，所述字线介质层的材料为二氧化硅。

本发明与现有技术相比具有以下优点

本发明通过提供一衬底，所述衬底定义有存储区、源线引出区和逻辑区；形成于所述存储区衬底上的两个浮栅结构，形成于两个所述浮栅结构之间的衬底中的源线；分别形成于两个所述浮栅结构顶部表面上第一侧墙，所述第一侧墙与所述浮栅结构组成浮栅叠层结构；形成于两个所述浮栅叠层结构之间的衬底上的擦除栅结构；分别形成于远离所述擦除栅结构的一侧的所述浮栅叠层结构的侧壁上的第二侧墙；依次形成于所述存储区衬底全局表面上的字线介质层和字线材料层；形成于所述源线引出区衬底上的两个所述第一侧墙，形成于所述两个第一侧墙之间的擦除栅结构，分别形成于远离所述擦除栅结构的一侧的所述第一侧墙侧壁上的第二侧墙；依次形成于所述源线引出区衬底全局表面上的所述字线介质层和所述字线材料层；形成于所述逻辑区衬底全局表面上的所述字线介质层和所述字线材料层；形成第一光阻层，所述第一光阻层覆盖位于所述存储区上的所述字线材料层，并去除位于所述源线引出区和所述逻辑区上的所述字线介质层和字线材料层，暴露出所述源线引出区的衬底表面、第一侧墙、第二侧墙和擦除栅结构表面，以及暴露出所述逻辑区的衬底表面；去除所述第一光阻层，形成第一栅氧层，所述第一栅氧层覆盖所述衬底的全局表面；形成第二光阻层，所述第二光阻层在所述逻辑区上定义了用于形成高压器件的高压器件区和用于形成低压器件的低压器件区，所述第二光阻层覆盖位于所述存储区的所述第一栅氧层，还覆盖所述逻辑区的用于形成高压器件的区域，并以所述第二光阻层为掩膜去除位于所述源线引出区上的第一栅氧层，以及所述逻辑区上位于所述低压器件区衬底上的第一栅氧层；形成第二栅氧层，所述第二栅氧层覆盖所述源线引出区的所述擦除栅结构表面，以及覆盖所述逻辑区的所述低压器件区的衬底表面，所述第一栅氧层厚度大于第二栅氧层厚度；分别在所述逻辑区的所述第一栅氧层上形成第一栅极，在所述逻辑区的所述第二栅氧层上形成第二栅极；形成第三光阻层，所述第三光阻层覆盖所述逻辑区上的所述第一栅氧层、第二栅氧层、第一栅极和第二栅极，并以所述第一栅氧层为掩膜对位于所述源线引出区上的第二栅氧层进行刻蚀，暴露出所述所述源线引出区上的所述擦除栅结构表面；对所述字线材料层进行刻蚀，所述存储区的所述字线介质层上形成字线结构，暴露出所述源线引出区上的所述源线；在所述源线引出区上的暴露的所述源线上形成导电插栓。即通过在所述逻辑区形成低压器件和高压器件之前，将位于所述源线引出区的源线引出处通过在所述存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层(第二光阻层)，将源线引出处上方的擦除栅结构上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅结构，并在字线栅刻蚀时去除剩余的擦除栅结构，然后形成所述导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。

附图说明

图1和图2为本发明一实施例所述的一种嵌入式闪存制作方法的流程示意图；

图3为本发明一实施例提供的制作所述嵌入式闪存的衬底俯视图；

图4a～图22a为本发明一实施例嵌入式闪存的制作过程中各步骤对应的对图3所示的嵌入式闪存衬底的存储区沿B-B方向的剖面示意图；

图4b～图22b为本发明一实施例嵌入式闪存的制作过程中各步骤对应的对图3所示的嵌入式闪存衬底的源线引出区沿B-B方向的剖面示意图；

图4c～图22c为本发明一实施例嵌入式闪存的制作过程中各步骤对应的对图3所示的嵌入式闪存衬底的逻辑区沿B-B方向的剖面示意图。

具体实施方式

承如背景技术所述，现有技术中在制备用于将源线引出的导电插栓时，采用了额外的光罩和光刻步骤所导致的提高了制备所述嵌入式闪存的制造成本，增加了其制造工艺的复杂度的问题，在同一基底上往往同时进行存储单元(存储区)、逻辑晶体管(逻辑区或外围区)的工艺。而在现有的嵌入式闪存制造工艺中，嵌入式的源线(Source line)作为埋层处于所述嵌入式闪存的擦除栅(erase gate，EG)下方，而源线又需要采用额外的定义有将所述源线引出的导电插栓的图形的光罩，并结合光刻工艺将用于形成所述导电插栓的区域的擦除栅材料层去除，在用于形成导电插栓的区域形成导电插栓孔，所述导电插栓孔底部暴露出所述源线表面，在所述导电插栓孔中填充金属形成导电插栓。

基于上述研究，本实施例提供了一种嵌入式闪存制作方法，本实施例通过提供一衬底，所述衬底定义有存储区、源线引出区和逻辑区；形成于所述存储区衬底上的两个浮栅结构，形成于两个所述浮栅结构之间的衬底中的源线；分别形成于两个所述浮栅结构顶部表面上第一侧墙，所述第一侧墙与所述浮栅结构组成浮栅叠层结构；形成于两个所述浮栅叠层结构之间的衬底上的擦除栅结构；分别形成于远离所述擦除栅结构的一侧的所述浮栅叠层结构的侧壁上的第二侧墙；依次形成于所述存储区衬底全局表面上的字线介质层和字线材料层；形成于所述源线引出区衬底上的两个所述第一侧墙，形成于所述两个第一侧墙之间的擦除栅结构，分别形成于远离所述擦除栅结构的一侧的所述第一侧墙侧壁上的第二侧墙；依次形成于所述源线引出区衬底全局表面上的所述字线介质层和所述字线材料层；形成于所述逻辑区衬底全局表面上的所述字线介质层和所述字线材料层；形成第一光阻层，所述第一光阻层覆盖位于所述存储区上的所述字线材料层，并去除位于所述源线引出区和所述逻辑区上的所述字线介质层和字线材料层，暴露出所述源线引出区的衬底表面、第一侧墙、第二侧墙和擦除栅结构表面，以及暴露出所述逻辑区的衬底表面；去除所述第一光阻层，形成第一栅氧层，所述第一栅氧层覆盖所述衬底的全局表面；形成第二光阻层，所述第二光阻层在所述逻辑区上定义了用于形成高压器件的高压器件区和用于形成低压器件的低压器件区，所述第二光阻层覆盖位于所述存储区的所述第一栅氧层，还覆盖所述逻辑区的用于形成高压器件的区域，并以所述第二光阻层为掩膜去除位于所述源线引出区上的第一栅氧层，以及所述逻辑区上位于所述低压器件区衬底上的第一栅氧层；形成第二栅氧层，所述第二栅氧层覆盖所述源线引出区的所述擦除栅结构表面，以及覆盖所述逻辑区的所述低压器件区的衬底表面，所述第一栅氧层厚度大于第二栅氧层厚度；分别在所述逻辑区的所述第一栅氧层上形成第一栅极，在所述逻辑区的所述第二栅氧层上形成第二栅极；形成第三光阻层，所述第三光阻层覆盖所述逻辑区上的所述第一栅氧层、第二栅氧层、第一栅极和第二栅极，并以所述第一栅氧层为掩膜对位于所述源线引出区上的第二栅氧层进行刻蚀，暴露出所述所述源线引出区上的所述擦除栅结构表面；对所述字线材料层进行刻蚀，所述存储区的所述字线介质层上形成字线结构，暴露出所述源线引出区上的所述源线；在所述源线引出区上的暴露的所述源线上形成导电插栓。即通过在所述逻辑区形成低压器件和高压器件之前，将位于所述源线引出区的源线引出处通过在所述存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层(第二光阻层)，将源线引出处上方的擦除栅结构上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅结构，并在字线栅刻蚀时去除剩余的擦除栅结构，然后形成所述导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。

图1和图2为整个制备所述嵌入式闪存的流程图，图1为本实施例嵌入式闪存的制作方法的前半部分的流程示意图；所述图2为基于所述图1所示的嵌入式闪存的制作方法的后半部分的流程示意图。

结合图1和图2所示，本实施例一种嵌入式闪存的制作方法，包括：步骤S1、提供一衬底，所述衬底定义有存储区、源线引出区和逻辑区；在所述衬底的全局表面上依次形成浮栅叠层，氮化硅硬掩膜，通过光刻和刻蚀工艺定义出有源区，形成浅沟槽隔离结构后，去除氮化硅硬掩膜。通过光刻工艺暴露出存储区，源线引出区，对暴露的部分所述浮栅叠层表面执行第一次离子注入工艺，以在所述衬底内形成离子掺杂阱区；形成第一掩膜薄膜，所述第一掩膜薄膜覆盖所述存储区、所述源线引出区和所述逻辑区上的浮栅叠层、以及覆盖暴露的部分所述衬底表面。

步骤S2、刻蚀位于所述存储区和所述源线引出区上的所述第一掩膜薄膜，形成图案化的第一掩膜层，所述图案化的第一掩膜层中设有用于定义浮栅形成区的开口。

步骤S3、在所述开口内侧壁处形成第一侧墙。

步骤S4、以所述第一侧墙和所述图案化的第一掩膜层为掩膜，对位于所述存储区和所述源线引出区上的浮栅叠层进行刻蚀，暴露出所述衬底表面。

步骤S5、对暴露出的所述衬底表面执行第二次离子注入工艺，以在所述衬底中形成源线。

步骤S6、形成隧穿氧化薄膜，所述隧穿氧化薄膜覆盖所述衬底的全局表面。

步骤S7、形成擦除栅材料层，所述擦除栅材料层覆盖所述隧穿氧化薄膜，并去除位于所述存储区、源线引出区上的第一掩膜层上，以及所述逻辑区上的第一掩膜薄膜上的隧穿氧化薄膜和擦除栅材料层，形成擦除栅结构。

步骤S8、去除位于所述存储区、源线引出区上的第一掩膜层，以及位于所述逻辑区上的第一掩膜层，所述存储区暴露出部分所述浮栅叠层表面，所述逻辑区暴露出全部所述浮栅叠层表面，所述源线引出区暴露出部分所述衬底表面。

步骤S9、去除所述存储区上的位于所述第一侧墙两侧的，所述衬底上的所述浮栅叠层，暴露出所述衬底表面，形成浮栅结构；并去除位于所述逻辑区的衬底表面上的所述浮栅叠层，暴露出所述衬底表面。

步骤S10、形成第二侧墙，所述第二侧墙形成于所述存储区的衬底上所述第一侧墙和浮栅结构的侧壁处；还形成于所述源线引出区的衬底上所述第一侧墙的侧壁处。

步骤S11、在所述衬底的全局表面上依次形成字线介质层和字线材料层。

步骤S12、形成第一光阻层，所述第一光阻层覆盖位于所述存储区上的所述字线材料层，并去除位于所述源线引出区和所述逻辑区上的所述字线介质层和字线材料层，暴露出所述源线引出区的衬底表面、第一侧墙、第二侧墙和擦除栅材料层表面，以及暴露出所述逻辑区的衬底表面。

步骤S13、去除所述第一光阻层，形成第一栅氧层，所述第一栅氧层覆盖所述衬底的全局表面。

步骤S14、形成第二光阻层，所述第二光阻层在所述逻辑区上定义了用于形成高压器件的高压器件区和用于形成低压器件的低压器件区，所述第二光阻层覆盖位于所述存储区的所述第一栅氧层，还覆盖所述逻辑区用于形成高压器件的区域，并以所述第二光阻层为掩膜去除位于所述源线引出区上的第一栅氧层，以及所述逻辑区上位于所述低压器件区衬底上的第一栅氧层。

步骤S15、形成第二栅氧层，所述第二栅氧层覆盖所述源线引出区上的所述擦除栅材料层表面，以及覆盖所述逻辑区的所述低压器件区的衬底表面，所述第一栅氧层厚度大于第二栅氧层厚度；

步骤S16、分别在所述逻辑区的所述第一栅氧层上形成第一栅极，在所述逻辑区的所述第二栅氧层上形成第二栅极。

步骤S17、形成第三光阻层，所述第三光阻层覆盖所述逻辑区上的所述第一栅氧层、第二栅氧层、第一栅极和第二栅极，并以所述第一栅氧层为掩膜对位于所述源线引出区上的第二栅氧层进行刻蚀，暴露出所述所述源线引出区上的所述擦除栅结构表面。

步骤S18、对所述字线材料层进行刻蚀，所述存储区的所述字线介质层上形成字线结构，暴露出所述源线引出区上的所述源线。

步骤S19、在所述源线引出区上的暴露的所述源线上形成导电插栓。

其中，根据步骤S13～步骤S19所述的内容，本实施例通过在所述逻辑区形成低压器件和高压器件之前，将位于所述源线引出区的源线引出处通过在所述存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层(第二光阻层)，将源线引出处上方的擦除栅上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅，并在字线栅刻蚀时去除剩余的擦除栅，然后形成所述导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。

具体请参阅图3以及图4a～图22a，图4b～图22b和图4c～图22c，其中图4a～图22a示出了嵌入式闪存的制作过程中各步骤对应的对图3所示的嵌入式闪存衬底的存储区沿B-B方向的剖面示意图。图4b～图22b示出了嵌入式闪存的制作过程中各步骤对应的对图3所示的嵌入式闪存衬底的源线引出区沿B-B方向的剖面示意图。图4c～图22c示出了嵌入式闪存的制作过程中各步骤对应的对图3所示的嵌入式闪存衬底的逻辑区沿B-B方向的剖面示意图。

参见图3、图4a、图4b和图4c所示，提供一衬底100，所述衬底100定义有存储区11、源线引出区12和逻辑区(外围区，periphery)20；继续参考图3，所述存储区11用于形成闪存单元，由此其内部包括有多个闪存单元的栅极形成区13，以及位于所述栅极形成区下方的源线形成区14，所述栅极形成区13和源线形成区14相交。所述源线引出区12与所述存储区11相连，其位于所述源线形成区14的端部，所述源线形成区14的端部还有用于形成引出源线的导电插栓的CT(cantact)区15。所述衬底上除了所述存储区11和源线引出区12均为外围区，所述外围区包括可以用来形成高压器件和/或低压器件的逻辑区20，所述逻辑区20内设有形成逻辑栅的区域22。在本实施例中，其用虚线所围出来的区域仅为了便于理解用，即仅用以方便、明晰地辅助说明本发明一实施例的目的。

所述衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，所述衬底100可以包括取决于存储器的设计要求的各种掺杂区域。所述衬底100中可以包括隔离结构(例如浅沟槽隔离，STI)以隔离各区域和/或在所述衬底100上形成的半导体器件。本实施例中的衬底是硅衬底，进一步的，其可以是未掺杂的或者轻度P型掺杂的硅衬底。

继续参考图4a、图4b和图4c，在所述衬底100的全局表面上依次形成浮栅叠层(浮栅介质层200和浮栅多晶硅层300)，氮化硅硬掩膜(图中未示出)，通过光刻和刻蚀工艺定义出有源区(包括存储区11和源线引出区12)，形成浅沟槽隔离结构101后，去除氮化硅硬掩膜。通过光刻工艺暴露出存储区，源线引出区，对暴露的所述浮栅叠层表面执行第一次离子注入工艺，以在所述衬底100内形成离子掺杂阱区(图中未示出)。

之后，形成第一掩膜薄膜400，所述第一掩膜薄膜400覆盖所述存储区、所述源线引出区和所述逻辑区上的浮栅叠层、以及覆盖暴露的部分所述衬底100表面。在本实施例中，所述浮栅叠层中的浮栅介质层200采用的材料为氧化硅。

如图5a、图5b和图5c所示，刻蚀位于所述存储区和所述源线引出区上的所述第一掩膜薄膜400，形成图案化的第一掩膜层400’，所述图案化的第一掩膜层400’中设有用于定义浮栅形成区的开口410。

具体的，在所述衬底100的全局表面上涂覆一层光刻胶(图5a、图5b和图5c中未示出)，并利用光刻工艺对其图形化，定义出所述浮栅形成区再以所述图形化的光刻胶层为掩膜采用干法刻蚀工艺对所述第一掩膜薄膜400进行刻蚀，暴露出所述浮栅多晶硅层300的表面，将定义出所述浮栅形成区的图转移至所述第一掩膜薄膜400中，形成第一掩膜层400’，即在所述第一掩膜层400’中形成的开口410所在的区域即为所述浮栅形成区。

如图6a、图6b和图6c所示，在所述开口410内侧壁处形成第一侧墙500。

具体的，在所述衬底100的全局表面上沉积第一侧墙介质层(图6a、图6b和图6c未示出)，所述第一侧墙介质层的材质可以为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合，比如可以是ON(氧化硅-氮化硅)叠层或ONO(氧化硅-氮化硅-氧化硅)叠层。可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、化学气相沉积(CVD)工艺或原子层沉积工艺等工艺形成。之后，可通过无需光罩的自对准刻蚀，去除位于所述存储区的所述第一掩膜层400’上的第一侧墙介质层和所述源线引出区的所述第一掩膜层400’上的第一侧墙介质层，和所述源线引出区的所述浮栅叠层上的第一侧墙介质层，以及完全去除位于所述逻辑区的所述第一掩膜层400’顶部表面上的第一侧墙介质层，用以在所述开口410的内侧壁处形成第一侧墙500。

如图7a、图7b和图7c所示，以所述第一侧墙500和所述图案化的第一掩膜层400’为掩膜，对位于所述存储区和所述源线引出区上的浮栅叠层(浮栅介质层200和浮栅多晶硅层300)进行刻蚀，暴露出所述衬底100表面。

如图8a、图8b和图8c所示，对暴露出的所述衬底100表面执行第二次离子注入工艺，以在所述衬底100中形成源线600。

如图9a、图9b和图9c所示，形成隧穿氧化薄膜700，所述隧穿氧化薄膜700覆盖所述衬底100的全局表面。即所述隧穿氧化薄膜700覆盖所述第一掩膜层400’表面，第一侧墙500表面，位于源线600区域的衬底表面和栅极叠层内部侧壁表面。

如图10a、图10b和图10c所示，形成擦除栅材料层(图10a、图10b和图10c中未示出)，所述擦除栅材料层覆盖所述隧穿氧化薄膜700；并去除位于所述存储区、源线引出区上的第一掩膜层400’上，以及所述逻辑区上的第一掩膜薄膜400’上的隧穿氧化薄膜700和擦除栅材料层，形成擦除栅800。在本实施例中，可采用化学机械研磨的方法去除所述擦除栅材料层，形成所述擦除栅800；所述擦除栅材料层的材料例如为多晶硅。

如图11a、图11b和图11c所示，去除位于所述存储区、源线引出区上的第一掩膜层400’，以及位于所述逻辑区上的第一掩膜层400’，所述存储区暴露出部分所述浮栅叠层表面，所述逻辑区暴露出全部所述浮栅叠层表面，所述源线引出区暴露出部分所述衬底100表面。在本实施例中，去除所述第一掩膜层400’可采用湿法刻蚀工艺。

如图12a、图12b和图12c所示，去除所述存储区上的位于所述第一侧墙500两侧的，所述衬底100上的所述浮栅叠层，暴露出所述衬底100表面，形成浮栅结构；并去除位于所述逻辑区的衬底100表面上的所述浮栅叠层，暴露出所述衬底100表面。

如图13a、图13b和图13c所示，形成第二侧墙510，所述第二侧墙510形成于所述存储区的衬底100上所述第一侧墙400和浮栅结构的侧壁处；还形成于所述源线引出区的衬底100上所述第一侧墙500的侧壁处。

具体的，在所述衬底100的全局表面上沉积第二侧墙介质层(图13a、图13b和图13c未示出)，所述第二侧墙介质层的材质可以为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合，比如可以是ON(氧化硅-氮化硅)叠层或ONO(氧化硅-氮化硅-氧化硅)叠层。可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(ISSG)、化学气相沉积(CVD)工艺或原子层沉积工艺等工艺形成。之后，可通过无需光罩的自对准刻蚀，去除位于所述存储区的所述衬底100上的、所述擦除栅800表面上的以及隧穿氧化层700顶部表面上的第一侧墙介质层和所述源线引出区的所述衬底100表面上的、所述擦除栅800表面上的以及隧穿氧化层700顶部表面上的第二侧墙介质层，以及完全去除位于所述逻辑区的所述衬底100表面上的第二侧墙介质层，用以形成所述第二侧墙510。

如图14a、图14b和图14c所示，在所述衬底100的全局表面上依次形成字线介质层900和字线材料层910。即所述字线介质层900和字线材料层910覆盖所述衬底100表面第二侧墙510、第一侧墙500、隧穿氧化层700、擦除栅结构800。

如图15a、图15b和图15c所示，形成第一光阻层920，所述第一光阻层920覆盖位于所述存储区上的所述字线材料层910；之后去除位于所述源线引出区和所述逻辑区上的所述字线介质层900和字线材料层910，暴露出所述源线引出区的衬底100表面、第一侧墙500、第二侧墙510和擦除栅结构800表面，以及暴露出所述逻辑区的衬底100表面。在本实施例中，可以采用干法刻蚀工艺去除所述字线介质层900和字线材料层910。

如图16a、图16b和图16c所示，去除所述第一光阻层920，形成第一栅氧层930，所述第一栅氧层930覆盖所述衬底100的全局表面。

如图17a、图17b和图17c所示，形成第二光阻层921，所述第二光阻层921在所述逻辑区上定义了用于形成高压器件的高压器件区和用于形成低压器件的低压器件区，所述第二光阻层921覆盖位于所述存储区的所述第一栅氧层930，还覆盖所述逻辑区用于形成高压器件的区域的第一栅氧层930，并以所述第二光阻层921为掩膜刻蚀(例如采用干法刻蚀工艺)去除位于所述源线引出区上的第一栅氧层930，以及所述逻辑区上位于所述低压器件区衬底100上的第一栅氧层930。在本实施例中，是将所述源线引出区上的第一栅氧层930全部去除。

之后，可去除所述第二光阻层921。

如图18a、图18b和图18c所示，形成第二栅氧层931，所述第二栅氧层931覆盖所述源线引出区上的所述擦除栅结构800表面，以及覆盖所述逻辑区的所述低压器件区衬底100表面，所述第一栅氧层930厚度大于第二栅氧层931厚度。在本实施例中，所述第一栅氧层930厚度范围为120埃～220埃；所述第二栅氧层931厚度范围为18埃～32埃。所述低压器件的电压范围为1.2V～1.8V，所述低压器件的电压范围为1.2V～1.8V。

如图19a、图19b和图19c所示，分别在所述逻辑区的所述第一栅氧层930上形成第一栅极940，在所述逻辑区的所述第二栅氧层931上形成第二栅极941。

如图20a、图20b和图20c所示，形成第三光阻层922，所述第三光阻层922覆盖所述逻辑区上的所述第一栅氧层930、第二栅氧层931、第一栅极940和第二栅极941，并以所述第一栅氧层930为掩膜对位于所述源线引出区上的第二栅氧层931进行刻蚀，暴露出所述所述源线引出区上的所述擦除栅结构800表面。

在本实施例中，由于位于所述源线引出区的所述第二栅氧层931的厚度较薄，先通过干法或湿法刻蚀工艺将第二栅氧层931去除，暴露出位于其下方的擦除栅多晶硅，此时由于第一栅氧层930厚度较厚仍然保留一定的厚度，然后通过干法刻蚀将暴露出的部分擦除栅多晶硅刻蚀掉，此时保留的第一栅氧层起到硬掩膜的作用，蚀刻后剩余擦除栅多晶硅厚度与字线材料层910的厚度一致。

如图21a、图21b和图21c所示，对所述字线材料层910进行刻蚀，用以在所述存储区的所述字线介质层900上形成字线结构910’，暴露出所述源线引出区上的所述源线600。经过此步骤的刻蚀，或将所述源线引出区上剩余的所述擦除栅结构800完全去除，并且也可以将对应与所述源线600的位置的衬底上的所述隧穿氧化层700去除，从而暴露出所述源线600表面。

如图22a、图22b和图22c所示，在所述源线引出区上的暴露的所述源线600上形成导电插栓950。

综上所述，本实施例通过在所述逻辑区形成低压器件和高压器件之前，将位于所述源线引出区的源线引出处通过在所述存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层(第二光阻层)，将源线引出处上方的擦除栅结构上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅结构，并在字线栅刻蚀时去除剩余的擦除栅结构，然后形成所述导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种嵌入式闪存存储器的制作方法，其特征在于，包括：

提供一衬底，所述衬底定义有存储区、源线引出区和逻辑区；形成于所述存储区衬底上的两个浮栅结构，形成于两个所述浮栅结构之间的衬底中的源线；

分别形成于两个所述浮栅结构顶部表面上第一侧墙，所述第一侧墙与所述浮栅结构组成浮栅叠层结构；形成于两个所述浮栅叠层结构之间的衬底上的擦除栅结构；分别形成于远离所述擦除栅结构的一侧的所述浮栅叠层结构的侧壁上的第二侧墙；依次形成于所述存储区衬底全局表面上的字线介质层和字线材料层；

形成于所述源线引出区衬底上的两个所述第一侧墙，形成于所述两个第一侧墙之间的擦除栅，分别形成于远离所述擦除栅结构的一侧的所述第一侧墙侧壁上的第二侧墙；依次形成于所述源线引出区衬底全局表面上的所述字线介质层和所述字线材料层；

形成于所述逻辑区衬底全局表面上的所述字线介质层和所述字线材料层；

形成第一光阻层，所述第一光阻层覆盖位于所述存储区上的所述字线材料层，并去除位于所述源线引出区和所述逻辑区上的所述字线介质层和字线材料层，暴露出所述源线引出区的衬底表面、第一侧墙、第二侧墙和擦除栅结构表面，以及暴露出所述逻辑区的衬底表面；

去除所述第一光阻层，形成第一栅氧层，所述第一栅氧层覆盖所述衬底的全局表面；

形成第二光阻层，所述第二光阻层在所述逻辑区上定义了用于形成高压器件的高压器件区和用于形成低压器件的低压器件区，所述第二光阻层覆盖位于所述存储区的所述第一栅氧层，还覆盖所述逻辑区的用于形成高压器件的区域，并以所述第二光阻层为掩膜去除位于所述源线引出区上的第一栅氧层，以及所述逻辑区上位于所述低压器件区衬底上的第一栅氧层；

形成第二栅氧层，所述第二栅氧层覆盖所述源线引出区的所述擦除栅结构表面，以及覆盖所述逻辑区的所述低压器件区的衬底表面，所述第一栅氧层厚度大于第二栅氧层厚度；

分别在所述逻辑区的所述第一栅氧层上形成第一栅极，在所述逻辑区的所述第二栅氧层上形成第二栅极；

形成第三光阻层，所述第三光阻层覆盖所述逻辑区上的所述第一栅氧层、第二栅氧层、第一栅极和第二栅极，并以所述第一栅氧层为掩膜对位于所述源线引出区上的第二栅氧层进行刻蚀，暴露出所述所述源线引出区上的所述擦除栅结构表面；

对所述字线材料层进行刻蚀，所述存储区的所述字线介质层上形成字线结构，暴露出所述源线引出区上的所述源线；以及

在所述源线引出区上的暴露的所述源线上形成导电插栓。

2.如权利要求1所述的嵌入式闪存存储器的制作方法，其特征在于，所述第一栅氧层930厚度范围为120埃～220埃；所述第二栅氧层931厚度范围为18埃～32埃。

3.如权利要求1所述的嵌入式闪存存储器的制作方法，其特征在于，所述高压器件的电压范围为4.5V～5.5V，所述低压器件的电压范围为1.2V～1.8V。

4.如权利要求3所述的嵌入式闪存存储器的制作方法，其特征在于，所述第一栅极为所述高压器件的栅极，所述第二栅极为所述低压器件的栅极。

5.如权利要求1所述的嵌入式闪存存储器的制作方法，其特征在于，形成所述源线的步骤包括：

在所述衬底的全局表面上依次形成浮栅叠层，氮化硅硬掩膜，通过光刻和刻蚀工艺定义出有源区，形成浅沟槽隔离结构后，去除氮化硅硬掩膜；通过光刻工艺暴露出存储区，源线引出区，对暴露的部分所述浮栅叠层表面执行第一次离子注入工艺，以在所述衬底内形成离子掺杂阱区；

形成第一掩膜薄膜，所述第一掩膜薄膜覆盖所述存储区、所述源线引出区和所述逻辑区衬底上的浮栅叠层、以及覆盖暴露的部分所述衬底表面；

刻蚀位于所述存储区和所述源线引出区衬底上的所述第一掩膜薄膜，形成图案化的第一掩膜层，所述图案化的第一掩膜层中设有用于定义浮栅形成区的开口；

在所述开口内侧壁处形成所述第一侧墙；

以所述第一侧墙和所述图案化的第一掩膜层为掩膜，对位于所述存储区和所述源线引出区上的浮栅叠层进行刻蚀，暴露出所述衬底表面；对暴露出的所述衬底表面执行第二次离子注入工艺，以在所述衬底中形成源线。

6.如权利要求5所述的嵌入式闪存存储器的制作方法，其特征在于，形成所述擦除栅结构的步骤还包括：形成隧穿氧化薄膜，所述隧穿氧化薄膜覆盖所述衬底的全局表面；

形成擦除栅材料层，所述擦除栅材料层覆盖所述隧穿氧化薄膜，并去除位于所述存储区、源线引出区上的第一掩膜层上，以及所述逻辑区上的第一掩膜薄膜上的隧穿氧化薄膜和擦除栅材料层，形成擦除栅结构。

7.如权利要求6所述的嵌入式闪存存储器的制作方法，其特征在于，形成所述浮栅的步骤包括：

去除位于所述存储区、源线引出区上的第一掩膜层，以及位于所述逻辑区上的第一掩膜薄膜，所述存储区暴露出部分所述浮栅叠层表面，所述逻辑区暴露出全部所述浮栅叠层表面，所述源线引出区暴露出部分所述衬底表面；

去除所述存储区上的位于所述第一侧墙两侧的，所述衬底上的所述浮栅叠层，暴露出所述衬底表面，形成浮栅结构；并去除位于所述逻辑区的衬底表面上的所述浮栅叠层，暴露出所述衬底表面；

形成第二侧墙，所述第二侧墙形成于所述存储区的衬底上所述第一侧墙和浮栅结构的侧壁处；还形成于所述源线引出区的衬底上所述第一侧墙的侧壁处。

8.如权利要求7所述的嵌入式闪存存储器的制作方法，其特征在于，所述浮栅叠层包括依次形成于所述衬底上的二氧化硅材料层和浮栅多晶硅层。

9.如权利要求8所述的嵌入式闪存存储器的制作方法，其特征在于，所述第一掩膜薄膜的材料为氮化硅。

10.如权利要求9所述的嵌入式闪存存储器的制作方法，其特征在于，所述字线材料层和擦除栅材料层的材料均为多晶硅，所述字线介质层的材料为二氧化硅。