CN105070660A - 一种∑型结构的半浮栅器件的制造方法 - Google Patents
一种∑型结构的半浮栅器件的制造方法 Download PDFInfo
- Publication number
- CN105070660A CN105070660A CN201510494525.XA CN201510494525A CN105070660A CN 105070660 A CN105070660 A CN 105070660A CN 201510494525 A CN201510494525 A CN 201510494525A CN 105070660 A CN105070660 A CN 105070660A
- Authority
- CN
- China
- Prior art keywords
- type
- gate
- half floating
- region
- type structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005516 engineering process Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000003989 dielectric material Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000407 epitaxy Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000007669 thermal treatment Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 239000003595 mist Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种∑型结构的半浮栅器件的制造方法，包括：步骤1：提供半导体衬底；步骤2：通过2步刻蚀工艺在该区域形成∑型凹槽、源区和漏区；步骤3：形成栅介质层；步骤4：在形成有栅介质层的∑型凹槽中淀积具有第一掺杂类型的半浮栅，在所述半浮栅靠近所述源区的一侧刻蚀形成一个缺口；步骤5：在所述源区、半浮栅以及漏区表面待形成金属控制栅的区域形成绝缘介质层；步骤6：在所述绝缘介质层上栅形成金属控制栅和栅极侧墙；步骤7：形成源、漏接触区；步骤8：形成源电极、漏电极和栅电极。本发明可以使半浮栅晶体管的数据擦写更加容易、迅速，而通过∑型结构，具有较大的底切而引入更多地应力，从而有效提高半浮栅器件的性能。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种∑型结构的半浮栅器件的制造方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是目前集成电路中最基本的器件，工艺的进步让MOSFET晶体管的尺寸不断缩小，而其功率密度也一直在升高。我们常用的u盘等闪存芯片则采用了另一种称为浮栅晶体管的器件。闪存又称“非挥发性存储器”，所谓“非挥发”，就是在芯片没有供电的情况下，信息仍被保存不会丢失。这种器件在写入和擦除时都需要有电流通过一层接近5纳米厚的氧化硅介质，因此需要较高的操作电压(接近20伏)和较长的时间(微秒级)。硅基TFET晶体管使用了硅体内的量子隧穿效应，而传统的浮栅晶体管的擦写操作则是使电子隧穿过绝缘介质。隧穿势垒越低，器件隧穿所需电压也就越低。传统浮栅晶体管是将电子隧穿过高势垒(禁带宽度接近8.9eV)的二氧化硅绝缘介质，其所需的电压相对仍然较高，功耗较大。
发明内容
本发明提供一种∑型结构的半浮栅器件的制造方法，以解决现有技术中存在的上述技术问题。
为解决上述技术问题，本发明提供一种∑型结构的半浮栅器件的制造方法，包括：
步骤1：提供一个具有第一掺杂类型的半导体衬底；
步骤2：在所述半导体衬底上且介于所述源区与漏区之间定义∑型凹槽开口区域，通过2步刻蚀工艺在该区域形成∑型凹槽，并在所述半导体衬底上形成具有第二掺杂类型的源区和漏区；
步骤3：在所述∑型凹槽的表面形成栅介质层，所述栅介质层的高度位于源区和漏区的底部之上、表面之下；
步骤4：在形成有栅介质层的∑型凹槽中淀积具有第一掺杂类型的半浮栅，在所述半浮栅靠近所述源区的一侧刻蚀形成有一个缺口，所述缺口的底部高于所述源区和漏区的底部且不高于所述栅介质层的顶部；
步骤5：在所述源区、半浮栅以及漏区表面上待形成金属控制栅的区域形成绝缘介质层；
步骤6：在所述绝缘介质层上栅形成金属控制栅，并在所述金属控制栅的两侧形成的栅极侧墙；
步骤7：在所形成的栅极侧墙的两侧进行源、漏刻蚀与外延工艺，以形成源、漏接触区；
步骤8：在上述器件表面依次淀积第一层层间介质材料和第二层层间介质材料，在所形成的第二层层间介质材料和第一层层间介质材料中形成接触孔，并形成源电极、漏电极和栅电极。
作为优选，所述半导体衬底为硅或者绝缘体上硅中的任意一种。
作为优选，所述第一种掺杂类型为N型，所述第二种掺杂类型为P型；或者，所述第一种掺杂类型为P型，所述第二种掺杂类型为N型。
作为优选，所述2步刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺。
作为优选，所述干法刻蚀工艺为采用HBr和O2的混合气体作为刻蚀气体的等离子体多晶硅刻蚀技术；所述湿法刻蚀工艺采用浓度为2.38％--25％的四甲基氢氧化铵水溶液或硝酸、氢氟酸和水的混合溶液作为刻蚀剂。
作为优选，所述栅介质层为氧化硅或氮氧化硅。
作为优选，采用快速热处理工艺和/或垂直炉管工艺制备所述栅介质层；所述快速热处理工艺包括原位水蒸汽氧化方法和/或快速热氧化工艺。
作为优选，所述绝缘介质层为二氧化硅、氮化硅、氮氧化硅中的一种或者多种。
作为优选，所述源、漏接触区为在源区和漏区内形成的锗化硅或者碳化硅外延材料。
与现有技术相比，本发明在半导体衬底上源区与漏区之间定义∑型凹槽开口区域，通过2步刻蚀工艺在该区域形成∑型凹槽，并在该∑型凹槽中形成了半浮栅，在半浮栅靠近所述源区的一侧刻蚀形成一个缺口，形成了∑型结构的半浮栅器件，其隧穿发生在禁带宽度仅为1.1eV的硅材料内，隧穿势垒大为降低，所需的电压得以大幅降低，而速度则明显提升，可以让半浮栅晶体管的数据擦写更加容易、迅速，整个过程都可以在低电压条件下完成，为实现芯片低功耗运行创造了条件。此外，本发明的通过∑型结构的半浮栅器件，具有较大的底切(undercut)，引入了更多地应力，从而有效地提高了半浮栅器件的性能。
附图说明
图1为本发明的一种∑型结构的半浮栅器件的制造方法的流程图；
图2～图8为采用本发明的一种∑型结构的半浮栅器件的制造方法制备器件的剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，本发明提供一种∑型结构的半浮栅器件的制造方法，包括：
步骤1：提供一个具有第一掺杂类型的半导体衬底。具体地，所述半导体衬底100可以为硅或者为绝缘体上硅。第一种掺杂类型为n型，第二种掺杂类型为p型，或者，对应的，第一种掺杂类型为p型，第二种掺杂类型为n型。
步骤2：在所述半导体衬底上且介于源区与漏区之间定义∑型凹槽开口区域，通过2步刻蚀工艺在该区域形成∑型凹槽，并在所述半导体衬底上形成具有第二掺杂类型的源区和漏区。
所述2步刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺。作为优选，所述干法刻蚀工艺为采用HBr和O2的混合气体作为刻蚀气体的等离子体多晶硅刻蚀技术；所述湿法刻蚀工艺采用浓度为2.38％至25％的四甲基氢氧化铵水溶液或硝酸、氢氟酸和水的混合溶液作为刻蚀剂。
步骤3：在所述∑型凹槽的表面形成栅介质层，所述栅介质层的高度位于源区和漏区的底部之上、表面之下；具体地，采用快速热处理工艺和/或垂直炉管工艺制备所述栅介质层；所述快速热处理工艺包括原位水蒸汽氧化方法和/或快速热氧化工艺。所述栅介质层可以为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层。
步骤4：在形成有栅介质层的∑型凹槽中淀积具有第一掺杂类型的半浮栅，在所述半浮栅靠近所述源区的一侧刻蚀形成一个缺口，所述缺口的底部高于所述源区和漏区的底部且不高于所述栅介质层的顶部。
步骤5：在所述源区、半浮栅以及漏区表面上待形成金属控制栅的区域形成绝缘介质层。所述绝缘介质层为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层。
步骤6：在所述绝缘介质层上栅形成金属控制栅和栅极侧墙。
步骤7：在所形成的栅极侧墙的两侧进行源、漏刻蚀与外延工艺，以形成源、漏接触区；作为优选，所述源、漏接触区为在源区和漏区内形成的锗化硅或者碳化硅外延材料。
步骤8：在上述器件表面淀积层间介质材料，并在所形成的层间介质材料中形成接触孔，并形成源电极、漏电极和栅电极。
请参照图2-8，结合图1，下面详细说明本发明的一种∑型结构的半浮栅器件的制造方法。
首先，如图2所示，提供具有第一掺杂类型的半导体衬底100，在所述半导体衬底100上形成第二种掺杂类型的掺杂阱101。当然，也可以直接对半导体衬底100的顶部进行掺杂，在半导体衬底100内直接形成所述掺杂阱101。
在所述掺杂阱101上生长氧化硅薄膜102，并在氧化硅薄膜102之上继续生长氮化硅薄膜103，然后通过光刻工艺定义出器件沟道区的位置，并以光刻胶为掩膜刻蚀氮化硅薄膜103和氧化硅薄膜102，停止在半导体衬底100的表面，去除光刻胶。所述氧化硅薄膜102用于改善氮化硅薄膜103与半导体衬底100之间的应力。
接着，如图3所示，以所述氮化硅薄膜103和氧化硅薄膜102为掩膜，继续刻蚀半导体衬底100，在半导体衬底100内形成∑型凹槽201，所形成的∑型凹槽201的底部低于掺杂阱101的底部，将具有第二种掺杂类型的掺杂阱101分隔开，分别作为器件的源区202和漏区203，且∑型凹槽201底部的第一种掺杂类型的半导体衬底100将源区202和漏区203连接，成为器件的沟道区。
接着，如图4所示，在所形成的∑型凹槽201的表面生长栅介质层204，所述栅介质层204的顶部位于源区202和漏区203的底部之上、表面之下。
接着，在所述∑型凹槽201中淀积具有第一种掺杂类型的第一层多晶硅，所述第一层多晶硅的顶部位于具有第二种掺杂类型的掺杂阱101的表面之下、底部(即源区202和漏区203的底部)之上，刻蚀掉暴露出的栅介质层204，使得源区202和漏区203在∑型凹槽201的顶部被暴露出来。
接下来，在第一层多晶硅的表面继续淀积具有第一种掺杂类型的第二层多晶硅，具有第一种掺杂类型的第二层多晶硅与第一层多晶硅共同构成具有第一种掺杂类型的多晶硅层，此时具有第一种掺杂类型的多晶硅层在∑型凹槽201的顶部与源区202和漏区203相接触。
接着，如图5所示，在所形成的上述器件结构的表面淀积一层光刻胶205，然后通过光刻工艺形成图形，剩余的光刻胶位于∑型凹槽201上方，且在源区202的一侧将位于∑型凹槽201内靠近源区202一侧的部分多晶硅层暴露出来。
接着，以光刻胶为掩膜刻蚀多晶硅层，对多晶硅层刻蚀的深度，应高于源区202和漏区203的底部并至少露出栅介质层204的顶部，在本实施例中，对多晶硅层刻蚀的深度与栅介质层204的顶部相平。
此时，如图5所示，刻蚀后剩余的具有第一种掺杂类型的多晶硅层形成器件的半浮栅300，所述半浮栅300在∑型凹槽201内未超出∑型凹槽201的侧壁，且由于光刻胶将位于∑型凹槽201内靠近源区202一侧的部分多晶硅层暴露出来，因此在对多晶硅层进行刻蚀时会使得半浮栅300在靠近源区202的一侧形成一个缺口。而且，所述半浮栅300在靠近漏区202的一侧未被刻蚀，其会在∑型凹槽201的顶部与漏区202接触。
接着，如图6和图7所示，剥除光刻胶205后，在所述源区202、半浮栅300以及漏区203表面待形成金属控制栅的区域形成绝缘介质层301，此时会在靠近漏区203一侧的∑型凹槽201的顶部在绝缘介质层301与栅介质层204的顶部之间自动形成一个开口，该开口即为半浮栅300与漏区203之间的浮栅开口区域，通过该浮栅开口区域，半浮栅300与漏区203接触形成pn结接触。
接着，在所形成的绝缘介质层301上覆盖形成第三层多晶硅，并在第三层多晶硅之上淀积绝缘薄膜，所述第三层多晶硅形成器件的多晶硅控制栅牺牲材料。接着，在所述第三层多晶硅两侧形成栅极侧墙302。
接下来，在所形成的栅极侧墙302的两侧，刻蚀掉暴露出的部分源区202和漏区203，并在刻蚀后的源区202和漏区203处外延锗化硅或者碳化硅材料以形成源区接触区212和漏区接触区213，如图6所示。
可选的，在栅极侧墙302的两侧，可以不经过刻蚀工艺和外延工艺，而直接通过离子注入的方法在源区202和漏区203内形成高浓度的离子掺杂区以形成源区接触区212和漏区接触区213，如图6所示。
在上述器件表面淀积第一层层间介质材料401，并通过化学机械抛光技术对所形成的第一层层间介质材料401进行抛光直至露出多晶硅控制栅牺牲材料，刻蚀掉暴露出的多晶硅控制栅牺牲材料，在半浮栅300之上淀积金属控制栅303。
接着，如图7和图8所示，在所述第一层层间介质材料401和金属控制栅303表面淀积第二层层间介质材料402，然后在所形成的第二层层间介质材料402和第一层层间介质材料中401中形成接触孔并形成源电极403、漏电极404和栅电极(图中未示出)。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种∑型结构的半浮栅器件的制造方法，包括：
步骤1：提供一个具有第一掺杂类型的半导体衬底；
步骤2：在所述半导体衬底上且介于源区与漏区之间定义∑型凹槽开口区域，通过2步刻蚀工艺在该区域形成∑型凹槽，并在所述半导体衬底上形成具有第二掺杂类型的源区和漏区；
步骤3：在所述∑型凹槽的表面形成栅介质层，所述栅介质层的高度位于源区和漏区的底部之上、表面之下；
步骤4：在形成有栅介质层的∑型凹槽中淀积具有第一掺杂类型的半浮栅，在所述半浮栅靠近所述源区的一侧刻蚀形成有一个缺口，所述缺口的底部高于所述源区和漏区的底部且不高于所述栅介质层的顶部；
步骤5：在所述源区、半浮栅以及漏区表面上待形成金属控制栅的区域形成绝缘介质层；
步骤6：在所述绝缘介质层上栅形成金属控制栅和栅极侧墙；
步骤7：在所形成的栅极侧墙的两侧进行源、漏刻蚀与外延工艺，以形成源、漏接触区；
步骤8：在上述器件表面淀积层间介质材料，并在所形成的层间介质材料中形成接触孔，并形成源电极、漏电极和栅电极。
2.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述半导体衬底为硅或者绝缘体上硅中的任意一种。
3.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述第一种掺杂类型为N型，所述第二种掺杂类型为P型；或者，所述第一种掺杂类型为P型，所述第二种掺杂类型为N型。
4.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述2步刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺。
5.如权利要求4所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述干法刻蚀工艺为采用HBr和O2的混合气体作为刻蚀气体的等离子体多晶硅刻蚀技术；所述湿法刻蚀工艺采用浓度为2.38％至25％的四甲基氢氧化铵水溶液或硝酸、氢氟酸和水的混合溶液作为刻蚀剂。
6.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述栅介质层为氧化硅或氮氧化硅。
7.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，采用快速热处理工艺和/或垂直炉管工艺制备所述栅介质层；所述快速热处理工艺包括原位水蒸汽氧化方法和/或快速热氧化工艺。
8.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述绝缘介质层为二氧化硅、氮化硅、氮氧化硅中的一种或者多种。
9.如权利要求1所述的一种∑型结构的半浮栅器件的制造方法，其特征在于，所述源、漏接触区为在源区和漏区内形成的锗化硅或者碳化硅外延材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510494525.XA CN105070660B (zh) | 2015-08-12 | 2015-08-12 | 一种∑型结构的半浮栅器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510494525.XA CN105070660B (zh) | 2015-08-12 | 2015-08-12 | 一种∑型结构的半浮栅器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105070660A true CN105070660A (zh) | 2015-11-18 |
| CN105070660B CN105070660B (zh) | 2019-01-22 |
Family
ID=54499997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510494525.XA Active CN105070660B (zh) | 2015-08-12 | 2015-08-12 | 一种∑型结构的半浮栅器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105070660B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698242A (zh) * | 2018-12-17 | 2019-04-30 | 复旦大学 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
| CN111490046A (zh) * | 2020-04-27 | 2020-08-04 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494222A (zh) * | 2008-01-23 | 2009-07-29 | 王鹏飞 | 半导体存储器器件、半导体存储器阵列及写入方法 |
| US20130248985A1 (en) * | 2012-03-26 | 2013-09-26 | Globalfoundries Inc. | Methods of forming replacement gate structures with a recessed channel |
| CN103579126A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种u型结构的半浮栅器件及其制造方法 |
| CN104465752A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管结构及其制造方法 |
-
2015
- 2015-08-12 CN CN201510494525.XA patent/CN105070660B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494222A (zh) * | 2008-01-23 | 2009-07-29 | 王鹏飞 | 半导体存储器器件、半导体存储器阵列及写入方法 |
| US20130248985A1 (en) * | 2012-03-26 | 2013-09-26 | Globalfoundries Inc. | Methods of forming replacement gate structures with a recessed channel |
| CN104465752A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管结构及其制造方法 |
| CN103579126A (zh) * | 2013-11-06 | 2014-02-12 | 复旦大学 | 一种u型结构的半浮栅器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698242A (zh) * | 2018-12-17 | 2019-04-30 | 复旦大学 | 一种具有高隧穿效率的半浮栅晶体管及其制备方法 |
| CN111490046A (zh) * | 2020-04-27 | 2020-08-04 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
| CN111490046B (zh) * | 2020-04-27 | 2022-06-21 | 复旦大学 | 一种高擦写速度半浮栅存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105070660B (zh) | 2019-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524653C (zh) | 各向异性湿蚀刻的器件制造方法及对应器件 | |
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| CN104701168B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104795331A (zh) | 晶体管的形成方法 | |
| CN103887313B (zh) | 一种半浮栅器件及其制备方法 | |
| CN109786436B (zh) | 集成芯片及其形成方法 | |
| CN101366122A (zh) | U栅晶体管和制造方法 | |
| US20160247726A1 (en) | Method for fabricating a quasi-soi source-drain multi-gate device | |
| US20150091079A1 (en) | Non-volatile memory (nvm) and high-k and metal gate integration using gate-first methodology | |
| CN104091802B (zh) | 存储器单元及其形成方法和读取方法 | |
| CN104269439A (zh) | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 | |
| CN103151383B (zh) | 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN110164767B (zh) | 半导体器件及其形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105070660A (zh) | 一种∑型结构的半浮栅器件的制造方法 | |
| CN104347410B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
| CN102738209B (zh) | 半导体元件及其制造方法 | |
| TW201535612A (zh) | 低電場源極抹除非揮發性記憶體單元及其製造方法 | |
| CN105140301A (zh) | 浮栅型闪存结构及其制备方法 | |
| CN106783865B (zh) | 一种存储单元的制作方法 | |
| CN106935504B (zh) | 半导体结构及其形成方法 | |
| CN105097919A (zh) | 半浮栅晶体管结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |