CN114613842A - 一种片上集成的超快纳米电子器件及其制备方法 - Google Patents

一种片上集成的超快纳米电子器件及其制备方法 Download PDF

Info

Publication number
CN114613842A
CN114613842A CN202210247310.8A CN202210247310A CN114613842A CN 114613842 A CN114613842 A CN 114613842A CN 202210247310 A CN202210247310 A CN 202210247310A CN 114613842 A CN114613842 A CN 114613842A
Authority
CN
China
Prior art keywords
air channel
planar
electron tube
ultrafast
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210247310.8A
Other languages
English (en)
Other versions
CN114613842B (zh
Inventor
李男男
罗毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN202210247310.8A priority Critical patent/CN114613842B/zh
Publication of CN114613842A publication Critical patent/CN114613842A/zh
Application granted granted Critical
Publication of CN114613842B publication Critical patent/CN114613842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种片上集成的超快纳米电子器件，通过将SOI衬底划分出高电流超快器件区域、低功耗超快器件区域和互连区域，在对电流要求较高的区域设置立体型纳米空气沟道电子管，在对电流要求较低的区域，通过平面型纳米空气沟道电子管便于连接的特点将不同的电子元件互联，从而实现立体型纳米空气沟道电子管与平面型纳米空气沟道电子管的片上集成，同时结合立体型纳米空气沟道电子管工作电流大，以及平面型纳米空气沟道电子管连接方便的特点，使得片上集成的超快纳米电子器件具有实用性。本发明还提供了一种片上集成的超快纳米电子器件的制备方法，同样具有上述有益效果。

Description

一种片上集成的超快纳米电子器件及其制备方法
技术领域
本发明涉及纳米空气沟道电子器件技术领域，特别是涉及一种片上集成的超快纳米电子器件以及一种片上集成的超快纳米电子器件的制备方法。
背景技术
由固态半导体电子元器件构成的集成电路是现代电子学与信息系统的核心基石，广泛应用于电视、互联网、通讯、雷达、导航、制导等众多领域，对国防装备和国民经济生活发挥着重要作用。随着物联网、大数据、6G通信、人工智能、太赫兹等应用需求的出现及快速增长，现代半导体电子器件的发展仅依靠缩小特征尺寸已经难以为继，在应用中逐渐凸显出速度、频率、及小型化瓶颈。因此，发展基于新型电子器件的下一代超快集成电路已成为电子信息领域亟需解决的重要基础科学问题。
纳米空气沟道电子器件，是最有希望的下一代新型超快纳米电子器件。其不仅具备半导体固态微电子器件的体积小、重量轻、功耗低、易集成等优势，还具备真空电子器件的响应速度快、工作频率高、耐极端环境(如高温、辐射)等特点。基于纳米空气沟道电子器件的超快集成电路设想，有望为现代电子信息系统突破速度、频率、小型化瓶颈提供一种切实可行的技术路线。尽管近年来国内外一些研究机构已经开展了纳米空气沟道电子器件的研究工作，并取得了一定进展。然而，研究工作主要侧重于单个器件单元的结构设计、材料选择、和基本电学特性。尚未实现多个器件的片上集成，因此无法对标现代集成电路在电子学与信息系统中的普遍应用。
目前，纳米空气沟道电子器件主要分为立体型和平面型两类结构。立体型器件，各电极在结构上垂直立体叠置，器件阵列一般共用源电极和栅电极，虽然具备高电流、超快响应的电学特性，但一般认为不具备片上集成的可行性；相比之下，平面型器件具有易于集成的结构优势，以及低功耗超快的电学特性，但目前为止，由于受到结构设计及制备工艺限制，尚未能真正实现多个器件的片上集成。这严重制约了纳米空气沟道器件在电路与系统层面发挥其速度优势，进而限制了超快纳米电子器件的发展与实际应用。所以如何提供一种片上集成的超快纳米电子器件是本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种片上集成的超快纳米电子器件，可以实现不同结构类型的纳米空气沟道电子器件的片上集成；本发明的另一目的在于提供一种片上集成的超快纳米电子器件的制备方法，可以实现平面型与立体型纳米空气沟道电子器件的片上集成。
为解决上述技术问题，本发明提供一种片上集成的超快纳米电子器件，包括：
SOI衬底；所述SOI衬底的顶层硅为图案化的重掺杂低阻硅层，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；
位于所述顶层硅表面的绝缘层；
位于所述绝缘层背向所述SOI衬底一侧表面的功能层；所述功能层包括电极层、位于所述高电流超快器件区域的立体型纳米空气沟道、位于所述低功耗超快器件区域的平面型纳米空气沟道，以在所述高电流超快器件区域形成立体型纳米空气沟道电子管，并在所述低功耗超快器件区域形成平面型纳米空气沟道电子管；
以预设电路布局在所述互连区域将所述立体型纳米空气沟道电子管以及所述平面型纳米空气沟道电子管电连接的互连线。
可选的，所述立体型纳米空气沟道电子管包括立体型纳米空气沟道二极管，和立体型纳米空气沟道三极管；所述平面型纳米空气沟道电子管包括平面型纳米空气沟道二极管，和平面型纳米空气沟道三极管。
本发明还提供了一种片上集成的超快纳米电子器件的制备方法，包括：
图案化SOI衬底的顶层重掺杂低阻硅，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；
在所述顶层硅表面设置绝缘层；
在所述绝缘层表面设置功能层，以在所述高电流超快器件区域形成立体型纳米空气沟道电子管，并在所述低功耗超快器件区域形成平面型纳米空气沟道电子管；所述功能层包括电极层、位于所述高电流超快器件区域的立体型纳米空气沟道、位于所述低功耗超快器件区域的平面型纳米空气沟道；
根据预设电路布局，在所述互连区域通过互连线将所述立体型纳米空气沟道电子管以及所述平面型纳米空气沟道电子管电连接，以制成所述片上集成的超快纳米电子器件。
可选的，所述立体型纳米空气沟道电子管包括立体型纳米空气沟道二极管，和立体型纳米空气沟道三极管；所述平面型纳米空气沟道电子管包括平面型纳米空气沟道二极管，和平面型纳米空气沟道三极管。
可选的，所述在所述顶层硅表面设置绝缘层包括：
基于热氧化工艺，在所述顶层硅表面生长绝缘的氧化介质层。
可选的，所述在所述绝缘层表面设置功能层包括：
图案化所述绝缘层，暴露出预设区域的顶层硅，作为所述立体型纳米空气沟道电子管电极，以及作为所述平面型纳米空气沟道三极管的栅极电极。
可选的，在所述图案化所述绝缘层之后，还包括：
在所述预设区域的顶层硅表面，以及所述绝缘层表面同时设置电极层。
可选的，在所述预设区域的顶层硅表面，以及所述绝缘层表面同时设置电极层之后，还包括：
在所述电极层以及所述绝缘层表面设置牺牲层薄膜，并对所述牺牲层薄膜图案化，在所述低功耗超快器件区域形成对应所述平面型纳米空气沟道电子管的掩膜窗口；
在所述掩膜窗口内对所述电极层图案化，得到对应所述平面型纳米空气沟道电子管的平面电极阵列，同时形成所述平面型纳米空气沟道；
去除所述牺牲层薄膜。
可选的，所述平面电极阵列包括平面型非对称tip-to-edge电极阵列，和平面型对称tip-to-tip或edge-to-edge电极阵列。
可选的，在所述预设区域的顶层硅表面，以及所述绝缘层表面同时设置电极层之后，还包括：
在所述电极层以及所述绝缘层表面设置牺牲层薄膜，并对所述牺牲层薄膜图案化，在所述高电流超快器件区域形成对应所述立体型纳米空气沟道电子管的掩膜窗口；
在所述掩膜窗口内对所述电极层图案化，得到金属栅孔阵列；
在所述金属栅孔阵列表面沉积绝缘介质层；
在所述绝缘介质层表面设置与所述金属栅孔阵列对准的电极孔阵列；
以所述电极孔阵列为掩膜，刻蚀所述绝缘介质层，至露出所述SOI衬底的顶层硅；
去除所述牺牲层薄膜。
本发明所提供的一种片上集成的超快纳米电子器件，包括：SOI衬底；SOI衬底的顶层硅为图案化的重掺杂低阻硅层，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；位于顶层硅表面的绝缘层；位于绝缘层背向SOI衬底一侧表面的功能层；功能层包括电极层、位于高电流超快器件区域的立体型纳米空气沟道、位于低功耗超快器件区域的平面型纳米空气沟道，以在高电流超快器件区域形成立体型纳米空气沟道电子管，并在低功耗超快器件区域形成平面型纳米空气沟道电子管；以预设电路布局在互连区域将立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管电连接的互连线。
通过将SOI衬底划分出高电流超快器件区域、低功耗超快器件区域和互连区域，在对电流要求较高的区域设置立体型纳米空气沟道电子管，在对电流要求较低的区域，通过平面型纳米空气沟道电子管便于连接的特点将不同的电子元件互联，从而实现立体型纳米空气沟道电子管与平面型纳米空气沟道电子管的片上集成，同时结合立体型纳米空气沟道电子管工作电流大，以及平面型纳米空气沟道电子管功耗低且连接方便的特点，使得片上集成的超快纳米电子器件具有实用性。
本发明还提供了一种片上集成的超快纳米电子器件的制备方法，同样具有上述有益效果，在此不再进行赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种片上集成的超快纳米电子器件的结构示意图；
图2至图4为本发明实施例所提供的一种片上集成的超快纳米电子器件的制备方法的工艺流程图；
图5至图9为本发明实施例所提供的一种具体的片上集成的超快纳米电子器件的制备方法的工艺流程图。
图中：1.顶层硅、2.绝缘层、3.功能层、4.牺牲层薄膜、5.金属栅孔阵列、6.源/漏电极。
具体实施方式
本发明的核心是提供一种片上集成的超快纳米电子器件。在现有技术中，由于受到结构设计及制备工艺限制，尚未能真正实现多个纳米空气沟道电子器件的片上集成。这严重制约了纳米空气沟道器件在电路与系统层面发挥其速度优势，进而限制了超快纳米电子器件的发展与实际应用。
而本发明所提供的一种片上集成的超快纳米电子器件，包括：SOI衬底；SOI衬底的顶层硅为图案化的重掺杂低阻硅层，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；位于顶层硅表面的绝缘层；位于绝缘层背向SOI衬底一侧表面的功能层；功能层包括电极层、位于高电流超快器件区域的立体型纳米空气沟道、位于低功耗超快器件区域的平面型纳米空气沟道，以在高电流超快器件区域形成立体型纳米空气沟道电子管，并在低功耗超快器件区域形成平面型纳米空气沟道电子管；以预设电路布局在互连区域将立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管电连接的互连线。
通过将SOI衬底划分出高电流超快器件区域、低功耗超快器件区域和互联区域，在对电流要求较高的区域设置立体型纳米空气沟道电子管，在对电流要求较低的区域，通过平面型纳米空气沟道电子管便于连接的特点将不同的电子元件互联，从而可以实现片上同时集成立体型纳米空气沟道电子管与平面型纳米空气沟道电子管，同时结合立体型纳米空气沟道电子管工作电流大，以及平面型纳米空气沟道电子管连接方便的特点，使得片上集成的超快纳米电子器件具有实用性。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种片上集成的超快纳米电子器件的结构示意图。
参见图1，在本发明实施例中，片上集成的超快纳米电子器件包括：SOI衬底；所述SOI衬底的顶层硅1为图案化的重掺杂低阻硅层，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；位于所述顶层硅1表面的绝缘层2；位于所述绝缘层2背向所述SOI衬底一侧表面的功能层3；所述功能层3包括电极层、位于所述高电流超快器件区域的立体型纳米空气沟道、位于所述低功耗超快器件区域的平面型纳米空气沟道，以在所述高电流超快器件区域形成立体型纳米空气沟道电子管，并在所述低功耗超快器件区域形成平面型纳米空气沟道电子管；以预设电路布局在互连区域将所述立体型纳米空气沟道电子管以及所述平面型纳米空气沟道电子管电连接的互连线。
上述SOI(Silicon On Insulator或Semi-conductor On Insulator)衬底为整个片上集成的超快纳米电子器件所共用的基底，在该SOI衬底表面具体同时集成有多个立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管。该SOI衬底通常包括衬底硅、位于衬底硅表面的绝缘衬底，以及位于该绝缘衬底背向衬底硅一侧表面的顶层硅1。有关SOI衬底的具体尺寸以及材质等具体内容可以参考现有技术，在此不再进行赘述。
上述SOI衬底的顶层硅1在本发明实施例中需要经过图案化，从而划分出高电流超快器件区域、低功耗超快器件和互连区域，以便后续在高电流超快器件区域设置立体型纳米空气沟道电子管，而在低功耗超快器件区域设置平面型纳米空气沟道电子管。需要说明的是，该高电流超快器件区域和低功耗超快器件区域的划分需要根据预设的电路布局进行设计，其中对于最终电路需要高电流通过的电子管，在本发明实施例中需要设置立体型纳米空气沟道电子管以满足对应的要求，因为结构的限制，立体型纳米空气沟道电子管的工作电流会远大于平面型纳米空气沟道电子管的工作电流。而对于不需要高电流通过的电子管，在本发明实施例中可以设置平面型纳米空气沟道电子管，从而便于电子元件之间的互联。
上述绝缘层2位于SOI衬底中顶层硅1表面，在工作时该绝缘层2与顶层硅1之间会产生二维电子气，作为立体型超快纳米电子器件的电子源。上述与顶层硅1相接触的绝缘层2具体可以是采用高温热氧化生长的方式，制备致密且耐压的氧化物介质层，如氧化硅作为该绝缘层2。当然，有关该绝缘层2的具体材质以及制备工艺在此并不做具体限定，只要可以在界面处产生二维电子气即可。例如，在本发明实施例也可以采用化学气相沉积(CVD)工艺在顶层硅1表面沉积绝缘层2，如氧化硅、氮化硅等。
需要说明的是，该绝缘层2通常为图案化的绝缘层2，以裸露出预设位置的顶层硅电极，从而便于设置与顶层硅电极直接接触的电极，例如作为立体型纳米空气沟道三级管中的源(漏)极、平面型纳米空气沟道三级管中的栅极等等。
上述功能层3位于绝缘层2背向述SOI衬底一侧表面，该功能层3需要包括电极层、位于高电流超快器件区域的立体型纳米空气沟道、以及位于低功耗超快器件区域的平面型纳米空气沟道，从而形成位于高电流超快器件区域的立体型纳米空气沟道电子管，以及位于低功耗超快器件区域的平面型纳米空气沟道电子管。
具体的，根据功能层3结构的不同，立体型纳米空气沟道电子管可以分为二极管或三极管(晶体管)，相应的平面型纳米空气沟道电子管也可以分为二极管或三极管(晶体管)。即在本发明实施例中所述立体型纳米空气沟道电子管包括立体型纳米空气沟道二极管，和立体型纳米空气沟道三极管；所述平面型纳米空气沟道电子管包括平面型纳米空气沟道二极管，和平面型纳米空气沟道三极管。
对于立体型纳米空气沟道二极管，首先其绝缘层2需要裸露出预设位置的顶层硅1，使得该裸露出的顶层硅1可以作为立体型纳米空气沟道二极管的阴极。作为立体型纳米空气沟道二极管的功能层3包括位于上述裸露出的顶层硅1表面的阴极电极，以及位于绝缘层2背向SOI衬底一侧表面，作为阳极电极的顶电极，而上述立体型纳米空气沟道会沿厚度方向，即垂直方向贯穿上述顶电极以及绝缘层2至SOI衬底的顶层硅1，从而使得工作时二维电子气可以通过立体型纳米空气沟道输运至顶电极以进行工作。
具体的，在工作时首先需要在顶层硅1与上述顶电极之间施加一定的电压，此时顶层硅1与绝缘层2之间界面附近靠近半导体一侧会产生二维电子气，顶电极与绝缘层2之间界面附近会产生等量的正电荷，该二维电子气的厚度通常在2nm左右。二维电子气中的电子在电子之间的斥力，以及上述正电荷的引力共同作用下，发生逸出。而由于上述立体型纳米空气沟道的长度小于电子在空气中的平均自由程，溢出的电子会在立体型纳米空气沟道中加速且发生无散射弹道输运，快速运动到收集极，实现器件的超快开启。
对于立体型纳米空气沟道三极管，其绝缘层2也需要裸露出预设位置的顶层硅1，使得该裸露出的顶层硅1可以作为立体型纳米空气沟道三极管的源极。作为立体型纳米空气沟道三极管的功能层3包括位于上述裸露出的顶层硅1表面的源极电极、位于绝缘层2背向SOI衬底一侧表面，作为栅极的栅孔电极、位于栅孔电极背向SOI衬底一侧表面的绝缘介质层、以及位于绝缘介质层背向SOI衬底一侧表面，作为漏极的顶电极。而上述立体型纳米空气沟道会沿厚度方向，即垂直方向贯穿上述顶电极、绝缘介质层、栅孔电极、绝缘层2至SOI衬底的顶层硅1，从而使得工作时二维电子气可以通过立体型纳米空气沟道输运至顶电极以进行工作。
具体的，在工作时首先需要在顶层硅1与上述栅电极以及顶电极之间施加一定的电压，此时顶层硅1与绝缘层2之间界面附近靠近半导体一侧会产生二维电子气，栅孔电极与绝缘层2之间界面附近会产生等量的正电荷，该二维电子气的厚度通常在2nm左右。二维电子气中的电子在电子之间的斥力，以及上述正电荷的引力共同作用下，发生逸出，进而在栅电极与顶电极产生的电场共同作用下、在立体型纳米空气沟道中加速且发生无散射弹道输运，快速运动到收集极，实现器件的超快开启。
对于平面型纳米空气沟道二极管，其绝缘层2不需要裸露出预设位置的顶层硅1，其功能层3只需要包括位于绝缘层2背向顶层硅1一侧表面的电极层，而电极层由空气沟道分隔开分别作为阴极以及阳极即可。而对于平面型纳米空气沟道二极管，即阳极可以为一个形状规则的矩形电极，即平面薄膜电极；而阴极通常需要具有一指向阳极的尖端，即平面尖端，作为发射体，从而形成tip-to-edge的非对称电极结构，进而形成tip-to-edge的非对称平面型纳米空气沟道。在工作时，阳极电压在发射体尖端附近形成的电场强度控制电子发射；发射电子经tip-to-edge的非对称纳米空气沟道内的无散射弹道输运，同时在电场作用下，加速运动到阳极。tip-to-edge的非对称电极结构使得平面非对称纳米空气沟道二极管具有正向导通反向截止的高整流特性。
对于平面型纳米空气沟道三极管，其绝缘层2需要裸露出预设位置的顶层硅1，使得该裸露出的顶层硅1可以作为平面型纳米空气沟道三极管的栅极。平面型纳米空气沟道三极管的功能层3需要包括位于上述裸露出的顶层硅1表面的栅极电极，以及位于绝缘层2背向顶层硅1一侧表面的源极电极和漏极电极。通常情况下，上述源极电极和漏极电极呈平面对称分布，从而形成tip-to-tip或edge-to-edge的对称电极结构，进而形成对称平面型纳米空气沟道。在工作时，栅极电压在发射体尖端附近形成的电场强度控制电子发射；发射电子经纳米真空沟道内的无散射弹道输运，同时在电场作用下，加速运动到漏极。
上述超快纳米电子器件还需要设置互连线，该互连线设置于互连区域，需要根据预设电路布局将上述立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管实现相互电连接，需要说明的是此处并非是只是将一个立体型纳米空气沟道电子管与平面型纳米空气沟道电子管相互电连接，而是根据预设的电路结构，将多个立体型纳米空气沟道电子管之间、多个平面型纳米空气沟道电子管之间、立体型纳米空气沟道电子管与平面型纳米空气沟道电子管之间、以及上述电子管与其他电子元器件之间相互连接，从而构成预设的电路。
本发明实施例所提供的一种片上集成的超快纳米电子器件，通过将SOI衬底划分出高电流超快器件区域、低功耗超快器件区域和互连区域，在对电流要求较高的区域设置立体型纳米空气沟道电子管，在对电流要求较低的区域，通过平面型纳米空气沟道电子管便于连接的特点来将不同的电子元件互联，从而可以实现在片上同时集成立体型纳米空气沟道电子管与平面型纳米空气沟道电子管，同时结合立体型纳米空气沟道电子管工作电流大，以及平面型纳米空气沟道电子管连接方便的特点，使得片上集成的超快纳米电子器件具有实用性。
下面对本发明实施例所提供的一种片上集成的超快纳米电子器件的制备方法进行介绍，下文描述的制备方法与上文描述的片上集成的超快纳米电子器件结构可相互对应参照。
请参考图2至图4，图2至图4为本发明实施例所提供的一种片上集成的超快纳米电子器件的制备方法的工艺流程图。
参见图2，在本发明实施例中，一种片上集成的超快纳米电子器件的制备方法包括：
S101：图案化SOI衬底的顶层硅，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域。
参见图3，在本步骤中，首先需要对SOI衬底的顶层硅1进行刻蚀从而图案化顶层硅1，该顶层硅通常为顶层低阻硅，划分出需要设置立体型纳米空气沟道电子管的高电流超快器件区域，以及需要设置平面型纳米空气沟道电子管的低功耗超快器件区域，而在互连区域设置互联线。
有关刻蚀的具体工艺可以参考现有技术，在此不再进行赘述。
S102：在顶层硅表面设置绝缘层。
参见图4，在本步骤中，具体可以通过热氧化的方式，在顶层低阻硅表面生长绝缘的氧化介质层，其厚度通常在1nm至100nm，包括端点值。当然，该绝缘层2的厚度视具体应用情况调整。即本步骤可以具体为：基于热氧化工艺，在所述顶层硅1表面生长绝缘的氧化介质层。当然在本步骤中还可以通过其他的工艺设置绝缘层2，例如LPCVD(低压化学气相沉积法)，PECVD(等离子体增强化学的气相沉积法)，ICPCVD(感应耦合等离子体-化学气相沉积法)等CVD(气相沉积法)技术均可，在此不做具体限定。
S103：在绝缘层表面设置功能层，以在高电流超快器件区域形成立体型纳米空气沟道电子管，并在低功耗超快器件区域形成平面型纳米空气沟道电子管。
在本发明实施例中，所述功能层3包括电极层、位于所述高电流超快器件区域的立体型纳米空气沟道、位于所述低功耗超快器件区域的平面型纳米空气沟道。具体的，在本发明实施例中所述立体型纳米空气沟道电子管包括立体型纳米空气沟道二极管，和立体型纳米空气沟道三极管；所述平面型纳米空气沟道电子管包括平面型纳米空气沟道二极管，和平面型纳米空气沟道三极管。有关上述功能层3、立体型纳米空气沟道电子管、平面型纳米空气沟道电子管的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。
有关本步骤中设置功能层3的具体步骤将在下述发明实施例中做详细介绍，在此不再进行赘述。
S104：根据预设电路布局，在互连区域通过互连线将立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管电连接，以制成片上集成的超快纳米电子器件。
在本步骤中，会在互连区域设置互联线，使用互连线根据预设的电路布局，将上述电子管相互电连接，从而制成最终的所述的片上集成的超快纳米电子器件。需要说明的是在本步骤中并非是只是将一个立体型纳米空气沟道电子管与平面型纳米空气沟道电子管相互电连接，而是根据预设的电路结构，将多个立体型纳米空气沟道电子管之间、多个平面型纳米空气沟道电子管之间、立体型纳米空气沟道电子管与平面型纳米空气沟道电子管之间、以及上述电子管与其他电子元器件之间互连，从而构成预设的电路。
本发明实施例所提供的一种片上集成的超快纳米电子器件的制备方法，通过将SOI衬底划分出高电流超快器件区域、低功耗超快器件区域和互连区域，在对电流要求较高的区域设置立体型纳米空气沟道电子管，在对电流要求较低的区域，通过平面型纳米空气沟道电子管便于连接的特点来将不同的电子元件互联，从而可以实现在片上同时集成立体型纳米空气沟道电子管与平面型纳米空气沟道电子管，同时结合立体型纳米空气沟道电子管工作电流大，以及平面型纳米空气沟道电子管连接方便的特点，使得片上集成的超快纳米电子器件具有实用性。
有关本发明所提供的一种片上集成的超快纳米电子器件的制备方法的具体内容将在下述发明实施例中做详细介绍。
请参考图5至图9，图5至图9为本发明实施例所提供的一种具体的片上集成的超快纳米电子器件的制备方法的工艺流程图。
参见图5，在本发明实施例中，超快纳米电子器件的制备方法包括：
S201：图案化SOI衬底的顶层硅，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域。
S202：在顶层硅表面设置绝缘层。
上述S201至S202与上述发明实施例中S101至S102基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
S203：图案化绝缘层，暴露出预设区域的顶层低阻硅，作为立体型纳米空气沟道电子管源极电极，以及作为平面型纳米空气沟道三极管的栅极电极。
参见图6，在本步骤中，需要对绝缘层2进行图案化，从而暴露出预设区域的顶层硅1。具体的，在本步骤中可以通过光刻刻蚀的方式，局域刻蚀绝缘层2，露出局部的SOI顶层低阻硅，该裸露出的顶层硅1可以作为立体型纳米空气沟道电子管的源极电极，也可以作为平面型纳米空气沟道三极管的栅极电极。
S204：在预设区域的顶层硅表面，以及绝缘层表面同时设置电极层。
在本步骤中，会在暴露出的顶层硅1的表面，以及绝缘层2表面同时设置电极层，具体可以通过光刻刻蚀(或liftoff，或shadow mask掩膜沉积)的方式，在暴露的顶层硅1上形成焊盘电极；同时在绝缘层2表面形成焊盘电极，从而实现金属电极的图形化。需要说明的是，在本步骤中设置于绝缘层2表面的电极层，需要经过图案化以形成对应的焊盘电极。
上述S201至S204为制备立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管时所共同执行的步骤，而后续步骤需要在上述步骤的基础上，分别制备立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管。
S205：在电极层以及绝缘层表面设置牺牲层薄膜，并对牺牲层薄膜图案化，在低功耗超快器件区域形成对应平面型纳米空气沟道电子管的掩膜窗口。
参见图7，在本步骤中，首先会在电极层以及绝缘层2表面设置牺牲层薄膜4并对其进行图案化，形成掩膜窗口，在本步骤中具体会在低功耗超快器件区域形成对应平面型纳米空气沟道电子管的掩膜窗口。具体的，本步骤可以通过对准光刻的方式，在平面型纳米空气沟道电子管的焊盘电极合适位置实现牺牲层窗口阵列的设置。
S206：在掩膜窗口内对电极层图案化，得到对应平面型纳米空气沟道电子管的平面电极阵列，同时形成平面型纳米空气沟道。
在本步骤中，可以通过改进的纳米球光刻(NSL)技术，或电子束光刻(EBL)技术在所述的掩膜窗口内实现平面型非对称tip-to-edge电极阵列和平面型对称tip-to-tip电极阵列以及edge-to-edge电极阵列；即上述所述平面电极阵列包括平面型非对称tip-to-edge电极阵列，和平面型对称tip-to-tip电极阵列以及edge-to-edge电极阵列。有关tip-to-tip电极阵列、tip-to-edge电极阵列以及edge-to-edge电极阵列已在上述发明实施例中做详细介绍，在此不再进行赘述。
S207：去除牺牲层薄膜。
在本步骤中，具体可以利用等离子体干法刻蚀或湿法腐蚀等工艺去除上述牺牲层薄膜4，完成平面型纳米空气沟道电子管的制备。
S208：在电极层以及绝缘层表面设置牺牲层薄膜，并对牺牲层薄膜图案化，在高电流超快器件区域形成对应立体型纳米空气沟道电子管的掩膜窗口。
参见图8，在本步骤中，首先会在电极层以及绝缘层2表面设置牺牲层薄膜4并对其进行图案化，形成掩膜窗口，在本步骤中具体会在高电流超快器件区域形成对应立体型纳米空气沟道电子管的掩膜窗口。具体的，本步骤可以通过对准光刻的方式，在立体型纳米空气沟道电子管的焊盘电极合适位置实现牺牲层窗口阵列的设置。
S209：在掩膜窗口内对电极层图案化，得到金属栅孔阵列。
在本步骤中，具体可以通过紫外光刻或电子束光刻EBL技术在上述所述的掩膜窗口内实现周期性金属栅孔阵列5；该金属栅孔阵列5可以作为立体型纳米空气沟道三极管中的栅极使用，在后续步骤中也可以作为掩膜设置立体型纳米空气沟道。
S210：在金属栅孔阵列表面沉积绝缘介质层。
参见图9，在本步骤中，需要在金属栅孔阵列5表面沉积绝缘介质层，该沉积工艺可以参考现有技术，在此不再进行赘述。
S211：在绝缘介质层表面设置与金属栅孔阵列对准的电极孔阵列。
在本步骤中，具体可以通过紫外对准光刻或电子束光刻EBL技术在绝缘介质层上方实现和上述栅孔阵列对准的电极孔阵列6。
S212：以电极孔阵列为掩膜，刻蚀绝缘介质层，至露出SOI衬底的顶层硅。
在本步骤中，具体会以上述电极孔阵列6以及栅孔阵列为掩膜，刻蚀上述绝缘介质层以及绝缘层2，直至露出SOI衬底的顶层硅1，从而形成立体型纳米空气沟道。
S213：去除牺牲层薄膜。
在本步骤中，具体可以利用等离子体干法刻蚀或湿法腐蚀等工艺去除上述牺牲层薄膜4，完成立体型纳米空气沟道电子管的制备。
S214：根据预设电路布局，在互连区域通过互连线将立体型纳米空气沟道电子管以及平面型纳米空气沟道电子管实现电连接，以制成片上集成的超快纳米电子器件。
本步骤与上述发明实施例中S104基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
本发明实施例所提供的一种片上集成的超快纳米电子器件的制备方法，通过将SOI衬底划分出高电流超快器件区域、低功耗超快器件区域和互连区域，在对电流要求较高的区域设置立体型纳米空气沟道电子管，在对电流要求较低的区域，通过平面型纳米空气沟道电子管便于连接的特点来将不同的电子元件互联，从而可以实现在片上同时集成立体型纳米空气沟道电子管与平面型纳米空气沟道电子管，同时结合立体型纳米空气沟道电子管工作电流大，以及平面型纳米空气沟道电子管连接方便的特点，使得片上集成的超快纳米电子器件具有实用性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种片上集成的超快纳米电子器件以及一种片上集成的超快纳米电子器件的制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种片上集成的超快纳米电子器件，其特征在于，包括：
SOI衬底；所述SOI衬底的顶层硅为图案化的重掺杂低阻硅层，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；
位于所述顶层硅表面的绝缘层；
位于所述绝缘层背向所述SOI衬底一侧表面的功能层；所述功能层包括电极层、位于所述高电流超快器件区域的立体型纳米空气沟道、位于所述低功耗超快器件区域的平面型纳米空气沟道，以在所述高电流超快器件区域形成立体型纳米空气沟道电子管，并在所述低功耗超快器件区域形成平面型纳米空气沟道电子管；
以预设电路布局在所述互连区域将所述立体型纳米空气沟道电子管以及所述平面型纳米空气沟道电子管电连接的互连线。
2.根据权利要求1所述的片上集成的超快纳米电子器件，其特征在于，所述立体型纳米空气沟道电子管包括立体型纳米空气沟道二极管，和立体型纳米空气沟道三极管；所述平面型纳米空气沟道电子管包括平面型纳米空气沟道二极管，和平面型纳米空气沟道三极管。
3.一种片上集成的超快纳米电子器件的制备方法，其特征在于，包括：
图案化SOI衬底的顶层硅，以划分出高电流超快器件区域、低功耗超快器件区域和互连区域；
在所述顶层硅表面设置绝缘层；
在所述绝缘层表面设置功能层，以在所述高电流超快器件区域形成立体型纳米空气沟道电子管，并在所述低功耗超快器件区域形成平面型纳米空气沟道电子管；所述功能层包括电极层、位于所述高电流超快器件区域的立体型纳米空气沟道、位于所述低功耗超快器件区域的平面型纳米空气沟道；
根据预设电路布局，在所述互连区域通过互连线将所述立体型纳米空气沟道电子管以及所述平面型纳米空气沟道电子管电连接，以制成所述片上集成的超快纳米电子器件。
4.根据权利要求3所述的方法，其特征在于，所述立体型纳米空气沟道电子管包括立体型纳米空气沟道二极管，和立体型纳米空气沟道三极管；所述平面型纳米空气沟道电子管包括平面型纳米空气沟道二极管，和平面型纳米空气沟道三极管。
5.根据权利要求3所述的方法，其特征在于，所述在所述顶层硅表面设置绝缘层包括：
基于热氧化工艺，在所述顶层硅表面生长绝缘的氧化介质层。
6.根据权利要求3所述的方法，其特征在于，所述在所述绝缘层表面设置功能层包括：
图案化所述绝缘层，暴露出预设区域的顶层硅，作为立体型纳米空气沟道电子管电极，以及作为平面型纳米空气沟道三极管的栅极电极。
7.根据权利要求6所述的方法，其特征在于，在所述图案化所述绝缘层之后，还包括：
在所述预设区域的顶层硅表面，以及所述绝缘层表面同时设置电极层。
8.根据权利要求7所述的方法，其特征在于，在所述预设区域的顶层硅表面，以及所述绝缘层表面同时设置电极层之后，还包括：
在所述电极层以及所述绝缘层表面设置牺牲层薄膜，并对所述牺牲层薄膜图案化，在所述低功耗超快器件区域形成对应所述平面型纳米空气沟道电子管的掩膜窗口；
在所述掩膜窗口内对所述电极层图案化，得到对应所述平面型纳米空气沟道电子管的平面电极阵列，同时形成所述平面型纳米空气沟道；
去除所述牺牲层薄膜。
9.根据权利要求8所述的方法，其特征在于，所述平面电极阵列包括平面型非对称tip-to-edge电极阵列，平面型对称tip-to-tip和edge-to-edge电极阵列。
10.根据权利要求7所述的方法，其特征在于，在所述预设区域的顶层硅表面，以及所述绝缘层表面同时设置电极层之后，还包括：
在所述电极层以及所述绝缘层表面设置牺牲层薄膜，并对所述牺牲层薄膜图案化，在所述高电流超快器件区域形成对应所述立体型纳米空气沟道电子管的掩膜窗口；
在所述掩膜窗口内对所述电极层图案化，得到金属栅孔阵列；
在所述金属栅孔阵列表面沉积绝缘介质层；
在所述绝缘介质层表面设置与所述金属栅孔阵列对准的电极孔阵列；
以所述电极孔阵列为掩膜，刻蚀所述绝缘介质层，至露出所述SOI衬底的顶层硅；
去除所述牺牲层薄膜。
CN202210247310.8A 2022-03-14 2022-03-14 一种片上集成的超快纳米电子器件及其制备方法 Active CN114613842B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210247310.8A CN114613842B (zh) 2022-03-14 2022-03-14 一种片上集成的超快纳米电子器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210247310.8A CN114613842B (zh) 2022-03-14 2022-03-14 一种片上集成的超快纳米电子器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114613842A true CN114613842A (zh) 2022-06-10
CN114613842B CN114613842B (zh) 2023-04-25

Family

ID=81863461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210247310.8A Active CN114613842B (zh) 2022-03-14 2022-03-14 一种片上集成的超快纳米电子器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114613842B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152272A1 (en) * 2001-03-23 2004-08-05 Denis Fladre Fabrication method of so1 semiconductor devices
JP2005167258A (ja) * 1998-04-24 2005-06-23 Toshiba Corp 半導体装置およびその製造方法
CN107527911A (zh) * 2016-06-21 2017-12-29 三星电子株式会社 半导体器件
US20180082902A1 (en) * 2016-09-19 2018-03-22 International Business Machines Corporation Fabrication of nano-sheet transistors with different threshold voltages
CN112951916A (zh) * 2021-01-29 2021-06-11 中国科学院上海微系统与信息技术研究所 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法
CN113380794A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167258A (ja) * 1998-04-24 2005-06-23 Toshiba Corp 半導体装置およびその製造方法
US20040152272A1 (en) * 2001-03-23 2004-08-05 Denis Fladre Fabrication method of so1 semiconductor devices
CN107527911A (zh) * 2016-06-21 2017-12-29 三星电子株式会社 半导体器件
US20180082902A1 (en) * 2016-09-19 2018-03-22 International Business Machines Corporation Fabrication of nano-sheet transistors with different threshold voltages
CN113380794A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112951916A (zh) * 2021-01-29 2021-06-11 中国科学院上海微系统与信息技术研究所 一种基于侧墙工艺的纳米空气沟道晶体管及其制备方法

Also Published As

Publication number Publication date
CN114613842B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
US9000652B2 (en) Thermionic generator
US9508520B2 (en) Integrated vacuum microelectronic device and fabrication method thereof
CN109824009B (zh) 基于soi工艺的场发射离子中和器芯片的制造方法
CN101452797B (zh) 场发射电子源及其制备方法
US5572042A (en) Integrated circuit vertical electronic grid device and method
US20110193053A1 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
KR20110063546A (ko) 직접 패턴식 핀 홀 없는 마스킹 층을 사용하여 태양 전지를 제조하기 위한 방법
RU2391738C2 (ru) Структура и способ изготовления полевых эмиссионных элементов с углеродными нанотрубками, используемыми в качестве катодов
CN105932049B (zh) 纳米二极管器件及其制备方法
CN107275171B (zh) 集成真空微电子结构及其制造方法
CN114613842B (zh) 一种片上集成的超快纳米电子器件及其制备方法
CN114068703A (zh) 晶体管及制备方法
CN111725040B (zh) 一种场发射晶体管的制备方法、场发射晶体管及设备
CN114613841A (zh) 一种高电流立体型纳米空气沟道电子管及电子器件
CN114512379B (zh) 一种纳米间隙电子源结构及制备方法
CN112103157B (zh) 一种平面型空气通道晶体管及其制备方法
CN113793789B (zh) 一种侧阳极真空沟道纳米间隙三极管及制备方法
CN105810734B (zh) 半导体装置及其制造方法
US11355301B2 (en) On-chip micro electron source and manufacturing method thereof
CN110729358B (zh) 薄膜晶体管及其制造方法
WO2024044906A1 (zh) 一种真空封装的半导体芯片及其制作方法
JPH0897398A (ja) 量子効果装置及びその製造方法
KR101438733B1 (ko) 수직형 진공 전자 소자, 그 제조방법 및 집적 소자
CN118299238A (zh) 一种基于纳米空气沟道电子器件的逻辑电路及制备方法
US3786316A (en) High frequency diode energy transducer and method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant