CN101170135A - 具有电荷陷捕层的非易失性存储器件及其制造方法 - Google Patents

具有电荷陷捕层的非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN101170135A
CN101170135A CNA2007101629773A CN200710162977A CN101170135A CN 101170135 A CN101170135 A CN 101170135A CN A2007101629773 A CNA2007101629773 A CN A2007101629773A CN 200710162977 A CN200710162977 A CN 200710162977A CN 101170135 A CN101170135 A CN 101170135A
Authority
CN
China
Prior art keywords
layer
silicon
silicon nitride
nitride layer
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101629773A
Other languages
English (en)
Inventor
周文植
梁洪善
严在哲
皮升浩
李升龙
金容漯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101170135A publication Critical patent/CN101170135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失性存储器件及其制造发方法。该非易失性存储器件包括：基板；在该基板上的穿隧层；在该穿隧层上包括化学计量配比氮化硅层及富硅氮化硅层的电荷陷捕层；在该电荷陷捕层上的阻隔层；以及在该阻隔层上的控制栅电极。

Description

具有电荷陷捕层的非易失性存储器件及其制造方法
技术领域
本发明涉及一种非易失性存储器件，且更具体而言涉及一种具有电荷陷捕层的非易失性存储器件以及制造该非易失性存储器件的方法。
背景技术
用于储存数据的半导体存储器件被分类成易失性及非易失性存储器件。当电源被移除时，易失性存储器件会遗失已储存的数据，但非易失性存储器件可维持已储存的数据。因此，非易失性存储器件被广泛地应用在许多装置，包括移动电话、用于储存音乐及/或影像数据的存储卡、及会处于不利的电源状态下，例如，间断的电源、间歇性的电源状态或低耗电的其他装置。
这种非易失性存储器件的单元晶体管具有堆叠栅(stacked gate)结构。该堆叠栅结构包括连续堆叠在单元晶体管的沟道区上的栅绝缘层、浮动栅电极、栅间介电层(intergate dielectric layer)及控制栅电极。然而，由于集成度水平增加所造成的各种干涉，导致该堆叠栅结构难以改善存储器件的集成度水平。因此，已发展出一种具有电荷陷捕层的非易失性存储器件。
该具有电荷陷捕层的非易失性存储器件包含其中具有沟道区的硅基板，及连续堆叠在该硅基板上的穿隧层、电荷陷捕层、阻隔层与控制栅电极。这种结构被称为SONOS(硅-氧化物-氮化物-氧化物-硅)结构或MONOS(金属-氧化物-氮化物-氧化物-硅)结构。
图1是说明具有传统电荷陷捕层的非易失性存储器件的截面图。参照图1，穿隧绝缘层110形成于例如硅基板的半导体基板100上。一对杂质区102(例如，源极/漏极区)布置于半导体基板100中。该杂质区102彼此分开。沟道区104布置于该杂质区102之间。形成为电荷陷捕层的氮化硅层120布置于穿隧绝缘层110上。阻隔绝缘层130布置于氮化硅层120上。控制栅电极140布置于阻隔绝缘层130上。
以下将详细描述具有这种结构的非易失性存储器件的操作过程。控制栅电极140荷正电，且预定的偏压施加至杂质区102。结果，电子从基板100被陷捕到作为电荷陷捕层的氮化硅层120的陷捕点(trap site)中。这种现象在各个存储单元中执行写入操作或对该存储单元执行编程(programming)操作。类似地，控制栅电极140荷负电，且预定的偏压施加至杂质区102。结果，空穴从基板100被陷捕到作为电荷陷捕层的氮化硅层120的陷捕点中。被陷捕的空穴随后与存在于该陷捕点中的电子复合。该现象对该被编程的存储单元执行擦除操作。
具备该传统电荷陷捕层的非易失性存储器件会有擦除速度低的缺点。更具体而言，在对具有上述结构的非易失性存储器件进行编程时，电子会被陷捕至深的陷捕点，该深的陷捕点与氮化硅层120的导带间隔较远。因此，需要较高的电压来擦除该器件。当对控制栅电极140施加高电压以执行擦除操作时，发生回返穿隧(backward tunneling)，其中存在于控制栅电极140中的电子会穿过阻隔绝缘层130。因此，单元会不经意地被编程，且发生错误，例如阈值电压增加。
为了防止控制栅电极140中电子的回返穿隧，已发展出一种非易失性存储器件结构，其使用例如氧化铝(Al2O3)的高介电材料用于阻隔绝缘层130，并使用具有大功函数的金属栅极用于控制栅电极140。这种结构称为MANOS(金属-铝-氮化物-氧化物-硅)。此结构能防止回返穿隧，但无法确保所需的擦除速度，且即使是在擦除操作之后，在实现足够低的阈值电压方面也会存在限制。
发明内容
在一个实施例中，非易失性存储器件包括：基板；在该基板上方的穿隧层；在该穿隧层上方包括化学计量配比氮化硅层及富硅氮化硅层的电荷陷捕层；在该电荷陷捕层上方的阻隔层；以及在该阻隔层上的控制栅电极。
在另一实施例中，非易失性存储器件包括：基板；在该基板上方的穿隧层；在该穿隧层上方包括第一化学计量配比氮化硅层、富硅氮化硅层及第二化学计量配比氮化硅层的电荷陷捕层；在该电荷陷捕层上方的阻隔层，用于阻隔电荷的迁移；以及在该阻隔层上方的控制栅电极。
在另一实施例中，非易失性存储器件包括：基板；在该基板上方的穿隧层；在该穿隧层上方包括氮氧化硅层及富硅氮化硅层的电荷陷捕层；在该电荷陷捕层上方的阻隔层，用于阻隔电荷的迁移；以及在该阻隔层上方的控制栅电极。
在另一实施例中，非易失性存储器件包括：基板；在该基板上方的穿隧层；在该穿隧层上方包括第一氮氧化硅层、富硅氮化硅层及第二氮氧化硅层的电荷陷捕层；在该电荷陷捕层上方的阻隔层，用于阻隔电荷的迁移；以及在该阻隔层上方的控制栅电极。
在另一实施例中，制造非易失性存储器件的方法包括：在基板上方形成穿隧层；在该穿隧层上方形成化学计量配比氮化硅层；在该化学计量配比氮化硅层上方形成富硅氮化硅层；在该富硅氮化硅层上方形成阻隔层；以及在该阻隔层上方形成控制栅电极。
在另一实施例中，制造非易失性存储器件的方法包括：在基板上方形成穿隧层；在该穿隧层上方形成第一化学计量配比氮化硅层；在该第一化学计量配比氮化硅层上方形成富硅氮化硅层；在该富硅氮化硅层上方形成第二化学计量配比氮化硅层；在该第二化学计量配比氮化硅层上方形成阻隔层；以及在该阻隔层上方形成控制栅电极。
在另一实施例中，制造非易失性存储器件的方法包括：在基板上方形成穿隧层；在该穿隧层上方形成第一氮氧化硅层；在该第一氮氧化硅层上方形成富硅氮化硅层；在该富硅氮化硅层上方形成阻隔层；以及在该阻隔层上形成控制栅电极。
在另一实施例中，制造非易失性存储器件的方法包括：在基板上方形成穿隧层；在该穿隧层上方形成第一氮氧化硅层；在该第一氮氧化硅层上方形成富硅氮化硅层；在该富硅氮化硅层上方形成第二氮氧化硅层；在该第二氮氧化硅层上方形成阻隔层；以及在该阻隔层上方形成控制栅电极。
附图说明
图1是说明具有传统电荷陷捕层的非易失性存储器件的截面图。
图2是说明根据本发明的一实施例的具有电荷陷捕层的非易失性存储器件的截面图。
图3是表示图2所示的该非易失性存储器件的电荷陷捕层的俄歇电子能谱(AES)的曲线。
图4是说明根据本发明的另一实施例的具有电荷陷捕层的非易失性存储器件的截面图。
图5是表示根据本发明的具有电荷陷捕层的非易失性存储器件的编程特性曲线图。
图6是表示根据本发明的具有电荷陷捕层的非易失性存储器件的擦除特性曲线图。
附图标记说明
100半导体基板                102杂质区
104沟道区                    110穿隧绝缘层
120氮化硅层                  130阻隔绝缘层
140控制栅电极                200基板
202杂质区                    204沟道区
210穿隧层                    220电荷陷捕层
221化学计量配比氮化硅层      222富硅氮化硅层
230阻隔层                    240控制栅电极
310硅                        320氮
400基板                      402杂质区
404沟道区                    410穿隧层
420电荷陷捕层                421第一化学计量配比氮化硅层
422富硅氮化硅层              423第二化学计量配比氮化硅层
430阻隔层                    440控制栅电极
510曲线                      520曲线
610曲线                      620曲线
具体实施方式
图2是说明根据本发明的一实施例的具有电荷陷捕层的非易失性存储器件的截面图。图3是示出图2所示非易失性存储器件的电荷陷捕层的俄歇电子能谱(AES)的曲线图。参照图2，根据本发明一个实施例的非易失性存储器件包括连续置于基板200上的穿隧层210、电荷陷捕层220、阻隔层230及控制栅电极240。电荷陷捕层220是由连续堆叠的化学计量配比(stoichiometric)氮化硅(Si3N4)层221及富硅氮化硅层222构成。基板200包括一对杂质区202，一对杂质区202相互分隔且沟道区204置于其间。基板200可以是硅基板或绝缘体上硅(SOI)。杂质区202是传统的源极/漏极区。
穿隧层210为绝缘层。在预定条件下，例如电子或空穴的电荷载流子可穿过穿隧层210而注入至电荷陷捕层220。穿隧层210可由氧化硅(SiO2)形成。穿隧层210具有约20至60的厚度。当穿隧层210具有过小的厚度时，则由于电荷载流子的重复穿隧而导致劣化，因而负面地冲击存储器件的稳定性。相反地，当穿隧层210具有过大的厚度时，则电荷载流子的穿隧无法顺利地执行。
电荷陷捕层220是绝缘层，其陷捕(trap)通过穿隧层210而引入的电子或空穴。电荷陷捕层220是包括连续层叠的化学计量配比氮化硅(Si3N4)层221和富硅氮化硅层222的双层结构。该化学计量配比氮化硅(Si3N4)层221具有约20至60的厚度。富硅氮化硅层222具有约40至120的厚度。因此，电荷陷捕层220的总厚度为约60至180。化学计量配比氮化硅(Si3N4)层221不在硅分子之间形成键(bond)。然而，因为富硅氮化硅层222在硅分子之间形成键，其内容易发生空穴陷捕。结果，被陷捕的电子的移除速度增大，擦除速度增加，且在擦除后获得足够低的阈值电压。化学计量配比氮化硅(Si3N4)层221中的硅和氮的比例为约1∶1.2至1∶1.5，且优选为约1∶1.33。富硅氮化硅层222中的硅和氮的比例为约0.85∶1至3∶1，且优选为约1∶1。
利用AES(俄歇电子能谱)来评估置于穿隧层210上的电荷陷捕层210内的原子的类型和含量。该结果示于图3。可从图3确认，在溅射时间为约1至2分钟时，硅310与氮320的比例为约1∶1(在图3中标示为“A”)。图3还示出溅射时间为约3分钟时，该比例为约3∶4(在图3中标示为“B”)。换言之，直接置于该电荷陷捕层210上的化学计量配比氮化硅(Si3N4)层221包含比例大约为3∶4的硅和氮，而置于化学计量配比氮化硅(Si3N4)层221上的富硅氮化硅层222包含比例大约为1∶1的硅和氮。
根据本发明的另一实施例，可采用氮氧化硅(SiON)层，而非采用该化学计量配比氮化硅(Si3N4)层221。相较于该化学计量配比氮化硅(Si3N4)层，氮氧化硅(SiON)层呈现出出色的陷捕能力且因而展现出改善的保持特性(retention characteristic)。
阻隔层230为绝缘层，用以阻隔电荷从电荷陷捕层220迁移至控制栅电极240。阻隔层230包括通过化学气相沉积(CVD)沉积的氧化硅(SiO2)层或氧化铝(Al2O3)层。备选地，阻隔层230包括高介电绝缘层，例如，氧化铪(HfO2)层、氧化铪铝(HfAlO)层、氧化锆(ZrO2)层、或其组合物。当使用氧化铝(Al2O3)层作为阻隔层230时，氧化铝(Al2O3)层的厚度为约50至300。
控制栅电极240使得电子或空穴可以从基板200中的沟道区204被陷捕至电荷陷捕层220中的陷捕点内。控制栅电极240可以是多晶硅层或金属层。当控制栅电极240为多晶硅层时，其具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构。当控制栅电极240为金属层时，其具有金属-氧化物-氮化物-氧化物-硅(MONOS)结构。当控制栅电极240及阻隔层230分别为金属层及氧化铝(Al2O3)层时，其具有金属-铝-氮化物-氧化物-硅(MANOS)结构。使用n型杂质来掺杂该多晶硅层。当使用金属层作为控制栅电极240以形成MONOS或MANOS结构时，该金属层的功函数为约4.5eV以上。适当的金属层的例子包括氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、氮化钨(WN)层及其组合物。为了降低控制栅线的电阻，可在控制栅电极240上配置低电阻层(未示出)。该低电阻层依赖用于控制栅电极240的材料而改变，该材料是由在控制栅电极240和低电阻层之间的介面上的反应性(reactivity)所决定的。
以下将详细描述这种非易失性存储器件的制造方法。在基板200中形成杂质区202及该杂质区202之间的沟道区204。然后，在基板200上形成穿隧层210。穿隧层210由厚度为约20至60的氧化硅层形成。在穿隧层210上形成电荷陷捕层220。通过在穿隧层210上连续地形成化学计量配比氮化硅(Si3N4)层221及富硅氮化硅层222，来执行电荷陷捕层220的形成。根据本发明的另一实施例，可形成氮氧化硅层，而非该化学计量配比氮化硅(Si3N4)层221。
使用原子层沉积(ALD)或化学气相沉积(CVD)来执行化学计量配比氮化硅(Si3N4)层221的形成。化学计量配比氮化硅(Si3N4)层221的厚度为约20至60。在化学计量配比氮化硅(Si3N4)层221中，硅与氮的比例为约1∶1.2至1∶1.5，且优选为约1∶1.33。类似地，利用原子层沉积(ALD)或化学气相沉积(CVD)来执行该富硅氮化硅层222的形成。该富硅氮化硅层222的厚度为约40至120。结果，电荷陷捕层220的总厚度为约60至180。在富硅氮化硅层222中，硅与氮的比例为约0.85∶1至3∶1，且优选为约1∶1。可通过控制硅源气体(例如二氯硅甲烷(DCS，SiCl2H2))或氮源气体(例如NH3)的流速来将该比例调整至期望的水平。
在形成具有双层结构的电荷陷捕层220之后，在电荷陷捕层220上形成阻隔层230。通过化学气相沉积(CVD)来沉积氧化层，由此执行阻隔层230的形成。备选地，可由氧化铝(Al2O3)层形成阻隔层230，以改善器件特性。将氧化铝(Al2O3)层沉积至厚度为约50至300且利用快速热处理(RTP)来致密化(densification)所沉积的氧化铝层，由此形成该阻隔层230。备选地，阻隔层230可包括高介电绝缘层，例如，氧化铪(HfO2)层、氧化铪铝(HfAlO)层、氧化锆(ZrO2)层或其组合。
在阻隔层230上形成有控制栅电极240。如果需要，可在控制栅电极240上形成低电阻层(未示出)。控制栅电极240可由多晶硅层或金属层形成。当使用多晶硅层作为控制栅电极240时，可以使用n型杂质来掺杂该多晶硅层。当使用金属层作为控制栅电极240时，该金属层可以是具有4.5eV以上的功函数的金属层。适当的金属层的示例包括氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、氮化钨(WN)层及其组合。
在穿隧层210之后，在基板200上连续形成电荷陷捕层220(包括氮化层221及氮化硅硼(SiBN)层222)、阻隔层230以及控制栅电极240，利用硬掩模层图案使所得的结构经历常规图案化(common patternization)。
图4是说明根据本发明的另一实施例的具有电荷陷捕层的非易失性存储器件的截面图。参照图4，根据本发明一个实施例的非易失性存储器件包括连续沉积在基板400上的穿隧层410、电荷陷捕层420、阻隔层430及控制栅电极440，其中沟道区404形成于杂质区402之间。本实施例的非易失性存储器件不同于先前实施例。具体而言，本实施例的电荷陷捕层420具有三层结构，其中连续层叠有第一化学计量配比氮化硅(Si3N4)层421、富硅氮化硅层422及第二化学计量配比氮化硅(Si3N4)层423。先前实施例中的电荷陷捕层420具有双层结构。
更具体而言，第一化学计量配比氮化硅(Si3N4)层421置于穿隧层410上。第一化学计量配比氮化硅(Si3N4)层421具有约20至60的厚度。化学计量配比氮化硅(Si3N4)层421中的硅和氮的比例为约1∶1.2至1∶1.5，且优选为约1∶1.33。富硅氮化硅层422具有约20至60的厚度。富硅氮化硅层422中的硅和氮的比例为约0.85∶1至3∶1，且优选为约1∶1。第二化学计量配比氮化硅(Si3N4)层423具有约20至60的厚度。化学计量配比氮化硅(Si3N4)层423中的硅和氮的比例为约1∶1.2至1∶1.5，且优选为约1∶1.33。因此，电荷陷捕层420的总厚度为约60至180。
在此实施例中，第二化学计量配比氮化硅(Si3N4)层423置于富硅氮化硅层422及阻隔层430之间，由此防止从富硅氮化硅层422至阻隔层430的漏电流，并达到保持特性的改善。此外，第二化学计量配比氮化硅(Si3N4)层423更有效地防止从控制栅电极440至阻隔层430的回返穿隧。结果，可进一步减少阻隔层430的厚度。根据本发明的另一实施例，可分别使用第一氮氧化硅层及第二氮氧化硅层，而非使用该第一化学计量配比氮化硅(Si3N4)层421及该第二化学计量配比氮化硅(Si3N4)层423。
以下将详细描述该非易失性存储器件的制造方法。在基板400中形成杂质区402及该杂质区402之间的沟道区404。在基板400上形成穿隧层410。穿隧层410由厚度为约20至60的氧化硅层形成。在穿隧层410上形成电荷陷捕层420。通过在穿隧层410上连续沉积第一化学计量配比氮化硅(Si3N4)层421、富硅氮化硅层422及化学计量配比氮化硅(Si3N4)层423，来执行电荷陷捕层420的形成。根据本发明的另一实施例，可分别使用第一氮氧化硅层及第二氮氧化硅层，而非使用该第一化学计量配比氮化硅(Si3N4)层421及该第二化学计量配比氮化硅(Si3N4)层423。
利用原子层沉积(ALD)或化学气相沉积(CVD)来执行第一化学计量配比氮化硅(Si3N4)层421的形成。第一化学计量配比氮化硅(Si3N4)层421的厚度为约20至60。第一化学计量配比氮化硅(Si3N4)层421中的硅与氮的比例为约1∶1.2至1∶1.5，且优选为约1∶1.33。利用原子层沉积(ALD)或化学气相沉积(CVD)来执行富硅氮化硅层422的形成。富硅氮化硅层422的厚度为约20至60。富硅氮化硅层422中的硅与氮的比例为约0.85∶1至3∶1，且优选为约1∶1。可通过控制硅源气体(例如二氯硅甲烷(DCS，SiCl2H2))或氮源气体(例如NH3)的流速来将该比例调整至期望的水平。利用原子层沉积(ALD)或化学气相沉积(CVD)来执行第一化学计量配比氮化硅(Si3N4)层421的形成。利用原子层沉积(ALD)或化学气相沉积(CVD)来执行第二化学计量配比氮化硅(Si3N4)层423的形成。第二化学计量配比氮化硅(Si3N4)层423的厚度为约20至60。电荷陷捕层420的总厚度为约60至180。第二化学计量配比氮化硅(Si3N4)层423中的硅与氮的比例为约1∶1.2至1∶1.5，且优选为约1∶1.33。
在形成具有三层结构的电荷陷捕层420之后，在电荷陷捕层420上形成阻隔层430。阻隔层430包括通过化学气相沉积(CVD)沉积的氧化物层。另外，阻隔层430可包括氧化铝(Al2O3)层，以改善器件特性。将氧化铝(Al2O3)层沉积至大约50至300的厚度且利用快速热处理(RTP)来致密化所沉积的氧化铝层，以形成阻隔层430。阻隔层430可以是高介电(high-k)绝缘层，例如，氧化铪(HfO2)层、氧化铪铝(HfAlO)层、氧化锆(ZrO2)层、或其组合。
在阻隔层430上形成控制栅电极440。如果需要，可在控制栅电极440上形成低电阻层(未示出)。控制栅电极440可由多晶硅层或金属层来形成。当使用多晶硅层作为控制栅电极440时，使用n型杂质来掺杂该多晶硅层。当使用金属层作为控制栅电极440时，该金属层可以是具有约4.5eV以上的功函数的金属层。适当的金属层的示例包括氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、氮化钨(WN)层及其组合。
在穿隧层410之后，在基板400上连续地形成电荷陷捕层420(包括第一化学计量配比氮化硅(Si3N4)层421及富硅氮化硅层422)、第二化学计量配比氮化硅(Si3N4)层423、阻隔层430及控制栅电极440，利用硬掩模层图案来使所得的结构经历常规图案化。
图5是表示根据本发明的具有电荷陷捕层的非易失性存储器件的编程特性曲线图。参照图5，采用具有包括化学计量配比氮化硅层的单层结构的传统电荷陷捕层的存储器件(参照标示为“510”的曲线)，以及采用具有包括化学计量配比氮化硅层及富硅氮化硅层的双层结构的本发明电荷陷捕层的存储器件(参照标示为“520”的曲线)，随着编程时间(programming time)的推移表现出在类似的差量(delta)阈值电压(ΔVT)状态上的变化。在较早的编程时间内，本发明的电荷陷捕层呈现出色的编程特性。
图6是表示根据本发明的具有电荷陷捕层的非易失性存储器件的擦除特性曲线图。参照图6，相较于采用具有包括化学计量配比氮化硅层的单层结构的传统电荷陷捕层的存储器件(参照标示为“610”的曲线)，一种采用本发明的电荷陷捕层的存储器件(参照标示为“620”的曲线)，其具有包括化学计量配比氮化硅层及富硅氮化硅层的双层结构，随着擦除时间的推移表现出在差量阈值电压(ΔVT)上的显著减少。相较于该传统电荷陷捕层，由此现象可确定本发明的电荷陷捕层呈现出高的擦除速度及出色的阈值电压特性。
本申请主张在2006年10月23日申请的韩国专利申请10-2006-103010的优先权，其所有内容引用结合于此。

Claims (64)

1.一种非易失性存储器件，包括：
基板；
在所述基板上方的穿隧层；
在所述穿隧层上包括化学计量配比氮化硅层及富硅氮化硅层的电荷陷捕层；
在所述电荷陷捕层上方的阻隔层；以及
在所述阻隔层上方的控制栅电极。
2.如权利要求1所述的非易失性存储器件，其中所述穿隧层为氧化硅层。
3.如权利要求2所述的非易失性存储器件，其中所述氧化硅层的厚度约为20至60。
4.如权利要求1所述的非易失性存储器件，其中所述电荷陷捕层的厚度约为60至180。
5.如权利要求1所述的非易失性存储器件，其中所述化学计量配比氮化硅层具有约20至60的厚度。
6.如权利要求1所述的非易失性存储器件，其中所述化学计量配比氮化硅层中的硅和氮的比例约为1∶1.2至1∶1.5。
7.如权利要求1所述的非易失性存储器件，其中所述化学计量配比氮化硅层中的硅和氮的比例约为1∶1.33。
8.如权利要求1所述的非易失性存储器件，其中所述富硅氮化硅层具有约40至120的厚度。
9.如权利要求1所述的非易失性存储器件，其中所述富硅氮化硅层中的硅和氮的比例约为0.85∶1至3∶1。
10.如权利要求1所述的非易失性存储器件，其中所述富硅氮化硅层中的硅和氮的比例约为1∶1。
11.如权利要求1所述的非易失性存储器件，其中所述阻隔层包括氧化铝层。
12.如权利要求11所述的非易失性存储器件，其中所述氧化铝层具有约50至300的厚度。
13.如权利要求1所述的非易失性存储器件，其中所述阻隔层包括通过化学气相沉积沉积的氧化硅层。
14.如权利要求1所述的非易失性存储器件，其中所述阻隔层包括氧化铪层、氧化铪铝层、氧化锆层、或其组合。
15.如权利要求1所述的非易失性存储器件，其中所述控制栅电极包括具有大约4.5eV以上的功函数的金属层。
16.如权利要求15所述的非易失性存储器件，其中所述金属层包括氮化钛层、氮化钽层、氮化铪层、氮化钨层、或其组合。
17.一种非易失性存储器件，包括：
基板；
在所述基板上方的穿隧层；
在所述穿隧层上方包括第一化学计量配比氮化硅层、富硅氮化硅层及第二化学计量配比氮化硅层的电荷陷捕层；
在所述电荷陷捕层上方的阻隔层；以及
在所述阻隔层上方的控制栅电极。
18.如权利要求17所述的非易失性存储器件，其中所述电荷陷捕层具有约60至180的厚度。
19.如权利要求17所述的非易失性存储器件，其中所述第一化学计量配比氮化硅层具有约20至60的厚度。
20.如权利要求17所述的非易失性存储器件，其中所述第一化学计量配比氮化硅层中的硅和氮的比例约为1∶1.2至1∶1.5。
21.如权利要求17所述的非易失性存储器件，其中所述第一化学计量配比氮化硅层中的硅和氮的比例约为1∶1.33。
22.如权利要求17所述的非易失性存储器件，其中所述富硅氮化硅层具有约20至60的厚度。
23.如权利要求17所述的非易失性存储器件，其中所述富硅氮化硅层中的硅和氮的比例约为0.85∶1至3∶1。
24.如权利要求17所述的非易失性存储器件，其中所述富硅氮化硅层中的硅和氮的比例约为1∶1。
25.如权利要求17所述的非易失性存储器件，其中所述第二化学计量配比氮化硅层具有约20至60的厚度。
26.如权利要求17所述的非易失性存储器件，其中所述第二化学计量配比氮化硅层中的硅和氮的比例约为1∶1.2至1∶1.5。
27.如权利要求17所述的非易失性存储器件，其中所述第二化学计量配比氮化硅层中的硅和氮的比例约为1∶1.33。
28.如权利要求17所述的非易失性存储器件，其中所述阻隔层包括氧化铝层。
29.如权利要求28所述的非易失性存储器件，其中所述氧化铝层具有约50至300的厚度。
30.如权利要求17所述的非易失性存储器件，其中所述阻隔层包括通过化学气相沉积沉积的氧化硅层。
31.如权利要求17所述的非易失性存储器件，其中所述阻隔层包括氧化铪层、氧化铪铝层、氧化锆层、或其组合。
32.如权利要求16所述的非易失性存储器件，其中所述控制栅电极包括具有大约4.5eV以上的功函数的金属层。
33.如权利要求32所述的非易失性存储器件，其中所述金属层包括氮化钛层、氮化钽层、氮化铪层、氮化钨层、或其组合。
34.一种非易失性存储器件，包括：
基板；
在所述基板上方的穿隧层；
在所述穿隧层上方包括氮氧化硅层及富硅氮化硅层的电荷陷捕层；
在所述电荷陷捕层上方的阻隔层；以及
在所述阻隔层上方的控制栅电极。
35.一种非易失性存储器件，包括：
基板；
在所述基板上方的穿隧层；
在所述穿隧层上方包括第一氮氧化硅层、富硅氮化硅层及第二氮氧化硅层的电荷陷捕层；
在所述电荷陷捕层上方的阻隔层；以及
在所述阻隔层上方的控制栅电极。
36.一种制造非易失性存储器件的方法，包括：
在基板上方形成穿隧层；
在所述穿隧层上方形成化学计量配比氮化硅层；
在所述化学计量配比氮化硅层上方形成富硅氮化硅层；
在所述富硅氮化硅层上方形成阻隔层；以及
在所述阻隔层上方形成控制栅电极。
37.如权利要求36所述的方法，其中所述化学计量配比氮化硅层形成为约20至60的厚度。
38.如权利要求36所述的方法，其中通过原子层沉积或化学气相沉积来执行所述化学计量配比氮化硅层的形成。
39.如权利要求36所述的方法，其中所述化学计量配比氮化硅层中的硅和氮的比例约为1∶1.2至1∶1.5。
40.如权利要求36所述的方法，其中所述化学计量配比氮化硅层中的硅和氮的比例约为1∶1.33。
41.如权利要求36所述的方法，其中所述富硅氮化硅层形成为厚度为约40至120。
42.如权利要求36所述的方法，其中所述富硅氮化硅层中的硅和氮的比例约为0.85∶1至3∶1。
43.如权利要求36所述的方法，其中所述富硅氮化硅层中的硅和氮的比例约为1∶1。
44.如权利要求36所述的方法，其中所述阻隔层包括高介电绝缘层。
45.如权利要求36所述的方法，其中所述阻隔层包括通过化学气相沉积沉积的氧化层。
46.如权利要求38所述的方法，还包括：
对所述阻隔层执行退火处理。
47.一种制造非易失性存储器件的方法，包括：
在基板上方形成穿隧层；
在所述穿隧层上方形成第一化学计量配比氮化硅层；
在所述第一化学计量配比氮化硅层上方形成富硅氮化硅层；
在所述富硅氮化硅层上方形成第二化学计量配比氮化硅层；
在所述第二化学计量配比氮化硅层上方形成阻隔层；以及
在所述阻隔层上方形成控制栅电极。
48.如权利要求47所述的方法，其中所述第一化学计量配比氮化硅层形成为约20至60的厚度。
49.如权利要求47所述的方法，其中通过原子层沉积或化学气相沉积来执行所述化学计量配比氮化硅层的形成。
50.如权利要求47所述的方法，其中所述第一化学计量配比氮化硅层中的硅和氮的比例约为1∶1.2至1∶1.5。
51.如权利要求47所述的方法，其中所述第一化学计量配比氮化硅层中的硅和氮的比例约为1∶1.33。
52.如权利要求47所述的方法，其中所述富硅氮化硅层形成为约20至60的厚度。
53.如权利要求47所述的方法，其中所述富硅氮化硅层中的硅和氮的比例约为0.85∶1至3∶1。
54.如权利要求47所述的方法，其中所述富硅氮化硅层中的硅和氮的比例约为1∶1。
55.如权利要求47所述的方法，其中所述第二化学计量配比氮化硅层形成为约20至60的厚度。
56.如权利要求47所述的方法，其中通过原子层沉积或化学气相沉积来执行所述第二化学计量配比氮化硅层的形成。
57.如权利要求47所述的方法，其中所述第二化学计量配比氮化硅层中的硅和氮的比例约为1∶1.2至1∶1.5。
58.如权利要求47所述的方法，其中所述第二化学计量配比氮化硅层中的硅和氮的比例约为1∶1.33。
59.如权利要求47所述的方法，其中所述阻隔层包括高介电绝缘层。
60.如权利要求47所述的方法，其中所述阻隔层包括通过化学气相沉积沉积的氧化层。
61.如权利要求47所述的方法，还包括：
对所述阻隔层执行退火处理。
62.如权利要求47所述的方法，其中所述控制栅电极包括金属层。
63.一种制造非易失性存储器件的方法，包括：
在基板上方形成穿隧层；
在所述穿隧层上方形成第一氮氧化硅层；
在所述第一氮氧化硅层上方形成富硅氮化硅层；
在所述富硅氮化硅层上方形成阻隔层；以及
在所述阻隔层上方形成控制栅电极。
64.一种制造非易失性存储器件的方法，包括：
在基板上方形成穿隧层；
在所述穿隧层上方形成第一氮氧化硅层；
在所述第一氮氧化硅层上方形成富硅氮化硅层；
在所述富硅氮化硅层上方形成第二氮氧化硅层；
在所述第二氮氧化硅层上方形成阻隔层；以及
在所述阻隔层上方形成控制栅电极。
CNA2007101629773A 2006-10-23 2007-10-09 具有电荷陷捕层的非易失性存储器件及其制造方法 Pending CN101170135A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060103010A KR100890040B1 (ko) 2006-10-23 2006-10-23 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR103010/06 2006-10-23

Publications (1)

Publication Number Publication Date
CN101170135A true CN101170135A (zh) 2008-04-30

Family

ID=39198561

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101629773A Pending CN101170135A (zh) 2006-10-23 2007-10-09 具有电荷陷捕层的非易失性存储器件及其制造方法

Country Status (6)

Country Link
US (1) US20080093661A1 (zh)
JP (1) JP2008109089A (zh)
KR (1) KR100890040B1 (zh)
CN (1) CN101170135A (zh)
DE (1) DE102007037638A1 (zh)
TW (1) TW200820450A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872767B (zh) * 2009-04-24 2013-02-06 上海华虹Nec电子有限公司 Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法
CN101944510B (zh) * 2009-07-09 2013-03-13 中芯国际集成电路制造(上海)有限公司 提高非易失性存储器性能的方法
CN104617100A (zh) * 2015-01-30 2015-05-13 武汉新芯集成电路制造有限公司 Sonos存储器结构及其制作方法
CN108493096A (zh) * 2018-03-06 2018-09-04 安阳师范学院 一种退火处理形成电荷存储结构的方法
CN108493095A (zh) * 2018-03-06 2018-09-04 安阳师范学院 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法
CN111180525A (zh) * 2012-03-31 2020-05-19 经度快闪存储解决方案有限责任公司 具有多个氮氧化物层的氧化物氮化物氧化物堆栈

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282702B2 (ja) * 2006-09-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
KR101033221B1 (ko) * 2006-12-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9299568B2 (en) * 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US7602067B2 (en) * 2007-12-17 2009-10-13 Spansion Llc Hetero-structure variable silicon rich nitride for multiple level memory flash memory device
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
US8252653B2 (en) 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8283265B2 (en) * 2008-12-19 2012-10-09 Varian Semiconductor Equipment Associates, Inc. Method to enhance charge trapping
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US10644126B2 (en) 2009-09-09 2020-05-05 Monterey Research, Llc Varied silicon richness silicon nitride formation
US9012333B2 (en) * 2009-09-09 2015-04-21 Spansion Llc Varied silicon richness silicon nitride formation
US8890264B2 (en) 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
JP2015122343A (ja) * 2013-12-20 2015-07-02 株式会社東芝 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
KR102066743B1 (ko) * 2014-01-09 2020-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성방법
KR102321877B1 (ko) 2015-02-16 2021-11-08 삼성전자주식회사 전하 저장층들을 포함하는 비휘발성 메모리 장치
KR20170023656A (ko) 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US20240107771A1 (en) * 2022-09-27 2024-03-28 Infineon Technologies LLC Method of forming oxide-nitride-oxide stack of non-volatile memory and integration to cmos process flow

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
JPH0964205A (ja) * 1995-08-22 1997-03-07 Sony Corp 窒化シリコン膜の形成方法
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US6969689B1 (en) * 2002-06-28 2005-11-29 Krishnaswamy Ramkumar Method of manufacturing an oxide-nitride-oxide (ONO) dielectric for SONOS-type devices
DE10258420B4 (de) * 2002-12-13 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen
JP4040534B2 (ja) * 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
KR100579844B1 (ko) * 2003-11-05 2006-05-12 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
US6998317B2 (en) * 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
TWI244166B (en) * 2004-03-11 2005-11-21 Ememory Technology Inc A non-volatile memory cell and fabricating method thereof
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
KR100652401B1 (ko) * 2005-02-16 2006-12-01 삼성전자주식회사 복수의 트랩막들을 포함하는 비휘발성 메모리 소자
KR100652402B1 (ko) * 2005-02-21 2006-12-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7492001B2 (en) * 2005-03-23 2009-02-17 Spansion Llc High K stack for non-volatile memory
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
KR100894098B1 (ko) * 2007-05-03 2009-04-20 주식회사 하이닉스반도체 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872767B (zh) * 2009-04-24 2013-02-06 上海华虹Nec电子有限公司 Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法
CN101944510B (zh) * 2009-07-09 2013-03-13 中芯国际集成电路制造(上海)有限公司 提高非易失性存储器性能的方法
CN111180525A (zh) * 2012-03-31 2020-05-19 经度快闪存储解决方案有限责任公司 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
CN111180525B (zh) * 2012-03-31 2023-08-08 经度快闪存储解决方案有限责任公司 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
CN104617100A (zh) * 2015-01-30 2015-05-13 武汉新芯集成电路制造有限公司 Sonos存储器结构及其制作方法
CN108493096A (zh) * 2018-03-06 2018-09-04 安阳师范学院 一种退火处理形成电荷存储结构的方法
CN108493095A (zh) * 2018-03-06 2018-09-04 安阳师范学院 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法
CN108493095B (zh) * 2018-03-06 2020-04-14 安阳师范学院 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法
CN108493096B (zh) * 2018-03-06 2020-04-14 安阳师范学院 一种退火处理形成电荷存储结构的方法

Also Published As

Publication number Publication date
JP2008109089A (ja) 2008-05-08
DE102007037638A1 (de) 2008-04-24
KR100890040B1 (ko) 2009-03-25
TW200820450A (en) 2008-05-01
US20080093661A1 (en) 2008-04-24
KR20080036434A (ko) 2008-04-28

Similar Documents

Publication Publication Date Title
CN101170135A (zh) 具有电荷陷捕层的非易失性存储器件及其制造方法
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
KR101033221B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP4594973B2 (ja) 不揮発性半導体記憶装置
US7579646B2 (en) Flash memory with deep quantum well and high-K dielectric
US6858906B2 (en) Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US8482053B2 (en) Nonvolatile semiconductor memory device with high-K insulating film
US8044454B2 (en) Non-volatile memory device
KR20090055202A (ko) 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템
CN101295735A (zh) 非易失性半导体存储器件
KR101025762B1 (ko) 블로킹 산화막을 구비하는 플래쉬 메모리 소자의 제조 방법
JP5150606B2 (ja) 不揮発性半導体記憶装置
KR100426817B1 (ko) 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR100811272B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
KR101086497B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
KR20080002030A (ko) 비휘발성 메모리 장치의 게이트 구조물 형성 방법
US7863128B1 (en) Non-volatile memory device with improved erase speed
KR20090102420A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
US20100148240A1 (en) Semiconductor device and manufacturing method thereof
KR20050080864A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR20090068001A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR20080054709A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080430