CN101944510B - 提高非易失性存储器性能的方法 - Google Patents

提高非易失性存储器性能的方法 Download PDF

Info

Publication number
CN101944510B
CN101944510B CN200910054545XA CN200910054545A CN101944510B CN 101944510 B CN101944510 B CN 101944510B CN 200910054545X A CN200910054545X A CN 200910054545XA CN 200910054545 A CN200910054545 A CN 200910054545A CN 101944510 B CN101944510 B CN 101944510B
Authority
CN
China
Prior art keywords
silicon nitride
layer
deposition
silicon
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910054545XA
Other languages
English (en)
Other versions
CN101944510A (zh
Inventor
沈忆华
宋化龙
潘见
王辛
史运泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910054545XA priority Critical patent/CN101944510B/zh
Publication of CN101944510A publication Critical patent/CN101944510A/zh
Application granted granted Critical
Publication of CN101944510B publication Critical patent/CN101944510B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种提高非易失性存储器性能的方法,在非易失性存储器中制造氧氮氧结构时,包括:在晶圆衬底上沉积得到二氧化硅表面层;在所述二氧化硅表面层上沉积形成氮化硅层;用原位蒸汽产生法产生正价氧离子,与所述氮化硅层反应形成氮氧化硅后,沉积得到高温氧化物层。本发明提供的方法提高了非易失性存储器的性能。

Description

提高非易失性存储器性能的方法
技术领域
本发明涉及半导体制造领域,特别涉及一种提高非易失性存储器性能的方法。
背景技术
随着半导体制造技术的发展,非易失性存储器的应用越来越广泛。非易失性存储器逐渐朝着体积越来越小及存储容量越来越大的方向发展。尽管目前电子擦除只读存储器(EEPROM)是非易失性存储器的主流,但是由于其在垂直缩放比例的局限性导致无法在有限的体积下提高存储容量。
因此,出现了嵌入式非易失性存储器(SONOS),由于SONOS的小体积、低运行电压、存取数据简单及抗辐射性,使SONOS的应用变得越来越普及。在SONOS中,以氧化层-氮化层-氧化层(ONO)三层结构作为介电质存储电荷,将ONO结构称为电荷存储层。电荷存储层在SONOS中是比较核心的结构。
参照图1所示SONOS的剖面结构图,具体说明SONOS的制造方法:
第一步骤,在半导体衬底101上,所述晶圆衬底包括P型硅衬底、N型重掺杂的源极和N型重掺杂的漏极,氧气与材料为硅的衬底在高温下反应生成二氧化硅(SiO2)表面层102,SiO2表面层102的厚度由温度和时间精确控制;
在该过程中,一般采用的温度为800~1000摄氏度,形成100埃左右厚度的SiO2表面层102;
第二步骤,采用化学气相沉积(CVD)的方法,在所述SiO2表面层102上形成氮化硅层103,氮化硅层是掩膜层,厚度一般比较薄,比如100埃左右厚;
在该过程中,也可以采用等离子增强型化学气相沉积(PECVD)的方法;
在该过程中,采用的温度为600~800摄氏度,通入反应腔形成氮化硅层103的硅和氮的比率为3∶4;
第三步骤,采用湿氧(wet oxide)方法强制氧化氮化硅层103形成氮氧化硅,在氮氧化硅上淀积一层高温氧化物层(High Temperature Oxide,HTO),共同构成顶层氧化层(Top Oxide)104。其中,HTO层的厚度在100埃至150埃之间,优选为120埃左右;
在该过程中,采用的温度为800~1000摄氏度;
在该过程中,采用湿氧方法实际上就是在高温下在反应腔中通入水蒸汽,水蒸汽中的氢氧共价键断裂后得到正价氧离子,和氧化氮化硅层103形成氮氧化硅后,沉积得到一层HTO;
第四步骤,在顶层氧化层104上形成多晶硅栅极105后,采用硅对准硅化物方法形成多晶硅栅极105侧壁阻挡层106,在半导体器件上制成SONOS。
在该过程中,其中的第一步骤~第三步骤的过程就是形成氧氮氧结构的过程,该氧氮氧结构不仅可以应用在SONOS中,还可以应用在其他非易失性存储器中。
采用这种方法虽然可以得到SONOS,但是由于工艺制程的限制,得到的SONOS性能却不高,SONOS性能包括电荷捕获效率及SONOS漏电流性能。
发明内容
有鉴于此,本发明提供一种提高非易失性存储器性能的方法,该方法能够提高非易失性存储器的性能。
为达到上述目的,本发明实施例的技术方案具体是这样实现的:
一种提高非易失性存储器性能的方法,在非易失性存储器中制造氧氮氧结构时,包括:
在晶圆衬底上沉积得到二氧化硅表面层;
在所述二氧化硅表面层上沉积形成氮化硅层;
用原位蒸汽产生法产生正价氧离子,与所述氮化硅层反应形成氮氧化硅后,沉积得到高温氧化物层。
所述采用原位蒸汽产生法产生正价氧离子的过程为:
将氢气和氧气通入温度为900摄氏度~1100摄氏度、压力为13.33~39.99帕斯卡的反应腔中,其中氢气占总通入气体的比例为小于等于35%。
所述二氧化硅表面层采用原位蒸汽产生法产生正价氧离子后氧化晶圆衬底得到。
在所述形成氮化硅层之后,用原位蒸汽产生法产生正价氧离子之前,还包括:
采用等离子增强型化学气相沉积或化学气相沉积的方法在所述形成氮化硅层上沉积氮化硅。
在所述形成氮化硅层上沉积氮化硅的过程为:
采用主要成份为SiH2Cl2,和NH3的反应气体通入反应腔进行反应,两者的比率为3∶1~5∶1,得到硅原子和正价氮离子后,反应沉积得到氮化硅。
所述沉积得到氮化硅厚度大于等于100埃。
所述非易失性存储器为嵌入式非易失性存储器时,所述方法还包括:
在所述高温氧化物层上形成多晶硅栅极后,采用硅对准硅化物方法形成多晶硅栅极侧壁阻挡层。
一种提高非易失性存储器性能的方法,在非易失性存储器中制造氧氮氧结构时,包括:
在晶圆衬底上沉积得到二氧化硅表面层;
在所述二氧化硅表面层上沉积形成氮化硅层;
采用等离子增强型化学气相沉积或化学气相沉积的方法在所述形成氮化硅层上沉积氮化硅;
氧化氮化硅形成氮氧化硅,在氮氧化硅上淀积一层高温氧化物层,共同构成顶层氧化层。
在所述形成氮化硅层上沉积氮化硅的过程为:
采用主要成份为SiH2Cl2,和NH3的反应气体通入反应腔进行反应,两者的比率为3∶1~5∶1,得到硅原子和正价氮离子后,反应沉积得到氮化硅。
所述沉积得到氮化硅厚度大于等于100埃。
由上述方案可见,本发明在构造非易失性存储器的氧氮氧结构的顶层氧化层时,采用原位蒸汽产生法产生正价氧离子,和氧氮氧结构的氮化硅层反应形成氮氧化硅后,沉积得到高温氧化物层。由于采用原位蒸汽产生法相比于现有技术采用湿氧法更容易产生正价氧离子且产生的正价氧离子更多,和氧氮氧结构的氮化硅层反应更易形成氮氧化硅且形成的氮氧化硅结构更致密,氮氧化硅的结构决定了最终制成的非易失性存储器的漏电流特性,从而本发明可以提高非易失性存储器的漏电流特性。更进一步地,在形成非易失性存储器的氧氮氧结构的氮化硅层时,可以增大沉积厚度,由于氮化硅层就是用于捕获电荷的,所以增大沉积厚度就可以提高电荷捕获效率。综上,本发明提供的方法可以提高提高非易失性存储器的性能。
附图说明
图1为现有技术SONOS的剖面结构图;
图2为本发明提供的提高非易失性存储器性能的方法流程图;
图3为本发明提供的SONOS的剖面结构图;
图4为SONOS测试得到的漏电流性能一示意图;
图5为SONOS测试得到的漏电流性能二示意图;
图6为测试得到的SONOS良品率对照示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
对于非易失性存储器中都具有的氧氮氧结构来说,其中的氮化硅层厚度决定了非易失性存储器的电荷捕获效率,氮化硅层和顶层氧化层之间的氮氧化硅决定了非易失性存储器的漏电流性能。因此,为了提高非易失性存储器的性能,就需要对非易失性存储器的氧氮氧结构进行改进。
在本发明中,为了提高非易失性存储器的漏电流性能,在氮化硅层和上层氧化层之间形成氮氧化硅时,采用原位蒸汽产生法通过氧气和氢气反应产产生正价氧离子,和氧氮氧结构的氮化硅层反应形成氮氧化硅后,沉积得到高温氧化物层。在现有技术中,采用湿氧法将水蒸汽通入反应腔,在高温的情况下使得水蒸汽中的氢氧共价键断裂,得到正价氧离子,由于水蒸汽的分子量比较大,且氢氧共价键不易断裂,所以即使高温也不易得到正价氧离子且得到的数目不多,造成和氧氮氧结构的氮化硅层反应形成氮氧化硅比较困难,所形成的氮氧化硅结构疏松。而采用本发明提供的原位蒸汽产生法由氢气和氧气在高温下反应,生成共价的氢氧、正价氧离子和正价氢离子,由于氧气的分子量相比于水蒸汽的分子量比较小,在采用原位蒸汽产生法时和氢气反应更易形成正价氧离子且形成的正价氧离子数目较多,所以和氧氮氧结构的氮化硅层反应易于形成氮氧化硅,所形成的氮氧化硅结构致密。又由于氮氧化硅的结构决定了最终制成的非易失性存储器的漏电流特性,从而本发明可以提高非易失性存储器的漏电流特性。
更进一步地,在形成非易失性存储器的氧氮氧结构的氮化硅层时,本发明增大沉积厚度,由于氮化硅层就是用于捕获电荷的,所以增大沉积厚度就可以提高电荷捕获效率。
由于非易失性存储器的性能包括性能包括电荷捕获效率及漏电流性能,经过上述非易失性存储的氧氮氧结构的改进,就可以提高非易失性存储器的性能。
以下用非易失性存储器为SONOS举例对本发明进行详细说明。
图2为本发明提供的提高非易失性存储器性能的方法流程图,结合图3所示的本发明提供的SONOS的剖面结构图,详细说明提高非易失性存储器性能的方法,其具体步骤为:
步骤201、在半导体衬底101上,所述晶圆衬底包括P型硅衬底、N型重掺杂的源极和N型重掺杂的漏极,氧气与材料为硅的衬底在高温下反应生成SiO2表面层102,SiO2表面层102的厚度由温度和时间精确控制;
这个过程和背景技术中的第一步骤过程相同,这里不再累述;
对于其他非易失型存储器,半导体衬底101也可以采用N型硅衬底、P型重掺杂的源极和P型重掺杂的漏极;
在本发明中,这个过程也可以采用原位蒸汽产生法,形成SiO2表面层102,具体方法为:将氢气和氧气通入温度为900摄氏度~1100摄氏度、压力为0.1~0.3托、也就是13.33~39.99帕斯卡的反应腔中,其中氢气占总通入气体的比例为小于等于35%;
步骤202、采用CVD的方法,在所述SiO2表面层102上形成氮化硅层103,氮化硅层是掩膜层,厚度一般比较薄,比如100埃左右厚;
在该过程中,也可以采用PECVD的方法;
在该过程中,采用的温度为600~800摄氏度,通入反应腔形成氮化硅层103的硅和氮的比率为3∶4;
这个过程和背景技术中的第二步骤过程相同,这里不再累述;
步骤203、采用PECVD的方法,在形成的氮化硅层103上再进行沉积,形成富氮化硅层201;
在该过程中,也可以采用CVD的方法,温度为600~800摄氏度,通入反应腔形成氮化硅层103的硅和氮的比率为3∶4;
在具体实现时,采用了DCS,主要成份为SiH2Cl2,和NH3的反应气体通入反应腔进行反应,两者的比率为3∶1~5∶1,得到硅原子和正价氮离子后,形成富氮化硅层201,一般得到的厚度为大于等于100埃;
经过了步骤202和步骤203后,最终非易失性存储器中的氮化硅层变厚,也就是氮化硅层包括氮化硅层103和富氮化硅层201;
步骤204、采用原位蒸汽产生法,氧化富氮化硅层201,形成氮氧化硅后,在氮氧化硅上淀积一层HTO,共同构成顶层氧化层202;
其中,HTO层的厚度在100埃至150埃之间,优选为120埃左右;
在该过程中,采用原位蒸汽产生法为:将氢气和氧气通入温度为900摄氏度~1100摄氏度、压力为0.1~0.3托、也就是13.33~39.99帕斯卡的反应腔中,其中氢气占总通入气体的比例为小于等于35%;
步骤205、在顶层氧化层202上形成多晶硅栅极105后,采用硅对准硅化物方法形成多晶硅栅极105侧壁阻挡层106,在半导体器件上制成SONOS;
这个过程和背景技术的第四步骤相同,这里不再累述。
这样,就可以提高SONOS的性能了,从而提高了SONOS的良频率。
采用图2的过程完成后,就可以在图2所述的结构上制作数据线(WL,word Line)和外部的电路连通,存储数据了。在制成完成后,在WL的不同区域上进行测试,得到图4和图5的SONOS测试得到的漏电流性能示意图。在图4,对于左边所示的采用图2得到的SONOS和右边所示的背景技术得到的SONOS,分别选取WL的相同区域测试,得到的漏电流性能采用纵坐标作为参考,可以看出,采用图2得到的SONOS相比于背景技术得到的SONOS,漏电流明显减小,说明漏电流性能提高。在图5中,对于左边所示的采用图2得到的SONOS和右边所示的背景技术得到的SONOS,分别选取WL的相同区域测试,该WL区域和图4选取的WL区域不同,得到的漏电流性能采用纵坐标作为参考,可以看出,采用图2得到的SONOS相比于背景技术得到的SONOS,漏电流明显减小,说明漏电流性能提高。
图6为测试得到的SONOS良品率对照示意图:对于左边所示的采用图2得到的SONOS和右边所示的背景技术得到的SONOS,进行良品率测试,得到的良品率采用纵坐标作为参考,可以看出,采用图2得到的SONOS相比于背景技术得到的SONOS。良品率变高。说明捕获电荷效率变高。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种提高非易失性存储器性能的方法,在非易失性存储器中制造氧氮氧结构时,包括:
在晶圆衬底上沉积得到二氧化硅表面层;
在所述二氧化硅表面层上沉积形成氮化硅层;
用原位蒸汽产生法产生正价氧离子,与所述氮化硅层反应形成氮氧化硅后,沉积得到高温氧化物层;
在所述形成氮化硅层之后,用原位蒸汽产生法产生正价氧离子之前,还包括:采用等离子增强型化学气相沉积或化学气相沉积的方法在所述形成氮化硅层上沉积氮化硅;
在所述形成氮化硅层上沉积氮化硅的过程为:采用主要成份为SiH2Cl2和NH3的反应气体通入反应腔进行反应,两者的比率为3∶1~5∶1,得到硅原子和正价氮离子后,反应沉积得到氮化硅。
2.如权利要求1所述的方法,其特征在于,所述采用原位蒸汽产生法产生正价氧离子的过程为:
将氢气和氧气通入温度为900摄氏度~1100摄氏度、压力为13.33~39.99帕斯卡的反应腔中,其中氢气占总通入气体的比例为小于等于35%。
3.如权利要求1所述的方法,其特征在于,所述二氧化硅表面层采用原位蒸汽产生法产生正价氧离子后氧化晶圆衬底得到。
4.如权利要求1所述的方法,其特征在于,所述沉积得到氮化硅厚度大于等于100埃。
5.如权利要求1所述的方法,其特征在于,所述非易失性存储器为嵌入式非易失性存储器时,所述方法还包括:
在所述高温氧化物层上形成多晶硅栅极后,采用硅对准硅化物方法形成多晶硅栅极侧壁阻挡层。
CN200910054545XA 2009-07-09 2009-07-09 提高非易失性存储器性能的方法 Expired - Fee Related CN101944510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910054545XA CN101944510B (zh) 2009-07-09 2009-07-09 提高非易失性存储器性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910054545XA CN101944510B (zh) 2009-07-09 2009-07-09 提高非易失性存储器性能的方法

Publications (2)

Publication Number Publication Date
CN101944510A CN101944510A (zh) 2011-01-12
CN101944510B true CN101944510B (zh) 2013-03-13

Family

ID=43436426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910054545XA Expired - Fee Related CN101944510B (zh) 2009-07-09 2009-07-09 提高非易失性存储器性能的方法

Country Status (1)

Country Link
CN (1) CN101944510B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464538A (zh) * 2002-06-04 2003-12-31 旺宏电子股份有限公司 形成介电层的方法
CN1725469A (zh) * 2004-07-23 2006-01-25 茂德科技股份有限公司 形成ono型记忆胞与高低压晶体管的闸介电层的方法
CN101170135A (zh) * 2006-10-23 2008-04-30 海力士半导体有限公司 具有电荷陷捕层的非易失性存储器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464538A (zh) * 2002-06-04 2003-12-31 旺宏电子股份有限公司 形成介电层的方法
CN1725469A (zh) * 2004-07-23 2006-01-25 茂德科技股份有限公司 形成ono型记忆胞与高低压晶体管的闸介电层的方法
CN101170135A (zh) * 2006-10-23 2008-04-30 海力士半导体有限公司 具有电荷陷捕层的非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
CN101944510A (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
US8946021B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
CN100378963C (zh) 形成ono型记忆胞与高低压晶体管的闸介电层的方法
TW561513B (en) Semiconductor device and method of manufacturing the same
JP5416936B2 (ja) 半導体装置およびその製造方法
US8169835B2 (en) Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer
US20020142569A1 (en) Method for fabricating a nitride read-only -memory (nrom)
US7374997B2 (en) Method of manufacturing flash memory device
KR20100106789A (ko) 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
JP2009027134A (ja) Mos型半導体メモリ装置
US20080061361A1 (en) Non-volatile memory device and method of manufacturing the same
KR101217260B1 (ko) 감소된 전하 손실을 갖는 메모리 셀 구조의 제조방법
JP4580899B2 (ja) 半導体記憶装置及びその製造方法
US11222901B2 (en) Semiconductor device and method of fabricating the same
US8383481B2 (en) Semiconductor memory device and method of manufacturing the same
CN101944510B (zh) 提高非易失性存储器性能的方法
US6548425B2 (en) Method for fabricating an ONO layer of an NROM
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
US8952445B2 (en) Nonvolatile semiconductor memory device
US7023046B2 (en) Undoped oxide liner/BPSG for improved data retention
CN101800251B (zh) 电荷俘获非挥发半导体存储器及其制造方法
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN101807579A (zh) 电荷俘获非挥发半导体存储器及其制造方法
CN101807578A (zh) 电荷俘获非挥发半导体存储器及其制造方法
CN112838093A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20200709