TW200820450A - Non-volatile memory device having a charge trapping layer and method for fabricating the same - Google Patents

Non-volatile memory device having a charge trapping layer and method for fabricating the same Download PDF

Info

Publication number
TW200820450A
TW200820450A TW096129367A TW96129367A TW200820450A TW 200820450 A TW200820450 A TW 200820450A TW 096129367 A TW096129367 A TW 096129367A TW 96129367 A TW96129367 A TW 96129367A TW 200820450 A TW200820450 A TW 200820450A
Authority
TW
Taiwan
Prior art keywords
layer
tantalum nitride
volatile memory
stoichiometric
memory component
Prior art date
Application number
TW096129367A
Other languages
English (en)
Inventor
Moon-Sig Joo
Hong-Seon Yang
Jae-Chul Om
Seung-Ho Pyi
Seung-Ryong Lee
Yong Top Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200820450A publication Critical patent/TW200820450A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200820450 九、發明說明： 本申請案主張在2006年10月23日申請之韓國專利申 請案第1 0-2 0 0 6- 1 03 0 1 0號的優先權，其所有內容皆包含於 其中供參照。 【發明所屬之技術領域】 本發明係關於一種非揮發性記憶體元件，且特別是一 種具有電荷陷捕層的非揮發性記憶體元件以及製造該非揮 發性記憶體元件的方法。 【先前技術】 用於儲存資料的半導體記憶體元件被分類成揮發性及 非揮發性記憶體元件。當電源被移除時，揮發性記憶體元 件會遺失已儲存之資料，但非揮發性記憶體元件可維持已 儲存之資料。因此，非揮發性記憶體元件被廣泛地應用在 許多裝置，包括行動電話、用於儲存音樂及/或影像資料的 記憶卡、及會處於不利的電源狀態下，例如，間斷的電源、 間歇性的電源狀態或低耗電的其他裝置。 這種非揮發性記憶體元件之胞元電晶體具有堆疊閘 (stacked gate)結構。該堆疊閘結構包括在胞元電晶體之通 道區上連續堆疊的閘絕緣層、浮動閘電極、閘中介電層 (integrate dielectric layer)及控制閘電極。然而，由於整合 度的增加所造成之各種干涉而導致該堆疊閘結構在記憶體 元件之整合度方面不易改善。因此，已發展出一種具有電 荷陷捕層的非揮發性記憶體元件。 該具有電荷陷捕層的非揮發性記憶體元件係包含其中 200820450 具有通道區的矽基板，及在該矽基板上連續堆疊之穿隧 層、電荷陷捕層、阻隔層與控制閘電極。這種結構被稱爲 S ONO S (矽-氧化-氮化·氧化-矽）結構或MONOS (金屬-氧化-氮化-氧化-矽）結構。 第1圖係說明具有傳統電荷陷捕層之非揮發性記憶體 元件的截面圖。參照第1圖，在半導體基板1 00，例如， 矽基板上形成·穿隧絕緣層1 10。在該半導體基板100中配 置一對雜質區102 (例如，源極/汲極區）。該雜質區1〇2彼 此分開。在該等雜質區102之間配置通道區104。在該穿 隧絕緣層1 1 〇上配置形成來作爲電荷陷捕層的氮化矽層 120。在該氮化矽層120上配置阻隔絕緣層130。在該阻隔 絕緣層130上配置控制閘電極140。 以下將詳細描述具有這種結構之非揮發性記憶體元件 的操作過程。該控制閘電極1 40帶正電，且預定的偏壓被 施加至該雜質區102。其結果，在作爲電荷陷捕層的該氮 化矽層120之陷捕點（trap site)中，從該基板100對電子進 行陷捕。這種現象在各個記憶胞元中執行寫入操作或在該 記憶胞元上執行編程（programming)操作。同樣地，該控制 閘電極140帶負電，且預定的偏壓被施加至該雜質區102。 其結果，在作爲電荷陷捕層的該氮化矽層1 20之陷捕點 中，從該基板1 〇〇對電洞進行陷捕。然後被陷捕之電洞與 存在於該陷捕點中的電子再次結合。此現象在該被編程之 記憶胞元上執行抹除操作。 具備該傳統電荷陷捕層的該非揮發性記憶體元件會有 200820450 抹除速度低的缺點。更特別是，隨著對具有上述結構之非 揮發性記憶體元件進行編程，電子會被陷捕至深的陷捕 點，其與該氮化矽層1 20之傳導帶有較遠的間隔。因此， 需要較高的電壓來抹除該元件。當對該控制閘電極1 40施 加高電壓，以執行抹除操作時，存在於該控制閘電極1 40 中之電子會通過該阻隔絕緣層130之處會發生回返穿隧 (backward tunneling)。因此，會不經意地使胞元被編程， 且發生錯誤，例如，臨界電壓的增加。 爲了防止在該控制閘電極1 4 0中之電子的回返穿隧， 已發展出一種非揮發性記憶體元件結構，其在該阻隔絕緣 層130方面使用高介電（high-k)材料，例如氧化鋁（Al2〇3)， 以及在該控制閘電極140方面使用具有大的功函數之金屬 閘。這種結構被稱爲MANOS(金屬-鋁-氮化-氧化-矽）。此 結構能防止回返穿隧，但無法確保所需的抹除速度，且即 使是抹除操作之後，在實現足夠低的臨界電壓方面也會受 到限制。 【發明內容】 在一實施例中，非揮發性記憶體元件包含：基板；在 該基板上的穿隧層；在該穿隧層上包含化學計量氮化矽層 及富矽氮化矽層的電荷陷捕層；在該電荷陷捕層上的阻隔 層；以及在該阻隔層上的控制閘電極。 在另一實施例中，非揮發性記憶體元件包含：基板； 在該基板上的穿隧層；在該穿隧層上包含第一化學計量氮 化矽層、富矽氮化矽層及第二化學計量氮化矽層的電荷陷 200820450 捕層；在該電荷陷捕層上的阻隔層，用於阻隔電荷的遷移； 以及在該阻隔層上的控制閘電極。 在另一實施例中，非揮發性記憶體元件包含：基板； 在該基板上的穿隧層；在該穿隧層上包含氮氧化矽層及富 矽氮化矽層的電荷陷捕層；在該電荷陷捕層上的阻隔層， 用於阻隔電荷的遷移；以及在該阻隔層上的控制閘電極。 在另一實施例中，非揮發性記憶體元件，其包含：基 板；在該基板上的穿隧層；在該穿隧層上包含第一氮氧化 矽層、富矽氮化矽層及第二氮氧化矽層的電荷陷捕層；在 該電荷陷捕層上的阻隔層，用於阻隔電荷的遷移；以及在 該阻隔層上的控制閘電極。 在另一實施例中，製造非揮發性記憶體元件之方法包 含：在基板上形成穿隧層；在該穿隧層上形成化學計量氮 化政層；在該化學計量氮化砂層上形成富矽氮化砂層；在 該富矽氮化矽層上形成阻隔層；以及在該阻隔層上形成控 制閘電極。 在另一實施例中，製造非揮發性記憶體元件之方法包 含：在基板上形成穿隧層；在該穿隧層上形成第一化學計 量氮化矽層；在該第一化學計量氮化矽層上形成富矽氮化 矽層；在該富矽氮化矽層上形成第二化學計量氮化矽層； 在該第二化學計量氮化矽層上形成阻隔層；以及在該阻隔 層上形成控制閘電極。 在另一實施例中，製造非揮發性記憶體元件之方法包 含：在基板上形成穿隧層；在該穿隧層上形成第一氮氧化 200820450 矽層；在該第一氮氧化矽層上形成富矽氮化矽層；在該富 矽氮化矽層上形成阻隔層；以及在該阻隔層上形成控制閘 電極。 在另一實施例中，製造非揮發性記憶體元件之方法包 含：在基板上形成穿隧層；在該穿隧層上形成第一氮氧化 矽層；在該第一氮氧化矽層上形成富矽氮化矽層；在該富 矽氮化矽層上形成第二氮氧化矽層；在該第二氮氧化矽層 上形成阻隔層；以及在該阻隔層上形成控制閘電極。 【實施方式】 第2圖係說明根據本發明之一實施例之具有電荷陷捕 層的非揮發性記憶體元件的截面圖。第3圖係表示第2圖 所示之該非揮發性記憶體元件的電荷陷捕層之歐傑電子光 譜術（AES)的曲線圖。參照第2圖，根據本發明之一實施例 的該非揮發性記憶體元件係包括在基板200上連續配置的 穿隧層210、電荷陷捕層220、阻隔層230及控制閘電極 240。該電荷陷捕層220係由連續堆疊之化學計量 (stoichiometric)氮化矽（Si3N4)層221及富砍氮化矽層222 所構成。該基板200包括對雜質區202，該等以配置在 兩者之間的通道區204而彼此分開。該基板200可以是矽 基板或矽絕緣體（SOI)。該雜質區202係傳統的源極/汲極 區 ° 該穿隧層210係絕緣層。在既定條件之下，電荷載體， 例如電子或電洞，可透過該穿隧層210而被注入至該電荷 陷捕層220中。該穿隧層210可由氧化矽（Si02)所形成。 200820450 該穿隧層210具有大約20A至60A之厚度。當該穿隧層210 具有過小的厚度時，則由於電荷載體之重複的穿隧效果而 導致劣化，因而不當地衝撃到記憶體元件的穩定性。相反 地，當該穿隧層2 1 0具有過大的厚度時，則無法順利地執 行電荷載體的穿隧。 該電荷陷捕層220係絕緣層，其用以陷捕（trap)透過該 穿隧層210而導入的電子或電洞。該電荷陷捕層220係一 種雙層結構，其包括連續層疊的該化學計量氮化矽（Si3N4) 層221及該富矽氮化矽層222。該化學計量氮化矽（Si3N4) 層221之厚度具有大約20A至60A之厚度。該富矽氮化矽 層222之厚度具有大約40A至120A之厚度。因此，該電 荷陷捕層220之總厚度爲大約60A至180A。該化學計量氮 化矽（Si3N4)層221不會在矽分子之間形成鍵結（bond)。然 而，因爲該富矽氮化矽層222會在矽分子之間形成鍵結， 其內會立即發生電洞陷捕。其結果，該被陷捕之電子的去 除速度增加，抹除速度增加，且在抹除後過獲得足夠低的 臨界電壓。在該化學計量氮化矽（Si3N4)層221中之矽和氮 的比例爲大約1 ·· 1 · 2至1 : 1 · 5，且較佳爲大約1 : 1 · 3 3。 在該富矽氮化矽層222中之矽和氮的比例爲大約0.85 : 1 至3 : 1，且較佳爲1 : 1。 利用AES(歐傑電子光譜術）來評斷配置在該穿隧層 210上之該電荷陷捕層210內的原子型態及內容。第3圖 中則表示其結果。可從第3圖中確認到在濺鍍時間爲大約 1至2分鐘時，矽310與氮320之比例爲大約1: 1(在第3 200820450 圖中標示爲「A」）。第3圖亦顯示濺鍍時間爲大約3分鐘 時，該比例爲大約3 : 4(在第3圖中標示爲「B」）。換言之， 直接在該電荷陷捕層2 1 0上配置的該化學計量氮化矽 (Si3N4)層221包含比例大約爲3 : 4的矽和氮，同時在該化 學計量氮化矽（Si 3 N4)層221上配置的該富矽氮化矽層222 包含比例大約爲1 ·· 1的砂和氮。 根據本發明之另一實施例，可採用氮氧化矽（SiON) 層，而非採用該化學計量氮化矽（Si3N4)層221。相較於該 化學計量氮化矽（Si3N4)層，該氮氧化矽（SiON)層呈現出優 秀的陷捕能力且因而展現出被改善的保存特性（retention characteristic) 〇 該阻隔層23 0係絕緣層，用以阻隔電荷從該電荷陷捕 層220遷移至該控制閘電極240。該阻隔層23 0包括由化 學氣相沉積（CVD)所沉積之氧化矽（Si02)層或氧化鋁 (A1203)層。另外，該阻隔層23 0包括高介電絕緣層，例如， 氧化給（Hf02)層、氧化給鋁（HfAlO)層、氧化锆（Zr02)層或 其組合物。當使用氧化鋁（A1203 )層來作爲該阻隔層230 時，該氧化鋁（A12 Ο 3)層之厚度爲大約5 0 A至3 0 0 A。 該控制閘電極240允許從該基板200中之該通道區204 將電子或電洞陷捕至該電荷陷捕層220中之陷捕點內。該 控制閘電極240可以是複晶矽層或金屬層。當該控制閘電 極2 4 0爲複晶矽層時，其具有矽-氧化-氮化-氧化-矽 (S ONO S)結構。當該控帋[|閘電極240爲金屬層時，其具有 金屬-氧化-氮化-氧化-矽（MONOS)結構。當該控制閘電極 200820450 240及該阻隔層230分別爲金屬層及氧化鋁（a1203)層時， 該等具有金屬_錦·氮化-氧化-砂（MANOS)結構。以η型雜質 來摻雜該複晶矽層。當使用金屬層來作爲該控制閘電極 240，以形成該MONOS或M ANOS結構時，該金屬層之功 函數爲4.5 eV或更高。適當的金屬層之實例包括氮化鈦 (TiN)層、氮化鉬（TaN)層、氮化給（HfN)層、氮化鎢（WN) 層及其組合物。爲了降低控制閘線之電阻，可在該控制閘 電極240上配置低電阻層（未圖示）。該低電阻層會因爲用 於該控制閘電極240的材料而改變，而該材料係藉由在該 控制閘電極2 4 0和該低電阻層之間的介面上的反應性 (re activity)所決定的。 以下將詳細描述這種非揮發性記憶體元件的製造方 法。在基板200中形成雜質區202及在該雜質區202之間 的通道區204。然後，在該基板200上形成穿隧層210。該 穿隧層2 1 0係由厚度爲大約2 0 A至6 0 A的氧化矽層所形 成。在該穿隧層210上形成電荷陷捕層220。藉由在該穿 隧層210上連續地形成化學計量氮化矽（Si3N4)層221及富 矽氮化矽層222，來執行該電荷陷捕層220的形成。根據 本發明之另一實施例，可形成氮氧化矽層，而非形成該化 學計量氮化矽（Si3N4)層221。 使用原子層沉積（A L D )或化學氣相沉積（C V D )來執行 該化學計量氮化矽（Si3N4)層221的形成。該化學計量氮化 矽（Si3N4)層221之厚度爲大約20A至60A。在該化學計量 氮化矽（Si3N4)層221中，矽與氮之比例爲大約1 : 1.2至1 : 200820450 1 ·5 ’且較佳爲大約i : 1 .33。同樣地，利用原子層沉積（Ald) 或化學氣相沉積（(:乂…來執行該富矽氮化矽層222的形 成。該富矽氮化矽層222之厚度爲大約40A至120A。結果， 該電荷陷捕層220之總厚度爲大約60A至180A。在該富矽 氮化矽層222中，矽與氮之比例爲大約0.85 : i至3 : 1， 且較佳爲大約1 : 1。可藉由控制矽源氣體（例如二氯矽甲烷 (DCS ’ SiCl2H2))或氮源氣體（例如NH3)的流動率來將該比 例調整至所需的程度。 、在形成具有雙層結構的該電何陷捕層220之後’在該 電荷陷捕層220上形成阻隔層23 0。以化學氣相沉積（CVD) 來沉積氧化層，藉以執行該阻隔層2 3 0的形成。另外，可 由氧化鋁（A1203)層來形成該阻隔層23 0，藉以改善元件特 性。將氧化鋁（ai2o3)層沉積至厚度爲大約50A至3 00A且 利用快速熱處理（RTP)來使該被沉積的氧化鋁層受到密化 (densification)，藉以形成該阻隔層23 0。另外，該阻隔層 23 0可包括高介電絕緣層，例如，氧化給（Hf02)層、氧化紿 r I 鋁（HfAlO)層、氧化锆（Zr02)層或其組合。 在該阻隔層2 3 0上形成有控制閘電極240。如必要的 話，可在該控制閘電極240上形成低電阻層（未圖示）。會g 以複晶矽層或金屬層來形成該控制閘電極2 4 0。可由複晶 矽層或金屬層來形成該控制閘電極240。當使用複晶矽層 來作爲該控制閘電極240時，可以η型雜質來摻雜該複晶 矽層。當使用金屬層來作爲該控制閘電極240時，該金屬 層可以是具有4.5 eV或更高之功函數的金屬層。適當的金 -13- 200820450 屬層之實例包括氮化鈦（TiN)層、氮化鉅（TaN)層、氮化給 (HfN)層、氮化鎢（WN)層及其組合。 在該穿隧層210之後，於該基板200上連續形成該電 荷陷捕層220(包括該氮化層221及該氮化矽硼（SiBN)層 222)、該阻隔層23 0以及該控制閘電極240，利用硬遮罩層 圖案來使該完成的結構受到一般的圖案化（common patternization) 〇 第4圖係說明根據本發明之另一實施例之具有電荷陷 ^ 捕層的非揮發性記憶體元件的截面圖。參照第4圖，根據 本發明之一實施例的該非揮發性記憶體元件，其包括在基 板400上連續沉積的穿隧層410、電荷陷捕層420、阻隔層 43 0及控制閘電極440，其中，通道區404係形成在雜質區 4 02之間。此實施例之該非揮發性記憶體元件和先前實施 例中的不同。特別是，本實施例之電荷陷捕層420具有三 層結構，其中連續層疊有第一化學計量氮化矽（Si3N4)層 421、富矽氮化矽層422及第二化學計量氮化矽（Si3N4)層 423。先前實施例中的電荷陷捕層420具有雙層結構。 更特別地，在該穿隧層4 1 0上配置該第一化學計量氮 化矽（Si3N4)層421。該第一化學計量氮化矽（Si3N4)層421 具有大約20A至60A之厚度。在該化學計量氮化矽（Si3N4) 層421中之矽和氮的比例爲大約1 : 1·2至1 : 1.5，且較佳 爲大約1: 1.33。該富矽氮化矽層422具有大約20Α至60Α 之厚度。在該富矽氮化矽層422中之矽和氮的比例爲大約 0.85: 1至3: 1，且較佳爲大約1: 1。該第二化學計量氮 -14- 200820450 化矽（Si3N4)層423具有大約20A至60A之厚度。在該化學 計量氮化矽（Si3N4)層423中之矽和氮的比例爲大約1 : 1.2 至1 : 1 .5，且較佳爲大約1 : 1 .3 3。因此，該電荷陷捕層 4 2 0之總厚度爲大約6 0 A至1 8 0 A。 在此實施例中，該第二化學計量氮化矽（Si3N4)層423 係配置在該富矽氮化矽層422及該阻隔層43 0之間，藉此 防止從該富矽氮化矽層422至該阻隔層43 0的漏電流，並 達到保存特性的改善。此外，該第二化學計量氮化矽（Si3N4) 層423能更有效地防止從該控制閘電極440至該阻隔層430 的回返穿隧。結果，可進一步減少該阻隔層430之厚度。 根據本發明之另一實施例，可分別使用第一氮氧化矽層及 第二氮氧化矽層，而非使用該第一化學計量氮化矽（S i 3 N 4) 層421及該第二化學計量氮化矽（Si3N4)層423。 以下將詳細描述這種非揮發性記憶體元件的製造方 法。在基板400中，在雜質區402及在該雜質區402之間 形成通道區404。在該基板400上形成穿隧層410。該穿隧 層4 1 0係由厚度爲大約2 0 A至6 0 A的氧化矽層所形成。在 該穿隧層410上形成電荷陷捕層420。藉由在該穿隧層410 上連續沉積第一化學計量氮化砂（Si3N4)層421、富砍氮化 矽層422及化學計量氮化矽（Si3N4)層423，來執行該電荷 陷捕層4 2 0的形成。根據本發明之另一實施例，可分別使 用第一氮氧化矽層及第二氮氧化矽層，而非使用該第一化 學計量氮化矽（SisN4)層421及該第二化學計量氮化砂 (Si3N4)層 423。 200820450 利用原子層沉積（ALD)或化學氣相沉積（CVD)來執行 該第一化學計量氮化矽（Si3N4)層421的形成。該第一化學 計量氮化砂（Si3N4)層421之厚度爲大約20A至60A。在該 第一化學計量氮化矽（Si3N4)層421中之矽與氮的比例爲大 約1 : 1.2至1 : 1 . 5，且較佳爲大約1 : 1 · 3 3。利用原子層 沉積（ALD)或化學氣相沉積（CVD)來執行該富矽氮化矽層 422的形成。該富矽氮化矽層422之厚度爲大約20 A至 6 0 A。在該富砂氮化砂層4 2 2中之砂與氮的比例爲大約 0.8 5 : 1至3 : 1，且較佳爲大約1 : 1。可藉由控制矽源氣 體（例如二氯矽甲烷（DCS，SiCl2H2))或氮源氣體（例如NH3) 的流動率來將該比例調整至所需的程度。利用原子層沉積 (ALD)或化學氣相沉積（CVD)來執行該第一化學計量氮化 矽（Si3N4)層421的形成。利用原子層沉積（ALD)或化學氣 相沉積（CVD)來執行該第二化學計量氮化矽（Si3N4)層423 的形成。該第二化學計量氮化矽（Si3N4)層423之厚度爲大 約20 A至60A。該電荷陷捕層420之總厚度爲大約60 A至 180A〇在該第二化學計量氮化矽（Si3N4)層423中之矽與氮 的比例爲大約1 : 1 · 2至1 : 1 · 5，且較佳爲大約1 : 1 .3 3。 在形成具有三層結構的該電荷陷捕層420之後，在該 電荷陷捕層420上形成阻隔層43 0。該阻隔層43 0包括以 化學氣相沉積（CVD)所沉積的氧化層。另外，該阻隔層430 可包括氧化鋁（ai2o3)層，以改善元件特性。將氧化鋁 (A1203)層沉積至大約50A至3 00A之厚度且利用快速熱處 理（RTP)來使該被沉積的氧化鋁層受到密化 200820450 (densification)，藉以形成該阻隔層430。該阻隔層430可 以是高介電（high-k)絕緣層，例如，氧化給（Hf02)層、氧化 鈴鋁（HfAlO)層、氧化銷（Zr02)層或其組合。 在該阻隔層4 3 0上形成有控制閘電極4 4 0。必要的話， 可在該控制閘電極440上形成低電阻層（未圖示）。該控制 閘電極440以複晶矽層或金屬層來形成。當使用複晶矽層 來作爲該控制閘電極440時，以η型雜質來摻雜該複晶矽 層。當使用金屬層來作爲該控制閘電極440時，該金屬層 可以是具有4.5 eV或更高之功函數的金屬層。適當的金屬 層之實例包括氮化鈦（TiN)層、氮化钽（TaN)層、氮化給 (HfN)層、氮化鎢（WN)層及其組合。 在該穿隧層410之後，於該基板400上連續地形成該 電荷陷捕層420(包括該第一化學計量氮化矽（Si3N4)層421 及該富矽氮化矽層422)、該第二化學計量氮化矽（Si3N4)層 423、該阻隔層43 0及該控制閘電極440，利用硬遮罩層圖 案來使該完成的結構受到一般的圖案化。 第5圖係表示根據本發明之具有電荷陷捕層的非揮發 性記憶體元件的編程特性®線圖。參照第5圖，採用具有 包括化學計量氮化矽層之單層結構的傳統電荷陷捕層的記 憶體元件（參照標示爲「5 1 0的曲線」），以及採用具有包括 化學計量氮化矽層及富矽氮化矽層之雙層結構的本發明電 荷陷捕層的記憶體元件（參照標示爲「520的曲線」）係表示 隨著編程時間（programming time)的推移，在類似的差量 (delta)臨界電壓（ΔΥΤ)狀態上之變化。在較早的編程時間期 200820450 間，本發明之電荷陷捕層呈現出較優秀的編程特性。 第6圖係表示根據本發明之具有電荷陷捕層的非揮發 性記憶體元件的抹除特性曲線圖。參照第6圖，相較於採 用具有包括化學計量氮化矽層之單層結構的傳統電荷陷捕 層的記憶體元件（參照標示爲「6 1 0的曲線」），一種採用本 發明之電荷陷捕層的記憶體元件（參照標示爲「620的曲 線」），其具有包括化學計量氮化矽層及富矽氮化矽層的雙 層結構，呈現出隨著抹除時間的推移，在差量臨界電壓 < (ΔΥτ)上之顯著減少。相較於該傳統電荷陷捕層，由此現象 可確定本發明之電荷陷捕層呈現出高抹除速度及優秀的臨 界電壓特性。 【圖式簡單說明】 第1圖係說明具有傳統電荷陷捕層之非揮發性記憶體 元件的截面圖。 第2圖係說明根據本發明之一實施例之具有電荷陷捕 層的非揮發性記憶體元件的截面圖。 C ; _ I 第3圖係表示第2圖所示之該非揮發性記憶體元件的 電荷陷捕層之歐傑電子光譜術（AES)的曲線。 第4圖係說明根據本發明之另一實施例之具有電荷陷 捕層的非揮發性記憶體元件的截面圖。 第5圖係表示根據本發明之具有電荷陷捕層的非揮發 性記憶體元件的編程特性曲線圖。 第6圖係表示根據本發明之具有電荷陷捕層的非揮發 性記憶體元件的抹除特性曲線圖。 -18- 200820450 【主要元 1 00 102 104 110 120 13 0 140 I 200 202 204 2 10 220 22 1 222 23 0 r ‘240 3 10 320 40 0 402 404 4 10 42 0 件符號說明】 半導體基板 雜質區 通道區 穿隧絕緣層 氮化矽層 阻隔絕緣層 控制閘電極 基板 雜質區 通道區 穿隧層 電荷陷捕層 化學計量氮化矽層 富矽氮化矽層 阻隔層 控制閘電極 矽 氮 基板 雜質區 通道區 穿隧層 電荷陷捕層 -19 200820450 42 1 422 423 43 0 440 5 10 520 6 10 620 第一化學計量氮化矽層 富矽氮化矽層 第二化學計量氮化矽層 阻隔層 控制閘電極 曲線 曲線 曲線 曲線

Claims (1)

  1. 200820450 十、申請專利範圍： 1 · 一種非揮發性記憶體元件，其包含： 基板； 在該基板上的穿隧層； 在該穿隧層上包含化學計量氮化矽層及富矽氮化矽層 的電荷陷捕層； 在該電荷陷捕層上的阻隔層；以及 在該阻隔層上的控制閘電極。 2 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 該穿隧層係氧化矽（Si 02)層。 3 .如申請專利範圍第2項之非揮發性記憶體元件，其中， 該氧化矽（Si02)層之厚度係大約2〇a至60A。 4 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 該電荷陷捕層之厚度係大約60A至180A。 5 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 該化學計量氮化矽層係具有大約20A至60A之厚度。 6 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 在該化學計量氮化矽層中之矽和氮的比例係大約1 : 1.2 至 1 : 1.5 。 7 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 在該化學計量氮化砂層中之矽和氮的比例係大約1 : 1.33。 8 .如申請專利範圍第1項之非揮發性記憶體元件，其中， 該富矽氮化矽層係具有大約40A至120A之厚度。 200820450 9 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 在該富矽氮化矽層中之矽和氮的比例係大約0.8 5 : 1至 3 :卜 1 〇.如申請專利範圍第1項之非揮發性記憶體元件，其中， 在該富矽氮化矽層中之矽和氮的比例係大約1 : 1。 1 1 ·如申請專利範圍第1項之非揮發性記憶體元件，其中， 該阻隔層包括氧化鋁（A12 Ο 3)層。 1 2 .如申請專利範圍第1 1項之非揮發性記憶體元件，其中， : 該氧化鋁（ai2o3)層係具有大約50A至3 00A之厚度。 1 3 .如申請專利範圍第1項之非揮發性記憶體元件，其中， 該阻隔層包括以化學氣相沉積（CVD)所沉積的氧化矽層。 14·如申請專利範圍第1項之非揮發性記憶體元件，其中， 該阻隔層包括氧化給（Hf02)層、氧化給鋁（HfAlO)層、氧 化锆（ΖΓ〇2)層或其組合。 1 5 .如申請專利範圍第1項之非揮發性記憶體元件，其中， 該控制閘電極包括具有大約4 · 5 eV或更高之功函數的金 / & 屬層。 1 6 .如申請專利範圍第1 5項之非揮發性記憶體元件，其屮， 該金屬層包括氮化鈦（TiN)層、氮化鉅（TaN)層、氮化給 (HfN)層、氮化鎢（WN)層、或其組合。 1 7. —種非揮發性記憶體元件，其包含： 基板； 在該基板上的穿隧層； 在該穿隧層上包含第一化學計量氮化矽層、富矽氮化 -22- 200820450 矽層及第二化學計量氮化矽層的電荷陷捕層； 在該電荷陷捕層上的阻隔層；以及 在該阻隔層上的控制閘電極。 1 8 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該電荷陷捕層係具有大約60A至180A之厚度。 1 9 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該第一化學計量氮化矽層係具有大約20 A至60A之厚度。 20·如申請專利範圍第17項之非揮發性記憶體元件，其中， - 在該第一化學計量氮化矽層中之矽和氮的比例係大約 1: 1.2 至 1: 1.5。 2 1 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 在該第一化學計量氮化矽層中之矽和氮的比例係大約 1 ： 1.33° 22 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該富矽氮化矽層係具有大約20 A至60A之厚度。 23 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， / : 在該富矽氮化矽層中之矽和氮的比例係大約0.85: 1至 3:1。 24·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 在該富矽氮化矽層中之矽和氮的比例係大約1 : 1。 2 5 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該第二化學計量氮化砂層係具有大約20A至60 A之厚 度。 2 6 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， -23 - 200820450 在該第二化學計量氮化矽層中之矽和氮的比例係大約 1: 1.2 至 1: 1.5。 27·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 在該第二化學計量氮化矽層中之矽和氮的比例係大約 1:1.33° 2 8 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該阻隔層包括氧化鋁（ai2o3)層。 29·如申請專利範圍第28項之非揮發性記憶體元件，其中， / % 該氧化鋁（Ai2o3)層係具有大約50A至300A之厚度。 3 0 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該阻隔層包括以化學氣相沉積（C V D )所沉積的氧化矽層。 3 1 ·如申請專利範圍第1 7項之非揮發性記憶體元件，其中， 該阻隔層包括氧化給（Hf02)層、氧化給鋁（HfAlO)層、氧 化锆（Zr02)層或其組合。 3 2 .如申請專利範圍第1 6項之非揮發性記憶體元件，其中， 該控制閘電極包括具有大約4.5 eV或更高之功函數的金 ί ' 屬層。 3 3 ·如申請專利範圍第3 2項之非揮發性記憶體元件，其中， 該金屬層包括氮化鈦（TiN)層、氮化鉅（TaN)層、氮化給 (HfN)層、氮化鎢（WN)層、或其組合。 3 4 · —種非揮發性記憶體元件，其包含： 基板； 在該基板上的穿隧層； 在該穿隧層上包含氮氧化矽層及富矽氮化矽層的電荷 -24- 200820450 陷捕層； 在該電荷陷捕層上的阻隔層；以及 在該阻隔層上的控制閘電極。 3 5 · —種非揮發性記憶體元件，其包含： 基板； 在該基板上的穿隧層； 在該穿隧層上包含第一氮氧化矽層、富矽氮化矽層及 第二氮氧化矽層的電荷陷捕層； ^ 在該電荷陷捕層上的阻隔層；以及 在該阻隔層上的控制閘電極。 36.—種製造非揮發性記憶體元件之方法，該方法包含： 在基板上形成穿隧層； 在該穿隧層上形成化學計量氮化矽層； 在該化學計量氮化矽層上形成富矽氮化.砂層； 在該富矽氮化矽層上形成阻隔層；以及 在該阻隔層上形成控制閘電極。 < 37.如申請專利範圍第36項之方法，其中，該化學計量氮化 矽層係形成爲厚度爲大約2 0 A至6 0 A。 3 8 .如申請專利範圍第3 6項之方法，其中，藉由原子層沉積 (ALD)或化學氣相沉積（CVD)來執行該化學計量氮化矽層 的形成。 3 9 .如申請專利範圍第3 6項之方法，其中，在該化學計量氮 化矽層中之矽和氮的比例係大約1 ·· 1 · 2至1 : 1 . 5。 4 0.如申請專利範圍第36項之方法，其中，在該化學計量氮 -25 - 200820450 化矽層中之矽和氮的比例係大約1 : 1 · 3 3。 4 1 ·如申請專利範圍第3 6項之方法，其中，該富矽氮化矽層 係形成爲厚度爲大約40A至120 A。 42 .如申請專利範圍第3 6項之方法，其中，在該富矽氮化矽 層中之矽和氮的比例係大約0 · 8 5 : 1至3 : 1。 43 .如申請專利範圍第3 6項之方法，其中，在該富矽氮化矽 層中之矽和氮的比例係大約1 : 1。 44 ·如申請專利範圍第3 6項之方法，其中，該阻隔層包含高 f' 介電絕緣層。 4 5 ·如申請專利範圍第3 6項之方法，其中，該阻隔層包括以 化學氣相沉積（C VD )所沉積的氧化層。 4 6 .如申請專利範圍第3 8項之方法，其中，更包含：在該阻 隔層上方執行退火處理。 4 7 . —種製造非揮發性記憶體元件之方法，該方法包含： 在基板上形成穿隧層； 在該穿隧層上形成第一化學計量氮化矽層； r ' 在該第一化學計量氮化矽層上形成富矽氮化矽層； 在該富矽氮化矽層上形成第一化學計量氮化矽層； 在該第二化學計量氮化矽層上形成阻隔層；以及 在該阻隔層上形成控制閘電極。 48·如申請專利範圍第47項之方法，其中，該第一化學計量 氮化矽層係形成爲厚度爲大約20 A至60 A。 49·如申請專利範圍第47項之方法，其中，藉由原子層沉積 (ALD)或化學氣相沉積（CVD)來執行該化學計量氮化矽層 -26 - 200820450 的形成。 5 0.如申請專利範圍第47項之方法，其中，在該第一化學計 量氮化矽層中之矽和氮的比例係大約1 : 1.2至1 : 1 . 5。 5 1 ·如申請專利範圍第47項之方法，其中，在該第一化學計 量氮化矽層中之矽和氮的比例係大約1 : 1 · 3 3。 52·如申請專利範圍第47項之方法，其中，該富矽氮化矽層 係形成爲厚度爲大約20 A至60 A。 53·如申請專利範圍第47項之方法，其中，在該富矽氮化矽 f ' 、 層中之矽和氮的比例係大約0.8 5 : 1至3 : 1。 54·如申請專利範圍第47項之方法，其中，在該富矽氮化矽 層中之矽和氮的比例係大約1 ·· 1。 5 5 .如申請專利範圍第47項之方法，其中，該第二化學計量 氮化矽層係形成爲厚度爲大約20 A至60 A。 56·如申請專利範圍第47項之方法，其中，藉由原子層沉積 (ALD)或化學氣相沉積（CVD)來執行該第二化學計量氮化 矽層的形成。 5 7 .如申請專利範圍第4 7項之方法，其中，在第二化學計量 氮化矽層中之矽和氮的比例係大約1 : 1.2至1 : 1 . 5。 5 8 ·如申請專利範圍第47項之方法，其中，在第二化學計量 氮化矽層中之矽和氮的比例係大約1 : 1 . 3 3。 59·如申請專利範圍第47項之方法，其中，該阻隔層包含高 介電絕緣層。 60·如申請專利範圍第47項之方法，其中，該阻隔層包括以 化學氣相沉積（CVD)所沉積的氧化層。 -27- 200820450 6 1 .如申請專利範圍第4 7項之方法，其中，更包含：在該阻 隔層上方執行退火處理。 6 2.如申請專利範圍第4 7項之方法，其中，該控制閘電極包 含金屬層。 6 3.—種製造非揮發性記憶體元件之方法，該方法包含： 在基板上形成穿隧層； 在該穿隧層上形成第一氮氧化矽層； 在該第一氮氧化砂層上形成富矽氮化矽層； ( 在該富矽氮化矽層上形成阻隔層；以及 在該阻隔層上形成控制閘電極。 64.—種製造非揮發性記憶體元件之方法，該方法包含： 在基板上形成穿隧層； 在該穿隧層上形成第一氮氧化矽層； 在該第一氮氧化矽層上形成富矽氮化矽層； 在該富砂氮化砂層上形成第二氮氧化砂層； 在該第二氮氧化矽層上形成阻隔層；以及 在該阻隔層上形成控制閘電極。 -28-
TW096129367A 2006-10-23 2007-08-09 Non-volatile memory device having a charge trapping layer and method for fabricating the same TW200820450A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060103010A KR100890040B1 (ko) 2006-10-23 2006-10-23 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW200820450A true TW200820450A (en) 2008-05-01

Family

ID=39198561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129367A TW200820450A (en) 2006-10-23 2007-08-09 Non-volatile memory device having a charge trapping layer and method for fabricating the same

Country Status (6)

Country Link
US (1) US20080093661A1 (zh)
JP (1) JP2008109089A (zh)
KR (1) KR100890040B1 (zh)
CN (1) CN101170135A (zh)
DE (1) DE102007037638A1 (zh)
TW (1) TW200820450A (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282702B2 (ja) * 2006-09-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
KR101033221B1 (ko) * 2006-12-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) * 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US7816727B2 (en) * 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US7602067B2 (en) * 2007-12-17 2009-10-13 Spansion Llc Hetero-structure variable silicon rich nitride for multiple level memory flash memory device
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8283265B2 (en) * 2008-12-19 2012-10-09 Varian Semiconductor Equipment Associates, Inc. Method to enhance charge trapping
CN101872767B (zh) * 2009-04-24 2013-02-06 上海华虹Nec电子有限公司 Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
CN101944510B (zh) * 2009-07-09 2013-03-13 中芯国际集成电路制造(上海)有限公司 提高非易失性存储器性能的方法
US10644126B2 (en) 2009-09-09 2020-05-05 Monterey Research, Llc Varied silicon richness silicon nitride formation
US9012333B2 (en) * 2009-09-09 2015-04-21 Spansion Llc Varied silicon richness silicon nitride formation
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
US8890264B2 (en) 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
JP2015122343A (ja) * 2013-12-20 2015-07-02 株式会社東芝 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
KR102066743B1 (ko) * 2014-01-09 2020-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성방법
CN104617100A (zh) * 2015-01-30 2015-05-13 武汉新芯集成电路制造有限公司 Sonos存储器结构及其制作方法
KR102321877B1 (ko) * 2015-02-16 2021-11-08 삼성전자주식회사 전하 저장층들을 포함하는 비휘발성 메모리 장치
KR20170023656A (ko) 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN108493096B (zh) * 2018-03-06 2020-04-14 安阳师范学院 一种退火处理形成电荷存储结构的方法
CN108493095B (zh) * 2018-03-06 2020-04-14 安阳师范学院 一种具有双层氧化物纳米晶存储层的电荷陷阱存储器件及其制备方法
US20240107771A1 (en) * 2022-09-27 2024-03-28 Infineon Technologies LLC Method of forming oxide-nitride-oxide stack of non-volatile memory and integration to cmos process flow

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
JPH0964205A (ja) * 1995-08-22 1997-03-07 Sony Corp 窒化シリコン膜の形成方法
JP4151229B2 (ja) 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
US6969689B1 (en) * 2002-06-28 2005-11-29 Krishnaswamy Ramkumar Method of manufacturing an oxide-nitride-oxide (ONO) dielectric for SONOS-type devices
DE10258420B4 (de) * 2002-12-13 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen
JP4040534B2 (ja) * 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
KR100579844B1 (ko) * 2003-11-05 2006-05-12 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
US6998317B2 (en) * 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
TWI244166B (en) * 2004-03-11 2005-11-21 Ememory Technology Inc A non-volatile memory cell and fabricating method thereof
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
KR100652401B1 (ko) * 2005-02-16 2006-12-01 삼성전자주식회사 복수의 트랩막들을 포함하는 비휘발성 메모리 소자
KR100652402B1 (ko) * 2005-02-21 2006-12-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7492001B2 (en) * 2005-03-23 2009-02-17 Spansion Llc High K stack for non-volatile memory
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
KR100894098B1 (ko) * 2007-05-03 2009-04-20 주식회사 하이닉스반도체 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법

Also Published As

Publication number Publication date
KR100890040B1 (ko) 2009-03-25
CN101170135A (zh) 2008-04-30
KR20080036434A (ko) 2008-04-28
US20080093661A1 (en) 2008-04-24
DE102007037638A1 (de) 2008-04-24
JP2008109089A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
TW200820450A (en) Non-volatile memory device having a charge trapping layer and method for fabricating the same
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
JP4594973B2 (ja) 不揮発性半導体記憶装置
JP5354944B2 (ja) 半導体装置および電界効果トランジスタ
TWI581432B (zh) 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程
US7479425B2 (en) Method for forming high-K charge storage device
KR101033221B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP5336872B2 (ja) 不揮発性半導体記憶装置及びその製造方法
TWI435441B (zh) 包括氘化閘極頂蓋層以增加資料保留之非揮發性電荷阱記憶裝置及其製造方法
TW201924028A (zh) 具有高介電常數金屬閘極的埋藏sonos及其之製造方法
JP4617574B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR20090055202A (ko) 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템
US20190386017A1 (en) Integrated computing structures formed on silicon
US7820514B2 (en) Methods of forming flash memory devices including blocking oxide films
JP5150606B2 (ja) 不揮発性半導体記憶装置
KR101151153B1 (ko) 플래시 메모리 소자의 제조방법
KR100615098B1 (ko) 부유게이트형 비휘발성 메모리 셀
KR20080029656A (ko) 게이트 유전체 및 그 제조 방법
KR20090088651A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20090108332A1 (en) Non-volatile memory device with charge trapping layer and method for fabricating the same
KR20050080864A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR20090102420A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
KR20100018748A (ko) 플래시 메모리 소자의 제조방법
KR20090004057A (ko) 비휘발성 메모리 소자의 제조방법