CN101295735A - 非易失性半导体存储器件 - Google Patents

非易失性半导体存储器件 Download PDF

Info

Publication number
CN101295735A
CN101295735A CNA2008100953115A CN200810095311A CN101295735A CN 101295735 A CN101295735 A CN 101295735A CN A2008100953115 A CNA2008100953115 A CN A2008100953115A CN 200810095311 A CN200810095311 A CN 200810095311A CN 101295735 A CN101295735 A CN 101295735A
Authority
CN
China
Prior art keywords
mentioned
nitride film
film
volatile memory
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100953115A
Other languages
English (en)
Other versions
CN101295735B (zh
Inventor
石丸哲也
岛本泰洋
峰利之
青木康伸
鸟羽功一
安井感
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101295735A publication Critical patent/CN101295735A/zh
Application granted granted Critical
Publication of CN101295735B publication Critical patent/CN101295735B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种使数据保持特性提高的非易失性半导体存储器件。在通过热载流子注入来进行写入或者擦除的存储单元中，包括作为由电荷蓄积部的氮化硅膜(SIN)、位于其上下的氧化膜(BOTOX)、(TOPOX)的层叠膜构成的ONO膜；其上部的存储器栅电极(MG)；源极区域(MS)以及漏极区域(MD)，使包含在氮化硅膜(SIN)中的N－H键和Si－H键的总密度为5×1020cm－3以下。

Description

非易失性半导体存储器件
技术领域
本发明涉及非易失性半导体存储器件，特别是涉及适合于提高数据保持特性的非易失性半导体存储器件。
背景技术
作为可进行电写入/擦除的非易失性半导体存储器件，EEPROM(Electrically Erasable and Programmable Read Only Memory：电擦除可编程只读存储器)被广泛应用。现在广泛应用的以闪存器为代表的这些存储器件(存储器)是如下所述的存储器件，即在MOS(MetalOxide Semiconductor：金属氧化物半导体)晶体管的栅电极下具有用氧化膜包围的导电性浮置栅电极、陷阱性绝缘膜，将浮置栅电极、陷阱性绝缘膜中的电荷蓄积状态作为存储信息，并将其作为晶体管的阈值进行读出。
该陷阱性绝缘膜是指可进行电荷蓄积的绝缘膜，作为一例可列举氮化硅膜等。通过对这种电荷蓄积区域注入/释放电荷来使MOS晶体管的阈值改变(shift)，使其作为存储元件进行工作。将这种以氮化硅膜作为电荷蓄积区域的非易失性存储器称为MONOS(Metal OxideNitride Oxide Semiconductor：金属氧化氮氧化硅)型存储器，与导电性的浮置栅极膜相比，由于离散地蓄积电荷，所以数据保持的可靠性优良。另外，由于数据保持的可靠性优良，所以具有能够使氮化硅膜上下的氧化膜薄膜化，并可实现写入/擦除动作的低电压化等优点。
在上述MONOS型存储器的电荷蓄积区域上所使用的氮化硅膜一定含有氢，已知利用通常采用的减压化学汽相沉积(LPCVD：LowPressure Chemical Vapor Deposition)法进行成膜时的含氢浓度为3×1021cm-3左右(例如参照非专利文献1)。这些氢以硅与氢的键(Si-H键)或氮与氢的键(N-H键)的形式而存在，一般而言，N-H键比Si-H键多(例如参照非专利文献2)。
对于在MONOS型存储器的电荷蓄积区域上使用的氮化硅膜的氢，有若干个通过降低Si-H键的密度来使数据保持特性提高的提案。在专利文献1(特开2006-128593号公报)中，在二氯硅烷(DCS:SiCl2H2)/氨(NH3)的流量比为0.1以下的条件下利用化学汽相沉积(CVD：Chemical Vapor Deposition)法对氮化硅膜进行成膜，使Si-H键的密度为1×1021cm-3以下。其结果，氮化硅膜中的陷阱密度下降，难以引起氮化硅膜中的电荷的移动，能够提高数据保持特性。
在专利文献2(特开2004-356562号公报)中，使用原子层沉积(ALD：Atomic Layer Deposition)法，使氮化硅膜中的Si-H键的密度为1×1020cm-3以下。其结果，能够减少氮化硅膜中较浅的陷阱，难以引起氮化硅膜中的电荷的移动，使数据保持特性提高。
在氮化硅膜中关注Si-H键而不关注以比Si-H键密度高的密度而存在的N-H键，是因为Si-H键的键能更小、用制造工序中的热负荷等能量键易于断开的缘故。
作为还包含N-H键而形成氢浓度低的氮化硅膜的方法，有使用不含氢的气体来成膜的方法，在专利文献3(特开2002-203917号公报)中公开了采用四氯化硅SiCI4与已电离的等离子状态的氮来形成氮化硅膜的方法。
专利文献1：日本特开2006-128593号公报
专利文献2：日本特开2004-356562号公报
专利文献3：日本特开2002-203917号公报
非专利文献1：Physical Review B，Vol.48，pp.5444，1993.
非专利文献2：Journal of the EIectrochemical Society，Vol.124，pp.909，1977.
发明内容
本发明要解决的课题是在具有使用氮化硅膜作为电荷蓄积区域并注入热载流子(热电子或者热空穴)进行写入或者擦除的非易失性半导体存储器的半导体器件中由本发明者发现的以往不为人知的机理引起的数据保持特性的恶化。
使上述数据保持特性恶化的机理由“氢的释放”、“氢的扩散”、“基于氢的劣化反应”这三个构成。以下，对各个机理进行说明。
在此，将对氮化硅膜注入电子来提高MONOS型存储器的阈值电压定义为“写入”，将阈值电压已上升的状态定义为“写入状态”，将对氮化硅膜注入空穴或者释放蓄积在氮化硅膜上的电子来降低MONOS型存储器的阈值电压定义为“擦除”，将阈值电压已下降的状态定义为“擦除状态”。另外，以下，基于n沟道的MONOS型存储器进行说明。但在p沟道的MONOS型存储器中，原理上也能够同样地进行处理。
最初的“氢的释放”是由对电荷蓄积区域的氮化硅膜在写入时注入热电子、或者在擦除时注入热空穴而引起的。利用热载流子的能量切断存在于氮化硅膜中的N-H键和Si-H键，产生未结合的氢。若在该状态下温度上升为100℃～150℃左右的高温时，则未结合的氢从氮化硅膜被释放到氧化硅膜、硅衬底上。热载流子的能量比制造工序中的热能高，不仅是Si-H键，键能高于Si-H键的N-H键也被切断。
因而，减少密度高于Si-H键的N-H键这一点对氢的释放量的减小是有效的。另外，还有热载流子注入的温度越高，数据保持特性的恶化就越大这样的特征。这是因为在氢易于被释放的高温下进行热载流子注入，而成为未结合状态的氢在进行再结合之前被释放的概率较高，所以氢的释放量增多的缘故。
接下来的“氢的扩散”是在保持于高温中发生的。从电荷蓄积区域的氮化硅膜释放出的氢在氧化硅膜中或者硅衬底中扩散，并从释放出氢的存储单元向周围蔓延。在未进行热载流子注入的存储单元中，当从周围的进行了热载流子注入的存储单元释放出的氢产生扩散时，也会引起数据保持特性的恶化。另外，由于保持的温度越高，扩散就越快，所以数据保持特性的恶化就会变大。
“基于氢的劣化反应”被认为是引起与作为p型晶体管的劣化现象而被熟知的NBTI(Negative Bias Temperature Instability：负偏温不稳定性)同样的劣化反应。当扩散的氢在写入状态下到达阈值电压较高的存储单元时，扩散来的氢与蓄积在硅衬底上的空穴引起NBTI反应，在硅衬底/氧化硅膜的界面生成界面能级，在氧化硅膜中生成正固定电荷。这些界面能级与正固定电荷使写入状态的阈值电压下降，引起数据保持的恶化。由于在硅衬底上蓄积有空穴是数据保持特性恶化的条件，所以在擦除状态下阈值电压较低的存储单元中，由于在硅衬底的表面没有蓄积空穴，因此不会引起基于氢的劣化反应。另外，在p沟道的MONOS型存储器的情况下，在阈值电压高且沟道处于倒相状态的存储单元中，将引起基于氢的劣化反应。
从以上的机理可知，作为该劣化的特征可列举出：(a)热载流子注入时的衬底温度越高，数据保持特性的恶化就越大；(b)数据保持的温度越高，数据保持特性的恶化就越大；(c)在擦除状态下不会引起阈值电压的降低；(d)当在周围的存储单元中进行热载流子注入时则在未进行热载流子注入的存储单元中也能观察到数据保持特性的恶化等。
分别在图19～图22中示出表示这些特征(a)～(d)的数据保持特性。图19是在以衬底温度125℃和150℃进行了改写后且以衬底温度150℃进行了保持的情况下进行写入后的存储单元的数据保持特性，在改写时进行热载流子注入时的衬底温度越高，阈值电压的降低量就越大，数据保持特性越差。这示出了上述(a)特征。
图20是在以衬底温度150℃进行了改写后且以衬底温度125℃和150℃进行了保持的情况下进行写入后的存储单元的数据保持特性，示出了(b)数据保持时的温度越高，阈值电压的降低量越大，数据保持特性的恶化越大的特征。
图21是在以衬底温度150℃进行了改写后且以150℃的温度进行了保持的情况下的擦除状态的存储单元的数据保持特性，示出了在擦除状态下不引起阈值电压的降低的(c)特征。
图22是在对相邻的单元以衬底温度150℃进行了改写和未进行改写的情况下以150℃进行了写入后的存储单元的数据保持特性，测定了数据保持特性的存储单元没有进行改写。通过在相邻的存储单元中进行热载流子注入，即使在没有进行热载流子注入的存储单元中也能观察到数据保持特性的恶化，示出了(d)特征。
本发明的目的在于抑制非易失性半导体存储器件的数据保持特性的恶化，并谋求可靠性的提高。更具体而言，通过热载流子的注入来抑制基于由从氮化硅膜释放出的氢和蓄积在硅衬底上的空穴引起的NBTI反应的数据保持特性的恶化。
本发明的上述以及其他目的和新特征通过本说明书的记述以及附图得以明确。
本申请中公开的发明是抑制作为课题的引起数据保持特性的恶化的三个机理即“氢的释放”、“氢的扩散”、“基于氢的劣化反应”。其中，如果对具有代表性的发明的概要简单地进行说明，则如下所述。
本发明的非易失性半导体存储器件，具有：形成在半导体衬底中的一对源极区域和漏极区域；形成在上述源极区域和漏极区域之间的上述半导体衬底的区域上的第一栅电极；以及形成在上述半导体衬底的表面与上述第一栅电极之间的电荷蓄积部，其中，上述电荷蓄积部包含氮与氢的键(N-H键)、硅和氢的键(Si-H键)的总密度为5×1020cm-3以下的第一氮化膜，通过对上述电荷蓄积部注入热载流子来进行写入或擦除。
另外，本发明的另一个非易失性半导体存储器件，形成在存储区域内、具有包含氮化膜的栅极绝缘膜的、通过注入热载流子来进行写入或擦除的第一晶体管；形成在逻辑区域内的第二晶体管；与上述第一晶体管的第一源极或第一漏极电连接的第一接触部；以及与上述第二晶体管的第二源极或第二漏极电连接的第二接触部，其中，上述第一晶体管的上述第一栅电极、上述第一源极以及第一漏极未被用于形成自对准接触部的氮化硅膜所覆盖，或者一部分被覆盖，在上述第二晶体管的连接有上述第二接触部的上述第二源极或第二漏极上，形成有用于形成自对准接触部的氮化硅膜。
另外，本发明的另一个非易失性半导体存储器件，具有：形成在半导体衬底中的一对源极区域和漏极区域；形成在上述源极和漏极区域之间的上述半导体衬底的区域上的第一栅电极；形成在上述半导体衬底的表面与上述第一栅电极之间的电荷蓄积部；以及形成在上述半导体衬底的表面与上述电荷蓄积部之间的氧化膜，其中，在上述氧化膜与上述半导体衬底的界面或者上述氧化膜内具有卤族元素与硅元素的键，通过对上述电荷蓄积部注入热载流子来进行写入或擦除。
如果在本申请所公开的发明之中，对有代表性的发明所获得的效果简单地进行说明则如以下那样。
能够谋求非易失性半导体存储器件的高可靠性。特别是，能够谋求改写后的数据保持特性的劣化抑制。
附图说明
图1是本发明实施方式的非易失性半导体存储器件(闪存器)的要部剖视图。
图2是表示本发明实施方式的非易失性半导体存储器件的写入/擦除方式的衬底的要部剖视图。
图3是表示N-H键和Si-H键的总密度与维持的阈值降低量之关系的图表。
图4是表示本发明实施方式的非易失性半导体存储器件的制造方法的衬底的要部剖视图。
图5是表示本发明实施方式的非易失性半导体存储器件的制造方法的衬底的要部剖视图。
图6是表示本发明实施方式的非易失性半导体存储器件的制造方法的衬底的要部剖视图。
图7是表示本发明实施方式的非易失性半导体存储器件的制造方法的衬底的要部剖视图。
图8是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图9是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图10是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图11是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图12是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图13是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图14是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图15是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图16本发明实施方式的非易失性半导体存储器件(闪存器)的要部剖视图。
图17是本发明实施方式的其他非易失性半导体存储器件(闪存器)的要部剖视图。
图18是表示本发明实施方式的非易失性半导体存储器件的制造方法的衬底的要部剖视图。
图19是表示写入侧的数据保持特性的保持温度依赖性的图表。
图20是表示写入侧的数据保持特性的改写温度依赖性的图表。
图21是表示擦除侧的数据保持特性的图表。
图22是对改写相邻单元时和未改写时的数据保持特性进行了比较的图表。
图23是表示电子注入时间与维持阈值电压降低量之关系的图表。
图24是表示对图23的数据之中、扩散限制区域的数据进行了匹配的结果的图表。
符号说明：
BOTOX：下部氧化膜(氧化膜)
CAP：氧化硅膜
CONT：
GAPSW：侧壁间隔物
INS1：布线层间绝缘膜
INS2：布线层间绝缘膜
LO：元件分离氧化硅膜
M1：第一布线层
MD：漏极区域
MDM：低浓度n型杂质区域
ME：存储器阈值调整用杂质区域
MG：存储器栅电极
MS：源极区域
MSM：低浓度n型杂质区域
NMG：n型多晶硅层
ONO：ONO膜
PSUB：p型硅衬底
PWEL：p型阱区域
SACSIN：SAC用氮化硅膜
SG：选择栅电极
SGOX：栅极绝缘膜
SIN、SIN1、SIN2、SIN3：电荷蓄积用的氮化硅膜
SW：侧壁间隔物
TOPOX：上部氧化膜(氧化膜)
具体实施方式
以下，根据附图对本发明的实施方式详细地进行说明。此外，在用于说明实施方式的全部附图中，原则上对同一部件标记相同的符号并省略对其进行重复说明。另外，在对以下的实施方式进行说明的附图中，为了易于理解结构，即便是俯视图有时也附加阴影。
另外，在以下的实施方式中，基于n型沟道的存储单元来进行说明。但在p型沟道的存储单元的情况下也能够与n型沟道的存储单元同样地进行处理。即，在p型沟道的存储单元中也通过向电荷蓄积部的氮化硅膜注入热载流子来释放氢，所释放的氢与硅衬底的空穴引起NBTI反应，使数据保持特性恶化。
(实施方式1)
在第一实施方式中，通过减少引起数据保持特性的恶化的三个机理之中的“氢的释放”来抑制数据保持特性的恶化。具体而言，减少存在于电荷蓄积部即氮化硅膜中的N-H键与Si-H键，来减少由热载流子注入而引起的氢的释放量。以下，氢浓度表示N-H键与Si-H键的总浓度，氢浓度能够使用SIMS(Secondary Ion Mass Spectroscopy：二次离子质谱)或者热脱附分析TDS(thermal desorption spectroscopy：热脱附谱)来进行测定。
图1是本实施方式的具有代表性的非易失性半导体存储器件(闪存器)的要部剖视图。
如图1所示，存储单元具有作为电荷蓄积部的氮化硅膜(氮化膜)SIN；由位于其上下的氧化膜(氧化硅膜)BOTOX、TOPOX的层叠膜构成的ONO膜(ONO)；由如n型多晶硅那样的导电体构成的存储器栅电极MG；由n型杂质(被导入后的半导体区域(硅区域))构成的源极区域(源极扩散层、n型半导体区域)MS；由n型杂质(被导入后的半导体区域(硅区域))构成的漏极区域(漏极扩散层、n型半导体区域)MD。
源极区域MS和漏极区域MD形成于设置在p型硅衬底(半导体衬底)PSUB上的P型阱区域PWEL中。对氮化硅膜SIN使用降低了氢浓度的膜。也可以使用降低了氢浓度的硅氧氮化膜来作为氮化硅膜SIN。
图2表示图1所示的存储单元的写入动作和擦除动作。写入动作通过沟道热电子注入来进行。作为写入电压，例如，施加在源极区域MS上的电压设为5V，施加在存储器栅电极MG上的电压设为7V，施加在漏极区域MD上的电压设为0V，施加在阱上的电压设为0V。擦除动作是对由带-带隧穿效应(BTBT：Band-To-Band Tunneling)产生的空穴进行加速并进行注入。作为擦除电压，例如施加在存储器栅电极MG上的电压设为-5V，施加在源极区域MS上的电压设为6V，施加在漏极区域MD上的电压设为0V，施加在阱上的电压设为0V。读出动作是例如施加在漏极区域MD上的电压设为1.5V，施加在源极区域MS上的电压设为0V，施加在存储器栅电极MG上的电压设为1.5V，对源极/漏极间的电压在与写入时相反的方向上进行读出动作。
通过使施加在源极与漏极上的电压相反来进行写入动作、擦除动作以及读出动作，可使电荷的蓄积位置为源极侧和漏极侧这两个位置，来进行2位/单元动作。
代替上述擦除方式，也可以是对存储器栅极施加负电压，利用FN隧道效应将电子吸引到硅衬底上、或利用FN隧道效应从衬底注入空穴的擦除方式。另外，还可以是对存储器栅极施加正电压，利用FN隧道效应将电子吸引到存储器栅极、或利用FN隧道效应从存储器栅极注入空穴的擦除方式。
接着，说明降低电荷蓄积部的氮化硅膜中所含的氢量的效果。如上所述，从氮化硅膜释放的氢和蓄积在硅衬底上的空穴这两者的存在引起NBTI反应，使数据保持特性恶化。该NBTI反应的速度，在空穴量比氢量充分多的情况下受氢量限制，反之在氢量比空穴量充分多的情况下受空穴量限制。
图3表示氮化硅膜中的N-H键和Si-H键的总密度、和以衬底温度150℃的高温进行了10万次改写后的150℃/1000小时的数据保持时的阈值电压降低量之间的关系。对于氮化硅膜中的N-H键和Si-H键的总密度，在650℃下使用LPCVD法进行成膜时为2.2×1021cm-3；在提高温度后在700℃下使用LPCVD法进行成膜时为9×1020cm-3；在交替地导入SiH2Cl2气体和NH3等离子气体来成膜的一般ALD法中，能够使氢浓度比在相同温度下使用LPCVD法进行成膜时减少1/2至1/3，在以630℃进行成膜时为1.1×1021cm-3。当在使用了这些氮化硅膜的存储单元中测定数据保持特性时，特性没有变化。这是因为在NBTI反应的速度受到空穴量限制的区域，不是氢量而是空穴量决定了特性。
与此相对，在使用对后述细节的不含氢的含硅气体和氮等离子气体交替进行曝露的ALD法而成膜的氮化硅膜中，能够使N-H键和Si-H键的总密度减少至4.5×1020cm-3，其结果数据保持特性有所改善。当通过与若干的含氢的氨等离子气体一起导入，使N-H键和Si-H键的总密度降低为4.5×1020cm-3时，依赖于N-H键和Si-H键的总密度，数据特性发生变化。这表示已改变为NBTI反应的速度受氢量限制的区域，不是空穴量而是氢量决定了特性。根据以上说明，可知通过使氮化硅膜中的N-H键和Si-H键的总密度为5×1020cm-3以下，能够获得数据保持特性改善的效果。
以下，使用另一个方法导出数据保持特性的改善效果显现的氮化硅膜中的N-H键和Si-H键的总密度。如上述“发明要解决的课题”中说明的那样，当在氮化硅膜中注入热电子时，从氮化硅膜释放氢。通过由该热电子注入引起的氢的释放来减少氮化硅膜中的氢浓度，并进行了减少到何种程度维持特性的劣化将会改善的确认。
在确认实验中，使用了采用在图3所示的以700℃成膜的LPCVD法的氮化硅膜的存储单元。实验顺序如下。首先，以150℃的高温向氮化膜进行第一次热电子注入t秒钟来释放氮化膜中的氢，使氮化膜的残留氢浓度降低。接着，进行用于使释放在已注入热电子的存储单元的附近的氢的浓度降低的充分的退火(300℃，1个小时)，使得通过热电子注入而释放出的氢不会对之后的维持实验带来影响。然后，以150℃进行第二次热电子注入来释放氮化膜中的氢，用未进行热电子注入的相邻的存储单元进行维持特性的评价。改变第一次热电子注入时间t而进行多次实验，导出维持劣化的抑制效果显现的氮化膜的残留氢浓度(第一次热电子注入时间t的函数)。
图23表示对第一次热电子注入时间t与维持的阈值电压降低量之关系进行了评价的实验结果。若增加热电子注入时间t时，则直到100s时间，阈值电压降低量大致不变，而在1000s以上时阈值电压的降低量变小，维持劣化的抑制效果显现出来。直到100s阈值电压降低量不变是因为维持劣化由空穴量而不是氢量决定的反应限制的区域。在1000s以上阈值电压降低量变小，能够理解为是维持劣化由氢量而不是由空穴量决定的扩散限制的区域的缘故。
根据图23的结果，估计维持劣化抑制效果显现的1000s的热电子注入时的氮化膜中的氢浓度。
氮化膜中的残留氢浓度R(t)的变化速度dR(t)/dt等于在基于热电子注入的氢释放速度E(t)上添加了负符号的值。氢释放速度与残留氢和热电子相遇的概率、即热电子注入量残留氢浓度R(t)和热电子注入量J(C/cm2/s)之积成比例。因而，当将比例常数设为A时，dR(t)/dt用下式来表示。
dR(t)/dt＝-E(t)＝-A×J×R(t)式(1)
当根据式(1)，将R(t)用t的函数来表示时：
R(t)＝R0×exp(-αt)式(2)
这里，R0、α是常数。
t＝1000秒的R(t)相当于图23中维持劣化抑制效果显现的氢密度，如果R0和α已知，就能够导出其值。
第一个R0是t＝0秒时的氮化膜中的氢浓度，即，氮化膜中原本所含的氢浓度。本实验所用的氮化膜是以700℃成膜的LPCVD法的氮化硅膜，如图3所示那样，膜的氢浓度R0为9×1020cm/3。
根据图23所示的维持劣化的实验结果来求解另一个α。图23所示的维持阈值电压降低量ΔVth_r(t)是电荷被吸引到硅衬底等的氢劣化以外的成分也包含在阈值电压降低量中、用基于氢劣化的降低成分ΔVth_H(t)和氢劣化以外的降低成分ΔVth_e之和来表示。前者的基于氢劣化的降低成分ΔVth_H(t)与由第二次热电子注入产生的氢释放量成比例，可以说由该第二次热电子注入产生的氢释放量与残留氢浓度R(t)成比例。
因而，ΔVth_H(t)和R(t)用比例关系来表示。无论t如何，后者的氢劣化以外的降低成分是一定的。即，维持的阈值电压降低量ΔVth_r(t)为：
ΔVth_r(t)＝ΔVth_H(t)+ΔVth_e＝B×R(t)+ΔVth_e＝C×exp(-αt)+ΔVth_e    式(3)
图24表示将式(3)在图23的测定数据之中维持劣化由扩散限制决定的与1000s以后的3点相匹配的结果。根据该结果，当求解式(3)的常数C、α、ΔVth_e时，则为C＝0.4、α＝0.0004、ΔVth_e＝0.5。
当将以上的R0和α代入式(2)，求解t＝1000秒时的R(t)时，则为R(1000s)＝R0exp(-α×1000)＝9×1020×exp(-0.0004×1000)＝6×1020。根据以上说明，由氢密度降低引起的维持劣化抑制效果显现的氮化膜中的氢浓度被估计为约6×1020/cm2，使用另一个的方法确认了图3所示的维持劣化抑制效果显现的氮化膜中的氢浓度至少为5×1020/cm2以下就能获得效果。
接着，下面，一边参照图4～图7，一边说明图1所示的非易失性半导体存储器件(存储单元)的制造方法的一例。图4～图7是表示本实施方式的非易失性半导体存储器件的制造方法的衬底的要部剖视图。存储单元在存储区域呈阵列状排列，但在各图中仅示出一个存储单元的剖面部。
首先，说明图4。在p型硅衬底PSUB上，根据必要形成元件分离氧化膜区域STI，并形成作为存储单元区域的P型阱区域PWEL。在该p型阱区域PWEL的表面部形成调整阈值的p型或者n型杂质区域(沟道区域)ME。
接着，在对硅衬底表面进行清洁处理后，层叠包含氢浓度(N-H键和Si-H键的总浓度)为5×1020cm-3以下的氮化硅膜的ONO(OxideNitride Oxide：氧化物-氮化物-氧化物)膜。为了形成ONO膜，例如在通过热氧化或者ISSG(In-Situ Steam Generation：现场蒸气产生)氧化形成了下部氧化膜BOTOX以后，形成氢浓度为5×1020cm-3以下的氮化硅膜SIN，进而通过汽相沉积法和热氧化或者ISSG氧化来形成上部氧化膜TOPOX。
在写入和擦除都通过热载流子注入来进行的情况下，优选的是，下部氧化膜BOTOX和上部氧化膜TOPOX的膜厚为难以引起隧道效应的3nm以上。在利用FN隧道效应将电子吸引到硅衬底、或者利用FN隧道效应从衬底注入空穴来进行擦除的情况下，需要使下部氧化膜BOTOX的膜厚减薄为1.5nm～3nm左右。另外，在利用FN隧道效应将电子吸引到栅极、或者利用FN隧道效应从栅极注入空穴来进行擦除的情况下，需要不形成上部氧化膜TOPOX或使上部氧化膜TOPOX的膜厚减薄为2nm以下。氮化硅膜SIN的膜厚设为能够蓄积可充分获得阈值电压的改变的电荷的2nm以上。氢浓度较低的氮化硅膜的形成方法在后面详细示出。
然后，在ONO膜上沉积作为存储器栅电极MG的n型多晶硅层NMG(150nm左右)。
接着，说明图5。使用光刻蚀技术和干刻蚀技术对图4所示的n型多晶硅层NMG进行加工，形成存储器栅电极MG。该存储器栅电极是在图的纵深方向上延伸的线状图案。然后，分别使用氟酸和热磷酸除去露出来的上部氧化膜TOPOX、氮化硅膜SIN。然后，进行低浓度的n型杂质的离子注入，在漏极部形成低浓度n型杂质区域MDM，在源极部形成低浓度n型杂质区域MSM。
接着，说明图6。在使用氟酸除去ONO膜的下部氧化膜BOTOX中露出到表面的部分以后，沉积氧化膜，使用各向异性蚀刻技术进行蚀刻，从而在存储器栅电极MG的侧壁形成侧壁间隔物SW。通过进行n型杂质的离子注入形成漏极区域MD和源极区域MS。接着，沉积用于自对准接触(SAC：SelfAlign Contact)的氮化硅膜SACSIN。
接着，说明图7。在硅衬底的整个面上沉积布线层间绝缘膜INS1。使用光刻蚀技术和干刻蚀技术在漏极区域MD上开出接触孔，在开口部(接触孔)形成金属层(堵塞物)CONT。然后，使用光刻蚀技术和蚀刻技术形成第1层布线M1。接着，沉积布线层间绝缘膜INS2。以下省略图示，但在布线层间绝缘膜INS2上形成接触孔，进而通过沉积导电性膜，并进行图案形成，从而形成布线。这样，可通过反复进行布线层间绝缘膜和布线的形成工序，来形成多层布线。
以上，用图4～图7所示的方法制造的存储单元的布线方向如图7所示，存储器栅电极MG和源极区域MS在垂直于纸面的方向上延伸，与漏极区域MD相连接，作为位线的第1层布线M1在与存储器栅电极MG、源极区域MS正交的方向上延伸。
源极区域MS也可以使用第1层布线，使其在与漏极区域MD平行的方向上延伸。进而，还可以如图8所示的存储单元那样，漏极区域MD和源极区域MS作为扩散层布线在垂直于纸面的方向上延伸，存储器栅电极MG在与漏极区域MD、源极区域MS的扩散层布线正交的方向上延伸。
图8所示的存储单元的制造方法与图4～图7所示的存储单元的制造方法不同。首先，形成ONO膜的下部氧化膜BOTOX、氢浓度为5×1020cm-3以下的氮化硅膜SIN、以及上部氧化膜TOPOX，使用光刻蚀技术和干刻蚀技术，除去形成源极和漏极的区域的ONO膜。接着，在使用热氧化除去了ONO膜的区域，形成氧化膜LO，注入n型的杂质而形成漏极区域MD和源极区域MS。接着，沉积多晶硅层，利用光刻蚀技术和干刻蚀技术形成存储器栅电极MG。该存储器栅电极是在图的左右方向上延伸，为线状的图案。
在图8所示的存储单元中，在源极区域MS和漏极区域MD之上除去ONO膜，残留有用作电荷蓄积部的氮化硅膜的仅是存储区域的一部分。与之对应，如图9所示的存储单元那样，也可以是使用用于电荷蓄积部的氮化硅膜来覆盖存储区域的整个面的结构。在该情况下，除了接触部以外，使用氮化硅膜覆盖存储器阵列的存储区域的整个区域。由于氮化硅膜是难以通过氢的膜，所以使用氮化硅膜来覆盖整个面，从而能够抑制在氮化硅膜成膜后的制造工序中氢进入作为电荷蓄积部的氮化硅膜的区域而使氮化硅膜中的氢浓度比5×1020cm-3大。
在图9中仅公开了一个存储单元，但在本实施例中，图9中的氮化硅膜以与作为另一个存储单元的电荷蓄积膜的氮化硅膜共有的方式而形成，该氮化硅膜的侧面的端部不是如图8那样位于存储单元内，而是以至少配置在存储区域的外侧的方式而形成，氮化硅膜以覆盖底部氧化膜的方式而形成。即，在存储区域内，除了接触部以外在整个面上形成氮化硅膜，且覆盖底部氧化膜的整个面。
形成这种结构是由于在氮化硅膜成膜后的制造工序中产生的氢经由底部氧化膜，进入作为电荷蓄积部的氮化硅膜的区域，所以与图8的结构不同，可使氢到底部氧化膜的主要到达路径形成为经由存储区域外侧的区域的路径。因而，通过使用氮化硅膜覆盖底部氧化膜的整个面，能够抑制氢经由底部氧化膜进入作为电荷蓄积部的氮化硅膜的区域、使氮化硅膜中的氢浓度比5×1020cm-3大的现象。
不言而喻，在存储区域的接触部未形成底部氧化膜和氮化硅膜。另外，在图9中，在整个面上形成底部氧化膜，但不是为了取得该效果而必须在整个面上形成底部氧化膜，也可以是在底部氧化膜形成后除去一部分，然后在整个面上形成氮化硅膜。
以上示出了与图1所示的单栅极型的存储单元有关的实施例，但本发明在图10～图13中示出要部剖视图的拼合栅极型的存储单元中，也能够通过对作为电荷蓄积部的氮化膜使用氢浓度为5×1020cm-3以下的氮化膜，来取得同样的效果。
图10所示的存储单元具有：用于蓄积电荷的氮化硅膜SIN；由位于其上下的氧化膜BOTOX、TOPOX的层叠膜构成的ONO膜；由如n型多晶硅那样的导电体构成的存储器栅电极MG；由n型多晶硅构成的选择栅电极SG；位于选择栅电极SG下的栅极绝缘膜SGOX；由n型杂质构成的源极区域MS；以及由n型杂质构成的漏极区域MD。源极区域MS和漏极区域MD形成设置于p型硅衬底PSUB上的p型阱区域PWEL中。以选择栅电极SG的侧壁间隔物的形状来构成存储器栅电极MG，在先形成了选择栅极SG后，形成ONO膜(BOTOX、SIN以及TOPOX)，并利用各向异性蚀刻技术形成存储器栅电极MG。
图11是以存储器栅电极MG的侧壁间隔物的形状构成了选择栅电极SG的存储单元。在这种存储单元的情况下，首先形成ONO膜(BOTOX、SIN以及TOPOX)和存储器栅电极MG，并在其侧壁上形成由绝缘膜构成的侧壁间隔物GAPSW。进而，在该侧壁上利用各向异性蚀刻技术形成选择栅电极SG。为了确保存储器栅电极MG和选择栅电极SG的耐压，在存储器栅电极MG上形成了空隙氧化膜层CAP。
图12是将存储器栅电极MG放置在选择栅电极SG上的结构的存储单元。在这种存储单元的情况下，首先形成选择栅电极SG，并使用光刻蚀技术形成ONO膜和存储器栅电极MG。
图13是将选择栅极电极SG放置在存储器栅电极MG上的结构的存储单元。在这种存储单元的情况下，除了使用光刻蚀技术形成选择栅电极SG以外，还能够与图11所示的存储单元同样地形成。即，首先形成了ONO膜和存储器栅电极MG，然后形成选择栅电极SG。
图10～图13所示的存储单元能够以相同的写入方式、擦除方式以及读出方式进行动作。与图1所示的存储单元的动作方式不同的是，基本上仅是写入动作。写入动作通过所谓的被称为源极侧注入方式的热电子注入来进行。作为写入电压，例如施加在源极区域MS上的电压Vs设为5V，施加在存储器栅电极MG上的电压Vmg设为10V，施加在选择栅电极SG上的电压Vsg设为1.5V，施加在漏极区域MD上的电压Vd设为0.7左右以使沟道上流过的电流为1μA，施加在阱的电压Vwell设为0V。擦除动作与图1所示的存储单元一样，通过利用了BTBT的热空穴注入或FN隧道效应来进行。读出动作也与图1所示的存储单元一样，对源极/漏极间的电压在与写入时相反的方向上进行。
对于图10～图13所示的拼合栅极型结构，虽然存储单元的面积较大，但与图1的存储单元相比，具有能够减少写入电流、通过使选择栅极的栅极绝缘膜薄膜化而能够用低电压MOS晶体管构成字驱动器、能够进行高速的读出动作等优点。
接着，说明氢浓度为5×1020cm-3以下的电荷蓄积部的氮化硅膜SIN的制造方法。氢浓度较低的氮化硅膜能够使用以下的(a)～(c)的某一个制造方法进行成膜。
(a)在使用LPCVD法形成了氮化硅膜后，进行使用了氮气的等离子体氮化。使用等离子体的能量将氮化硅膜中的N-H键和Si-H键切断来使氢脱离，其结果出来的未结合氢与氮原子结合，能够降低氢浓度。具体的制造方法，例如如下所述。
首先，在使LPCVD装置的反应炉内的温度为750℃左右后，将二氯硅烷(SiH2Cl2)和氨(NH3)气分别以50sccm、500sccm的流量导入炉内，在ONO膜的下部氧化膜上沉积氮化硅膜。氮化硅膜的膜厚设为1nm～8nm，最好是1nm～3nm。然后，在等离子体氮化装置中，利用13.56MHz的交流电磁场对氮气和氩气进行电离后产生氮等离子气体，使该氮等离子气体曝露，并利用LPCVD法对氮化硅膜进行等离子体氮化。此时，衬底温度为450℃。当进行等离子体氮化的氮化硅膜的膜厚变厚时，则难以降低氢浓度，所以在形成较厚的氮化硅膜的情况下，也可以交替地进行使用LPCVD法的氮化硅膜的沉积和使用了氮气的等离子体氮化。在此，使用了平行平板型的等离子体CVD，但也可以进行使用了感应耦合等离子体(Inductively CoupledPlasma)、微波的基本(radical)的氮化。
(b)采用使用了含氢量较少的靶材料、气体的溅射法来沉积氮化硅膜。由于靶材料、气体的含氢量较少，所以能够形成氢浓度较低的氮化硅膜。例如，将衬底温度设为400℃，用氩和氮气对硅的靶进行溅射，成膜氮化硅膜。
(c)采用交替地曝露不含氢的含硅气体和氮等离子气体的ALD法来成膜氮化硅膜。由于在原料气体中不含氢，所以形成氢浓度低的氮化硅膜。另外，在不使用ALD法的等离子CVD法中，当要形成薄膜的氮化硅膜时，需要抑制大量(power)生成等离子体，与Si3N4的组成比相比，形成了硅过量的氮化硅膜。由于硅过量的氮化硅膜在膜中存在许多浅层的陷阱，所以电荷保持能力较差。与此相对，通过使用ALD法，就能够对氮化硅膜导入足够的氮，能够降低硅的组成比，直到硅和氮的组成比Si3+xN4的X为0.05以下。
这样，通过使用降低了组成比的的氮化硅膜，直到Si3+xN4的X为0.05以下，从而获得电荷保持能力较高的氮化硅膜。能够形成电荷保持能力较高的电荷蓄积膜。作为具体的制造方法，在使ALD装置的反应炉内的温度为550℃以后，交替地导入含硅气体和氮等离子气体。作为不含氢的含硅气体可以使用四氯硅烷SiCl4或者六氯二硅烷Si2Cl6，作为氮等离子气体可以使用N2或者N2与Ar等稀有气体的等离子气体。等离子气体在反应炉之外生成并导入。
以上，对在氮化硅膜的整个膜中降低氢浓度的电荷蓄积用的氮化硅膜的形成方法进行了说明，但若在氮化硅膜的与下部氧化膜的界面附近或者与上部氧化膜的界面附近降低氮化硅膜中的氢浓度，就能够抑制数据保持特性的恶化。这是因为氢难以在氮化硅膜中扩散，在通过热载流子注入而切断了键的氢中，距离氮化硅膜的界面存在于深位置的氢无法逸出的缘故。具体而言，在150℃的保持温度下距离氮化硅膜与下部氧化膜的界面或者氮化硅膜与上部氧化膜的界面3nm以下区域的氢使数据保持特性恶化。
因而，如图14所示，当将在与下部氧化膜的界面侧膜厚3nm以下的氮化硅膜SIN1设为氢浓度低的、氢浓度为5×1020cm-3以下的氮化硅膜，并在其上部的氮化硅膜SIN2上使用LPCVD法等通常采用的方法成膜氮化硅膜，从而能够降低氢释放量。另外，如图15所示，除了在与下部氧化膜的界面侧膜厚为3nm以下的氮化硅膜SIN1之外，将在与上部氧化膜的界面侧膜厚为3nm以下的氮化硅膜SIN3也设为氢浓度低的、氢浓度为5×1020cm-3以下的氮化硅膜时，能够进一步抑制氢释放量。
氢浓度低的氮化硅膜的薄膜SIN1或者SIN3能够使用上述(a)～(c)的制造方法来形成。另外，与下部氧化膜的界面侧的氮化硅膜SIN1使用下述(d)方法也能够形成。
(d)使用氮等离子气体对下部氧化膜BOTOX进行等离子体氮化，通过将下部氧化膜BOTOX中的氧置换为氮来形成氮化硅膜。下部氧化膜BOTOX的氧剩余，成为含有氧的氮化硅膜。由于下部氧化膜BOTOX的氢浓度低、也不包含在用于氮化的气体中，所以成为氢浓度低的氮化硅膜。
氢浓度低的氮化硅膜SIN1或者SIN3也可以组合上述(a)～(d)的制造方法来形成。另外，插入了氢浓度低的氮化硅膜的薄膜SIN1或者SIN3的电荷蓄积用的氮化硅膜还能够在图10～图13的拼合栅极型的存储单元中使用。
在至此的说明中，说明了通过作为电荷蓄积部的氮化膜的氢浓度为5×1020cm-3以下来改善数据保持特性，但优选的是，通过使用氢浓度为3×1020cm-3以下、进而优选使用氢浓度为1×1020cm-3以下的氮化膜，可实现数据保持特性的进一步提高。
(实施方式2)
在本实施方式中，通过控制引起数据保持特性恶化的三个机理之中“氢的扩散”，使释放出的氢的浓度降低，并抑制数据保持特性的恶化。具体而言，通过去除存储单元上的SAC用的氮化硅膜，确保氢向存储单元的上方扩散的路径，使存储单元附近的氢浓度降低。但是，SAC技术是近年来使用了MOS晶体管的半导体器件中需用的技术，无法使非易失性半导体存储器件的整个区域都没有SAC用的氮化硅膜。因此，仅在存储器阵列的区域去掉SAC用的氮化硅膜。
通过这样去掉SAC用的氮化硅膜，能够抑制数据保持特性的恶化，所以不需要使作为电荷保持部的氮化膜的氢浓度为5×1020cm-3以下。但是，从数据保持特性的观点来看，最好是使作为电荷保持部的氮化膜的氢浓度为5×1020cm-3以下。
图16是本实施方式的非易失性半导体存储器件的要部剖视图，左右侧的剖面图分别表示制作在同一半导体器件内的MONOS型存储单元和MOS晶体管。
左侧的MONOS型存储单元以存在于存储区域的一个存储单元为代表来示出，由一个MOS晶体管构成，与图7所示的存储单元的不同点为没有SAC用的氮化硅膜SACSIN这一点。
右侧的晶体管以存在于非易失性半导体存储器件中的n型或者p型MOS晶体管为代表来示出，在此以n型的情况为例来示出。MOS晶体管被用于使非易失性半导体存储器动作的外围电路、与外部进行数据的输入输出的I/O电路、以及在闪存混装微型计算机中实现微型计算机功能的逻辑电路。在此，表示形成有逻辑电路的逻辑区域的晶体管。如图16的右侧所示，在MOS晶体 管之上形成有SAC用的氮化硅膜SACSIN。
换言之，在图16中，公开了构成形成于存储区域内的存储单元的晶体管；形成在逻辑区域内的晶体管；连接在存储区域中所形成的晶体管的源极或漏极的接触部；连接在逻辑区域的晶体管的源极或漏极的第二接触部，存储区域的晶体管的栅电极、源极以及漏极未被用于形成自对准接触的氮化硅膜所覆盖，另一方面，在连接有逻辑区域的晶体管的接触部的栅电极、源极以及漏极上，被用于形成自对准接触的氮化硅膜所覆盖。逻辑区域中的用于自对准接触的氮化硅膜未必需要覆盖整个面，只要形成在至少连接有接触部的源极或漏极上即可。
图16所示的结构能够通过在晶片整个面上沉积了SAC用氮化硅膜后，利用光刻蚀技术和蚀刻技术选择性地除去存储区域的氮化硅膜而制成。当采用该结构时，在存储器阵列以外的区域，能够使用SAC技术制作高密度地配置了MOS晶体管的电路，即使具有在存储器阵列的区域必须留有与接触部对准的余量的缺点，但可以抑制由从电荷蓄积部的氮化硅膜释放的氢引起的数据保持特性的恶化。
图17表示另一实施方式。在图16所示的实施例中，将存储器阵列上的SAC用氮化硅膜全部除去，与之相对，在图17所示的实施例中，存储区域的接触部附近的SAC用氮化硅膜剩余，并将除此之外的存储区域上的SAC用氮化硅膜除去。对于该结构，当在晶片整个面上沉积了SAC用氮化硅膜后，利用光刻蚀技术使要除去氮化硅膜的区域露出来并对氮化硅膜进行蚀刻时，就能够制成。
换言之，在图17中，在存储区域的晶体管中不是用SAC用的氮化硅膜覆盖构成存储单元的晶体管的全部，而是在至少连接有接触部的源极或漏极上形成了用于形成自对准接触的氮化硅膜。与图16同样，逻辑区域中的用于自对准接触的氮化硅膜未必需要覆盖整个面，只要形成在至少连接有接触部的源极或漏极上即可。
图17所示的例子与图16的例子不同，不存在必须留有与接触部的对准的余量的缺点。另外，由于确保了氢向存储单元的上方扩散的路径，所以与图16的例子相比，效果变少但能够抑制数据保持特性的恶化。在图16和图17中示出了使用了图1的单栅极型存储单元的例子，但在使用了如图10～图14所示的拼合栅极型存储单元的情况下，也能够取得同样的效果。
(实施方式3)
在本实施方式中，通过抑制引起数据保持特性恶化的三个机理之中“基于氢的劣化反应”，来抑制数据保持特性的恶化。具体而言，通过向存储单元的硅衬底/底部氧化膜界面以及底部氧化膜中导入与硅的键能比氢大的元素、例如卤族元素，使由氢引起的界面能级和正固定电荷的生成反应难以发生。
图18是表示实现本实施方式的制造工序的非易失性半导体存储器件的要部剖视图，以导入的元素为卤族元素即氟的情况为例来进行说明。
使用光刻蚀技术和干刻蚀技术形成存储器栅电极MG，分别用氟酸和热磷酸除去上部氧化膜TOPOX、氮化硅膜SIN以后，进行氟的离子注入。例如，氟的离子注入量设为2×1015cm-2、注入能量设为15keV。在之后的热处理过程中，氟被取入硅衬底与底部氧化膜的界面或者底部氧化膜中，从而形成Si-F键。除氟以外，还可以注入氯或重氢等、与硅的键能比氢大的其他元素。由此，在底部氧化膜中形成Si-F键。
不言而喻，在使用了卤族元素的情况下，形成卤族元素和硅元素的键。另外，特别是在卤族元素之中，氟、氯的质量较小，所以在使用了氟或氯元素的情况下与使用了其他卤族元素的情况相比，在离子注入时，具有对氧化硅膜和硅衬底的损坏小这样的优点。
在图18中，以使用了在第一实施方式示出的图1的单栅极型的存储单元的情况为例进行了示出，但在使用了在图10～图14示出的拼合栅极型的存储单元的情况下也能够取得同样的效果。
以上，说明了实施方式1～3，但不仅可单独实施这些实施方式，通过组合多个来进行实施，就能够取得进一步提高数据保持特性的效果。
以上，对由本发明者所完成的发明基于其实施方式具体地进行了说明，但不言而喻本发明并不限定于上述实施方式，在不脱离其要旨的范围内可以进行各种各样变更。
【产业上的可利用性】
本发明能够适用于非易失性半导体存储器件。

Claims (19)

1.一种非易失性半导体存储器件，其特征在于，具有：
形成在半导体衬底中的一对源极区域和漏极区域；
形成在上述源极区域和漏极区域之间的上述半导体衬底的区域上的第一栅电极；以及
形成在上述半导体衬底的表面与上述第一栅电极之间的电荷蓄积部，
其中，上述电荷蓄积部包含N-H键、硅以及Si-H键的总密度为5×1020cm-3以下的第一氮化膜，
通过对上述电荷蓄积部注入热载流子来进行写入或擦除。
2.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
上述电荷蓄积部还包含第二氮化膜，
上述第一氮化膜配置在上述第二氮化膜与上述半导体衬底的表面之间。
3.根据权利要求2所述的非易失性半导体存储器件，其特征在于：
上述第一氮化膜的膜厚为3nm以下。
4.根据权利要求2所述的非易失性半导体存储器件，其特征在于：
上述电荷蓄积部还包含第三氮化膜，
上述第三氮化膜配置在上述第二氮化膜与上述第一栅电极之间，
上述第三氮化膜是N-H键和Si-H键的总密度为5×1020cm-3以下的氮化膜。
5.根据权利要求4所述的非易失性半导体存储器件，其特征在于：
上述第三氮化膜的膜厚为3nm以下。
6.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
还具有形成在上述源极区域和漏极区域之间的上述半导体衬底的区域上的第二栅电极。
7.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
上述第一氮化膜在通过化学气相沉积法沉积了氮化膜以后，用等离子状态的氮进行氮化而形成。
8.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
上述第一氮化膜通过溅射法进行沉积而形成。
9.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
上述第一氮化膜通过使SiCl4或者Si2Cl6与等离子状态的氮气交替曝露的原子层沉积法进行沉积而形成。
10.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
还在上述第一氮化膜与上述半导体衬底的表面之间配置有氧化膜，
上述第一氮化膜通过对上述氧化膜的一部分进行等离子体氮化而形成。
11.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
上述第一氮化膜是氧氮化膜。
12.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
上述氮化膜是氮化硅膜，在将上述氮化硅膜的组成设为Si3+XN4的情况下，X为0.05以下。
13.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
还具有形成在存储区域内的第一存储单元和第二存储单元，
上述第一存储单元具有上述源极区域和漏极区域、上述第一栅电极、上述电荷蓄积部、以及配置在上述电荷蓄积部与上述半导体衬底的表面之间的氧化膜，
上述第二存储单元具有第二栅电极、和配置在上述半导体衬底的表面与上述第二栅电极之间的第二氮化膜，
上述第一氮化膜是上述第二氮化膜的一部分，
上述第二氮化膜覆盖上述存储区域的除上述半导体衬底的表面的接触部以外的全部区域。
14.根据权利要求1所述的非易失性半导体存储器件，其特征在于：
还具有形成在上述半导体衬底的表面与上述电荷蓄积部之间的氧化膜，
在上述氧化膜与上述半导体衬底的界面或者上述氧化膜内具有卤族元素与硅元素的键。
15.根据权利要求14所述的非易失性半导体存储器件，其特征在于：
上述卤族元素是氟。
16.一种非易失性半导体存储器件，其特征在于，具有：
形成在存储区域内、具有包含氮化膜的栅极绝缘膜的、通过注入热载流子来进行写入或擦除的第一晶体管；
形成在逻辑区域内的第二晶体管；
与上述第一晶体管的第一源极或第一漏极电连接的第一接触部；以及
与上述第二晶体管的第二源极或第二漏极电连接的第二接触部，
其中，上述第一晶体管的上述第一栅电极、上述第一源极以及第一漏极未被用于形成自对准接触部的氮化硅膜所覆盖，或者一部分被覆盖，
在上述第二晶体管的连接有上述第二接触部的上述第二源极或第二漏极上，形成有用于形成自对准接触部的氮化硅膜。
17.根据权利要求16所述的非易失性半导体存储器件，其特征在于：
上述一部分是连接有上述第一接触部的上述第一源极或上述第一漏极。
18.一种非易失性半导体存储器件，其特征在于，具有：
形成在半导体衬底中的一对源极区域和漏极区域；
形成在上述源极和漏极区域之间的上述半导体衬底的区域上的第一栅电极；
形成在上述半导体衬底的表面与上述第一栅电极之间的电荷蓄积部；以及
形成在上述半导体衬底的表面与上述电荷蓄积部之间的氧化膜，
其中，在上述氧化膜与上述半导体衬底的界面或者上述氧化膜内具有卤族元素与硅元素的键，
通过对上述电荷蓄积部注入热载流子来进行写入或擦除。
19.根据权利要求18所述的非易失性半导体存储器件，其特征在于：
上述卤族元素是氟。
CN2008100953115A 2007-04-27 2008-04-25 非易失性半导体存储器件 Expired - Fee Related CN101295735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-119122 2007-04-27
JP2007119122A JP2008277530A (ja) 2007-04-27 2007-04-27 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN101295735A true CN101295735A (zh) 2008-10-29
CN101295735B CN101295735B (zh) 2010-09-08

Family

ID=39885897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100953115A Expired - Fee Related CN101295735B (zh) 2007-04-27 2008-04-25 非易失性半导体存储器件

Country Status (5)

Country Link
US (1) US8063433B2 (zh)
JP (1) JP2008277530A (zh)
KR (1) KR100998106B1 (zh)
CN (1) CN101295735B (zh)
TW (1) TW200908342A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549727A (zh) * 2009-09-30 2012-07-04 东京毅力科创株式会社 氮化硅膜的成膜方法和半导体存储装置的制造方法
CN102754163A (zh) * 2010-02-19 2012-10-24 株式会社半导体能源研究所 半导体器件
CN104404476A (zh) * 2014-12-10 2015-03-11 中国电子科技集团公司第四十七研究所 低压气相淀积Si3N4薄膜的制备方法
CN112447745A (zh) * 2019-08-28 2021-03-05 铠侠股份有限公司 半导体存储装置
CN112490251A (zh) * 2019-09-12 2021-03-12 铠侠股份有限公司 半导体存储装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659527B2 (ja) * 2005-06-20 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5230274B2 (ja) * 2008-06-02 2013-07-10 株式会社東芝 不揮発性半導体記憶装置
WO2010050204A1 (ja) 2008-10-29 2010-05-06 株式会社岡村製作所 椅子の背凭れ
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US8951864B2 (en) * 2012-02-13 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Split-gate device and method of fabricating the same
US9466496B2 (en) * 2013-10-11 2016-10-11 Cypress Semiconductor Corporation Spacer formation with straight sidewall
TWI548000B (zh) * 2014-12-22 2016-09-01 力晶科技股份有限公司 半導體元件及其製作方法
JP6890003B2 (ja) * 2016-11-29 2021-06-18 株式会社ジャパンディスプレイ 表示装置
US10304848B2 (en) 2017-09-01 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with reduced dimension of gate structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920006736B1 (ko) * 1989-11-08 1992-08-17 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0773685A (ja) * 1993-09-06 1995-03-17 Hitachi Ltd 半導体不揮発性記憶装置
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6794764B1 (en) * 2003-03-05 2004-09-21 Advanced Micro Devices, Inc. Charge-trapping memory arrays resistant to damage from contact hole information
JP2004356562A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6992370B1 (en) * 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
KR100539158B1 (ko) 2004-04-20 2005-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 게이트간 유전막 형성 방법
JP4951861B2 (ja) 2004-09-29 2012-06-13 ソニー株式会社 不揮発性メモリデバイスおよびその製造方法
JP2006319082A (ja) * 2005-05-12 2006-11-24 Sony Corp 不揮発性半導体メモリデバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549727A (zh) * 2009-09-30 2012-07-04 东京毅力科创株式会社 氮化硅膜的成膜方法和半导体存储装置的制造方法
CN102754163A (zh) * 2010-02-19 2012-10-24 株式会社半导体能源研究所 半导体器件
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
CN104404476A (zh) * 2014-12-10 2015-03-11 中国电子科技集团公司第四十七研究所 低压气相淀积Si3N4薄膜的制备方法
CN112447745A (zh) * 2019-08-28 2021-03-05 铠侠股份有限公司 半导体存储装置
CN112490251A (zh) * 2019-09-12 2021-03-12 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
US8063433B2 (en) 2011-11-22
KR100998106B1 (ko) 2010-12-02
JP2008277530A (ja) 2008-11-13
US20080265286A1 (en) 2008-10-30
KR20080096388A (ko) 2008-10-30
TW200908342A (en) 2009-02-16
CN101295735B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN101295735A (zh) 非易失性半导体存储器件
US10229922B2 (en) Methods of forming memory devices with isolation structures
CN100447988C (zh) 半导体器件及其制造方法
KR100555810B1 (ko) 2층 실리콘 질화막을 갖는 반도체 장치 및 그 제조 방법
CN100552899C (zh) 制造存储器件的方法
US8125012B2 (en) Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon
CN103311286A (zh) 半导体器件及其制造方法
CN101170135A (zh) 具有电荷陷捕层的非易失性存储器件及其制造方法
CN101312215A (zh) 半导体器件
US20070269972A1 (en) Method of manufacturing a semiconductor device
JP6334268B2 (ja) 半導体装置およびその製造方法
US10192879B2 (en) Semiconductor device and manufacturing method thereof
JP4792620B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN101419932B (zh) 制造闪存装置的方法
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2004221448A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2006196643A (ja) 不揮発性半導体記憶装置
KR100794085B1 (ko) 플래시 메모리 소자의 제조 방법
JP4734799B2 (ja) 不揮発性半導体メモリ装置の製造方法
CN101800251A (zh) 电荷俘获非挥发半导体存储器及其制造方法
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
US7045419B2 (en) Elimination of the fast-erase phenomena in flash memory
US20090068850A1 (en) Method of Fabricating Flash Memory Device
KR100695423B1 (ko) 반도체 소자 및 그 제조 방법
KR20070013733A (ko) 불휘발성 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101021

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20140425