JPH06224070A - Ｍｉｍ型コンデンサおよびその製造方法 - Google Patents
Ｍｉｍ型コンデンサおよびその製造方法Info
- Publication number
- JPH06224070A JPH06224070A JP1133393A JP1133393A JPH06224070A JP H06224070 A JPH06224070 A JP H06224070A JP 1133393 A JP1133393 A JP 1133393A JP 1133393 A JP1133393 A JP 1133393A JP H06224070 A JPH06224070 A JP H06224070A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- film
- type capacitor
- insulating film
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 単位面積あたりの容量が向上したＭＩＭ型コ
ンデンサを提供する。 【構成】 半導体基板１１上に設けられる下部電極膜１
２の表面に凸条部１２ａを一定間隔ごとに形成して表面
凹凸形状とし、かつこの下部電極膜１２の表面形状に沿
って絶縁膜１３および上部電極膜１４を形成する。
ンデンサを提供する。 【構成】 半導体基板１１上に設けられる下部電極膜１
２の表面に凸条部１２ａを一定間隔ごとに形成して表面
凹凸形状とし、かつこの下部電極膜１２の表面形状に沿
って絶縁膜１３および上部電極膜１４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、単位面積あたりの容量
を向上させたＭＩＭ型コンデンサおよびその製造方法に
関する。
を向上させたＭＩＭ型コンデンサおよびその製造方法に
関する。
【０００２】
【従来の技術】従来より、半導体集積回路内に設けられ
るコンデンサとしては、絶縁膜を金属と金属とで挟む構
造のＭＩＭ（Metal-Insulator-Metal ）型や、くし型に
形成した金属と金属とを隙間をあけた状態でかみ合わせ
たインタディジタル（Interdigital）型のコンデンサが
知られている。
るコンデンサとしては、絶縁膜を金属と金属とで挟む構
造のＭＩＭ（Metal-Insulator-Metal ）型や、くし型に
形成した金属と金属とを隙間をあけた状態でかみ合わせ
たインタディジタル（Interdigital）型のコンデンサが
知られている。
【０００３】図６はＭＩＭ型コンデンサの一例を示す模
式図である。図６に示すように、このＭＩＭ型コンデン
サは、半導体ウェハ１上に設けられた金属膜からなる下
部電極２と、この下部電極２を覆う絶縁膜３と、この絶
縁膜３上に設けられ金属膜からなる上部電極４とから構
成されている。
式図である。図６に示すように、このＭＩＭ型コンデン
サは、半導体ウェハ１上に設けられた金属膜からなる下
部電極２と、この下部電極２を覆う絶縁膜３と、この絶
縁膜３上に設けられ金属膜からなる上部電極４とから構
成されている。
【０００４】図７はインタディジタル型コンデンサの一
例を示す模式図である。図７に示すように、このインタ
ディジタル型コンデンサは、半導体ウェハ５上にくし型
金属膜６および７を隙間をあけてかみ合わせた状態で形
成することにより構成されている。
例を示す模式図である。図７に示すように、このインタ
ディジタル型コンデンサは、半導体ウェハ５上にくし型
金属膜６および７を隙間をあけてかみ合わせた状態で形
成することにより構成されている。
【０００５】これらのうち、ＭＩＭ型コンデンサは、一
般に、比較的大きな容量が必要な場合に用いられ、イン
タディジタル型コンデンサは、１ｐＦ以下の高精度な容
量が必要な場合に用いられる。
般に、比較的大きな容量が必要な場合に用いられ、イン
タディジタル型コンデンサは、１ｐＦ以下の高精度な容
量が必要な場合に用いられる。
【０００６】
【発明が解決しようとする課題】しかし、比較的容量の
大きなＭＩＭ型コンデンサでも、単位面積あたりの容量
が不十分であり、集積化率が低下し、チップ面積が大き
くなりすぎるという問題がある。
大きなＭＩＭ型コンデンサでも、単位面積あたりの容量
が不十分であり、集積化率が低下し、チップ面積が大き
くなりすぎるという問題がある。
【０００７】ＭＩＭ型コンデンサの容量は、絶縁膜の比
誘電率，膜厚および面積により決定され、次式で決定さ
れる。但し、式中、ε0 は真空中での誘電率、εs は絶
縁膜の比誘電率、ｄは絶縁膜の膜厚、Ｓは電極面積を示
す。
誘電率，膜厚および面積により決定され、次式で決定さ
れる。但し、式中、ε0 は真空中での誘電率、εs は絶
縁膜の比誘電率、ｄは絶縁膜の膜厚、Ｓは電極面積を示
す。
【０００８】
【数１】Ｃ＝ε0 εs Ｓ／ｄ 例えば、絶縁膜として比誘電率ε0 ＝６のものを使用
し、膜厚ｄ＝５０００Åとしても、単位面積あたりの容
量は０．１０６ｆＦ／μｍである。したがって、アナロ
グ回路やマイクロ波回路におけるＤＣブロッキングや発
信回路のように、数ｐＦの容量を必要とする場合にＭＩ
Ｍ型コンデンサを使用しようとすると、ＭＩＭ型コンデ
ンサだけで数万μｍ2 の面積が必要となる。よって、回
路面積の大半がＭＩＭコンデンサに占有され、したがっ
て全体のチップ面積が大きくなってしまい、実用上問題
となる。
し、膜厚ｄ＝５０００Åとしても、単位面積あたりの容
量は０．１０６ｆＦ／μｍである。したがって、アナロ
グ回路やマイクロ波回路におけるＤＣブロッキングや発
信回路のように、数ｐＦの容量を必要とする場合にＭＩ
Ｍ型コンデンサを使用しようとすると、ＭＩＭ型コンデ
ンサだけで数万μｍ2 の面積が必要となる。よって、回
路面積の大半がＭＩＭコンデンサに占有され、したがっ
て全体のチップ面積が大きくなってしまい、実用上問題
となる。
【０００９】本発明の目的は、このような事情に鑑み、
単位面積あたりの容量が向上したＭＩＭ型コンデンサお
よびその製造方法を提供することにある。
単位面積あたりの容量が向上したＭＩＭ型コンデンサお
よびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】かかる目的を達成する本
発明のＭＩＭ型コンデンサは、下部電極と、この下部電
極上に設けられた絶縁膜と、この絶縁膜上に設けられた
上部電極とからなるＭＩＭ型コンデンサであって、前記
下部電極が表面凹凸に設けられ、かつこの下部電極の表
面形状に沿って該下部電極を覆う前記絶縁膜および上部
電極が設けられていることを特徴とするものである。
発明のＭＩＭ型コンデンサは、下部電極と、この下部電
極上に設けられた絶縁膜と、この絶縁膜上に設けられた
上部電極とからなるＭＩＭ型コンデンサであって、前記
下部電極が表面凹凸に設けられ、かつこの下部電極の表
面形状に沿って該下部電極を覆う前記絶縁膜および上部
電極が設けられていることを特徴とするものである。
【００１１】また、本発明のＭＩＭ型コンデンサの製造
方法は、下部電極と、この下部電極上に設けられた絶縁
膜と、この絶縁膜上に設けられた上部電極とからなるＭ
ＩＭ型コンデンサの製造方法であって、前記下部電極を
表面凹凸に形成する工程と、この下部電極の表面形状に
沿って該下部電極を覆う前記絶縁膜を形成する工程と、
この絶縁膜上に前記上部電極を形成する工程とを具備す
ることを特徴とするものである。
方法は、下部電極と、この下部電極上に設けられた絶縁
膜と、この絶縁膜上に設けられた上部電極とからなるＭ
ＩＭ型コンデンサの製造方法であって、前記下部電極を
表面凹凸に形成する工程と、この下部電極の表面形状に
沿って該下部電極を覆う前記絶縁膜を形成する工程と、
この絶縁膜上に前記上部電極を形成する工程とを具備す
ることを特徴とするものである。
【００１２】
【作用】前記構成のＭＩＭ型コンデンサでは、下部電極
の表面に凹凸が形成されているので、チップの単位面積
あたりの下部電極の表面積が大きくなり、その結果、チ
ップ単位面積あたりのコンデンサ容量が増大する。
の表面に凹凸が形成されているので、チップの単位面積
あたりの下部電極の表面積が大きくなり、その結果、チ
ップ単位面積あたりのコンデンサ容量が増大する。
【００１３】
【実施例】以下、本発明を実施例に基づいて説明する。
【００１４】図１には、一実施例にかかるＭＩＭ型コン
デンサの断面構造を示す。図１に示すように、半導体基
板１１上に順次設けられた下部電極膜１２、絶縁膜１３
および上部電極膜１４によりＭＩＭ型コンデンサが構成
されている。ここで、下部電極膜１２の表面は、交互に
形成された凸条部１２ａと溝部１２ｂとにより凹凸形状
になっており、これにより、半導体基板１１の単位面積
あたりの下部電極膜１２の表面積を増大させている。絶
縁膜１３および上部電極膜１４は下部電極膜１２の表面
の凹凸形状に沿ってかつ下部電極膜１２を覆うように形
成されている。すなわち、これら絶縁膜１３および上部
電極膜１４は下部電極膜１２の表面の凹凸形状に沿って
形成され、かつ膜質不良の部分がないようにつきまわり
のよい方法で形成する必要がある。ただし、上部電極膜
１４の表面は下部電極膜１２の表面の凹凸形状に沿って
いる必要がないことは言うまでもない。
デンサの断面構造を示す。図１に示すように、半導体基
板１１上に順次設けられた下部電極膜１２、絶縁膜１３
および上部電極膜１４によりＭＩＭ型コンデンサが構成
されている。ここで、下部電極膜１２の表面は、交互に
形成された凸条部１２ａと溝部１２ｂとにより凹凸形状
になっており、これにより、半導体基板１１の単位面積
あたりの下部電極膜１２の表面積を増大させている。絶
縁膜１３および上部電極膜１４は下部電極膜１２の表面
の凹凸形状に沿ってかつ下部電極膜１２を覆うように形
成されている。すなわち、これら絶縁膜１３および上部
電極膜１４は下部電極膜１２の表面の凹凸形状に沿って
形成され、かつ膜質不良の部分がないようにつきまわり
のよい方法で形成する必要がある。ただし、上部電極膜
１４の表面は下部電極膜１２の表面の凹凸形状に沿って
いる必要がないことは言うまでもない。
【００１５】このような構成のＭＩＭ型コンデンサで
は、下部電極膜１２の凸条部１２ａの上面の他、側面に
沿っても、絶縁膜１３を介して下部電極膜１２と上部電
極膜１４とが相対向しているので、半導体基板１１の単
位面積あたりの容量が従来のものに比べて大きい。
は、下部電極膜１２の凸条部１２ａの上面の他、側面に
沿っても、絶縁膜１３を介して下部電極膜１２と上部電
極膜１４とが相対向しているので、半導体基板１１の単
位面積あたりの容量が従来のものに比べて大きい。
【００１６】ここで、下部電極膜１２および上部電極膜
１４を形成する材料としては、従来から公知の電極材
料、例えば、Ａｕ，Ｐｔ，Ａｌ，Ｔｉなど、あるいはこ
れらの合金を用いることができ、また、絶縁膜１３を形
成する材料としては、従来から公知の誘電体、例えば、
ＳｉＯ，ＳｉＯ2 ，Ｓｉ3 Ｎ4 ，ＳｉＮ，Ｔａ2 Ｏ5 ，
Ａｌ2 Ｏ3 などを用いることができる。なお、半導体基
板１１は、単結晶半導体の基板や化合物半導体の基板な
どで構成できるが、この代わりに、半導体基板上に回路
を形成した後、その表面側に例えば絶縁膜を形成したも
のを用いてもよい。
１４を形成する材料としては、従来から公知の電極材
料、例えば、Ａｕ，Ｐｔ，Ａｌ，Ｔｉなど、あるいはこ
れらの合金を用いることができ、また、絶縁膜１３を形
成する材料としては、従来から公知の誘電体、例えば、
ＳｉＯ，ＳｉＯ2 ，Ｓｉ3 Ｎ4 ，ＳｉＮ，Ｔａ2 Ｏ5 ，
Ａｌ2 Ｏ3 などを用いることができる。なお、半導体基
板１１は、単結晶半導体の基板や化合物半導体の基板な
どで構成できるが、この代わりに、半導体基板上に回路
を形成した後、その表面側に例えば絶縁膜を形成したも
のを用いてもよい。
【００１７】次に、図２を参照しながら、本発明にかか
るＭＩＭ型コンデンサの製造方法の一実施例を説明す
る。
るＭＩＭ型コンデンサの製造方法の一実施例を説明す
る。
【００１８】図２に示すように、まず，例えばＧａＡｓ
のような半導体基板１１上に、下部電極膜１２の下層と
なる、例えばＴｉ／Ｐｔ／Ａｕからなる金属膜１２ｃ
を、例えば電子ビーム蒸着法あるいはスパッタ法により
形成する（工程(a) ）。続いて、リフトオフ法あるいは
ミリング法等により、幅３μｍで厚さ２μｍの、例えば
Ｔｉ／Ｐｔ／Ａｕからなる凸条部１２ａを６μｍ間隔で
金属膜１２ｃ上に形成し、金属膜１２ｃおよび凸条部１
２ａにより下部電極１２を形成する（工程(b) ）。次い
で、つきまわりのよい絶縁膜形成法、例えば減圧ＣＶＤ
法、あるいはテトラエチルシリケート｛Ｓｉ（ＯＣ2 Ｈ
5 ）4 （ＴＥＯＳ）｝を材料としたＣＶＤ法等により、
例えばＳｉＮからなる厚さ５０００Åの絶縁膜１３を下
部電極１２上に形成する（工程(c) ）。つまり、この絶
縁膜１３を、凸条部１２ａおよびこれら凸条部１２ａの
間の金属膜１２ｃを覆うように形成する。そして、最後
に、例えばＴｉ／Ｐｔ／Ａｕからなる上部電極膜１４
を、例えば電子ビーム蒸着法あるいはスパッタ法により
絶縁膜１３上に形成し、ＭＩＭ型コンデンサとする（工
程(d) ）。
のような半導体基板１１上に、下部電極膜１２の下層と
なる、例えばＴｉ／Ｐｔ／Ａｕからなる金属膜１２ｃ
を、例えば電子ビーム蒸着法あるいはスパッタ法により
形成する（工程(a) ）。続いて、リフトオフ法あるいは
ミリング法等により、幅３μｍで厚さ２μｍの、例えば
Ｔｉ／Ｐｔ／Ａｕからなる凸条部１２ａを６μｍ間隔で
金属膜１２ｃ上に形成し、金属膜１２ｃおよび凸条部１
２ａにより下部電極１２を形成する（工程(b) ）。次い
で、つきまわりのよい絶縁膜形成法、例えば減圧ＣＶＤ
法、あるいはテトラエチルシリケート｛Ｓｉ（ＯＣ2 Ｈ
5 ）4 （ＴＥＯＳ）｝を材料としたＣＶＤ法等により、
例えばＳｉＮからなる厚さ５０００Åの絶縁膜１３を下
部電極１２上に形成する（工程(c) ）。つまり、この絶
縁膜１３を、凸条部１２ａおよびこれら凸条部１２ａの
間の金属膜１２ｃを覆うように形成する。そして、最後
に、例えばＴｉ／Ｐｔ／Ａｕからなる上部電極膜１４
を、例えば電子ビーム蒸着法あるいはスパッタ法により
絶縁膜１３上に形成し、ＭＩＭ型コンデンサとする（工
程(d) ）。
【００１９】ここで、上述したつきまわりのよい絶縁膜
形成法とは、下部電極膜１２上に形成される絶縁膜１３
のうち、凸条部１２ａの側面上に形成された部分が、凸
条部１２ａの上面や凸条部１２ａ間の金属膜１２ｃ上に
形成された部分と同様に良質のものが得られる方法をい
う。例えば、通常のプラズマＣＶＤ法により絶縁膜１３
を形成すると、凸条部１２ａの側面上の部分が、ピンホ
ールや絶縁耐力が弱い部分を有するものとなる虞がある
ので、この方法は好ましくない。
形成法とは、下部電極膜１２上に形成される絶縁膜１３
のうち、凸条部１２ａの側面上に形成された部分が、凸
条部１２ａの上面や凸条部１２ａ間の金属膜１２ｃ上に
形成された部分と同様に良質のものが得られる方法をい
う。例えば、通常のプラズマＣＶＤ法により絶縁膜１３
を形成すると、凸条部１２ａの側面上の部分が、ピンホ
ールや絶縁耐力が弱い部分を有するものとなる虞がある
ので、この方法は好ましくない。
【００２０】次に、表面凹凸の下部電極膜の他の製造例
を図３に示す。すなわち、図３（ａ）に示すように、例
えば、半導体基板１１上に絶縁材料からなる絶縁凸条部
１５を一定間隔ごとに形成しておいて基板表面を凹凸形
状にした後、下部電極膜１６を絶縁凸条部１５に沿って
形成する方法である。この下部電極膜１６も上述した下
部電極膜１２と同様に表面凹凸で表面積の大きいもので
ある。よって、図３（ｂ）に示すように、上述した実施
例と同様に絶縁膜１３および上部電極膜１４を設けるこ
とにより、半導体基板１１の単位面積あたりの容量が増
大したＭＩＭ型コンデンサを得ることができる。
を図３に示す。すなわち、図３（ａ）に示すように、例
えば、半導体基板１１上に絶縁材料からなる絶縁凸条部
１５を一定間隔ごとに形成しておいて基板表面を凹凸形
状にした後、下部電極膜１６を絶縁凸条部１５に沿って
形成する方法である。この下部電極膜１６も上述した下
部電極膜１２と同様に表面凹凸で表面積の大きいもので
ある。よって、図３（ｂ）に示すように、上述した実施
例と同様に絶縁膜１３および上部電極膜１４を設けるこ
とにより、半導体基板１１の単位面積あたりの容量が増
大したＭＩＭ型コンデンサを得ることができる。
【００２１】以上説明した実施例では、下部電極膜とし
て、面方向に連続している金属膜１２ｃと凸条部１２ａ
とからなり、表面部分のみが凹凸形状になっている下部
電極１２の例を挙げたが、勿論これに限定されるもので
はなく、例えば、半導体基板あるいは絶縁膜上に、リフ
トオフ法などにより凸条部を一定間隔をおいて形成した
もの、すなわち、下部電極膜全体が面方向に間欠的に設
けられて凹凸形状を形成しているものであってもよい。
て、面方向に連続している金属膜１２ｃと凸条部１２ａ
とからなり、表面部分のみが凹凸形状になっている下部
電極１２の例を挙げたが、勿論これに限定されるもので
はなく、例えば、半導体基板あるいは絶縁膜上に、リフ
トオフ法などにより凸条部を一定間隔をおいて形成した
もの、すなわち、下部電極膜全体が面方向に間欠的に設
けられて凹凸形状を形成しているものであってもよい。
【００２２】よって、本発明でいう表面凹凸の下部電極
は、面方向に少なくとも一部連続して表面のみが凹凸形
状のものの他、面方向に間欠的なものも包含する。
は、面方向に少なくとも一部連続して表面のみが凹凸形
状のものの他、面方向に間欠的なものも包含する。
【００２３】例えば、図４に示すように、半導体基板１
１上に、一定間隔毎に凸条部１７ａを設け、各凸条部１
７ａの間に溝部１７ｂを形成し、これを表面凹凸の下部
電極膜１７としたものである。そして、この下部電極膜
１７上に、上述した実施例と同様に絶縁膜１３および上
部電極１４を設けることにより、大容量のＭＩＭ型コン
デンサを得ることができる。ただし、この場合には、凸
条部１７ａの間の溝部１７ｂにコンデンサが形成されな
いので、容量的にはその分だけ上述した実施例より不利
である。
１上に、一定間隔毎に凸条部１７ａを設け、各凸条部１
７ａの間に溝部１７ｂを形成し、これを表面凹凸の下部
電極膜１７としたものである。そして、この下部電極膜
１７上に、上述した実施例と同様に絶縁膜１３および上
部電極１４を設けることにより、大容量のＭＩＭ型コン
デンサを得ることができる。ただし、この場合には、凸
条部１７ａの間の溝部１７ｂにコンデンサが形成されな
いので、容量的にはその分だけ上述した実施例より不利
である。
【００２４】なお、図４の構成の場合には、各凸条部１
７ａを並列に配線すれば大容量のコンデンサとして使用
でき、個々に配線すれば別個のコンデンサとして使用で
きる。
７ａを並列に配線すれば大容量のコンデンサとして使用
でき、個々に配線すれば別個のコンデンサとして使用で
きる。
【００２５】さらに、表面凹凸形状は、上述したように
凸条部を一定間隔をおいて設けることによって形成する
以外、凸条部を格子状に設けたり、凸条部あるいは凸部
を不規則に設けたりすることにより形成してもよく、要
は下部電極の表面積が増大するものであればいかなる形
態であってもよく、その形状には制約されない。
凸条部を一定間隔をおいて設けることによって形成する
以外、凸条部を格子状に設けたり、凸条部あるいは凸部
を不規則に設けたりすることにより形成してもよく、要
は下部電極の表面積が増大するものであればいかなる形
態であってもよく、その形状には制約されない。
【００２６】次に、図５を参照しながら、上述した実施
例（図１参照）に係るＭＩＭ型コンデンサと、従来のＭ
ＩＭ型コンデンサとの容量の測定例について説明する。
例（図１参照）に係るＭＩＭ型コンデンサと、従来のＭ
ＩＭ型コンデンサとの容量の測定例について説明する。
【００２７】図５（Ａ）および（Ｂ）に示すように、下
部電極膜１２の凸条部１２ａの幅が３μｍ、厚さが２μ
ｍ、および長さが１００μｍとし、この凸条部１２ａを
６μｍ間隔で１８０μｍに亘って２０本形成し、この上
に厚さ０．５μｍのＳｉＮ膜からなる絶縁膜１３、およ
び上部電極膜１４を設けた本発明のＭＩＭ型コンデンサ
について、容量を計算すると次の通りである。すなわ
ち、溝部１２ｂに形成されるコンデンサＣ1 の面積は５
×１００×２０μｍ2 、凸条部１２ａの表面に形成され
るコンデンサＣ2 の面積は３×１００×２０μｍ2 、凸
条部１２ａの側面に形成されるコンデンサＣ3 の面積は
１．５×１００×３９μｍ2 であり、この場合の単位面
積あたりの容量は０．１０６ｆＦ／μｍ2 であるから、
全容量は２．３１６ｐＦとなる。
部電極膜１２の凸条部１２ａの幅が３μｍ、厚さが２μ
ｍ、および長さが１００μｍとし、この凸条部１２ａを
６μｍ間隔で１８０μｍに亘って２０本形成し、この上
に厚さ０．５μｍのＳｉＮ膜からなる絶縁膜１３、およ
び上部電極膜１４を設けた本発明のＭＩＭ型コンデンサ
について、容量を計算すると次の通りである。すなわ
ち、溝部１２ｂに形成されるコンデンサＣ1 の面積は５
×１００×２０μｍ2 、凸条部１２ａの表面に形成され
るコンデンサＣ2 の面積は３×１００×２０μｍ2 、凸
条部１２ａの側面に形成されるコンデンサＣ3 の面積は
１．５×１００×３９μｍ2 であり、この場合の単位面
積あたりの容量は０．１０６ｆＦ／μｍ2 であるから、
全容量は２．３１６ｐＦとなる。
【００２８】一方、同様に１００×１８０μｍ2 の面積
に、下部電極膜、絶縁膜および上部電極膜を順次形成し
た従来のＭＩＭ型コンデンサの全容量は、単位面積あた
りの容量は０．１０６ｆＦ／μｍ2 であるから、１．９
０８ｐＦである。
に、下部電極膜、絶縁膜および上部電極膜を順次形成し
た従来のＭＩＭ型コンデンサの全容量は、単位面積あた
りの容量は０．１０６ｆＦ／μｍ2 であるから、１．９
０８ｐＦである。
【００２９】したがって、上述した実施例のＭＩＭ型コ
ンデンサの容量は、従来のＭＩＭ型コンデンサに比べ
て、２１．４％増加していることがわかる。
ンデンサの容量は、従来のＭＩＭ型コンデンサに比べ
て、２１．４％増加していることがわかる。
【００３０】なお、このような凸条部により表面凹凸を
形成したくし型形状の下部電極の場合には単位面積あた
りの凸条部の本数を増やすことにより、あるいは凸条部
の厚みを大きくすることにより、単位面積あたりの容量
をさらに増大できることは言うまでもない。
形成したくし型形状の下部電極の場合には単位面積あた
りの凸条部の本数を増やすことにより、あるいは凸条部
の厚みを大きくすることにより、単位面積あたりの容量
をさらに増大できることは言うまでもない。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
ＭＩＭ型コンデンサの下部電極を表面凹凸に設け、かつ
この下部電極の表面形状に沿って絶縁膜および上部電極
を順次設けた構造としたので、チップの単位面積あたり
の下部電極の表面積が大きくなり、その結果、チップ単
位面積あたりのコンデンサ容量が増大するという効果を
奏することができる。
ＭＩＭ型コンデンサの下部電極を表面凹凸に設け、かつ
この下部電極の表面形状に沿って絶縁膜および上部電極
を順次設けた構造としたので、チップの単位面積あたり
の下部電極の表面積が大きくなり、その結果、チップ単
位面積あたりのコンデンサ容量が増大するという効果を
奏することができる。
【図１】本発明に係るＭＩＭ型コンデンサの一実施例の
断面を示す模式図である。
断面を示す模式図である。
【図２】本発明のＭＩＭ型コンデンサの製造方法の一実
施例を示す工程図である。
施例を示す工程図である。
【図３】本発明に係るＭＩＭ型コンデンサの他の実施例
を示す模式図である。
を示す模式図である。
【図４】本発明に係るＭＩＭ型コンデンサの他の実施例
を示す模式図である。
を示す模式図である。
【図５】本発明の容量計算を説明する模式図である。
【図６】従来技術に係るＭＩＭ型コンデンサの断面を示
す模式図である。
す模式図である。
【図７】従来技術に係るインタディジタル型コンデンサ
を示す模式図である。
を示す模式図である。
１１ 半導体基板 １２ 下部電極膜 １２ａ 凸条部 １２ｂ 溝部 １２ｃ 金属膜 １３ 絶縁膜 １４ 上部電極膜 １５ 絶縁凸条部 １６，１７ 下部電極膜 １７ａ 凸条部 １７ｂ 溝部
Claims (2)
- 【請求項１】 下部電極と、この下部電極上に設けられ
た絶縁膜と、この絶縁膜上に設けられた上部電極とから
なるＭＩＭ型コンデンサであって、前記下部電極が表面
凹凸に設けられ、かつこの下部電極の表面形状に沿って
該下部電極を覆う前記絶縁膜および上部電極が設けられ
ていることを特徴とするＭＩＭ型コンデンサ。 - 【請求項２】 下部電極と、この下部電極上に設けられ
た絶縁膜と、この絶縁膜上に設けられた上部電極とから
なるＭＩＭ型コンデンサの製造方法であって、前記下部
電極を表面凹凸に形成する工程と、この下部電極の表面
形状に沿って該下部電極を覆う前記絶縁膜を形成する工
程と、この絶縁膜上に前記上部電極を形成する工程とを
具備することを特徴とするＭＩＭ型コンデンサの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133393A JPH06224070A (ja) | 1993-01-27 | 1993-01-27 | Ｍｉｍ型コンデンサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1133393A JPH06224070A (ja) | 1993-01-27 | 1993-01-27 | Ｍｉｍ型コンデンサおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224070A true JPH06224070A (ja) | 1994-08-12 |
Family
ID=11775111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1133393A Pending JPH06224070A (ja) | 1993-01-27 | 1993-01-27 | Ｍｉｍ型コンデンサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224070A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580111B2 (en) | 2000-06-07 | 2003-06-17 | Samsung Electronics Co., Ltd. | Metal-insulator-metal capacitor |
| JP2009010371A (ja) * | 2007-06-26 | 2009-01-15 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| CN102420256A (zh) * | 2011-05-13 | 2012-04-18 | 上海华力微电子有限公司 | 一种提高mim电容密度的结构及其制作工艺 |
| DE10314307B4 (de) * | 2002-03-26 | 2014-08-28 | Samsung Electronics Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator |
-
1993
- 1993-01-27 JP JP1133393A patent/JPH06224070A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580111B2 (en) | 2000-06-07 | 2003-06-17 | Samsung Electronics Co., Ltd. | Metal-insulator-metal capacitor |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| US7018933B2 (en) | 2000-06-07 | 2006-03-28 | Samsung Electronics, Co., Ltd. | Method of forming a metal-insulator-metal capacitor |
| DE10314307B4 (de) * | 2002-03-26 | 2014-08-28 | Samsung Electronics Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator |
| JP2009010371A (ja) * | 2007-06-26 | 2009-01-15 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| JP2013065902A (ja) * | 2007-06-26 | 2013-04-11 | Headway Technologies Inc | キャパシタおよびその製造方法並びにキャパシタユニット |
| CN102420256A (zh) * | 2011-05-13 | 2012-04-18 | 上海华力微电子有限公司 | 一种提高mim电容密度的结构及其制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654581A (en) | Integrated circuit capacitor | |
| KR100845642B1 (ko) | 가변형 인터디지털 캐패시터 및 그 제조방법 | |
| JPH07270613A (ja) | 誘電干渉フィルタ系、ｌｃｄディスプレイ及びｃｃｄ配置構成、並びに誘電干渉フィルタ系の製造法とその使用 | |
| US6150254A (en) | Method for wiring of a semiconductor device | |
| JPH06224070A (ja) | Ｍｉｍ型コンデンサおよびその製造方法 | |
| US6268620B1 (en) | Method of forming capacitors on integrated circuit | |
| US4379182A (en) | Method of making a regenerable electric layer capacitor | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| NL8402223A (nl) | Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan. | |
| JPH0969605A (ja) | 薄膜容量素子およびその製造方法 | |
| US6555960B1 (en) | Flat display panel | |
| JPH02177565A (ja) | 集積回路の製造方法 | |
| JP2000138344A (ja) | 半導体装置 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH07202123A (ja) | 半導体結合コンデンサ | |
| DE10103529B4 (de) | Ferroelektrischer Kondensator, Verfahren zur Herstellung und Verwendung des Kondensators | |
| JPH0458007B2 (ja) | ||
| JPH0677258A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH1092689A (ja) | キャパシタおよびその製造方法 | |
| JP2002118233A (ja) | 容量素子 | |
| JPH0410230B2 (ja) | ||
| JPS6314872B2 (ja) | ||
| JP2864480B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH06325969A (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH07183165A (ja) | 薄膜キャパシタ |