CN100464403C

CN100464403C - Dram空心柱型电容器及其制造方法

Info

Publication number: CN100464403C
Application number: CNB2006100002869A
Authority: CN
Inventors: 李亨元; 梁虔硕; 李隆盛
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2006-01-10
Filing date: 2006-01-10
Publication date: 2009-02-25
Anticipated expiration: 2026-01-10
Also published as: CN101000893A

Abstract

一种DRAM空心柱型电容器的制造方法，包括提供具有多晶硅插塞的衬底，再于衬底上提供具有开口的模型介质层，其中开口暴露出多晶硅插塞。接着，于开口侧壁上形成非晶硅间隙壁，并暴露出部分多晶硅插塞。然后，去除暴露出的多晶硅插塞之部分厚度，再利用种晶技术，于非晶硅间隙壁表面产生半球形硅晶粒层。之后，于半球形硅晶粒层表面形成电容介质层，再于电容介质层上形成导电层。由于多晶硅插塞部分不会形成半球形硅晶粒，所以电容接触面积不会被缩小，并可藉此避免因电容介质层成膜不易导致的产量降低。

Description

DRAM空心柱型电容器及其制造方法

技术领域

本发明涉及一种DRAM空心柱型电容器(cylindrical capacitor)及其制造方法，且特别涉及一种防止因电容介质层成膜不易所导致的产量降低问题之DRAM空心柱型电容器及其制造方法。

背景技术

半导体存储器主要包含晶体管与电容器，而当半导体存储器进入高纵横比的工艺，意味着电容器在元件上可使用的空间减少了。由于计算机软件所需存储空间成长速度剧增，因而所需电容器也随之增加。因此，半导体工艺技术为了满足这样的需求，必须在工艺技术上有所改变。

目前大多采用增加电容器的下电极表面积，达到更大的电容值。举例来说，传统有一种空心柱电容器，是将电容器下电极制作成空心柱状，再于下电极表面产生半球形硅晶粒(Hemispherical Silicon Grain，HSG)结构，以增加电容器面积。

然而，随着元件尺寸不断朝小型化发展，空心柱电容器会因为蚀刻因素，而造成电容器底部较窄，此时若形成半球形硅晶粒结构，将会使电容器内部的底部电极相连，而造成电容器面积缩小。

发明内容

本发明的目的就是提供一种DRAM空心柱型电容器的制造方法，可避免电容底部因为半球形硅晶粒结构的存在而使电容介质层成膜不易，使得电容器的上下电极有导通的疑虑。

本发明的再一目的是提供一种DRAM空心柱型电容器，以增加下电极的电容器面积。

本发明的又一目的是提供一种DRAM空心柱型电容器，在其下电极底部没有半球形硅晶粒结构。

本发明提出一种DRAM空心柱型电容器的制造方法，包括提供具有多晶硅插塞的衬底，再于衬底上提供具有开口的模型介质层，其中开口暴露出多晶硅插塞。接着，于模型介质层的开口侧壁上形成非晶硅间隙壁，并暴露出部分多晶硅插塞。然后，去除暴露出的多晶硅插塞之部分厚度，再利用种晶技术(seeding method)，于非晶硅间隙壁表面产生半球形硅晶粒(HSG)层。之后，于半球形硅晶粒层表面形成电容介质层，再于电容介质层上形成导电层。

依照本发明的较佳实施例所述方法，上述于半球形硅晶粒层表面形成电容介质层之前还包括于半球形硅晶粒层表面形成金属层作为下电极。并且，可在金属层形成后将开口以外的金属层去除。

依照本发明的较佳实施例所述方法，上述去除暴露出的多晶硅插塞之部分厚度后与于非晶硅间隙壁表面产生半球形硅晶粒层前，还可包括去除模型介质层，而留下非晶硅间隙壁。而且，在形成电容介质层之前还可于半球形硅晶粒层表面形成金属层作为下电极。

依照本发明的较佳实施例所述方法，上述于模型介质层的开口之侧壁上形成非晶硅间隙壁之步骤，包括先于衬底上形成非晶硅层，覆盖模型介质层与该开口的表面，再各向异性蚀刻非晶硅层，以去除开口以外和开口底部的非晶硅层。

本发明再提出一种DRAM空心柱型电容器，包括衬底、模型介质层、非晶硅间隙壁、多晶硅插塞、半球形硅晶粒层、导电层以及电容介质层。模型介质层是位于衬底上，且模型介质层具有开口。非晶硅间隙壁则位于模型介质层的开口之侧壁上，而多晶硅插塞是位于开口下方的衬底内，其中多晶硅插塞具有凹口，且凹口的内面与非晶硅间隙壁的内面为同一个面。半球形硅晶粒层则位于非晶硅间隙壁的表面。另外，导电层位于球状硅晶粒层上，而电容介质层是位于球状硅晶粒层与导电层之间。

依照本发明的一种DRAM空心柱型电容器，上述球状硅晶粒层与电容介质层之间还可包括一层金属层，作为金属-绝缘体-金属(metal-insulator-metal，MIM)形态电容器的下电极。

照本发明的一种DRAM空心柱型电容器，上述多晶硅插塞可以是双镶嵌(dual damascene)结构。

本发明又提出一种DRAM空心柱型电容器，包括衬底、多晶硅插塞、非晶硅空心柱、半球形硅晶粒层、导电层以及电容介质层。上述多晶硅插塞是位于衬底内，且其顶面具有凹口。非晶硅空心柱则位于多晶硅插塞上，且非晶硅空心柱的内面与凹口的内面为同一个面。再者，半球形硅晶粒层位于非晶硅空心柱的表面，而导电层是位于球状硅晶粒层上以及电容介质层是位于球状硅晶粒层与导电层之间。

依照本发明的另一种DRAM空心柱型电容器，位于球状硅晶粒层与电容介质层之间还可包括一层金属层。

依照本发明的另一种DRAM空心柱型电容器，上述多晶硅插塞例如是双镶嵌结构。

本发明因为利用半导体工艺，使空心柱电容器仅上半部产生半球形硅晶粒结构，而底部没有半球形硅晶粒结构，所以可避免电容底部因为半球形硅晶粒结构的存在而使电容介质层成膜不易，使得电容器的上下电极有导通的疑虑；也就是说，本发明的结构可避免产量降低的问题，同时有增加电容器面积的效果。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1H为依照本发明之一较佳实施例之DRAM空心柱型电容器的制造流程剖面示意图。

图2为依照本发明之一实施例的DRAM空心柱型电容器之剖面图。

图3为依照本发明之另一实施例的DRAM空心柱型电容器之剖面图。

图4为依照本发明之又一实施例的DRAM空心柱型电容器之剖面图。主要元件标记说明

10：衬底

100：硅芯片

102：源极与漏极区

104、110：内层介质层

106：多晶硅插塞

108：蚀刻中止层

112：硬掩膜

112a：图案化的硬掩膜

114：开口

116：模型介质层

118：非晶硅层

118a、118b：非晶硅间隙壁

120：凹口

122：半球形硅晶粒层

124：电容介质层

126：导电层

200、400：金属层

300：非晶硅空心柱

d：厚度

具体实施方式

请参照图1A，本实施例的方法是先提供具有多晶硅插塞(plug)106的衬底10，其中衬底10可以是已形成有半导体元件的硅芯片(wafer)100；如本图所示，在硅芯片100已有源极与漏极区(Source/Drain region)102，而多晶硅插塞106是位于硅芯片100上的一层内层介质层(ILD)104中，并且连接到源极与漏极区102。此外，上述多晶硅插塞106可以是双镶嵌(dualdamascene)结构。

接着，请参照图1B，可利用半导体工艺，在衬底10上提供具有开口的模型介质层(mold dielectric layer)；例如，先在衬底10上依次形成一层蚀刻中止层(etching stop layer)108、另一层内层介质层110以及一层硬掩膜(hard mask)112。

然后，请参照图1C，再图案化硬掩膜112(请参照图1B)，以露出部分内层介质层110。之后，以图案化的硬掩膜112a作为掩膜，各向异性蚀刻露出的内层介质层110，直到露出蚀刻中止层108，再将露出的蚀刻中止层108去除，以形成一个暴露出多晶硅插塞106的开口114，而具有开口114的结构可视为模型介质层116。随后，于衬底10上形成非晶硅层118，覆盖模型介质层116与开口114的表面。

接着，请参照图1D，各向异性蚀刻上述非晶硅层118(请参照图1C)，以去除开口114以外和开口114底部的非晶硅层118，而得到非晶硅间隙壁(spacer)118a，并暴露出部分多晶硅插塞106。

然后，请参照图1E，去除暴露出的多晶硅插塞106之部分厚度d，而且因为非晶硅间隙壁118a(请参照图1D)与多晶硅插塞106的材料都是硅，所以最后所得到的非晶硅间隙壁118b的顶部也会被去除一部分。而在多晶硅插塞106的顶面会因而形成一个凹口120，且凹口120的内面与非晶硅间隙壁118b的内面为同一个面。

之后，请参照图1F，利用种晶技术(seeding method)，仅于非晶硅间隙壁118b表面产生半球形硅晶粒(Hemispherical Silicon Grain，HSG)层122。

接着，请参照图1G，于半球形硅晶粒层122表面形成电容介质层124，其方法如原子层沉积的成膜技术。此时的电容介质层124不但会形成于半球形硅晶粒层122表面，也会覆盖到图案化的硬掩膜112a与多晶硅插塞106表面。

然后，请参照图1H，可以先选择将图案化的硬掩膜112a(请参照图1G)去除，而顺势将开口114以外的电容介质层124移除；反之，亦可。接着，于电容介质层124上形成导电层126作为上电极，其材料例如是TiN、Ru、Pt、TaN等导电材料。因此，所得的DRAM空心柱型电容器是一种金属-绝缘体-硅(metal-insulator-silicon，MIS)形态电容器，包括衬底10、模型介质层116、非晶硅间隙壁118b、多晶硅插塞106、半球形硅晶粒层122、导电层126及电容介质层124。其中，多晶硅插塞106位于开口114下方的衬底10内，其顶面所具有的凹口120的内面与非晶硅间隙壁118b的内面为同一个面。

由于根据本发明之上述实施例所制作的DRAM空心柱型电容器在下电极的底部没有半球形硅晶粒结构，所以可避免底部电极的相连，而增加电容器面积。

此外，本发明的制造方法也能作些许之更动，而应用于现行的金属-绝缘体-金属(metal-insulator-metal，MIM)形态电容器，如图2所示，且其中使用与上一实施例相同的元件标记来代表相同或相似的元件。

请参照图2，当依照本发明的上一实施例之方法时，可在形成电容介质层124之前(如图1G)，于半球形硅晶粒层122表面形成金属层200作为下电极，其步骤例如是先在衬底10上沉积一层金属层，再将开口114以外的金属层去除，其中下电极材料例如是TiN、Ru、Pt、TaN等导电材料。接着才形成电容介质层124，其材料例如是HfO₂、Al₂O₃、Ta₂O₅、BaTiO₃等具有高介电常数特性的材料。而这层位于球状硅晶粒层122与电容介质层124之间的金属层200将可作为金属-绝缘体-金属(MIM)形态电容器的下电极。

另外，本发明的制造方法尚有其它可变动的步骤，如图3所示，其为依照本发明之另一实施例的DRAM空心柱型电容器之剖面图，且其中使用与上述实施例相同的元件标记来代表相同或相似的元件。

请参照图3，当依照本发明的上述实施例之方法(如图1A至图1H)时，可在去除暴露出的多晶硅插塞106之部分厚度后(如图1E)以及于非晶硅间隙壁118b表面产生半球形硅晶粒层122前(如图1F)，去除模型介质层116，而留下的非晶硅间隙壁则成为非晶硅空心柱300。因此，最终形成的DRAM空心柱型电容器将只有衬底10、多晶硅插塞106、非晶硅空心柱300、半球形硅晶粒层122、导电层126以及电容介质层124。而多晶硅插塞106顶面的凹口120的内面与非晶硅空心柱300的内面为同一个面。再者，半球形硅晶粒层122是位于整个非晶硅空心柱300的表面，所以能够大幅增加电容器下电极的接触面积。

当然，图3的结构也可进一步作变形，而成为如图4的又一实施例的DRAM空心柱型电容器之剖面图，且其中使用与图3相同的元件标记来代表相同或相似的元件。

请参照图4，在形成电容介质层124之前可于半球形硅晶粒层122表面形成一层金属层400作为金属-绝缘体-金属(MIM)形态电容器的下电极，其步骤例如是先在衬底10上沉积一层金属层，再将于半球形硅晶粒层122表面以外的金属层去除，接着才形成电容介质层124。

综上所述，本发明先在多晶硅插塞的顶面形成与非晶硅间隙壁的内面为同一个面的一个凹口，再利用种晶技术于非晶硅间隙壁表面产生半球形硅晶粒(HSG)层，因此所形成的DRAM空心柱型电容器之下电极的底部没有半球形硅晶粒结构，故可避免电容底部因为半球形硅晶粒层而造成电容介质层成膜不易，进而使电容器的上下电极导通所造成的产量降低问题。同时，本发明因为下电极的底部没有半球形硅晶粒结构，所以可避免底部电极的相连，而增加电容器面积。此外，也可将本发明应用到金属-绝缘体-金属(MIM)形态电容器。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims

1.一种DRAM空心柱型电容器的制造方法，其特征是包括:

提供衬底，该衬底具有多晶硅插塞；

于该衬底上提供具有开口的模型介质层，其中该开口暴露出该多晶硅插塞；

于该模型介质层的该开口之侧壁上形成非晶硅间隙壁，并暴露出部分该多晶硅插塞；

去除暴露出的该多晶硅插塞之部分厚度；

利用种晶技术，于该非晶硅间隙壁表面产生半球形硅晶粒层；

于该半球形硅晶粒层表面形成电容介质层；以及

于该电容介质层上形成导电层。

2.根据权利要求1所述之DRAM空心柱型电容器的制造方法，其特征是去除暴露出的该多晶硅插塞之部分厚度后与于该非晶硅间隙壁表面产生该半球形硅晶粒层前，还包括去除该模型介质层，而留下该非晶硅间隙壁。

3.根据权利要求1或2所述之DRAM空心柱型电容器的制造方法，其特征是于该半球形硅晶粒层表面形成该电容介质层之前还包括于该半球形硅晶粒层表面形成金属层作为下电极。

4.根据权利要求1所述之DRAM空心柱型电容器的制造方法，其特征是于该模型介质层的该开口之侧壁上形成该非晶硅间隙壁之步骤，包括:

于该衬底上形成非晶硅层，覆盖该模型介质层与该开口的表面；以及

各向异性蚀刻该非晶硅层，以去除该开口以外和该开口底部的该非晶硅层。

5.一种DRAM空心柱型电容器，其特征是包括:

衬底；

模型介质层，位于该衬底上，该模型介质层具有开口；

非晶硅间隙壁，位于该模型介质层的该开口之侧壁上

多晶硅插塞，位于该开口下方的该衬底内，其中该多晶硅插塞的顶面具有凹口，且该凹口的内面与该非晶硅间隙壁的内面为同一个面；

半球形硅晶粒层，位于该非晶硅间隙壁的表面；

导电层，位于该球状硅晶粒层上；以及

电容介质层，位于该球状硅晶粒层与该导电层之间。

6.根据权利要求5所述之DRAM空心柱型电容器，其特征是还包括金属层，位于该球状硅晶粒层与该电容介质层之间。

7.根据权利要求5所述之DRAM空心柱型电容器，其特征是该多晶硅插塞包括双镶嵌结构。

8.一种DRAM空心柱型电容器，其特征是包括:

衬底；

多晶硅插塞，位于该衬底内，其中该多晶硅插塞的顶面具有凹口；

非晶硅空心柱，位于该多晶硅插塞上，且该非晶硅空心柱的内面与该凹口的内面为同一个面；

半球形硅晶粒层，位于该非晶硅空心柱的表面；

导电层，位于该球状硅晶粒层上；以及

电容介质层，位于该球状硅晶粒层与该导电层之间。

9.根据权利要求8所述之DRAM空心柱型电容器，其特征是还包括金属层，位于该球状硅晶粒层与该电容介质层之间。

10.根据权利要求8所述之DRAM空心柱型电容器，其特征是该多晶硅插塞包括双镶嵌结构。