CN100464422C - 空心柱型电容器及其制造方法 - Google Patents
空心柱型电容器及其制造方法 Download PDFInfo
- Publication number
- CN100464422C CN100464422C CNB2006100016289A CN200610001628A CN100464422C CN 100464422 C CN100464422 C CN 100464422C CN B2006100016289 A CNB2006100016289 A CN B2006100016289A CN 200610001628 A CN200610001628 A CN 200610001628A CN 100464422 C CN100464422 C CN 100464422C
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- hole
- hollow column
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ACGUYXCXAPNIKK-UHFFFAOYSA-N hexachlorophene Chemical compound OC1=C(Cl)C=C(Cl)C(Cl)=C1CC1=C(O)C(Cl)=CC(Cl)=C1Cl ACGUYXCXAPNIKK-UHFFFAOYSA-N 0.000 description 2
- 239000004403 ethyl p-hydroxybenzoate Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种空心柱型电容器,至少是由衬底、空心柱型下电极、结构层、上电极和电容介质层所构成。而衬底中具有数个插塞,有数个空心柱型下电极就位于衬底上并与插塞电连接。而结构层是分别围绕于各个空心柱型下电极的外围,其中围绕于两相对空心柱型下电极的结构层互不接触,而围绕于两相邻空心柱型下电极的结构层则互相连接。此外,上电极分别覆盖于各个空心柱型下电极,电容介质层则位于每个上电极与每个空心柱型下电极之间。因为结构层的关系,所以能够改善整个空心柱型电容器的机械强度,并可增加电容器密度。
Description
技术领域
本发明涉及一种空心柱型电容器(cylindrical capacitor)及其制造方法,且特别涉及一种高机械强度(mechanical strength)的空心柱型电容器及其制造方法。
背景技术
半导体存储器主要包含晶体管与电容器,而当半导体存储器进入高深宽比的工艺,意味着电容器在元件上可使用的空间减少了。由于电脑软件所需的记忆空间成长速度遽增,因而所需电容器也随之增加。因此,半导体工艺技术为了满足这样的需求,必须在工艺技术上有所改变。
目前为满足在DRAM中,每个单元电容的电容值大于25fF,随着设计尺度的缩小,许多种增加单元电容值的方法被提出。这些方法主要分为两种:1)在电容介质层上使用高介电常数(high k)材料;2)增加电容面积,较常见的有空心柱型、台柱型、羽翼型及多种工艺上更复杂的结构。其中,以空心柱电容较常使用。然而,对空心柱电容而言,随着设计尺度的缩小,电容柱的高度必须增加,如此会使得整个电容柱处于不稳定状态,容易塌陷,因而降低产品合格率。
发明内容
本发明的目的是提供一种空心柱型电容器的制造方法,以增加空心柱电容的机械强度,进而提高产品合格率。
本发明的再一目的是提供一种空心柱型电容器,可增加空心柱电容的机械强度,并增加电容器密度。
本发明提出一种空心柱型电容器的制造方法,包括先提供具有插塞的衬底,再于衬底上依次形成第一介质层、结构层、第二介质层以及蚀刻中止层。之后,于第一介质层、结构层、第二介质层以及蚀刻中止层中形成一个暴露出上述插塞的孔洞。接着,于衬底上形成导体层,覆盖蚀刻中止层与孔洞的内表面,再将孔洞顶部的导体层移除,以露出部分第二介质层,其中保留下来的导体层就当作下电极。然后,各向同性蚀刻露出的部分第二介质层,以于孔洞顶部形成开口。继而,移除蚀刻中止层,再于开口和孔洞内填满材料层。接着,移除第二介质层,再以上述材料层作为掩膜,各向异性蚀刻结构层并露出部分第一介质层,之后再移除第一介质层,以完全露出下电极。随后就是在下电极表面形成电容介质层,再于电容介质层表面形成上电极。
依照本发明的较佳实施例所述方法,上述形成孔洞的步骤包括先于蚀刻中止层上形成第一光刻胶层,并露出预计形成孔洞的部位的蚀刻中止层,再以第一光刻胶层作为掩膜,蚀刻蚀刻中止层、第二介质层、结构层及第一介质层。而且,在形成孔洞的步骤后还需要去除前述第一光刻胶层。
依照本发明的较佳实施例所述方法,上述移除孔洞顶部的导体层的步骤包括先在孔洞内填满第二光刻胶层,再回蚀刻第二光刻胶层,以露出孔洞顶部的导体层,之后再以第二光刻胶层作为掩膜,蚀刻露出的导体层。而且,在移除孔洞顶部的导体层的步骤后还要去除前述第二光刻胶层。
依照本发明的较佳实施例所述方法,上述结构层可以是氮化硅层、上述蚀刻中止层也可以是氮化硅层。此外,上述材料层的材料例如是光刻胶或多晶硅。
依照本发明的较佳实施例所述方法,上述移除第二介质层的方法包括湿蚀刻。
依照本发明的较佳实施例所述方法,于下电极表面形成电容介质层的方法包括原子层沉积(atomic layer deposition,ALD)的成膜技术。
本发明另提出一种空心柱型电容器,至少包括衬底、数个空心柱型下电极、数个结构层、数个上电极、电容介质层。其中,衬底具有数个插塞,而空心柱型下电极就位于衬底上,并与上述插塞电连接。而结构层是分别围绕于空心柱型下电极的外围,其中围绕于两相对空心柱型下电极的那些结构层互不接触,而围绕于两相邻空心柱型下电极的那些结构层则互相连接。此外,上电极分别覆盖于各个空心柱型下电极,电容介质层则位于每一个上电极与每一个空心柱型下电极之间。
依照本发明的较佳实施例所述电容器,上述各结构层的宽度小于两相对空心柱型下电极的距离的一半。
依照本发明的较佳实施例所述电容器,上述各结构层的宽度大于两相邻空心柱型下电极的距离的一半。
依照本发明的较佳实施例所述电容器,上述结构层包括氮化硅层。
本发明因采用半导体工艺来形成结构层,以便机械支撑空心柱型电容器,因此可增加其机械强度,并提高产品合格率。此外,本发明的空心柱型电容器结构中所包含的结构层位置可变,且可缩小电容器间的距离又不使电容器互相接触,因此能进一步增加电容器的分布密度。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1是依照本发明的一较佳实施例所述的空心柱型电容器的部分结构俯视图。
图2A、图2B-I、图2B-II、图2C-I、图2C-II、图2D-I、图2D-II、图2E-I、图2E-II、图2F-I、图2F-II、图2G-I、图2G-II、图2H-I、图2H-II是如图1所示的空心柱型下电极与结构层的制造流程剖面图。
图3-I与图3-II是依照图2A至图2H-II的制造流程而在最后形成本发明的较佳实施例所述的空心柱型电容器的制造流程剖面图。
主要元件标记说明
100:空心柱型电容器
102、220a:空心柱型下电极
104、210、210a:结构层
200:硅晶片
202:掺杂区
204:内层介质层
206:插塞
208:第一介质层
212:第二介质层
214:蚀刻中止层
216、222:光刻胶层
218:孔洞
220:导体层
224:开口
226:材料层
302:上电极
304:电容介质层
D2、D2:距离
W1:宽度
具体实施方式
图1是依照本发明的一较佳实施例所述的空心柱型电容器的部分结构俯视图,其中为了清楚显示本发明的特色,所以并未表示电容器中的上电极与电容介质层。
请参照图1,本发明的空心柱型电容器100至少包括衬底(图中未示出)、空心柱型下电极102、结构层104和本图没有画出来的上电极与电容介质层。而上述空心柱型下电极102是位于衬底上,结构层104则分别围绕于空心柱型下电极102的外围,其中围绕于两相对空心柱型下电极102的那些结构层104互不接触,如本图中II-II线段所通过的两个空心柱型下电极102。相反地,围绕于两相邻空心柱型下电极102的那些结构层104则互相连接,如本图中I-I线段所通过的两个空心柱型下电极102。举例来说,各结构层104的宽度W1小于两相对空心柱型下电极102的距离D1的一半;此外,各结构层104的宽度W1譬如是大于两相邻空心柱型下电极102的距离D2的一半。
图2A至图2F与图3是依照本发明的一较佳实施例所述的空心柱型电容器的制造流程剖面图。其中,图2A至图2F是图1所示的空心柱型下电极102与结构层104的制造流程剖面图,且图2B还分为代表图1的I-I线段与II-II线段的剖面的图2B-I与图2B-II;依此类堆,图2C分为图2C-I与图2C-II......。
图3是依照图2A至图2F的制造流程而在最后形成本发明的较佳实施例所述的空心柱型电容器的制造流程剖面图,其中图3-I与图3-II分别代表图1的I-I线段与II-II线段的剖面的结构示意图。
请参照图2A-I和图2A-II,先提供具有插塞206的衬底,且衬底例如是在硅晶片200上沉积有一层内层介质层204,而于介质层204中形成插塞206,且硅晶片200中通常会有和插塞206接触的掺杂区202。之后,于衬底上依次形成一层第一介质层208、一层结构层210、一层第二介质层212以及一层蚀刻中止层214,其中结构层210的位置可依所需再向上或向下调整,而不局限于本实施例所描述的位置。再者,上述结构层210例如是氮化硅层,而蚀刻中止层214也可以是氮化硅层。接着,为了后续形成制造下电极时所需孔洞的工艺,可以先在蚀刻中止层214上形成一层第一光刻胶层216。
随后,请参照图2B-I和图2B-II,图案化第一光刻胶层216,以露出预计形成孔洞218的部位的蚀刻中止层214,再以第一光刻胶层216作为掩膜,蚀刻上述蚀刻中止层214、第二介质层212、结构层210及第一介质层208,以便完成暴露出插塞206的孔洞218。此时的孔洞218位置就是后续形成下电极的位置(请参照图1的102)。
接着,请参照图2C-I和图2C-II,在去除第一光刻胶层(请参照图2B的216)之后,于衬底上形成一层导体层220覆盖蚀刻中止层214与孔洞218的内表面。
然后,请参照图2D-I和图2D-II,将孔洞218顶部的导体层(请参照图2C的220)移除,以露出部分第二介质层212,其中保留下来的导体层就当作下电极220a。上述移除孔洞218顶部的导体层的步骤例如是先在孔洞218内填满第二光刻胶层222,再回蚀刻这层第二光刻胶层222,以露出孔洞218顶部的导体层,之后再以第二光刻胶层222作为掩膜,蚀刻露出的导体层。
之后,请参照图2E-I和图2E-II,在去除前述第二光刻胶层(请参照图2D的222)之后,各向同性蚀刻露出的部分第二介质层212,以于孔洞218顶部形成开口224。
继而,请参照图2F-I和图2F-II,移除蚀刻中止层(请参照图2E的214),再于开口224和孔洞218内填满一种材料层226,其材料例如是光刻胶、多晶硅或者其它与第二介质层212及蚀刻中止层214具有高蚀刻选择比的材料。
接着,请参照图2G-I和图2G-II,移除第二介质层(请参照图2F的212),其方法例如是湿蚀刻。然后,以上述材料层226作为掩膜,各向异性蚀刻结构层(请参照图2F的210)并露出部分第一介质层208。此时所得到的结构层210a就是图1中的结构层104。
之后,请参照图2H-I和图2H-II,移除第一介质层(请参照图2G的208),以完全露出下电极220a。此时的下电极220a即为一种空心柱型下电极,且通过结构层210a的支撑而大大提高其机械强度。
随后,可参照图3-I和图3-II,在下电极220a表面先形成一层电容介质层304,其方法例如是原子层沉积(atomic layer deposition,ALD)的成膜技术。然后,于电容介质层304表面形成上电极302。
请再度参照图1与图3-I、图3-II,由于结构层104的位置与其宽度设定,所以本发明的空心柱型电容器100不但具有机械支撑,还能增加电容器的分布密度。
综上所述,本发明的特点是利用改良的半导体工艺来形成空心柱型电容器以及支撑电容器的结构层,以增加空心柱型电容器的机械强度,并提高产品合格率。而且,本发明的空心柱型电容器结构中所包含的结构层位置可变,并可缩小电容器间的距离使其互相不接触,因此能增加电容器的分布密度。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与改进,因此本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种空心柱型电容器的制造方法,其特征是包括:
提供衬底,该衬底具有插塞;
于该衬底上依次形成第一介质层、结构层、第二介质层以及蚀刻中止层;
于该第一介质层、该结构层、该第二介质层以及该蚀刻中止层中形成孔洞,该孔洞暴露出该插塞;
于该衬底上形成导体层,覆盖该蚀刻中止层与该孔洞的内表面;
移除该孔洞顶部的该导体层,以露出部分该第二介质层,其中保留下来的该导体层就当作下电极;
各向同性蚀刻露出的部分该第二介质层,以于该孔洞顶部形成开口;
移除该蚀刻中止层;
于该开口和该孔洞内填满材料层;
移除该第二介质层;
以该材料层作为掩膜,各向异性蚀刻该结构层,并露出部分该第一介质层;
移除该第一介质层,以完全露出该下电极;
于该下电极表面形成电容介质层;以及
于该电容介质层表面形成上电极。
2.根据权利要求1所述的空心柱型电容器的制造方法,其特征是形成该孔洞的步骤包括:
于该蚀刻中止层上形成第一光刻胶层,并露出预计形成该孔洞的部位的该蚀刻中止层;以及
以该第一光刻胶层作为掩膜,蚀刻该蚀刻中止层、该第二介质层、该结构层以及该第一介质层。
3.根据权利要求2所述的空心柱型电容器的制造方法,其特征是形成该孔洞的步骤后还包括去除该第一光刻胶层。
4.根据权利要求1所述的空心柱型电容器的制造方法,其特征是移除该孔洞顶部的该导体层的步骤包括:
于该孔洞内填满第二光刻胶层;
回蚀刻该第二光刻胶层,以露出该孔洞顶部的该导体层;以及
以该第二光刻胶层作为掩膜,蚀刻露出的该导体层。
5.根据权利要求4所述的空心柱型电容器的制造方法,其特征是移除该孔洞顶部的该导体层的步骤后还包括去除该第二光刻胶层。
6.根据权利要求1所述的空心柱型电容器的制造方法,其特征是该结构层包括氮化硅层。
7.根据权利要求1所述的空心柱型电容器的制造方法,其特征是该蚀刻中止层包括氮化硅层。
8.根据权利要求1所述的空心柱型电容器的制造方法,其特征是该材料层的材料包括光刻胶或多晶硅。
9.根据权利要求1所述的空心柱型电容器的制造方法,其特征是移除该第二介质层的方法包括湿蚀刻。
10.根据权利要求1所述的空心柱型电容器的制造方法,其特征是于该下电极表面形成该电容介质层的方法包括原子层沉积的成膜技术。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100016289A CN100464422C (zh) | 2006-01-18 | 2006-01-18 | 空心柱型电容器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100016289A CN100464422C (zh) | 2006-01-18 | 2006-01-18 | 空心柱型电容器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101005074A CN101005074A (zh) | 2007-07-25 |
CN100464422C true CN100464422C (zh) | 2009-02-25 |
Family
ID=38704091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100016289A Expired - Fee Related CN100464422C (zh) | 2006-01-18 | 2006-01-18 | 空心柱型电容器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100464422C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101673619B (zh) * | 2009-08-21 | 2012-10-03 | 上海宏力半导体制造有限公司 | 柱状电容器、堆叠型同轴柱状电容器及其制造方法 |
CN108110025B (zh) * | 2017-12-07 | 2023-11-17 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法 |
US11201154B2 (en) * | 2019-12-27 | 2021-12-14 | Micron Technology, Inc. | Methods of forming an apparatus including device structures including pillar structures, and related memory devices, and electronic systems |
CN114520195B (zh) * | 2020-11-19 | 2024-09-17 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406967B1 (en) * | 1999-08-06 | 2002-06-18 | Samsung Electronics Co., Ltd. | Method for manufacturing cylindrical storage electrode of semiconductor device |
US20020090779A1 (en) * | 2001-01-05 | 2002-07-11 | Samsung Electronics Co., Ltd | Method for forming lower electrode of cylinder-shaped capacitor preventing twin bit failure |
US20040127052A1 (en) * | 2002-12-26 | 2004-07-01 | Sung-Kwon Lee | Method for fabricating semiconductor device |
US20050051822A1 (en) * | 2003-09-04 | 2005-03-10 | Manning Homer M. | Support for vertically oriented capacitors during the formation of a semiconductor device |
CN1716534A (zh) * | 2004-06-30 | 2006-01-04 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
-
2006
- 2006-01-18 CN CNB2006100016289A patent/CN100464422C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406967B1 (en) * | 1999-08-06 | 2002-06-18 | Samsung Electronics Co., Ltd. | Method for manufacturing cylindrical storage electrode of semiconductor device |
US20020090779A1 (en) * | 2001-01-05 | 2002-07-11 | Samsung Electronics Co., Ltd | Method for forming lower electrode of cylinder-shaped capacitor preventing twin bit failure |
US20040127052A1 (en) * | 2002-12-26 | 2004-07-01 | Sung-Kwon Lee | Method for fabricating semiconductor device |
US20050051822A1 (en) * | 2003-09-04 | 2005-03-10 | Manning Homer M. | Support for vertically oriented capacitors during the formation of a semiconductor device |
CN1716534A (zh) * | 2004-06-30 | 2006-01-04 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101005074A (zh) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9613967B1 (en) | Memory device and method of fabricating the same | |
TWI640064B (zh) | 動態隨機存取記憶體及其製造方法 | |
CN105826166A (zh) | 金属-绝缘体-金属(mim)电容器和形成方法 | |
TW201106397A (en) | Capacitor structures, methods of manufacturing the same, semiconductor devices including the capacitor structures and methods of manufacturing the same | |
KR100663001B1 (ko) | 반도체 소자의 캐패시터 구조 및 그 제조 방법 | |
US8119509B2 (en) | Method of manufacturing high-integrated semiconductor device and semiconductor device manufactured using the same | |
CN103227210A (zh) | 去耦finfet电容器 | |
KR100652298B1 (ko) | 반도체 소자의 mim 캐패시터 제조 방법 | |
CN100464422C (zh) | 空心柱型电容器及其制造方法 | |
TWI602264B (zh) | 動態隨機存取記憶體的主動區接觸窗及其製造方法 | |
CN108281424B (zh) | 半导体元件以及其制作方法 | |
TW201707194A (zh) | 三維記憶體 | |
TWI471947B (zh) | 電晶體元件及其製造方法 | |
TW201909341A (zh) | 記憶元件及其製造方法 | |
CN101552239A (zh) | 制造半导体器件的方法 | |
US7755127B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
TW202133390A (zh) | 記憶體結構及其製造方法 | |
US7332393B2 (en) | Method of fabricating a cylindrical capacitor | |
CN100464403C (zh) | Dram空心柱型电容器及其制造方法 | |
KR20010057669A (ko) | 적층형 캐패시터를 갖는 반도체 장치의 제조 방법 | |
US12114480B2 (en) | Method of making of plurality of 3D vertical logic elements integrated with 3D memory | |
CN105448926B (zh) | 记忆元件及其制造方法 | |
US20240324182A1 (en) | Semiconductor memory devices | |
KR100639193B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
KR20090111050A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090225 Termination date: 20170118 |