TW495923B - Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment - Google Patents
Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment Download PDFInfo
- Publication number
- TW495923B TW495923B TW090114969A TW90114969A TW495923B TW 495923 B TW495923 B TW 495923B TW 090114969 A TW090114969 A TW 090114969A TW 90114969 A TW90114969 A TW 90114969A TW 495923 B TW495923 B TW 495923B
- Authority
- TW
- Taiwan
- Prior art keywords
- atmosphere
- dielectric layer
- temperature
- heat treatment
- capacitor electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 239000003990 capacitor Substances 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000007669 thermal treatment Methods 0.000 title abstract 4
- 239000012298 atmosphere Substances 0.000 claims abstract description 83
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000001301 oxygen Substances 0.000 claims abstract description 61
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 61
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 118
- 238000010438 heat treatment Methods 0.000 claims description 95
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 229910052707 ruthenium Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 12
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- -1 hafnium nitride Chemical class 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000002950 deficient Effects 0.000 claims 6
- 230000002079 cooperative effect Effects 0.000 claims 3
- 229910052735 hafnium Inorganic materials 0.000 claims 2
- 241000272201 Columbiformes Species 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000008267 milk Substances 0.000 claims 1
- 210000004080 milk Anatomy 0.000 claims 1
- 235000013336 milk Nutrition 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- 239000010970 precious metal Substances 0.000 claims 1
- 230000037303 wrinkles Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- ZUMMKALUNVXLCS-UHFFFAOYSA-N O=[Ag]=O Chemical compound O=[Ag]=O ZUMMKALUNVXLCS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
495923 A7 B7 五、發明説明(1 ) 先前專利申請參考 本發明的申請專利範圍包含於2000年12月19日申請之韓 國專利申請序號2000-78547,該發明於此以引入的方式併 入本文中。 發明範疇 本發明有關一種半導體記憶體裝置的製造方法,尤其, 有關一種電容器的製造方法,其中包括用來改良一電容器 之電性的熱處理步驟。 發明背景 隨著半導體記憶體裝置積體密度的增加,一記憶體細胞 區所佔的空間通常便減少了。細胞電容的降低,對具有儲 存電容器之動態隨機存取記憶(DRAM)裝置之積體增加而 言,通常爲極大之障礙。細胞電容的降低不僅降低讀取一 記憶體細胞的能力、增加軟錯誤率,同時也使得一裝置在 低電壓下的操作困難,並使裝置操作中之功率消耗過多。 因此,應該發展一種製造高度積體之半導體記憶體裝置的 方法,使細胞電容增加。 一般來説,細胞電容之介電特性,可以用當量氧化物厚 度(Toxeq)與泄漏電流密度來做評量。當量氧化物厚度 (Toxeq)係爲將一非氧化矽物質所形成之介電層厚度轉換成 一氧%矽物質所形成之介電薄膜厚度的値。當當量氧化物 厚度(Toxeq)變小時,該電容便增加。還有,較佳的是該泄 漏電流密度的値小,以改良一電容器之電性。 對於增加細胞電容方面,已進行研究的方法中,將氮化 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 495923 A7 B7 五、發明説明(2 ) 矽層或是氧化矽層以一具有高介電常數的高介電層來取 代、做爲一電容器之介電層。根據該等方法,一介電金屬 氧化物,如 Ta2〇5,(Ba,Sr)Ti03(BST),Pb(Zr,Ti)〇3(PZT), 已被認爲是做爲具有大電容之半導體記憶體裝置電容器之 介電層材料的極佳選擇。 對使用一具有高介電常數之介電層電容器的製造而言, 通常在一上電極形成之後,於一包含氧氣之大氣下進行一 熱處理,以改善該電容器之泄漏電流特性與介電特性。熱 處理改良該電容器之泄漏電流特性,但是其熱處理溫度要 夠南^以使該泄漏電流特性有滿意的效果。返有’爲得到 一滿意階段的電性,在形成一上電極之後的熱處理溫度視 所使用的介電層種類及該介電層熱處理的狀態而定。 爲了得到一連續積體之半導體裝置合理程度的電容,已 發展一種使用貴重材料,如釕(Ru)及鉑(Pt)做爲電極材料 的技術。例如,在以Ta205層於氮氣大氣之下結晶做爲介 電層時,該泄漏電流特性只能在形成上電極後,在氧氣大 氣、以攝氏500度或500度以上的熱處理來改良。然而,在 使用一化學蒸氣沉積(CVD)法將一釕層形成於Ta2〇5層之上 做爲上電極時,如果在上電極形成後,在氧氣的大氣中之 熱處理等於或是大於攝氏450度,該釕上電極被氧化,使 其難以在等於或是大於攝氏450度的溫度下進行熱處理。 若以Ta205層形成爲介電層,在熱處理爲攝氏400度時其泄 漏電流改良的效果非常小。 同時,若以化學蒸氣沉積(CVD)法所形成之BST層做爲介 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 495923 A7 B7 五、發明説明(3 ) 電層時,在形成一上電極之後,令人滿意的電性只能由溫 度等於或是高於攝氏500、在氧氣大氣下之熱處理而得。 然而,若以釕層形成爲上電極時,該釕層在溫度等於或是 高於攝氏450度時便開始快速氧化,使得其根本不可能在 溫度等於或是高於攝氏500度之下進行熱處理。 發明概要 爲了解決以上的問題,本發明之一目標爲提供一種製造 一半導體記憶體裝置之電容器的方法,其可以用抑制一上 電極的氧化而無須降低熱處理溫度的方式,有效地改良一 電容器的電性,以改善一電容器之泄漏電流特性及介電特 性。 於是,爲了達到以上之目標,根據本發明一特點提供一 種製造一半導體記憶體裝置之電容器的方法,其中將一下 電極形成於一半導體基板上。一介電層形成於該下電極 上。以一貴金屬所形成之上電極則形成於該介電層之上。 具有該上電極之合成結構在一包含氧氣的第一大氣中經過 一第一熱處理,溫度係選在攝氏200-600度間,其低於該 上電極的氧化溫度。該第一熱處理後之合成結構,再於一 不含氧氣的第二大氣下經過一第二熱處理,溫度係選在攝 氏300-900度間,其高於該第一溫度。 該下電極可以用一單一層之摻雜的多晶矽、氮化鈦、氮 化鈕、氮化鎢、鎢、鉑、釕、銥、二氧化釕或是二氧化 银,或是以上任何之複合層所形成。該介電層可以一單一 之 Ta2〇5,Ti〇2、(Ba,Sr)Ti03(BST),StTi03(ST)、Si〇2、 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 495923 A7 B7 五、發明説明(4 )
Si3N4、PbZrTi03(PZT),或是以上任何之複合層所形成。 該上電極可以釕、鉑、銥、二氧化釕或是二氧化銥來形 成。在該第一熱處理階段中,該第一大氣包括具有體積濃 度爲百分之0.01-100氧氣。在此,該第一大氣可以包括氧 氣、氧化氮或是臭氧。同時,在該第二熱處理階段中,該 第二大氣係爲一鈍氣大氣或是一高眞空大氣。該等第一與 第二熱處理階段可以in-situ進行於相同的反應室(chamber) 中0 根據本發明特點的一種製造半導體記憶體裝置之電容器 的方法,尚包括一形成一氮化碎層的步驟,其在該下電極 形成之後覆蓋該下電極。還有,根據本發明特點的一種製 造半導體記憶體裝置之電容器的方法,進一步包括在該介 電層形成後熱處理該介電層的一個步驟。如果該介電層在 一包括氧氣的大氣之下進行熱處理,其熱處理的溫度在攝 氏200-800度間。如果該介電層在一不包括氧氣的大氣之 下進行熱處理,其熱處理的溫度在攝氏500-800度間。 根據本發明另一特點的一種製造半導體記憶體裝置之電 容器的方法,一下電極形成於一半導體基板之上。以 Ta205層所形成之一介電層形成該下電極之上。該介電層 係受過熱處理。以釕所形成之一上電極形成於該受過熱處 理之介電層上。具有該上電極之合成結構在一包含氧氣的 第一大氣中經過一第一熱處理,第一溫度係選在攝氏300-500度間,其低於該上電極的氧化溫度。該第一熱處理後 之合成結構,再次於一不含氧氣的第二大氣中經過一第二 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 495923 A7 B7 五、發明説明(5 ) 熱處理,第二溫度係選在攝氏500-700度間,高於該第一 溫度。 根據本發明,爲了改良一電容器的電性,可以在該上電 極形成後,以一兩個階段之熱處理,使一上電極的表面不 受氧化,並充分地得到一介電層固化的效果,使得一電容 器之泄漏電流特性與介電特性得以改善,並得到強化之電 性。 圖式之簡單説明 圖1A至1G爲剖視圖,以處理之順序來示範根據本發明一 較佳具體實施例一種製造半導體記憶體裝置之電容器的方 法;及 圖2A與2B,示範評量以根據本發明一方法所製造之一電 客器的泄漏電流特性結果的圖表。 較佳具體實施例説明 本發明將以參考所附之較佳具體實施例的圖式來做更詳 盡的説明。然而,本發明可以用許多不同的形式來具體實 施,並不應被在此所説明之具體實施例所限制;反而是, 提供該等具體實施例,係使本發明可以透徹並完全,而且 能將本發明的觀念向熟知此項技藝之人士闡述。在圖式 中,該等層的厚度與區域爲了説明清楚之緣故被誇大許 多。吾人應了解,當一層被稱爲在另一層或是基板之"上" 時,其可以爲直接在另一層或是基板的上面,或是於其間 存在其他層。不同圖式中使用相同之參考數字來代表相同 的元素,因此其説明將被省略。 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 495923 A7
圖1A至1G爲剖視H,以處理之順序來示範根據本發明— 較佳具體實施例-種製造半導體記憶體裝置之電容器的方 法。參考圖1Α ’一下電極20形成於-半導體基板10之上。 該下電極20可以-單—料電材料如摻雜的?晶々 '偽、 鉑、釕、&,一導電金屬氮化物如氮化鈦、氮化钽、氮化 鎢,或是-導電金屬氧化物如二氧化釕或是i氧化銥;形 成’或是以上任何之複合層所形成。 參考圖1B,形成一氮化矽層3〇覆蓋該下電極2〇。形成該 氮化矽層30的原因爲防止該當量氧化物厚度由於該下電極 20在之後的步驟中氧化而變高。該氮化矽層3〇在當該下電 極20以摻雜的多晶矽形成時尤其有效。爲了形成該氮化矽 層30,具有該下電極20的合成結構可以用將該下電極2〇曝 露至一 NH3大氣的方式來熱處理。或者是,可以使用化學 洛氣 >几積法來4=1* $i;N4層積的方法。該氮化碎層3 〇較佳 的形成厚度在5-30埃的範圍内。然而需要時,該氮化碎層 30的形成步驟可以省略。 參考圖1C,一介電層40形成於具有該氮化矽層3〇之合成 結構的整個表面上。該介電層4 0可以以一單一層之
Ta2〇5,Ti02、(Ba,Sr)Ti〇3(BST),StTi03(ST)、Si02、
Si3N4、PbZrTi〇3(PZT)所形成,或是以上任何之複合層所 形成。如果使用Ta2〇5爲該介電層40的話,其厚度較佳約 爲在40-100埃的範圍内。參考圖1D’該介電層40經過熱處 理42。如果使用Ta2〇5爲該介電層40,該熱處理42可以在 攝氏200-900度間進行。該熱處理42可以在一無氧氣之鈍 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公#) 495923 A7 B7 五、發明説明(7 ) 氣大氣或是一包含氧氣之大氣下進行。如果該介電層40之 熱處理42進行於一鈍氣大氣下,該熱處理42的溫度可以選 在攝氏500-800度間。同時,如果該介電層40之熱處理42進 行於一包含氧氣之大氣下,該熱處理42的溫度可以選在攝 氏200-800度間。在包含氧氣之大氣下進行該介電層40的 熱處理42的話,可以使用02、N20或是臭氧。該熱處理42 使該介電層40結晶,並且降低從接下來之高溫熱處理步驟 的影響,使得改善其電性。 參考圖1E,一上電極50形成於該介電層40(已經過熱處理 42)之上。該上電極50可以用一 VIII族之貴金屬,例如釕、 鉑及銥所形成,並可以用一導電之稀有金屬氧化物如二氧 化釕及二氧化銥所形成,其在氧分子分解時扮演做催化 劑,並對氧氣具有些透氣性。 參考圖1F,具有上電極50之合成結構,在一包含氧氣的 第一大氣與一第一溫度(丁下經過第一熱處理52,該第一 溫度係選在攝氏200-600度間,其低於該上電極50的氧化 溫度。在此,包含氧氣的第一大氣包括具有體積濃度百分 比爲0.01-100的氧氣,較佳之體積濃度爲百分之5。爲達到 此體積百分比,該第一大氣可以包括氧氣(〇2)、氧化氮 (Ν20)或是臭氧(〇3)。在此,該第一大氣的其他氣體爲純 氣,如氮氣(Ν2)或是氬氣(Ar)。例如,若是該介電層40以 一 Ta2〇5層形成,而該上電極50以化學蒸氣沉積法(CVD)沉 積之釕層形成,該第一熱處理52的第一溫度(TO可以在攝 氏300-500度間,較佳是在攝氏350-450度間。因爲該第一 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 495923 A7 B7 五、發明説明(8 ) 熱處理52進行於包括氧氣之第一大氣下,該第一溫度(ΊΠ) 低於該上電極50的氧化溫度,該上電極50的曝光表面沒有 氧化,而且在該第一大氣中包含的氧氣穿透該上電極50。 結果,氧原子在該上電極50與該介電層40的介面附近堆 積。在該上電極50與該介電層40的介面附近堆積的氧原子 並不固化該介電層40,因爲其低反應溫度之故,並以未反 應的狀態維持於該介面附近。對該第一熱處理5 2來説,可 能可以使用一火爐或是一單一晶圓型之熱處理裝置。較佳 方式爲該第一熱處理52進行於一快速熱處理爐(RTP)中。 參考圖1 G,經過了該第一熱處理52的結構經過一第二熱 處理54,在一無氧氣之第二大氣下進行。該第二熱處理54 進行於攝氏300-900範圍内所選之第二溫度(T2)下,其較第 一溫度(丁1)高。對該第二熱處理54來説,可能可以使用一 火爐或是一單一晶圓型之熱處理裝置。較佳方式爲該第一 熱處理52與該第二熱處理54 in-situ進行於相同的反應室 中。對該第二熱處理54來説,該第二大氣可以爲一鈍氣大 氣,如氮氣或是氬氣,或是一高眞空大氣。 例如,如果該介電層40以一 Ta〗05層形成,而該上電極5 0 以該化學蒸氣沉積法(CVD)沉積之釕層形成,該第二熱處 理54的第二溫度(T2)可以在攝氏500-700的範圍内,較佳爲 攝氏600-650間。在該第二熱處理54的該第二溫度(Τ2)的選 擇以足夠固化在該介電層40的氧氣空位,並移除存在在該 上電極50與該介電層40間不實的鍵合(dangling bonds)。對 用以改善一電容器之電性的熱處理來説,於具有該上電極 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 495923 A7 B7 五、發明説明(9 ) 50之合成結構上連續進行兩個階段的熱處理,包括該第一 熱處理52(於包含氧氣之該第一大氣、低於該上電極50之 氧化溫度的第一溫度(TD下),以及該第二熱處理54(於不 含氧氣之該第二大氣、高於該第一溫度(T!)之第二溫度(丁2) 下),使得該上電極5 0之表面不被氧化,並足夠達到固化 該介電層40的效果。因此,一電容器之泄漏電流特性與介 電特性可以改善,而不氧化該上電極50。 圖2 A與2 B的圖表示範評量以本發明一方法所製造之一電 容器的泄漏電流特性的結果。圖2A示範評量一比較例子的 結果,而圖2B示範根據本發明一方法所製造之一電容器的 結果。爲了做圖2 A與2B的評量,在一下電極以摻雜多晶矽 形成於一半導體基板上、具有厚度爲400埃之後,進行一 快速熱氮化(RTN),並形成一氮化矽層於該下電極上。接 著,一 Ta205之介電層使用化學蒸氣沉積法形成於該氮化 矽層上,具有厚度爲90埃。在該介電層以溫度攝氏700 度、在氮大氣下熱處理並結晶之後,在該介電層之上使用 化學蒸氣沉積法形成一厚度爲800埃之釕層,並圖案化以 形成一上電極。接著,在一包含體積濃度爲百分之5之氧 氣、其餘爲氮氣的大氣下,該具有上電極之合成結構已經 過攝氏400度之第一熱處理、上電極沒有氧化,其泄漏電 流的評量結果示於圖2A。在圖2A中,在上電極形成之 後,立即測量泄漏電流的結果(-·-),以及在以上所述之狀 況下,具有上電極的合成結構在經過第一熱處理之後,測 量泄漏電流的結果(-□-),一起示於圖中。從圖2A的結果 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 495923 A7 B7 五、發明説明(1〇 ) 來看,具有上電極的合成結構在以上所述之狀況下,經過 第一熱處理之後,泄漏電流與在第一熱處理前的泄漏電流 相較,改善的結果不大。這是因爲沒有充分地進行介電層 的固化的緣故。 圖2B示範評量泄漏電流的結果,在第一熱處理的結果 後,又經過一額外之第二熱處理,根據以上所述的狀況下 之體積百分之100氮氣的大氣、攝氏600度溫度下。如果該 第二熱處理係進行於根據以上的狀況下,從圖2B的結果證 實在一低電壓區中,該泄漏電流特性大大地改善。 以上的結果的原因如下。包含在該第一熱處理之第一大 氣中的氧氣並未氧化在該上電極的表面,但穿透該上電 極。然而,在攝氏400度之該第一熱處理,其反應溫度並 不夠,使得存在該介電層中的缺陷無法固化,而且氧在該 上電極與該介電層的介面附近堆積。在介面附近之氧原子 堆積經過該第二熱處理,而在該介電層中的缺陷固化了。 也就是説,在包含氧氣之大氣下、攝氏400度的第一熱處 理所改善之泄漏電流特性的效應不夠,不是因爲氧氣供應 不足,而是因爲在該供應的氧氣與在一介電層間的反應程 度(不夠)。 根據本發明之一半導體記憶體裝置的電容器之製造方法 中,在形成一上電極之後,用一熱處理來改善該電容器的 電性’於具有上電極的合成結構上,在一包含氧氣之第一 大氣、以低於該上電極氧化溫度之第一溫度下,進行一第 一熱處理,然後,於一不含氧氣之第二大氣、以高於第一 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 495923 A7 B7 五、發明説明(11 ) 溫度之第二溫度,進行第二熱處理。以包括第一與第二熱 處理的兩個階段熱處理的方式,該上電極的表面不受氧 化,並且充分得到一固化介電層的效果。因此,一電容器 的泄漏電流與介電特性有改善,並能夠得到改良之電性。
本發明雖以特定之較佳具體實施例來做參考説明,然熟 知此項技藝之人士應了解,本發明可以有不同變化的應用 而不脱離本發明在申請專利範圍中的精神與範疇。在圖式 與規格中,雖使用特定的項目來揭露本發明典型之具體實 施例,然其使用只爲一般性,且做爲敘述之用,並沒有限 制本發明申請專利範圍的意味。 裝 訂 14· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- ▼ 經濟部智慧財產局員工消費合作社印製 Λ8 B8 C8 D8 申請專利範圍 一種用來製造一半導體記憶體裝置之電容器的方法,包 含: 於一半導體基板上形成一下電極; 於該下電極之上形成一介電層; 於該介電層之上形成一貴金屬之上電極; 於具有該上電極之合成結構上,在—包含氧氣的第一 大氣中進行-第-熱處理,第—溫度係選在攝氏200·60( 度間’其低於該上電極氧化溫度;及 將第-熱處理過後之合成結構,於—不含氧氣的第二 大氣中進行-第二熱處理1二溫度係選在攝氏300_90( 度間’並高於該第一溫度。 2.如申請專利範圍第”頁之方法,其中該下電極以一摻雜 (多晶矽、-金屬、一導電金屬氮化物道 屬氧化物形成。 — 乂疋寸宅至 3·如申請專利範圍第2項之方並 +义曰〜严 ”甲孩下電極以一摻雜 …曰:夕、氮化鈦、氮化妲、氮化鎮、鸽、始、奶、 錶一氧化釕或是二氧化敏所形成之單一 σ 所形成之複合層。 3,或疋以上 4·如申請專利範圍第丨項之方法, τ.η m T这介電層以Ta205, 丁叫、叫,s〇Ti〇3(BST)、StTl〇3(ST)、⑽ PbZrTi〇3(pZT)所形成之單一 2 3 4 合層。 I,或是以上所形成之複 5·如申請專利範圍第1項之方法,並 -、皱、二氧化釘或是二氧化敏所形:'上電極以釘、 1. -1 5- 本紙張尺度_中關家鮮(CNS)A4祕(21Q x 29f^ (請先閱讀背面之注意事 丨丨鼠衣 'Λ?寫」 寫本頁) 訂---------線· Λ8 B8 C8、申請專利範圍 6. 如申請專利範圍第1項之方法,其中該第一熱處理步驟 之第一大氣包含具有體積濃度百分比爲0.01-100的氧 氣。 7. 如申請專利範圍第1項之方法,其中該第一熱處理步驟 之第一大氣包含氮氣、氧化氮或是臭氧。 8. 如申請專利範圍第1項之方法,其中該第一熱處理步驟 之第一大氣尚包含純氣。 9. 如申請專利範圍第1項之方法,其中該第二熱處理步驟 之第一大氣係爲一純氣大氣。 10·如申請專利範圍第1項之方法,其中該第二熱處理步驟 之第二大氣係爲一高眞空之大氣。 11.如申請專利範圍第1項之方法,其中該第一熱處理步驟 係進行於一快速熱處理(RTP)爐中。 12·如申請專利範圍第!項之方法,其中該等第_與第二熱 處理步驟係進行於原處相同之反應室中。 13·如申請專利範圍第1項之方法,在形成該下電極後,尚 包含: 形成一覆蓋該下電極之氮化矽層。 14 ·如申凊專利範圍第13項之方法,其中形成該氮化石夕層的 步驟包括於一 NH3大氣下熱處理該下電極。 15. 如申請專利範圍第13項之方法,其中該氮化矽層以一化 學蒸氣沉積(CVD)法形成。 16. 如申請專利範圍第13項之方法,其中該氮化矽層的厚度 係爲5-30埃。 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公楚) (請先閱讀背面之注意事填寫本頁) 壯衣 --------訂--------- 經濟部智慧財產局員工消費合作社印製 495923 Λ8 R8 C8 Π8 六、申請專利範圍 17.如申凊專利範圍第1項之方法,在形成該介電層之步驟 後,尚包含: 熱處理該介電層。 18·如申請專利範圍第17項之方法,其中該介電層之形成步 驟係進行於一包含氧氣的大氣中。 19·如申請專利範圍第1 8項之方法,其中該介電層之熱處理 步驟係進行於攝氏200-800度間的溫度下。 2〇·如申請專利範圍第17項之方法,其中該介電層之熱處理 步驟係進行於一不含氧的大氣下。 21·如申請專利範圍第2〇項之方法,其中該介電層之熱處理 步驟係進行於攝氏500-800度間的溫度下。 22. —種用來製造半導體記憶體裝置的電容器的方法,包 含: 於一半導體基板上形成一下電極; 於該下電極之上形成一 Ta205之介電層; 熱處理該介電層; 於該熱處理過之介電層上形成一釕金屬之上電極; 於具有該上電極之合成結構上,在一包含氧氣的第一 大氣中進行一第一熱處理,第一溫度係選在攝氏3〇〇-5〇〇 度間,並低於該上電極的氧化溫度;及 將第一熱處理過後之合成結構,於一不含氧氣的第二 大氣中進行一第二熱處理,第二溫度係選在攝氏5〇〇-7〇〇 度間,並高於該第一溫度。 23·如申請專利範圍第22項之方法,其中該下電極以一摻雜 -17- 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事 ----- 寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 AS B8 C8 D8圳 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 之多晶矽、一金屬、一導電金屬氮化物、或是一導電金 屬氧化物形成。 ^ ^ 24·如申請專利範圍第23項之方法,其中該下電極以一摻雜 之多晶矽、氮化鈦、氮化姮、氮化鎢、嫣、銷、釘、 銥、二氧化釕或是二氧化銥所形成的單一層,或是以上 任何之複合層所形成。 25·如申請專利範圍第22項之方法,其中熱處理該介電;之 步驟係進行於包含氧氣的大氣下。 26. 如申請專利範圍第25項之方法,其中熱處理該介電居之 步驟係進行於攝氏200-800度間的溫度下。 27. 如申請專利範圍第22項之方法,其中熱處理該介電層之 步驟係進行於無氧氣的大氣下。 28. 如申請專利範圍第27項之方法,其中熱處理該介電層之 步驟係進行於攝氏500-800度間的溫度下。 29·如申請專利範圍第22項之方法,其中該第一熱處理的第 一大氣包含具有體積濃度爲百分之⑻的氧氣。 30·如申請專利範圍第22項之方法,其中該第一熱處理步驟 的第一大氣包含氧氣、氮氣或是臭氧。 3 1 ·如申請專利範圍第22項之方法,其中該第一熱處理步驟 係進行於攝氏350-450度間的溫度下。 32. 如申請專利範圍第22項之方法,其中該第一熱處理的第 一大氣尚包括ί屯氣。 33. 如申請專利範圍第22項之方法,其中該第二熱處理步驟 的第二大氣係爲一鈍氣大氣。 -1 8 - 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -裝--------訂-------- (請先閱讀背面之注意事填寫本頁) 線·#' 495923 經濟部智慧財產局員工消費合作社印製 A8 , R8 C8 Π8 t、申請專利範圍 34. 如申請專利範圍第22項之方法,其中該第二熱處理步驟 係進行於攝氏600-650度間的溫度下。 35. 如申請專利範圍第22項之方法,其中該等第一與第二熱 處理步骤係進行於原處相同之反應室中。 36. 如申請專利範圍第22項之方法,在形成該下電極之後, 尚包含: 形成一覆蓋該下電極之氮化矽層。 37. —種製作積體電路電容器的方法,包含以下步驟: 於一半導體基板上形成一下電容器電極; 於該下電容器電極上形成一介電層; 於該介電層上及該下電容器電極對面形成一包含一貴 金屬之上電容器電極; 將該上電容器電極曝露於一包含氧氣的大氣,該大氣 具有一第一溫度在攝氏200度與一第一溫度限制的範圍 間,該溫度限制小於該上電容器電極的氧化溫度;及接著 將該上電容器電極曝露於一氧氣不足的大氣,該大氣 具有南於該上電客器電極的氧化溫度之一第二溫度。 3 8.如申請專利範圍第37項之方法,其中在該形成一上電容 器電極的步驟之前,係爲增加該介電層結晶度 (crystallinity)的步驟,以在一氧氣不足的大氣下熱處理 的方式來進行。 39. 如申請專利範圍第37項之方法,其中該氧氣不足的大氣 包含一鈍氣,其係由氬氣與氮氣組中所選出。 40. 如申請專利範圍第37項之方法,其中該形成一介電層的 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) · n I n n n . (請先閱讀背面之注意事填寫本頁) 訂*-------- 線 495923 ▼ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 08t、申請專利範圍 步驟之前,具有一形成一氮化矽層於下電容器電極上的 步驟。 41.如申請專利範圍第37項之方法,其中將該上電容器電極 曝露於一含有氧氣的大氣的步驟,包含將該上電容器電 極曝露於一含有氧氣的大氣中一段足夠長的時間,以引 起氧氣經由該上電容器電極遷移(migration)到該介電 層0 42· —種製作積體電路電容器的方法,包含以下步驟: 於一半導體基板上形成一下電容器電極; 於該下電容器電極上形成一介電層; 於該介電層上形成一包含一金屬或金屬氧化物之上電 容器電極; 將該上電容器電極曝露至一包含氧氣的大氣中,該大 氣具有一第一溫度在攝氏200度與一第一溫度限制的範 圍間,該溫度限制小於該上電容器電極的氧化溫度;及 接著 將該上電容器電極曝露至一氧氣不足的大氣中,該大 氣具有高於該上電容器電極的氧化溫度之一第二溫度。 43. 如申請專利範圍第42項之方法,其中該金屬與金屬氧化 物爲一電導材料,其從釕、鉑、銥、二氧化釕與二氧化 銥中選出。 44. 如申請專利範圍第42項之方法,其中該氧氣不足的大氣 包含一鈍氣,其從氬氣與氮氣中選出。 45. 如申請專利範圍第42項之方法,其中該形成一介電層的 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(21ϋχ 297公釐) (請先閱讀背面之注意事 -Η 寫本頁) 訂----- 線一 495923 A8 B8 C8 D8 t、申請專利範圍 步驟之前,係爲形成一石夕氮化物於下電容器電極之上的 步驟。 46.如申請專利範圍第42項之方法,其中將該上電容器電極 曝露於一含有氧氣的大氣的步驟,包含將該上電容器電 極曝露於一含有氧氣的大氣中一段足夠長的時間,以引 起氧氣經由該上電容器電極遷移到該介電層。 47· —種製作積體電路電容器的方法,包含以下步驟·· 於一半導體基板上形成一下電容器電極; 於該下電容器電極上形成一介電層; 於該介電層上形成一包含一金屬或金屬氧化物之上電 容器電極; 將該上電容器電極曝露至一包含氧氣的大氣中,該大 氣具有一第一溫度在攝氏200度與一第一溫度限制的範 圍間(該溫度限制小於該上電容器電極的氧化溫度)一段 足夠長的時間,以於該上電容器電極與該介電層間的介 面累積氧原子;及然後 將該上電容器電極曝露至一氧氣不足的大氣中,該大 氣具有高於該上電容器電極的氧化溫度之一第二溫度, 該第二溫度也足夠高到以將該累積之氧原子擴散至該介 電層中空位的方式,將該介電層固化。 48.如申請專利範圍第47項之方法,其中形成一介電層的該 步驟之前,係爲形成一矽氮化物於下電容器電極之上的 步驟。 -21- 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) (請先閱讀背面之注意.--------訂---------盈 填寫本頁) 經濟部智慧財產局員工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000078547A KR100360413B1 (ko) | 2000-12-19 | 2000-12-19 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW495923B true TW495923B (en) | 2002-07-21 |
Family
ID=19703265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090114969A TW495923B (en) | 2000-12-19 | 2001-06-20 | Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment |
Country Status (7)
Country | Link |
---|---|
US (1) | US6472319B2 (zh) |
JP (1) | JP3989195B2 (zh) |
KR (1) | KR100360413B1 (zh) |
DE (1) | DE10131716B4 (zh) |
FR (1) | FR2818440B1 (zh) |
GB (1) | GB2370412B (zh) |
TW (1) | TW495923B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
US20020158245A1 (en) * | 2001-04-26 | 2002-10-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers |
KR100425450B1 (ko) * | 2001-06-26 | 2004-03-30 | 삼성전자주식회사 | 금속-절연층-금속 캐패시터 제조 방법 |
US7019332B2 (en) * | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
US20040079285A1 (en) * | 2002-10-24 | 2004-04-29 | Motorola, Inc. | Automation of oxide material growth in molecular beam epitaxy systems |
KR100750051B1 (ko) * | 2002-10-30 | 2007-08-16 | 매그나칩 반도체 유한회사 | 엠아이엠 구조 형성방법 |
US6885065B2 (en) * | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
US6963090B2 (en) * | 2003-01-09 | 2005-11-08 | Freescale Semiconductor, Inc. | Enhancement mode metal-oxide-semiconductor field effect transistor |
KR100505679B1 (ko) * | 2003-03-19 | 2005-08-03 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR100593441B1 (ko) * | 2004-02-02 | 2006-06-28 | 삼성전자주식회사 | 촉매층이 형성된 기판을 이용하는 반응챔버의 클리닝 방법 |
US20060068535A1 (en) * | 2004-09-04 | 2006-03-30 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
JP4589092B2 (ja) * | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2006278550A (ja) | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
KR100804492B1 (ko) * | 2005-10-12 | 2008-02-20 | 재단법인서울대학교산학협력재단 | 루테늄 전극과 이산화티탄 유전막을 이용하는 반도체소자의 커패시터 및 그 제조 방법 |
JP2006245612A (ja) * | 2006-05-26 | 2006-09-14 | Elpida Memory Inc | 容量素子の製造方法 |
US20090065896A1 (en) * | 2007-09-07 | 2009-03-12 | Seoul National University Industry Foundation | CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME |
KR100970203B1 (ko) * | 2007-11-01 | 2010-07-14 | 구본광 | 가변 장식부재가 구비된 조명등 커버 및 그 제조방법 |
KR101007887B1 (ko) * | 2007-11-26 | 2011-01-14 | 주식회사 두본 | 2단계 열처리를 이용한 SiO2-TiO2계 복합무기섬유의 제조방법 |
KR101428017B1 (ko) * | 2012-12-17 | 2014-08-11 | 서울대학교산학협력단 | SrRuO3 전극의 제조 방법, 캐패시터의 제조 방법, 및 반도체 소자 |
JP6206159B2 (ja) * | 2013-12-17 | 2017-10-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
KR930001428A (ko) | 1991-06-12 | 1993-01-16 | 김광호 | 반도체장치의 제조방법 |
US5372859A (en) * | 1992-10-20 | 1994-12-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment |
JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
JP3215345B2 (ja) * | 1997-03-19 | 2001-10-02 | 富士通株式会社 | 半導体装置の製造方法 |
DE19825736C2 (de) | 1997-06-11 | 2003-09-18 | Hyundai Electronics Ind | Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung |
KR100244251B1 (ko) * | 1997-06-19 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
JPH11220095A (ja) * | 1998-01-30 | 1999-08-10 | Sony Corp | 誘電体キャパシタの製造方法 |
JP3183243B2 (ja) | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
KR100284737B1 (ko) * | 1998-03-26 | 2001-03-15 | 윤종용 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
JP2000022105A (ja) * | 1998-06-30 | 2000-01-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
-
2000
- 2000-12-19 KR KR1020000078547A patent/KR100360413B1/ko not_active IP Right Cessation
-
2001
- 2001-05-09 US US09/851,910 patent/US6472319B2/en not_active Expired - Fee Related
- 2001-06-20 TW TW090114969A patent/TW495923B/zh not_active IP Right Cessation
- 2001-06-27 GB GB0115702A patent/GB2370412B/en not_active Expired - Fee Related
- 2001-06-27 FR FR0108478A patent/FR2818440B1/fr not_active Expired - Fee Related
- 2001-06-28 JP JP2001196515A patent/JP3989195B2/ja not_active Expired - Fee Related
- 2001-06-29 DE DE10131716A patent/DE10131716B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2370412A (en) | 2002-06-26 |
US6472319B2 (en) | 2002-10-29 |
KR100360413B1 (ko) | 2002-11-13 |
DE10131716B4 (de) | 2005-12-01 |
FR2818440A1 (fr) | 2002-06-21 |
JP3989195B2 (ja) | 2007-10-10 |
JP2002203914A (ja) | 2002-07-19 |
KR20020049389A (ko) | 2002-06-26 |
GB2370412B (en) | 2002-11-06 |
DE10131716A1 (de) | 2002-07-04 |
FR2818440B1 (fr) | 2009-02-13 |
US20020076878A1 (en) | 2002-06-20 |
GB0115702D0 (en) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW495923B (en) | Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment | |
JP4216585B2 (ja) | ルテニウム及びタングステンを含有する層の形成方法、及びこれら層を含む集積回路構造体 | |
JP4800627B2 (ja) | 強誘電体メモリ素子 | |
JP3202893B2 (ja) | 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法 | |
US7323422B2 (en) | Dielectric layers and methods of forming the same | |
TWI338376B (en) | Capacitor with zirconium oxide and method for fabricating the same | |
JP2002093797A (ja) | 絶縁膜を含む集積回路素子の製造方法及びこれによる集積回路素子 | |
US20060263977A1 (en) | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities | |
JP2002222934A (ja) | 半導体装置およびその製造方法 | |
JP4094970B2 (ja) | 半導体デバイス用のキャパシタの製造方法及びこのキャパシタを用いる電子デバイス | |
JP2003017488A5 (ja) | 半導体装置の製造方法 | |
KR20020016345A (ko) | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
JP2004296929A (ja) | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 | |
TW498400B (en) | Method to produce a structurized metal-layer | |
US20130069202A1 (en) | Electrode Treatments for Enhanced DRAM Performance | |
US6620702B2 (en) | Method of producing low thermal budget high dielectric constant structures | |
US6683001B2 (en) | Method for manufacturing a semiconductor device whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed | |
JP4063570B2 (ja) | 半導体素子のキャパシタ形成方法 | |
KR100780953B1 (ko) | 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법 | |
JP4650602B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP2000156473A (ja) | 半導体装置およびその製造方法、キャパシタの製造方法 | |
JPH10173149A (ja) | 半導体装置およびその製造方法 | |
Kim et al. | Ultra-thin EBL (encapsulated barrier layer) for ferroelectric capacitor | |
JP2005184024A (ja) | 半導体装置およびその製造方法 | |
JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |