KR100355610B1 - 커패시터의 유전층 형성방법 - Google Patents

Abstract

본 발명은 커패시터의 유전층 형성방법에 관한 것으로, 특히, 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 유전율이 높은 TaON막 형성에 있어서, 상기 TaON막 형성 시 반응가스를 H₂TaF₇를 사용하여 TaON막 내에 카본의 함유를 방지함으로서 누설전류 특성을 개선할 수 있는 것을 특징으로 하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

커패시터의 유전층 형성방법{Method for forming of dielectric the capacitor}

본 발명은 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 유전율이 높은 TaON막 형성에 있어서, 상기 TaON막 형성 시 반응가스를 H₂TaF₇를 사용하여 TaON막 내에 카본의 함유를 방지함으로서 누설전류 특성을 개선할 수 있는 것을 특징으로 하는 커패시터의 유전층 형성방법에 관한 것이다.

최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다. 한편, 메모리 셀의 집적도가 증가함에 따라서 전하 저장용 셀 커패시터가 점유할 수 있는 공간은 더욱 좁아지게 되므로, 단위 면적당 정전 용량이 증대된 셀 커패시터의 개발이 필수적이다.

일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다.

종래에는 반도체 소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화 될 것을 요구되어지고 있으나 전하를 저장하는데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화 시키는데 어려움이 표출되었다.

그래서, 상기 문제점을 해결하기 위해 커패시터의 전하를 증가시키기 위해 유전층으로 Ta₂O₅와 같은 유전상수가 큰 물질을 사용하였으나 Ta₂O₅막은 불안정한 화학양론비를 갖고 있기 때문에 Ta와 O의 조성비 차이에 기인한 치환형 Ta원자가 막내에 존재함으로서 후속공정 진행 시 누설전류가 높은 문제점이 발생되었다.

그리고, 상기 Ta₂O₅막 형성 시 전구체인 Ta(OC₂H₅)₅의 유기물과 O₂또는 N₂O 가스의 반응으로 인해서 탄소원자, 탄소화합물 및 H₂O와 같은 불순물이 유전층 내에 존재하게 되어 커패시터의 누설전류가 증가하게 되고 유전특성이 열화되는 문제점이 있었다.

또한, 유전층으로 TaON 물질을 사용할 경우, 탄소를 포함하고 있는 탄탈륨 성분의 화학증기 물질이 전구체로 이용되기 때문에 유전층 내에 탄소가 존재하게 되며, 상기 탄소를 제거하기 위하여 산소분위기에서 열처리를 실시함으로서, 하부전극이 산화되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 유전율이 높은 TaON막 형성에 있어서, 상기 TaON막 형성 시 반응가스를 H₂TaF₇를 사용하여 TaON막 내에 카본의 함유를 방지함으로서 누설전류 특성을 개선할 수 있도록 하는 것이 목적이다.

도 1a 내지 도 1c는 본 발명에 따른 커패시터의 유전층 형성방법을 순차적으로 나타낸 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

100 : 반도체 기판 110 : 하부전극

120 : 탄탈륨옥시나이트라이드 130 : 상부전극

상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 금속을 증착하여 하부전극을 형성하는 단계와, 상기 결과물 상에 탄탈륨 성분의 화학증기로 탄소가 포함되지 않은 전구체를 이용하여 탄탈륨 옥시 나이트라이드막을 형성하는 단계와, 상기 결과물 상에 상부전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 커패시터의 유전층 형성방법을 제공한다.

또한, 상기 하부전극과 상부전극은 TiN, TaN, W, WN, WSi, Ru, RuO₂, Ir, IrO₂및 Pt와 같은 금속 중에 적어도 어느 하나 이상의 것을 사용하여 형성하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 2a 내지 도 2c는 본 발명에 따른 커패시터의 유전층 형성방법을 순차적으로 나타낸 단면도이다.

도 2a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체 기판(100) 상에 TiN, TaN, W, WN, WSi, Ru, RuO₂, Ir, IrO₂및 Pt와 같은 금속 중 적어도 어느 하나 이상의 것을 사용하여 하부전극(110)을 형성한다.

그리고, 도 2b에 도시된 바와 같이, 상기 결과물 상에 후속 세정공정에서 발생하는 금속의 손상을 방지하기 위해 제 1 열공정을 진행한 후 하부전극(110)인 금속이 노출된 상태에서 세정공정을 실시하여 하부전극의 형성 및 자연 산화막을 제거한다.

이때, 상기 제 1 열공정은 NH₃또는 N₂/NH₃가스를 이용하여 저압으로 300∼900℃의 공정온도에서 급속 열공정 또는 퍼니스 어닐링 공정을 실시한다.

또한, 상기 제 1 열공정은 공기에 함유된 옥시겐(oxygen)에 의해 TiN막이 산화되면 비저항의 증가로 특성 열화가 나타남으로써 반도체 기판이 로딩될 때부터옥시겐의 농도를 제어할 수 있는 부분을 구비하고 있는 장비에서 진행하는 것이 유리하며 상압에서 열처리하는 것보다는 배큠(vacuum)에서 열처리하는 것이 더 유리하다.

그리고, 상기 하부전극(110)을 구성하는 금속이 후속 세정공정에 대해 내성이 강하면 제 1 열공정을 생략하는 것이 가능하다.

이어서, 도 2c에 도시된 바와 같이, 상기 결과물 상에 결과물의 표면화학반응(surface chemical reaction)을 통해 비정질 탄탈륨 옥시 나이트라이드(TaON)막(120)을 형성한다.

이때, 상기 탄탈륨 옥시 나이트라이드막(120) 형성 시 Ta 성분의 화학증기는 H₂TaF₇을 유량조절기를 통해 증발기 또는 증발관으로 정량 공급한 후 120∼200℃ 범위의 온도에서 증발시켜서 얻으며, 300∼600℃ 범위의 LPCVD 챔버 내에서 Ta 성분의 화학증기를 반응가스인 O₂가스와 NH₃가스를 10∼1000sccm 정도 유량조절기를 통해 각각 정량하여 공급한 후 결과물 표면에서 표면화학반응을 유도하여 비정질 탄탈륨 옥시 나이트라이드막(TaON)(120)을 형성한다.

또한, 상기 증발기 또는 증발관의 온도를 120℃이상으로 하는 것은 H₂TaF₇의 증발이 110℃이상에서 이루어지기 때문에 공정의 안정성을 도모하기 위해서이다.

그 결과, 상기 탄탈륨 옥시 나이트라이드막(120) 내에는 카본(carbon)이 함유되어 있지 않는다.

계속하여, 도 2d에 도시된 바와 같이, 상기 결과물 상에 후속공정인 상부전극을 이루는 금속과의 반응을 억제하기 위하여 제 2 열공정을 진행한 후 TiN, TaN, W, WN, WSi, Ru, RuO₂, Ir, IrO₂및 Pt와 같은 금속 중 적어도 어느 하나이상의 것을 사용하여 상부전극(130)을 형성한다.

이때, 상기 제 2 열공정 시 옥시겐(Oxygen)을 사용하면 하부전극(110)이 산화되어 커패시터의 누설 전류가 증가하기 때문에 고온 열처리에서는 옥시겐을 사용하지 않는다.

그러므로, 상기 제 2 열공정 시 300∼500의 온도범위에서 플라즈마 또는 유브이 램프(UV Lamp)를 이용하여 O₂와 O₃및 N₂O 분위기에서 저온 열처리를 진행함으로서 H₂TaF₇소스를 이용한 탄탈륨 옥시 나이트라이드막(120)의 전기적 특성을 개선할 수 있다.

따라서, 상기한 바와 같이, 본 발명에 따른 커패시터의 유전층 형성방법을 이용하게 되면, 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 유전율이 높은 TaON막 형성에 있어서, 상기 TaON막 형성 시 반응가스를 H₂TaF₇를 사용하여 TaON막 내에 카본의 함유를 방지함으로서 누설전류 특성을 개선할 수 있도록 하는 매우 유용하고 효과적인 발명이다.

Claims (7)

1. 반도체 기판 상에 금속을 증착하여 하부전극을 형성하는 단계와;

   상기 결과물 상에 탄탈륨 성분의 화학증기로 탄소가 포함되지 않은 전구체를 이용하여 탄탈륨 옥시 나이트라이드막을 형성하는 단계와;

   상기 결과물 상에 상부전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 커패시터의 유전층 형성방법.
2. 제 1항에 있어서, 상기 하부전극 형성 후, 하부전극 표면에 열공정 또는 퍼니스 어닐링 공정을 더 포함하는 것을 특징으로 하는 커패시터의 유전층 형성방법.
3. 제 2항에 있어서, 상기 열공정 또는 퍼니스 어닐링 공정시 NH₃또는 N₂/NH₃가스를 이용하여 저압으로 300∼900℃의 공정온도에서 실시하는 것을 특징으로 하는 커패시터의 유전층 형성방법.
4. 제 1항에 있어서, 상기 탄탈륨 옥시 나이트라이드막 형성 시 Ta 성분의 화학증기는 H₂TaF₇을 유량조절기를 통해 증발기 또는 증발관으로 정량 공급한 후 120∼200℃ 범위의 온도에서 증발시켜서 얻는 것을 특징으로 하는 커패시터의 유전층 형성방법.
5. 제 1항에 있어서, 상기 탄탈륨 옥시 나이트라이드막 형성 시 300∼600℃ 범위의 LPCVD 챔버 내에서 Ta 성분의 화학증기를 반응가스인 O₂가스와 NH₃가스를 10∼1000sccm 정도 유량조절기를 통해 각각 정량화하여 공급한 후 웨이퍼 상에서 표면화학반응을 유도하여 비정질 막을 형성하는 것을 특징으로 하는 커패시터의 유전층 형성방법.
6. 제 1항에 있어서, 상기 비정질 막을 형성한 후, NH₃또는 N₂/NH₃가스를 이용하여 열처리하는 것을 더 포함하는 것을 특징으로 하는 커패시터의 유전층 형성방법.
7. 제 6항에 있어서, 상기 열처리 시 300∼500의 온도범위에서 플라즈마 또는 유브이 램프(UV Lamp)를 이용하여 O₂와 O₃및 N₂O 분위기에서 저온 열처리를 진행하는 것을 특징으로 하는 커패시터의 유전층 형성방법.