DE10065224A1 - Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen - Google Patents

Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen

Info

Publication number
DE10065224A1
DE10065224A1 DE10065224A DE10065224A DE10065224A1 DE 10065224 A1 DE10065224 A1 DE 10065224A1 DE 10065224 A DE10065224 A DE 10065224A DE 10065224 A DE10065224 A DE 10065224A DE 10065224 A1 DE10065224 A1 DE 10065224A1
Authority
DE
Germany
Prior art keywords
taon
lower electrode
layer
thin layer
amorphous taon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10065224A
Other languages
English (en)
Other versions
DE10065224B4 (de
Inventor
Kee Jeung Lee
Dong Jun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10065224A1 publication Critical patent/DE10065224A1/de
Application granted granted Critical
Publication of DE10065224B4 publication Critical patent/DE10065224B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Offenbart ist ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen. Dieses Verfahren enthält die Schritte zur Ausbildung einer unteren Elektrode auf einer Unterstruktur eines Halbleitersubstrats, wobei eine Dünnschicht aus amorphem TaON über der unteren Elektrode abgeschieden wird, die abgeschiedene Dünnschicht aus amorphem TaON in einer NH¶3¶-Atmosphäre erhitzt bzw. geglüht oder getempert wird, und die Abscheidung der Dünnschicht aus amorphem TaON und die Erhitzung bzw. Temperung oder Glühung der abgeschiedenen Dünnschicht aus amorphem TaON zumindest einmal wiederholt wird, wodurch eine dielektrische Schicht aus TaON ausgebildet wird, die eine mehrlagige Struktur hat, und eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausgebildet. Die dielektrische Schicht aus TaON, die eine mehrlagige Struktur hat, zeigt eine dielektrische Konstante, die hervorragend gegenüber jenen von herkömmlichen dielektrischen Schichten ist. Folglich kann die dielektrische Schicht aus TaON nach der Erfindung für Kondensatoren der nächsten Generation von Halbleiterspeichereinrichtungen der Größenordnung von 256 M und höher verwendet werden.

Description

HINTERGRUND DER ERFINDUNG Bereich der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen und insbesondere auf ein Verfahren zur Herstellung von Kondensatoren, die verbesserte elektrische Charakteristiken vor­ zuweisen haben und dazu in der Lage sind, die Kapazitätspegel sicherzustellen, die für fortschrittliche Halbleitereinrichtungen erforderlich sind.
Beschreibung des verwandten Standes der Technik
Um Halbleitereinrichtungen herzustellen, die noch höhere Integrationsgrade haben, sind aktive Forschungs- und Entwicklungsaktivitäten auf die Verringerung des Zellenbereiches und die Verringerung der Betriebsspannungen der Einrichtung ge­ richtet worden.
Obwohl hohe Integrationsgrade zu einem stark verringerten Kondensatorbereich bzw. einer stark verringerten Kondensatorfläche führen, bleibt die Ladekapazität, die für einen passenden Betrieb der Speichereinrichtung erforderlich ist, im We­ sentlichen die gleiche. Dieses Erfordernis bedeutet, dass die Kapazität für einen gegebenen Bereich einer Einheit gesteigert bzw. erhöht werden muss.
Demgemäß sind verschiedene Verfahren zur Sicherstellung einer ausreichenden Kapazität für DRAM-Kondensatoren vorgeschlagen worden. Zum Beispiel sind Verfahren zur Steigerung des Bereiches bzw. der Fläche eines Kondensators durch Modifikation der physikalischen Struktur des Kondensators bis vor kurzem ver­ wendet worden, um dreidimensionale Strukturen, wie etwa einen Zylinder, auszu­ füllen oder die Dicke einer dielektrischen Schicht zu reduzieren.
Kürzlich ist auch Forschung betrieben worden, um eine dielektrische Schicht zur Verfügung zu stellen, die eine NO(Nitrid-Oxid)-Struktur oder eine ONO(Oxid- Nitrid-Oxid)-Struktur anstelle des herkömmlichen Siliziumoxids hat. Andere alter­ native dielektrische Schichten, die in Betracht gezogen worden sind, enthalten Ta2O5 oder BST (BaSrTiO3), die eine hohe Kapazitanz bzw. Kapazität sicherstel­ len, die eine gesteigerte dielektrische Konstante zur Verfügung stellen (typischer­ weise 20 bis 25).
Jedoch werden Kondensatoren, die eine dielektrische Schicht aus NO oder ONO verwenden, allgemein als unzureichend angesehen, um die Kapazität sicherzustel­ len, die für die nächste Generation von Speichern von 256 M oder mehr erforder­ lich ist. Aus diesem Grund werden Forschungs- und Entwicklungsprojekte, die sich auf dielektrische Materialien der nächsten Generation konzentrieren, z. B. Ta2O5, vorangetrieben.
In dem Fall einer Dünnschicht aus Ta2O5 kommen substituierte Ta-Atome unver­ meidlich in der Dünnschicht auf Grund der Differenz im Zusammensetzungsver­ hältnis zwischen Ta und O vor, die sich aus einer instabilen Stöchiometrie inner­ halb der Dünnschicht ergeben.
Ferner kommt eine Reaktion zwischen einer organischen Substanz von Ta(OC2H5)5, die ein organischer Vorgänger von Ta2O5 ist, mit O2-Gas (oder N2O- Gas) während der Ausbildung der dielektrischen Schicht aus Ta2O5 vor, wodurch Verunreinigungen, wie etwa Kohlenstoff (C), Kohlenstoffverbindungen (CH4 und C2H4) und Wasser (H2O) erzeugt werden, die in die Schicht eingegliedert bzw. einbezogen werden. Als ein Ergebnis der Kontaminationsstoffe neigt der Leck­ strom dazu, anzuwachsen und die dielektrischen Charakteristiken neigen dazu, in dem sich ergebenden Kondensator verschlechtert zu sein.
Obwohl die Verunreinigungen, die in der Dünnschicht aus Ta2O5 vorkommen, durch die Durchführung einer Hitzebehandlung bei niedriger Temperatur über zwei oder drei Male entfernt werden können (z. B. einer N2O- oder UV-O3-Behandlung), können diese Prozesse kompliziert sein und deren Ergebnisse sind unverlässlich. Ferner haben diese Prozesse einen Nachteil, indem sie eine Oxidation der unteren Elektrode an einer Zwischenschicht mit der Dünnschicht aus Ta2O5 einbringen werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung ist im Hinblick auf die oben aufgezeigten Probleme gemacht worden, die mit dem Stand der Technik verwickelt sind, und eine Aufga­ be der Erfindung ist es, ein Verfahren zur Herstellung von Kondensatoren einer Halbleitereinrichtung zur Verfügung zu stellen, die die elektrischen Charakteristi­ ken der sich ergebenden Kondensatoren verbessert, während ein Kapazitätsniveau sichergestellt wird, das in der Halbleitereinrichtung erforderlich ist.
Eine andere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Kon­ densatoren für Halbleitereinrichtungen zur Verfügung zu stellen, das dazu neigt, Verunreinigungen von einem dielektrischen Film zu entfernen, die Leckströme er­ zeugen würden, wodurch ein dielektrischer Film bzw. eine dielektrische Schicht mit hoher Qualität ausgebildet wird.
Eine andere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Kon­ densatoren für Halbleitereinrichtungen zur Verfügung zu stellen, das Prozesse nach dem Stand der Technik beseitigen kann, die nötig sind, um den Oberflächenbereich einer unteren Elektrode zu erhöhen, um eine ausreichend hohe Kapazität sicherzu­ stellen, wodurch gleichzeitig die Anzahl von Einheitsprozessschritten, die Prozess­ zeit und die Herstellungskosten reduziert werden.
In Übereinstimmung mit einer Ausführungsform stellt die vorliegende Erfindung ein Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen zur Verfügung, das die Schritte aufweist: eine untere Elektrode wird auf einem Halb­ leitersubstrat ausgebildet; eine dünne Schicht aus amorphem TaON wird über der unteren Elektrode ausgebildet, wobei die abgeschiedene dünne Schicht aus amor­ phem TaON in einer NH3-Atmosphäre erhitzt bzw. geglüht oder getempert wird, wobei eine zweite dünne Schicht aus amorphem TaON gebildet wird und die amor­ phe dünne Schicht aus amorphem TaON zumindest einmal mehr geglüht bzw. er­ hitzt oder getempert wird, wodurch eine dielektrische Schicht aus TaON ausgebil­ det wird, die eine Mehrschichtstruktur hat; und eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausgebildet.
Gemäß einer anderen Ausführungsform stellt die Erfindung ein Verfahren zur Her­ stellung von Kondensatoren für Halbleitereinrichtungen zur Verfügung, das die Schritte aufweist: eine untere Elektrode wird auf einem Halbleitersubstrat ausge­ bildet; eine Dünnschicht aus amorphem TaON wird über der unteren Elektrode ausgebildet, die Dünnschicht aus amorphem TaON wird in einer NH3-Atmosphäre erhitzt, eine zweite Dünnschicht aus amorphem TaON wird ausgebildet und die Dünnschicht aus amorphem TaON wird zweifach erhitzt, wodurch eine dielektri­ sche Schicht ausgebildet wird, die einen mehrlagigen Aufbau hat; und eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausgebildet.
Gemäß einer anderen Ausführungsform stellt die vorliegende Erfindung ein Ver­ fahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen zur Verfü­ gung, das die Schritte aufweist: eine untere Elektrode wird auf einem Halbleiter­ substrat ausgebildet; eine dünne Schicht aus amorphem TaON wird über der unte­ ren Elektrode ausgebildet, die dünne Schicht aus amorphem TaON wird in einer NH3-Atmosphäre erhitzt bzw. geglüht oder getempert, wobei eine zweite dünne Schicht aus amorphem TaON ausgebildet wird und die dünne Schicht aus amor­ phem TaON wird doppelt erhitzt bzw. geglüht oder getempert, wodurch eine die­ lektrische Schicht aus TaON ausgebildet wird, die eine mehrschichtige Struktur hat; und eine obere Elektrode wird über der dielektrischen Schicht aus TaON aus­ gebildet.
KURZE BESCHREIBUNG DER DARSTELLUNGEN
Die obigen Aufgaben und andere Merkmale und Vorteile der vorliegenden Erfin­ dung werden nach dem Durchlesen der folgenden, im Einzelnen dargelegten Be­ schreibung deutlicher werden, wenn diese in Verbindung mit den Figuren genom­ men wird.
Fig. 1 bis 4 sind querschnittliche Ansichten, die jeweils aufeinander folgen­ de Verfahrensschritte eines Verfahrens zur Herstellung von Kondensatoren von einer Halbleitereinrichtung darstellen, die eine mehrlagige Dünnschicht aus TaON gemäß der vorliegenden Erfindung enthält; und
Fig. 5 ist eine schematische Ansicht, die ein Verfahren zur Entfernung von freien Sauerstoffbindungen und Kohlenstoffverbindungen durch Durchführung ei­ nes Erhitzungs- bzw. Glüh- oder Temperungsprozesses für eine abgeschiedene dünne Schicht aus TaON einer mehrlagigen Struktur gemäß dem Verfahren nach der vorliegenden Erfindung darstellt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Um Kondensatoren gemäß der vorliegenden Erfindung herzustellen, wird zuerst ein Halbleitersubstrat 10, das ein Siliziumsubstrat sein kann, wie in Fig. 1 gezeigt, vorbereitet. Obwohl nicht gezeigt, ist das Siliziumsubstrat 10 typischerweise mit Gateelektroden und Sources/Drains an jeweiligen aktiven Bereichen wie auch mit anderen Strukturen und Bereichen ausgestattet, die für den Betrieb der Einrichtung nötig sind.
Danach wird ein Material, das von dem undotierten Silikatglas (USG), Borphosphorsilikatglas (BPSG) und SiON ausgewählt ist, über dem Siliziumsub­ strat 10 abgeschieden. Die abgeschiedene Schicht wird dann unter Verwendung eines chemisch-mechanischen Polierverfahrens (CMP) oberflächenpoliert, wodurch eine Zwischenlagenisolierschicht 20 ausgebildet wird.
Um jeden Kondensator an einen zugeordneten einen in den aktiven Bereichen des Siliziumsubstrats 10 anzuschließen, wird die Zwischenisolationsschicht 20 dann selektiv gemäß der herkömmlichen Fotolithografie und Ätzverfahren entfernt, um (nicht gezeigte) Kontaktlöcher auszubilden.
Nachfolgend wird ein leitendes Material, wie etwa ein dotiertes Polysilizium oder ein amorphes dotiertes Polysilizium, über der sich ergebenden Struktur abgeschie­ den, um die Kontaktlöcher zu vergraben. Die abgeschiedene leitende Material­ schicht wird selektiv entfernt, wobei wieder eine herkömmliche Fotolithografie und Ätzprozesse verwendet werden, um die unteren Elektroden 30 auf jeweiligen Abschnitten der Zwischenisolationsschicht 20 und entsprechend zu den Kontaktlö­ chern auszubilden.
Die unteren Elektroden können eine Einzelschichtstruktur haben, die dotiertes Po­ lysilizium oder Metall aufweist oder eine Mehrschichtstruktur haben, die aus lami­ nierten Lagen besteht, die aus einem oder mehreren Arten dieses Materials herge­ stellt sind. Ähnlich können die oberen Elektroden, die nachfolgend ausgebildet werden, die gleiche Struktur oder eine abweichende Struktur als die der unteren Elektroden haben.
Das Metall, falls es verwendet wird, kann eines oder mehrere Materialien aufwei­ sen, die ausgewählt sind von TiN, Ti, TaN, W, WN, WSi, Ru, RuO2, Ir und Pt.
Ferner stellt nichts in der vorliegenden Erfindung die untere Elektrode dar bzw. bewahrt sie davor, eine Struktur zu haben, die eine einfache Stapelform oder eine komplexere Struktur, wie etwa eine Zylinderform, eine Rippenform und eine Sta­ pelzylinderform haben.
Um die Fläche bzw. den Bereich von jeder unteren Elektrode 30 zu vergrößern, kann die Oberfläche der unteren Elektrode auch eine Struktur mit halbsphärischen Körnern (HSG-Struktur) haben, die Oberflächenunregelmäßigkeiten zur Verfügung stellt.
Danach wird eine Schicht aus amorphem TaON über der oberen Oberfläche der unteren Elektrode 30, wie in den Fig. 2 und 3 gezeigt, abgeschieden. Diese Schicht aus amorphem TaON wird dann einem Erhitzungs- bzw. Glüh- oder Tem­ perungsprozess ausgesetzt. Die Schritte zur Abscheidung einer Schicht aus amor­ phem TaON und zur Erhitzung bzw. Glühung oder Temperung der abgeschiedenen Schicht werden zumindest einmal wiederholt, wodurch eine dielektrische Schicht 32 aus TaON ausgebildet wird, die eine mehrlagige Struktur hat.
Bevorzugt wird die Schicht aus amorphem TaON in einer Niederdruckkammer für die chemische Dampfabscheidung (LPCVD-Kammer) ausgebildet, die bei einer Temperatur von 300 bis 600°C unter Bedingungen gehalten wird, die eine chemi­ sche Reaktion an der Oberfläche des Wafers bzw. der Scheibe enthält, während eine Gasphasenreaktion unterdrückt wird.
Vor der Abscheidung der ersten der mehreren Dünnschichten aus TaON, die die dielektrische Schicht 32 aus amorphem TaON bilden werden, werden irgendwelche natürlichen Oxidschichten und Partikel, die möglicherweise auf der Oberfläche jeder unteren Elektrode 30 vorhanden sind, bevorzugt unter Verwendung eines in- situ Trockenätzungsverfahrens unter Verwendung von Dampf, der ausgewählt ist aus HF, SiF6 und NF6, und/oder eines ex-situ Nassreinigungsverfahrens unter Verwendung einer HF-Lösung entfernt. In Fig. 3 ist die erste Dünnschicht aus TaON mit dem Bezugszeichen 32a genannt.
Ferner kann die Zwischenfläche des Wafers auch unter Verwendung einer NH4OH- Lösung, einer H2SO4-Lösung oder einer Kombination davon gereinigt werden be­ vor und/oder nachdem der Reinigungsprozess unter Verwendung der HF- Verbindung durchgeführt ist. In diesem Fall ist es möglich, fremde Materie zu entfernen, die vor und/oder nach dem HF-Reinigungsprozess zugegen ist, um die Gleichmäßigkeit der sich ergebenden Schicht zu verbessern und um die Ausbeute und die Zuverlässigkeit zu verbessern.
Auch werden die unteren Elektroden bevorzugt gereinigt, um die Ausbildung einer Zwischenflächenoxidschicht zwischen dem Polysilizium der unteren Elektroden 30 und der ersten Dünnschicht 32a aus amorphem TaON zu verhindern oder zu unter­ drücken. Bevorzugt wird die Oberfläche jeder unteren Elektrode 30 einer Nitrie­ rungsbehandlung unter Verwendung eines in-situ Plasmas in einer NH3- Atmosphäre über 1 bis 10 Minuten vor irgendeiner Abscheidung der Schicht aus TaON ausgesetzt.
Andere Technologien zur Verhinderung der Ausbildung einer ungleichmäßigen natürlichen Oxidschicht auf den unteren Elektroden und dadurch die Vermeidung der nachfolgenden Erzeugung eines Leckstromes an den unteren Elektroden bezieht die Einführung des Wafers bzw. der Scheibe in eine Niederdruckabscheidungs­ kammer für chemischen Dampf (LPCVD-Kammer) unter einem niedrigen Druck von typischerweise weniger als 10 Torr ein und der Wafer wird einem Oxidations­ prozess unter Verwendung eines Plasmas in einer in-situ H2O-Atmosphäre ausge­ setzt, um die Oberfläche der unteren Elektrode homogen zu oxidieren, um eine äußerst dünne, aber gleichmäßige Oxidschicht (nicht gezeigt) auszubilden, die eine Dicke von 10 Å oder weniger hat.
Nachdem die Oberfläche der unteren Elektrode zweckmäßig vorbereitet worden ist, wird eine erste Dünnschicht 32a aus amorphem TaON bei einer Temperatur von 300 bis 600°C abgeschieden. Die Schicht aus TaON wird dann einer Plas­ maerhitzung bzw. Temperung oder Glühung in einer NH3- oder N2O-Atmosphäre, wie in Fig. 2 gezeigt, ausgesetzt.
Danach wird eine zweite Dünnschicht 32b aus amorphem TaON über der ersten Dünnschicht 32a aus amorphem TaON abgeschieden. Ta-Atome, Kohlenstoff und organische Kontaminationsstoffe, die in der ersten und der zweiten Dünnschicht 32a und 32b aus amorphem TaON vorkommen, werden wirksam unter Verwen­ dung eines Oxidationsprozesses entfernt. Folglich kann eine hohe Dielektrizi­ tätskonstante von z. B. 30 bis 100 erhalten werden.
Für die Abscheidung der Dünnschichten aus amorphem TaON wird eine organo­ metallische Ta-Verbindung, wie etwa Ta(OC2H5)5, die bevorzugt eine Einheit von zumindest 99,99% hat, bevorzugt durch eine Massenflusssteuerung (MFC) bei ei­ ner Rate von 300 mg/Minute oder weniger in einen Verdampfer oder ein Verdamp­ ferrohr zugeführt, das bei einer Temperatur von 150 bis 200°C gehalten wird, um den chemischen Ta-Dampf zu bilden.
Der Verdampfer wie auch irgendeine Öffnung, eine Düse und irgendwelche Zu­ führrohre, die einen Strömungspfad für den chemischen Ta-Dampf zwischen dem Verdampfer und der Abscheidungskammer zur Verfügung stellen, werden bevor­ zugt bei einer Temperatur von 150 bis 200°C gehalten, um eine Kondensation des chemischen Ta-Dampfes zu vermeiden.
Gemäß diesem Verfahren wird der chemische Dampf von Ta(OC2H5)5 in einer ge­ wünschten Menge in die Niederdruckkammer für die chemische Dampfabscheidung (LPCVD-Kammer) zusammen mit einer gewünschten Menge an NH3-Reaktionsgas (in einem Bereich von 10 sccm bis 100 sccm) zugeführt. Der zugeführte chemische Ta-Dampf und das Reaktionsgas werden induziert, um eine Oberflächenreaktion in der LPCVD-Kammer bei einem Druck von 100 Torr oder weniger zu bewirken, um die gewünschte Dünnschicht aus amorphem TaON auf den unteren Elektroden 30 zu erzeugen.
Das Reaktionsgas, das den chemischen Ta-Dampf enthält, kann auf den Wafer bzw. die Scheibe in einer vertikalen Richtung gerichtet werden, wobei ein Dusch­ kopf oder eine andere Einlassanordnung verwendet wird, die in einem oberen Ab­ schnitt der LPCVD-Kammer montiert ist. Alternativ kann das Reaktionsgas in die LPCVD-Kammer unter Verwendung von einem oder mehreren Injektoren einge­ führt werden, die in dem oberen oder seitlichen Abschnitt der Kammer montiert sind, so dass das Gas durch die Kammer in einem parabolischen Strom oder einer Gegenstromweise bewegt wird.
Die abgeschiedene erste und zweite Dünnschicht 32a und 32b aus TaON werden dann einem Plasmaprozess in einer NH3- oder N2O-Atmosphäre ausgesetzt oder werden einem Erhitzungs-, Glüh- oder Temperungsprozess bei niedriger Tempe­ ratur in einer UV-O3-Atmosphäre ausgesetzt.
Bevorzugt wird der Erhitzungsprozess in einer Atmosphäre von N2O, O2 oder N2 bei einer Temperatur von 650 bis 950°C unter Verwendung eines elektrischen O­ fens oder eines schnellen thermischen Prozesses durchgeführt.
Danach wird eine leitende, dotierte Polysiliziumschicht über der mehrlagigen di­ elektrischen Schicht 32 aus TaON abgeschieden, wie in Fig. 4 gezeigt. Das abge­ schiedene, leitende, dotierte Polysilizium wird dann strukturiert, um obere Elekt­ roden 34 auszubilden. Folglich ist die Herstellung von Kondensatoren, die eine Siliziumisolator-Silizium-Struktur (SIS-Struktur) haben, fertig gestellt.
Fig. 5 stellt ein Verfahren zur Entfernung von freien Sauerstoffverbindungen, Kohlenstoff und Kohlenstoffverbindungen durch die Durchführung eines Erhit­ zungs-, Glüh- bzw. Temperungsprozesses für die abgeschiedene Dünnschicht aus TaON einer viellagigen Struktur gemäß dem Verfahren nach der vorliegenden Er­ findung dar.
Um es der Dünnschicht aus TaON einer mehrlagigen Struktur zu ermöglichen, eine hohe Dichte zu haben, wird die erste Dünnschicht 32a aus amorphem TaON einem Erhitzungs- bzw. Glüh- oder Temperungsprozess in einer NH3- oder N2O-Atmo­ sphäre nach deren Abscheidung ausgesetzt, wödurch freie Sauerstoffverbindungen, die in der abgeschiedenen Dünnschicht aus amorphem TaON vorkommen, entfernt werden, und Verunreinigungen, wie etwa Kohlenstoff, Kohlenstoffverbindungen und H2O verringert oder entfernt werden, die während der Abscheidung der Dünn­ schicht aus amorphem TaON erzeugt werden, wie in Fig. 5 gezeigt. Dieses Ver­ fahren stellt auch sicher, dass im Wesentlichen sämtliche der Ta-Atome in der Ta- ON-Schicht vollständig oxidiert werden.
Folglich werden flüchtige Kohlenstoffverbindungen, wie etwa CO, CO2, CH4 und C2H4, die in der ersten Dünnschicht 32a aus amorphem TaON verbleiben, voll­ ständig aus der Schicht entfernt. Auch veranlasst der Glüh-, Erhitzungs- bzw. Temperungsprozess die abgeschiedene Schicht zur Kristallisation, wodurch eine Erzeugung eines Leckstroms unterdrückt wird.
Nachdem die zweite Dünnschicht 32b aus TaON über der ersten Dünnschicht 32a aus TaON abgeschieden ist, wird sie unter einer N2O-Atmosphäre, einer NH3- oder einem Erhitzungs- bzw. Glüh- oder Temperungsprozess in einem elektrischen Ofen über 5 bis 60 Minuten oder einem schnellen thermischen Prozess über 1 bis 10 Minuten ausgesetzt. Gemäß diesem Verfahren und wie es mit der ersten Dünn­ schicht 32a aus TaON der Fall war, werden flüchtige Kohlenstoffverbindungen und H2O in der zweiten Dünnschicht 32b aus amorphem TaON vollständig entfernt. Ähnlich bzw. gleichermaßen wird die zweite Dünnschicht aus TaON zur Kristalli­ sation veranlasst, wodurch eine Erzeugung eines Leckstroms vermieden wird.
Folglich stellen die erste und die zweite Dünnschicht 32a und 32b aus amorphem TaON eine dielektrische Schicht zur Verfügung, die eine hohe Schichtqualität hat, nachdem sie den Glüh-, Erhitzungs- bzw. Temperungsprozessen ausgesetzt worden ist, die die Kristallisation der amorphen Struktur und die Entfernung von Kohlen­ stoffverbindungen verursachen.
Ferner dienen die Abscheidung der Dünnschichten aus amorphem TaON und die nachfolgende Erhitzung bzw. Glühung oder Temperung dieser abgeschiedenen La­ gen dazu, strukturelle Defekte, wie etwa Mikrorisse und Nadellöcher, an Zwi­ schenflächen zu entfernen, während letztlich eine homogene dielektrische Dünn­ schicht erzeugt wird.
Wie aus der obigen Beschreibung ersichtlich, stellt das Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen gemäß der vorliegenden Erfindung verschiedene Wirkungen bzw. Effekte zur Verfügung.
Das heißt, gemäß dem Verfahren nach der vorliegenden Erfindung werden die Ab­ scheidung einer Dünnschicht aus TaON und die Erhitzung bzw. Glühung oder Temperung der abgeschiedenen Dünnschicht zumindest einmal wiederholt, um eine dielektrische Schicht auszubilden. Folglich ist es möglich, die Ausbildung einer stabilen dielektrischen Schicht sicherzustellen, die eine dielektrische Konstante hat, die viel größer als die ist, die mit herkömmlichen dielektrischen Schichten erhalten werden kann.
Gemäß der vorliegenden Erfindung ist es auch möglich, Probleme zu lösen, wie etwa die Erzeugung eines Leckstromes durch freie Sauerstoffbindungen, organi­ sche Verunreinigungen und die instabile Stöchiometrie von herkömmlichen die­ lektrischen Schichten aus Ta2O5. Gleichermaßen unterdrückt die vorliegende Erfin­ dung die Erzeugung von Leckstrom, der sich aus der ungleichmäßigen Oxidation an der Zwischenfläche zwischen einer unteren Polysiliziumelektrode und einer dielektrischen Schicht aus Ta2O5 ergibt, die in herkömmlichen Kondensatoren zu­ gegen ist.
Das heißt, gemäß der vorliegenden Erindung ist es möglich, die Einrichtung und die äquivalente Oxidschichtdicke für die dielektrische Schicht aus TaON von 25 Å oder weniger zu steuern, im Vergleich zu herkömmlichen dielektrischen Schichten aus Ta2O5 in einer Metallisolatorsiliziumstruktur (MIS-Struktur). Dies ermöglicht es, die hohen Niveaus der Kapazität zu erhalten, die für den Betrieb von DRAMs der Größenordnung 256 M und höher erforderlich sind.
Gemäß der vorliegenden Erfindung wird die Ausbildung der dielektrischen Schicht erzielt, wobei eine Dünnschicht aus TaON abgeschieden wird und die abgeschiede­ ne Schicht mit einem Plasmaprozess in einer in-situ Verfahrensweise in einer LPCVD-Kammer behandelt wird. Folglich ist es möglich, den schnellen thermi­ schen Prozess, der üblicherweise in einer Stickstoffatmosphäre unmittelbar vor der Abscheidung des herkömmlichen dielektrischen Films durchgeführt wird, zu besei­ tigen. Ferner ist es möglich, die thermischen Niedertemperatur- und Hochtempe­ raturbehandlungen zu beseitigen, die üblicherweise nach der Abscheidung der her­ kömmlichen dielektrischen Schichten durchgeführt werden.
Mit der verbesserten dielektrischen Konstante kann die vorliegende Erfindung die Anzahl der verwendeten Einheitsverfahrensschritte und die Prozesszeit verringern, indem es unnötig gemacht wird, irgendwelche Verfahrensschritte zur Erhöhung des Oberflächenbereiches von unteren Elektroden zu verwenden, um eine hohe Die­ lektrizitätskonstante zu erhalten. Dementsprechend ist es möglich, die Herstel­ lungskosten zu verringern, während die Produktivität verbessert wird.
Offenbart ist ein Verfahren zur Herstellung von Kondensatoren für Halbleiterein­ richtungen. Dieses Verfahren enthält die Schritte zur Ausbildung einer unteren Elektrode auf einer Unterstruktur eines Halbleitersubstrats, wobei eine Dünn­ schicht aus amorphem TaON über der unteren Elektrode abgeschieden wird, die abgeschiedene Dünnschicht aus amorphem TaON in einer NH3-Atmosphäre erhitzt bzw. geglüht oder getempert wird, und die Abscheidung der Dünnschicht aus a­ morphem TaON und die Erhitzung bzw. Temperung oder Glühung der abgeschie­ denen Dünnschicht aus amorphem TaON zumindest einmal wiederholt wird, wo­ durch eine dielektrische Schicht aus TaON ausgebildet wird, die eine mehrlagige Struktur hat, und eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausgebildet. Die dielektrische Schicht aus TaON, die eine mehrlagige Struktur hat, zeigt eine dielektrische Konstante, die hervorragend gegenüber jenen von herkömmlichen dielektrischen Schichten ist. Folglich kann die dielektrische Schicht aus TaON nach der Erfindung für Kondensatoren der nächsten Generation von Halbleiterspeichereinrichtungen der Größenordnung von 256 M und höher verwendet werden.

Claims (20)

1. Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung, das die Schritte aufweist:
eine untere Elektrode wird auf einem Halbleitersubstrat ausgebildet;
eine dielektrische Schicht wird auf der unteren Elektrode durch Ausbildung einer ersten Dünnschicht aus amorphem TaON auf der unteren Elektrode ausgebil­ det;
die erste Dünnschicht aus amorphem TaON wird in einer NH3-Atmosphäre erhitzt bzw. geglüht oder getempert;
eine zweite Dünnschicht aus amorphem TaON wird auf der unteren Elekt­ rode ausgebildet; und
die zweite Dünnschicht aus amorphem TaON wird erhitzt bzw. geglüht oder getempert, um eine mehrlagige dielektrische Schicht aus TaON auszubilden; und
eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausge­ bildet.
2. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode ferner aufweist, dass eine Struktur ausgebildet wird, die aus einer Gruppe ausge­ wählt ist, die besteht aus
  • 1. einer einzigen leitenden Lage, wobei die einzelne leitende Lage aus einem Material ausgebildet wird, das aus einer Gruppe ausgewählt ist, die aus do­ tiertem Polysilizium und Metall besteht, und
  • 2. mehreren leitenden Lagen, wobei die mehreren leitenden Lagen zu­ mindest zwei Lagen aufweisen, die aus einem oder mehreren Materialien ausgebil­ det sind, die aus einer Gruppe ausgewählt sind, die aus dotiertem Polysilizium und Metall besteht; und
    wobei ferner die Ausbildung der oberen Elektrode zusätzlich die Ausbildung einer Struktur aufweist, die aus einer Gruppe ausgewählt ist, die besteht aus
  • 3. einer einzigen leitenden Lage, wobei die einzelne leitende Lage aus einem Material ausgebildet ist, das aus einer Gruppe ausgewählt ist, die aus do­ tiertem Polysilizium und Metall besteht, und
  • 4. mehreren leitenden Lagen, wobei die mehreren leitenden Lagen zu­ mindest zwei Lagen aufweisen, die aus einem oder mehreren Materialien ausgebil­ det sind, die aus einer Gruppe ausgewählt sind, die aus dotiertem Polysilizium und Metall besteht.
3. Verfahren nach Anspruch 2, wobei das Metall aus einer Gruppe ausgewählt sein kann, die aus TiN, Ti, TaN, W, WN, WSi, Ru, RuO2, Ir und Pt besteht.
4. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode ferner die Ausbildung einer Lage aus dotiertem Polysilizium aufweist, wobei die Oberfläche des dotierten Polysiliziums durch eine halbsphärische Kornstruktur ge­ kennzeichnet ist.
5. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode die Ausbildung einer Lage aus Polysilizium aufweist und ferner die Entfernung einer natürlichen Oxidschicht auf der Oberfläche der unteren Elektrode vor der Ausbildung der ersten Dünnschicht aus amorphem TaON aufweist, wobei die na­ türliche Oxidschicht durch ein in-situ Trockenreinigungsverfahren entfernt wird, wobei das Trockenreinigungsverfahren HF, SiF6 oder NF6 einsetzt, oder ein ex­ situ Nassreinigungsverfahren, wobei das Nassreinigungsverfahren eine HF-Lösung einsetzt.
6. Verfahren nach Anspruch 5, wobei die Entfernung der natürlichen Oxid­ schicht ferner die Reinigung der unteren Elektrode mit einer NH4OH-Lösung, ei­ ner H2SO4-Lösung oder einer Kombination davon aufweist.
7. Verfahren nach Anspruch 1, wobei die Ausbildung der ersten Dünnschicht aus amorphem TaON ferner die Abscheidung einer ersten Dünnschicht aus TaON in einer LPCVD-Kammer aufweist, die bei einer Temperatur von nicht mehr als ungefähr 600°C gehalten wird; und
ferner wobei die Ausbildung der zweiten Dünnschicht aus amorphem TaON ferner die Abscheidung einer zweiten Dünnschicht aus TaON in einer LPCVD- Kammer aufweist, die bei einer Temperatur von nicht mehr als ungefähr 600°C gehalten wird.
8. Verfahren nach Anspruch 7, wobei die Abscheidung der Dünnschichten aus amorphem TaON ferner aufweist,
Ta(OC2H5)5 wird in einem Verdampfer, der bei einer Temperatur von 150 bis 200°C gehalten wird, verdampft, um einen Ta enthaltenden chemischen Dampf zu erhalten;
der Ta enthaltende chemische Dampf wird durch ein Zufuhrrohr gefördert, wobei das Zufuhrrohr bei einer Temperatur von zumindest 150°C aufrechterhalten wird; und
der Ta(OC2H5)5-Dampf wird in die LPCVD-Kammer injiziert.
9. Verfahren nach Anspruch 1, wobei die Ausbildung von zumindest einer der Dünnschichten aus amorphem TaON ferner aufweist:
eine gesteuerte Menge an Ta enthaltendem chemischem Dampf wird der LPCVD-Kammer zugeführt, wobei die Menge durch eine Massenstromsteuerung gesteuert wird;
eine gesteuerte Menge an Reaktionsgas wird der LPCVD-Kammer zuge­ führt, wobei das Reaktionsgas NH3 aufweist; und
die LPCVD-Kammer wird innerhalb eines Temperaturbereichs zwischen 300 und 600°C und bei einem Druck von weniger als 10 Torr aufrechterhalten, um dadurch eine Oberflächenreaktion zwischen dem Ta enthaltenden chemischen Dampf und dem Reaktionsgas zu veranlassen.
10. Verfahren nach Anspruch 9, wobei die Ausbildung von zumindest einer Dünnschicht aus amorphem TaON ferner aufweist,
die Zuführung einer gesteuerten Menge von O2-Gas zu der LPCVD-Kam­ mer, wobei die Menge von 5 sccm bis 500 sccm reicht.
11. Verfahren nach Anspruch 9, wobei die Ausbildung von zumindest einer der Dünnschichten aus amorphem TaON ferner aufweist,
Sprühen bzw. Vernebeln des Ta enthaltenden chemischen Dampfes in die LPCVD-Kammer durch einen Gasverteilungskopf und auf die untere Elektrode in einer Richtung im Wesentlichen senkrecht zu der unteren Elektrode.
12. Verfahren nach Anspruch 9, wobei die Ausbildung von zumindest einer Dünnschicht aus amorphem TaON ferner aufweist,
Sprühen bzw. Vernebeln des Ta enthaltenden chemischen Dampfes in die LPCVD-Kammer durch einen Injektor, der konstruiert und angeordnet ist, um ei­ nem parabolischen Strom des Ta enthaltenden chemischen Dampfes durch die LPCVD-Kammer und auf die untere Elektrode einzurichten.
13. Verfahren nach Anspruch 12, wobei die Ausbildung von zumindest einer der Dünnschichten aus amorphem TaON ferner aufweist,
Sprayen bzw. Vernebeln des Ta enthaltenden chemischen Dampfes in die LPCVD-Kammer durch einen ersten Injektor; und
Sprühen bzw. Vernebeln des Reaktionsgases in die LPCVD-Kammer durch einen zweiten Injektor bzw. eine zweite Düse, wobei der erste und der zweiten Injektor bzw. Düse konstruiert und angeordnet sind, um einen Gegenstromfluss des Gases und des Dampfes durch die LPCVD-Kammer und auf die untere Elektrode einzurichten.
14. Verfahren nach Anspruch 1, wobei die Glüh-, Erhitzungs- bzw. Tempe­ rungsschritte ferner eine Plasmabehandlung in einer NH3- oder N2O-Atmosphäre aufweisen.
15. Verfahren nach Anspruch 1, wobei die Erhitzungs-, Glüh- bzw. Tempe­ rungsschritte ferner einen Niedertemperaturerhitzungsprozess in einer UV-O3- oder O3-Atmosphäre aufweisen.
16. Verfahren nach Anspruch 1, wobei die Glüh-, Erhitzungs- bzw. Tempe­ rungsschritte ferner die Erhitzung der Dünnschicht aus amorphem TaON auf eine Temperatur zwischen 650 und 950°C unter einer Atmosphäre von N2O, O2- oder N2 aufweisen.
17. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode ferner die Nitrierung einer oberen Oberfläche der unteren Elektrode unter Ver­ wendung eines in-situ Plasmas unter einer NH3-Atmosphäre über 1 bis 5 Minuten aufweist, bevor die erste Dünnschicht aus amorphem TaON ausgebildet wird.
18. Verfahren nach Anspruch 1, wobei die Ausbildung der unteren Elektrode ferner die Behandlung der Oberfläche der unteren Elektrode mit einem Plasma in einer N2O-Atmosphäre aufweist, um eine dünne, homogene Oxidschicht auszubil­ den, bevor die erste Dünnschicht aus amorphem TaON ausgebildet wird.
19. Verfahren zur Herstellung eines Kondensators für Halbleitereinrichtungen, das die Schritte aufweist:
eine untere Elektrode wird auf einem Halbleitersubstrat ausgebildet;
eine erste Dünnschicht aus amorphem TaON wird über der unteren Elektro­ de ausgebildet;
die erste Dünnschicht aus amorphem TaON wird in einer NH3-Atmosphäre erhitzt bzw. geglüht oder getempert;
eine zweite Dünnschicht aus amorphem TaON wird ausgebildet;
die zweite Dünnschicht aus amorphem TaON wird ein erstes Mal erhitzt bzw. geglüht oder getempert;
die zweite Dünnschicht aus amorphem TaON wird ein zweites Mal erhitzt bzw. geglüht oder getempert, wodurch eine dielektrische Schicht aus TaON ausge­ bildet wird, die eine mehrlagige Struktur hat; und
eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausge­ bildet.
20. Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen, das die Schritte aufweist:
eine untere Elektrode wird auf einem Halbleitersubstrat ausgebildet;
eine obere Oberfläche der unteren Elektrode wird in einer NH3-Atmosphäre nitriert;
eine erste Dünnschicht aus amorphem TaON wird über der unteren Elektro­ de ausgebildet;
die erste Dünnschicht aus amorphem TaON wird in einer NH3-Atmosphäre erhitzt bzw. geglüht oder getempert;
eine zweite Dünnschicht aus amorphem TaON wird ausgebildet;
die zweite Dünnschicht aus amorphem TaON wird zumindest einmal erhitzt bzw. geglüht oder getempert, wodurch eine dielektrische Schicht aus TaON ausge­ bildet wird, die eine mehrlagige Struktur hat; und
eine obere Elektrode wird über der dielektrischen Schicht aus TaON ausge­ bildet.
DE10065224A 1999-12-31 2000-12-27 Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen Expired - Fee Related DE10065224B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1999-0068094A KR100367404B1 (ko) 1999-12-31 1999-12-31 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR1999-68094 1999-12-31

Publications (2)

Publication Number Publication Date
DE10065224A1 true DE10065224A1 (de) 2001-07-26
DE10065224B4 DE10065224B4 (de) 2009-04-02

Family

ID=19635181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10065224A Expired - Fee Related DE10065224B4 (de) 1999-12-31 2000-12-27 Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen

Country Status (7)

Country Link
US (1) US6770525B2 (de)
JP (1) JP4196148B2 (de)
KR (1) KR100367404B1 (de)
CN (1) CN1172361C (de)
DE (1) DE10065224B4 (de)
GB (1) GB2365213B (de)
TW (1) TW543139B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587048B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100618682B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
CN100411116C (zh) * 2003-01-17 2008-08-13 富士通株式会社 电介质膜的形成方法
KR100665396B1 (ko) * 2004-01-09 2007-01-04 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법
RU2287206C2 (ru) * 2004-10-26 2006-11-10 Броня Цой Ячейка памяти
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
FR2880471B1 (fr) * 2004-12-31 2007-03-09 Altis Semiconductor Snc Procede de nettoyage d'un semiconducteur
JP4887827B2 (ja) * 2006-02-20 2012-02-29 富士通セミコンダクター株式会社 強誘電体キャパシタの形成方法および半導体装置の製造方法
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
KR102253595B1 (ko) * 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법
KR101720620B1 (ko) * 2015-04-21 2017-03-28 주식회사 유진테크 기판처리장치 및 챔버 세정방법
FR3076660B1 (fr) * 2018-01-09 2020-02-07 Stmicroelectronics (Rousset) Sas Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant
US11621222B2 (en) 2018-01-09 2023-04-04 Stmicroelectronics (Rousset) Sas Integrated filler capacitor cell device and corresponding manufacturing method
KR20230047825A (ko) * 2021-10-01 2023-04-10 삼성전자주식회사 커패시터의 형성 방법 및 반도체 장치의 형성 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215764A (ja) * 1983-05-24 1984-12-05 Nec Corp 半導体装置用キヤパシタの製造方法
DE3433390A1 (de) * 1984-09-12 1986-03-20 Bayer Ag, 5090 Leverkusen Phenoxypropionsaeure-derivate
US5274485A (en) * 1991-06-24 1993-12-28 Sanyo Electric Co., Ltd. Liquid crystal display
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
DE4317421A1 (de) * 1993-05-26 1994-12-01 Cerdec Ag Oxonitride der Formel LnTaON¶2¶ mit erhöhter Farbbrillanz, Verfahren zu deren Herstellung und deren Verwendung
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2679599B2 (ja) * 1993-12-02 1997-11-19 日本電気株式会社 半導体装置の製造方法
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
KR960015786A (ko) * 1994-10-27 1996-05-22 이형도 다층 탄탈륨 캐패시터 및 그 제조방법(Multi-Layer Tantalum Capacitor)
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
US5693102A (en) * 1995-09-27 1997-12-02 Cerdec Aktiengesellschaft Keramische Farben Oxonitrides of the formula LnTaON2 with enhanced brightness and a process for their use
US6083849A (en) * 1995-11-13 2000-07-04 Micron Technology, Inc. Methods of forming hemispherical grain polysilicon
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
TW345742B (en) * 1997-11-27 1998-11-21 United Microelectronics Corp Method for producing integrated circuit capacitor
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
JP3189813B2 (ja) * 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
KR100331271B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6143598A (en) * 1999-02-08 2000-11-07 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of low leakage capacitor
US6294807B1 (en) * 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100305076B1 (ko) * 1999-07-01 2001-11-01 박종섭 커패시터의 전하저장전극 형성방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100386447B1 (ko) * 1999-12-23 2003-06-02 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
CN1172361C (zh) 2004-10-20
GB0031743D0 (en) 2001-02-07
JP2001210799A (ja) 2001-08-03
KR100367404B1 (ko) 2003-01-10
JP4196148B2 (ja) 2008-12-17
CN1306304A (zh) 2001-08-01
TW543139B (en) 2003-07-21
DE10065224B4 (de) 2009-04-02
US20020019110A1 (en) 2002-02-14
US6770525B2 (en) 2004-08-03
GB2365213B (en) 2004-04-07
GB2365213A (en) 2002-02-13
KR20010066385A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
DE10046021B4 (de) Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
DE10065224B4 (de) Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE10157223B4 (de) Verfahren zur Herstellung eines Kontaktes bei einer Halbleitervorrichtung unter Verwendung einer Cluster-Vorrichtung mit zumindest einem Plasmavorbehandlungsmodul
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE102006030707B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
DE10055450A1 (de) Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
US20010014510A1 (en) Method for manufacturing a capacitor for semiconductor devices
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10032209B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10031577A1 (de) Kondensator für ein Halbleiterpeicherbauelement und Verfahren zu dessen Herstellung
DE10032215A1 (de) Verfahren zum Herstellen eines Kondensators für ein Halbleiterspeicherbauelement
DE10356958A1 (de) Verfahren zur Flächenvergrößerung bei Kondensatorplatten
DE102005015138A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19540235C2 (de) Verfahren zur Herstellung von isolierenden Schichten in Halbleitervorrichtungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701