KR20030023969A - 고유전막을 구비한 반도체소자 및 그 제조 방법 - Google Patents

고유전막을 구비한 반도체소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20030023969A
KR20030023969A KR1020010056741A KR20010056741A KR20030023969A KR 20030023969 A KR20030023969 A KR 20030023969A KR 1020010056741 A KR1020010056741 A KR 1020010056741A KR 20010056741 A KR20010056741 A KR 20010056741A KR 20030023969 A KR20030023969 A KR 20030023969A
Authority
KR
South Korea
Prior art keywords
electrode
dielectric film
gate insulating
capacitor
forming
Prior art date
Application number
KR1020010056741A
Other languages
English (en)
Other versions
KR100431740B1 (ko
Inventor
이기정
채수진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0056741A priority Critical patent/KR100431740B1/ko
Priority to JP2002235057A priority patent/JP2003163285A/ja
Priority to US10/241,939 priority patent/US20030052376A1/en
Publication of KR20030023969A publication Critical patent/KR20030023969A/ko
Application granted granted Critical
Publication of KR100431740B1 publication Critical patent/KR100431740B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고집적 반도체 소자에서 요구되는 충전 용량을 충분히 확보하면서 막내 불순물 잔류에 따른 누설전류특성 및 유전특성 열화를 방지하도록 한 반도체소자 및 그 제조 방법에 관한 것으로, 이를 위한 본 발명의 캐패시터는 모두 페로브스카이트 구조를 갖고 공유결합된 제1유전막(Al2O3)과 유전율이 큰 제2유전막 (LiTaO3)을 구비하므로써, 제1유전막이 제2유전막 증착후 이루어지는 열처리 과정에서 산소가 전극으로 확산하는 것을 방지하여 전극과 유전막의 계면에서 저유전산화층의 형성을 억제하므로 유효산화막 두께(Tox)를 낮출 수 있어 반도체 소자의 고집적화에 따른 단위 셀 면적 감소에도 불구하고 256M급 이상의 차세대 DRAM 제품에 필요한 25fF/cell 이상의 높은 충전 용량값을 충분히 확보할 수 있다.

Description

고유전막을 구비한 반도체소자 및 그 제조 방법{Semiconductor with High-k dielectric layer and Method for fabricating the same}
본 발명은 반도체소자에 관한 것으로, 특히 고유전율을 갖는 유전막을 구비하는 반도체 소자 및 제조 방법에 관한 것이다.
일반적으로 반도체소자의 DRAM 및 로직의 게이트산화막으로 열(Thermally) 또는 급속열처리(Rapid thermally)에 의해 성장된 SiO2를 사용하고 있다. 소자의 디자인룰이 감소함에 따라 게이트산화막의 터널링유효두께(Tunneling Effective thickness; Teff)는 SiO2의 터널링한계가 되는 25∼30Å이하로 줄어드는 추세에 있으며, 0.1㎛급 소자에서의 게이트산화막으로 25∼30Å두께가 예상되나, 직접터널링(Direct tunneling)에 의한 오프전류(Off-current)의 증가로 말미암아 소자의 동작에 악영향이 우려되며, 특히 메모리소자의 경우 누설전류의 감소가 중요한 현안이다.
이를 극복하기 위하여 고유전율물질(High-k dielectric material)을 게이트산화막으로 채용하는 연구가 진행되고 있다. 이러한 고유전율 게이트산화막으로 캐패시터 스토리지(Capacitor storage)에 사용되던 Ta2O5를 비롯한 TiO2, Al2O3, HfO2등을 이용하는 연구가 활발하다.
최근 미세화된 반도체 공정기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다.
그러나, 기억속자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트 에러의 발생과 리프레쉬 시간의 단축을 방지하기 위해서 25fF/셀 이상의 충분한 용량이 요구되고 있다.
따라서, NO(Nitride/Oxide) 구조의 질화막을 유전막으로 사용하고 있는 캐패시터의 경우 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 전하저장전극을 사용하고 있으며, 그 높이도 점점 증가하고 있다.
한편, 캐패시터의 높이가 증가하게 되면 셀지역과 주변회로지역간에 발생되는 높이 차이로 인해 후속 노광 공정시 초점심도가 확보되지 않아 배선공정후 집적공정에 악영향을 미치게 된다.
결국, NO를 유전막으로 이용하는 캐패시터는 256M 이상의 차세대 메모리 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있다.
따라서, 반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 SiO2, Si3N4, NO에 비해 유전율이 큰 Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO등의 고유전물질에 대한 연구가 활발히 진행되고 있다.
특히, 유전율(ε)이 4∼5인 NO 보다 탄탈륨산화막(Ta2O5)은 비교적 유전율(ε=25∼27)이 높아 적용 가능성이 높은 것으로 알려졌다.
도 1은 종래기술의 일예에 따른 캐패시터를 도시한 도면이다.
도 1에 도시된 바와 같이, 도우프드 폴리실리콘(Doped polysilicon)으로 이루어진 하부전극인 제1전극(11), SiO2/Si3N4(또는 SiO2/Ta2O5)의 적층구조로 이루어진 유전막(12)과 도우프드 폴리실리콘으로 이루어진 상부전극인 제2전극(13)을 포함한다.
여기서, 유전막(12)은 SiO2외에 SiOxNy를 포함하는 SiOxNy/Si3N4(또는 SiOxNy/Ta2O5)으로 이루어진다.
그리고, 제1전극(11)과 제2전극(13)은 도우프드 폴리실리콘(Doped polysilicon; D-poly si) 및 도우프드 비정질실리콘(Doped amorphous silicon)과 같은 실리콘계 물질이거나, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt와 같은 금속계 물질을 포함한다.
그러나, 상술한 종래기술의 일예는 단순 적층 구조이므로 충전용량을 증가시키는데는 한계가 있다.
도 2는 종래기술의 다른 예에 따른 캐패시터를 도시한 도면이다.
도 2에 도시된 바와 같이, 도우프드 폴리실리콘을 포하하는 하부전극인 제1전극(11), SiO2/Si3N4(또는 SiO2/Ta2O5)의 적층구조로 이루어진 유전막(12)과 도우프드 폴리실리콘을 포함하는 상부전극인 제2전극(13)을 포함한다.
여기서, 유전막(12)은 SiO2외에 SiOxNy를 포함하는 SiOxNy/Si3N4(또는 SiOxNy/Ta2O5)으로 이루어지고, 제1전극(11)과 제2전극(13)은 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘과 같은 실리콘계 물질이거나, TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt와 같은 금속계 물질 및 금속산화물을 포함한다.
상술한 종래기술의 다른 예에서는, 실린더(cylinder) 구조를 기본으로 하는 이중 및 삼중 구조와 같은 다양한 3차원 구조를 갖고, 반구형(Hemi Spherical Grain; HSG) 폴리실리콘층(11a)이 추가로 형성된 구조를 가져 제1전극의 표면적을 증대시키고 있다.
한편, 도 2의 도면부호 '10'은 제 1 전극(11)을 트랜지스터의 소스/드레인이거나, 소스/드레인에 접속시키기 위한 플러그를 포함하는 접속층 (interconnection)이다.
그러나, SiO2/Si3N4(또는 SiOxNy/Si3N4)는 충분한 충전용량 확보에 한계가 있다.
한편, 탄탈륨산화막(Ta2O5)은 불안정한 화학양론비(stoichiometry)를 갖고 있기 때문에 탄탈륨(Ta)과 산소(O)의 조성비 차이에 기인한 산소 공공(Oxygen vacancy) 상태의 치환형 탄탈륨원자가 항상 국부적으로 박막내에 존재할 수 밖에 없다.
특히, 이와 같은 산소 공공의 수는 성분들의 함량과 결합정도에 따라 다소의 차이는 있을 수 있지만, 완전하게 제거할 수 있는 방법이 없는 것으로 알려져 있다.
더욱이, 탄탈륨산화막은 상/하부전극으로 사용하고 있는 폴리실리콘 또는 TiN과의 산화반응성이 높아 박막내에 존재하는 산소가 계면으로 이동하여 저유전 산화층을 형성하거나 계면의 균질성을 저하시키는 문제가 있다.
그리고, 박막 형성시 탄탈륨산화막의 전구체인 Ta(OC2H5)2의 유기물과 O2(또는 N2O)의 반응으로 인해서 막내에 불순물인 탄소원자(C), 탄소화합물(CH4, C2H4) 및 수분(H2O)도 함께 존재하게 된다.
결국, 탄탈륨산화막내에 불순물로 존재하는 탄소원자, 이온(Ion)과 라디칼(Radical)로 인해서 캐패시터의 누설전류가 증가하게 되고 유전특성이 열화되는 문제점을 내포하고 있다.
따라서, 이러한 막내 잔류하는 불순물을 제거하기 위한 저온 열처리 공정을 진행해야만 하는 공정의 복잡성이 존재하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 고집적 반도체 소자에서 요구되는 충전 용량을 충분히 확보하면서 막내 불순물 잔류에 따른 누설전류특성 및 유전특성 열화를 방지하는데 적합한 유전막을 구비하는 반도체소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술의 제1예에 따른 적층형 캐패시터를 도시한 도면,
도 2는 종래기술의 제2예에 따른 실린더형 캐패시터를 도시한 도면,
도 3은 본 발명의 제1실시예에 따른 Al2O3/LiTaO3의 유전막을 구비한 반도체소자의 구조 단면도,
도 4는 도 3에 도시된 반도체소자의 제조 방법을 설명하기 위한 공정 흐름도,
도 5는 본 발명의 제2실시예에 따른 Al2O3/LiTaO3의 유전막을 구비한 적층형 캐패시터의 제1예를 도시한 구조 단면도,
도 6는 본 발명의 제2실시예에 따른 Al2O3/LiTaO3의 유전막을 구비한 적층형 캐패시터의 제2예를 도시한 구조 단면도,
도 7은 본 발명의 제3실시예에 따른 Al2O3/LiTaO3의 유전막을 구비한 실린더형 캐패시터의 제1예를 도시한 구조 단면도,
도 8은 본 발명의 제3실시예에 따른 Al2O3/LiTaO3의 유전막을 구비한 실린더형 캐패시터의 제2예를 도시한 구조 단면도,
도 9는 본 발명의 제 2, 3 실시예에 따른 캐패시터의 제조 방법을 설명하기 위한 공정 흐름도,
*도면의 주요 부분에 대한 부호의 설명
61 : 제1전극 61a : 요철
62 : 질화막 63a : Al2O3
63b : LiTaO364 : 제2전극
상기의 목적을 달성하기 위한 본 발명의 유전막은 알루미늄이 함유된 제1유전막, 및 상기 제1유전막상의 리튬이 함유된 제2유전막을 포함함을 특징으로 하며, 상기 제1유전막은 Al2O3이고, 상기 제2유전막은 LixTa1-xO3(x=0.2∼0.8)인 것을 특징으로 한다.
그리고, 본 발명의 반도체소자는 반도체기판, 상기 반도체기판상의 알루미늄이 함유된 제1게이트절연막, 상기 제1게이트절연막상의 리튬이 함유된 제2게이트절연막, 및 상기 제2게이트절연막상의 게이트전극을 포함함을 특징으로 한다.
그리고, 본 발명의 반도체소자의 제조 방법은 반도체기판상에 알루미늄이 함유된 제1게이트절연막을 형성하는 단계, 상기 제1게이트절연막상에 리튬이 함유된 제2게이트절연막을 형성하는 단계, 및 상기 제2게이트절연막상에 게이트전극을 형성하는 단계를 포함함을 특징으로 한다.
그리고, 본 발명의 캐패시터는 표면에 요철이 구비된 제1전극, 상기 제1전극상의 알루미늄이 함유된 제1유전막, 상기 제1유전막상의 리튬이 함유된 제2유전막,및 상기 제2유전막상의 제2전극을 포함함을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 제1전극을 형성하는 단계, 상기 제1전극상에 알루미늄이 함유된 제1유전막을 형성하는 단계, 상기 제1유전막상에 리튬이 함유된 제2유전막을 형성하는 단계, 및 상기 제2유전막상에 제2전극을 형성하는 단계를 포함함을 특징으로 한다.
또한, 본 발명의 캐패시터의 제조 방법은 제1전극을 형성하는 단계, 상기 제1전극의 표면에 요철을 형성하는 단계, 상기 요철이 형성된 제1전극의 표면을 질화처리하는 단계, 상기 질화처리된 상기 제1전극상에 Al2O3을 형성하는 단계, 상기 Al2O3을 열처리하는 단계, 상기 열처리된 Al2O3상에 LixTa1-xO3(x=0.2∼0.8)을 형성하는 단계, 상기 LixTa1-xO3을 열처리하는 단계, 및 상기 열처리된 LixTa1-xO3상에 제2전극을 형성하는 단계를 포함함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 제 1 실시예에 따른 반도체소자를 도시한 도면이다.
도 3에 도시된 바와 같이, 실리콘이 함유된 반도체기판(21), 및 반도체기판(21)상에 알루미늄이 함유된 제1게이트산화막(22a)과 리튬이 함유된 제2게이트산화막(22b)이 적층된 게이트산화막(22), 및 게이트산화막(22)상의 게이트전극(23)을 포함한다.
여기서, 제1게이트산화막(22a)은 유전율(ε)이 7이며 페로브스카이트 (perovskite) 구조(ABO3)를 가지면서 공유결합되어 있는 Al2O3이고, 제2게이트산화막 (22b)은 유전율이 45인 LixTa1-xO3(x=0.2∼0.8)를 포함한다.
아울러, 제1게이트산화막(22a)의 두께는 제2게이트산화막(22b)에 비해 얇은데, 제1게이트산화막(22a)은 10Å∼20Å의 두께를 갖고 제2게이트산화막(22b)은 50Å∼100Å의 두께를 갖는다. 이러한 제1게이트산화막(22a)은 제2게이트산화막(22b)로부터 산소가 확산되어 반도체기판(21) 표면에 저유전층이 형성되는 것을 방지하는 산소확산장벽층이다.
한편, 반도체기판(21)은 실리콘이 함유된 통상적인 반도체기판을 포함하며, 게이트전극(23)은 트랜지스터의 게이트전극으로 작용하는 모든 물질, 예컨대, 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, RuO2및 IrO2를 포함하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전극물질중에서 선택된 적어도 하나를 포함한다.
한편, 게이트전극(23)으로 TiN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TiN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적층할 수 있다.
도면에 도시되진 않았지만, 제1게이트산화막(22a)과 반도체기판(21) 사이에질소함유막을 더 구비하여 저유전 산화층의 형성을 더욱 억제시킬 수 있다.
도 4는 도 3에 도시된 반도체소자의 제조 방법을 설명하기 위한 공정 흐름도이다.
도 4에 도시된 바와 같이, 실리콘이 함유된 반도체기판(21)의 표면상에 생성된 자연산화막(SiO2)을 제거하기 위해 표면처리 공정을 실시하거나 또는 자연산화막의 형성을 방지하고 후속 Al2O3증착과정에서 생성되는 저유전산화층 형성을 최소화하기 위해 반도체기판(21)의 표면을 질화처리한다(101).
먼저 표면처리 공정은, 인시튜(in-situ) 또는 엑시튜(ex-situ)에서 HF 기체 또는 HF 용액과 같은 HF 화합물을 사용하여 이루어진다.
한편, HF 화합물을 이용하여 도우프드 폴리실리콘을 표면처리하는 과정에서 HF 표면처리 전,후에 계면을 세정하거나 균일성을 향상시키기 위해 NH4OH 용액 또는 H2SO4용액 등의 화합물을 사용하여 계면처리공정을 실시한다.
다음으로, 질화처리 공정은 저압 화학기상증착(LPCVD) 챔버에서 유전막 형성 전에 인시튜 또는 엑시튜로 플라즈마를 방전시켜 NH3가스 또는 N2/H2가스 분위기에서 이루어지며, 이 때 웨이퍼의 온도는 300℃∼500℃를 유지한다.
그리고, 질화처리 공정의 다른 예는 인시튜 또는 엑시튜 방식의 급속열처리(RTP)장치를 이용하여 750℃∼950℃의 온도 및 NH3가스 분위기에서 30초∼120초동안 급속질화처리(Rapid Thermal Nitridation; RTN)하여 이루어지고, 질화처리 공정의 또다른 예는 전기로를 이용하여 500℃∼1000℃의 온도 및 NH3가스 분위기에서 이루어진다.
다음으로, 표면처리 또는 질화처리된 반도체기판(21)상에 제1게이트산화막(22a)으로서 10Å∼30Å의 Al2O3를 형성하는데(102), Al2O3는 Al 성분의 화학증기를 MFC와 같은 유량조절기를 통해 증발기(evaporizer) 또는 증발관(evaporation tube)으로 공급된 일정량의 Al(OC2H5)3용액을 150℃∼300℃의 온도범위내에서 증발시켜 얻는다. 이 때, 산소(O2)를 첨가한다.
한편, Al2O3을 증착하기전에 인시튜 플라즈마를 사용하여 NO2또는 O2분위기에서 200℃∼600℃에서 열처리하여 댕글링본드(dangling bond)에 기인한 구조적 결함(defect) 및 구조적 불균일성(homogeneity)을 개선하여 누설전류 특성을 향상시킨다.
다음으로, 후속 LiTaO3증착후 진행되는 고온열공정에서 산화제(또는 활성산소)(Oxidant)가 반도체기판(21)쪽으로 확산하지 못하도록 하는 확산장벽역할을 하도록 800℃∼950℃의 온도와 N2또는 O2가스 분위기의 급속열처리(Rapid Thermal Process; RTP) 장치에서 30초∼120초간 열처리하여 Al2O3의 결정화를 유도한다(103).
한편, Al2O3의 결정화를 유도하기 위한 열공정은 전기로(Furnace)를 이용하여700℃∼800℃의 N2O 또는 O2가스 분위기에서 10분∼30분동안 열처리하여도 동일한 효과를 얻을 수 있다.
다음으로, 결정화된 Al2O3상에 저압화학기상증착법(LPCVD) 또는 원자층증착법 (ALD) 중에서 선택된 하나의 증착법을 이용하여 LiTaO3을 형성한 후(104), LiTaO3의 결정화를 유도하기 위한 고온 열공정을 실시한다(105).
예컨대, LiTaO3의 저압화학기상증착법은, 300℃∼600℃의 온도와 0.1∼5torr의 압력으로 유지된 저압 화학기상증착 챔버(Low Pressure Chemical Vapor Deposition chamber; 이하 'LPCVD 챔버'라 약칭함) 내에 Li 성분의 화학증기와 Ta 화합물 증기가스를 Ta/Li=0.1∼10의 몰비(mole ratio)로 반응가스인 과잉 O2가스(0sccm∼300sccm)와 함께 MFC(Mass Flow Controller)를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 50Å∼100Å 두께의 비정질상의 LiTaO3을 형성하므로써 이루어진다.
여기서, Li 성분의 화학증기는 C2H3LiO2, LiOH, Li2O 등과 같은 Li 화합물을 에탄올 또는 부탄올과 같은 알코올이나 증류수에 녹인 포화용액 또는 과포화용액을 MFC와 같은 유량조절기를 통해 증발기(또는 증발관)로 공급한 다음, 일정량을 100℃∼400℃의 온도범위에서 증발시켜서 얻는다.
그리고, Ta 화합물 증기가스는 99.999% 이상의 Ta(OC2H5)5또는 Ta(N(CH3)2)5)와 같은 유기금속화합물을 MFC와 같은 유량 조절기를 사용하여 150℃∼200℃의 온도로 유지되고 있는 증발기(또는 증발관)에서 증발시켜 생성하며, 이러한 증기 가스는 응축을 방지하기 위해 150℃∼200℃의 온도 범위를 항상 유지하는 공급관을 따라 0.1∼5torr의 압력을 유지하는 챔버내로 주입된다.
상술한 LiTaO3증착시, Li의 전구체로 사용될 수 있는 C2H3LiO2, LiOH, Li2O와 같은 Li 화합물들은 탄소산화물과 수분에 대한 흡수력이 강하기 때문에 표면화학반응을 통해 부가적으로 생성되는 불순물들을 효과적으로 흡수하게 된다.
다음으로, 비정질상의 LiTaO3을 증착한 후 이루어지는 고온 열공정은 800℃∼950℃의 온도와 N2O, N2또는 O2가스 분위기의 급속열처리(Rapid Thermal Process; RTP) 장치에서 30초∼120초간 실시하는데, 이는 비정질 상태의 LiTaO3의 결정화를 유도하여 유전율을 증가시킨다. 이 때, LiTaO3내 흡수된 불순물, 예컨대, 탄소화합물들은 CO, CO2, H2O, CH4, C2H4형태로 휘발되어 완전히 제거된다.
전술한 결정화를 유도하기 위한 고온 열공정은 급속열처리장치외에 전기로(Furnace)를 이용하여 700℃∼800℃의 N2O 또는 O2가스 분위기에서 10분∼30분동안 열처리하여도 동일한 효과를 얻을 수 있다.
다음으로, LiTaO3상에 게이트전극(23)을 증착한다(106). 이 때, 게이트전극(23)은 저압화학기상증착법(Low Pressure CVD; LPCVD), 플라즈마화학기상증착법(Plasma Enhanced CVD; PECVD), 또는 고주파 자기 스퍼터링법(RF-magnetic sputtering; RF-MS)에 의해 증착된다.
상술한 바와 같은 제1실시예는, 반도체기판상에 Al2O3를 형성하므로써 높은 유전율을 갖는 LiTaO3가 유전율이 낮은 SiO2로 전이되는 것을 방지하여, 낮은 누설전류 수준을 유지할 수 있다.
그리고, Al2O3가 페로브스카이트구조를 갖기 때문에 기계적 강도가 커 높은 절연파괴전압을 얻을 수 있으며, 높은 유전율을 갖는 LiTaO3를 이용하므로 소자동작에 필요한 충전용량을 충분히 확보할 수 있다.
도 5는 본 발명의 제2실시예에 따른 적층형 캐패시터의 제1예를 도시한 구조 단면도이다.
도 5에 도시된 바와 같이, 제1전극(31), 유전막(32), 제2전극(33)으로 이루어지며, 유전막(32)은 기계적강도가 큰 제1유전막(32a)과 유전율이 큰 제2유전막(32b)을 이중으로 적층한 캐패시터의 유전막이다.
여기서, 제1유전막(32a)은 유전율(ε)이 7이며 페로브스카이트 구조(ABO3)를 가지면서 공유결합되어 있는 Al2O3이고, 제2유전막(32b)은 유전율이 45이며 페로브스카이트구조를 갖는 LixTa1-xO3(x=0.2∼0.8)를 포함한다.
아울러, 제1유전막(32a)의 두께는 제2유전막(32b)에 비해 얇은데, 제1유전막(32a)은 10Å∼20Å의 두께를 갖고 제2유전막(32b)은 50Å∼100Å의 두께를 갖는다.
그리고, 하부전극인 제1전극(31)과 상부전극인 제2전극(33)은 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, RuO2및 IrO2를 포함하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전극물질중에서 선택된 하나를 포함한다.
한편, 제2전극(33)으로 TiN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TiN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적층할 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 적층형 캐패시터의 제2예를 도시한 구조 단면도이다.
도 6에 도시된 바와 같이, 제1전극(41), 유전막(43), 제2전극(44)으로 이루어지며, 유전막(43)은 기계적강도가 큰 제1유전막(43a)과 유전율이 큰 제2유전막(43b)을 이중으로 적층한 유전막이고, 제1전극(41)과 유전막(43)의 계면에 질화처리(Nitridation)에 의한 질소함유막(42)이 구비된다.
여기서, 질소함유막(42)은 제1전극(41) 표면의 자연산화막 생성을 방지하고 유전막의 증착과정에서 제1전극(41)과 유전막(43)의 계면에 저유전산화층이 형성되는 것을 최소화하기 위한 산소확산장벽층의 역할을 한다.
그리고, 제1유전막(43a)은 유전율(ε)이 7이며 페로브스카이트 구조(ABO3)를 가지면서 공유결합되어 있는 Al2O3이고, 제2유전막(43b)은 제2유전막(43b)은 유전율이 45인 LixTa1-xO3(x=0.2∼0.8)를 포함한다.
아울러, 제1유전막(43a)의 두께는 제2유전막(43b)에 비해 얇은데, 제1유전막(43a)은 10Å∼20Å의 두께를 갖고 제2유전막(43b)은 50Å∼100Å의 두께를 갖는다.
그리고, 하부전극인 제1전극(41)과 상부전극인 제2전극(44)은 도우프드 폴리실리콘 및 도우프드 비정질실리콘과 같은 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, RuO2및 IrO2를 포함하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전극물질중에서 선택된 하나를 포함한다.
도 7은 본 발명의 제 3 실시예에 따른 실린더형 캐패시터의 제1예를 도시한 구조 단면도이다.
도 7에 도시된 바와 같이, 트랜지스터의 소스/드레인, 또는 소스/드레인에 접속시키기 위한 플러그를 포함하는 접속층(interconnection)(50)상에 그 표면에 요철(51a)이 구비된 실린더형 제1전극(51), 제1전극(51)상의 적층구조의 유전막(52), 유전막(52)상의 제2전극(53)으로 이루어지며, 유전막(52)은 기계적강도가 큰 제1유전막(52a)과 유전율이 큰 제2유전막(52b)을 이중으로 적층한 캐패시터의 유전막이다.
여기서, 제1유전막(52a)은 유전율(ε)이 7이며 페로브스카이트 구조(ABO3)를 가지면서 공유결합된 Al2O3이고, 제2유전막(52b)은 유전율이 45인 LixTa1-xO3(x=0.2∼0.8)를 포함한다.
아울러, 제1유전막(52a)의 두께는 제2유전막(52b)에 비해 얇은데,제1유전막(52a)은 10Å∼20Å의 두께를 갖고 제2유전막(52b)은 50Å∼100Å의 두께를 갖는다.
그리고, 하부전극인 제1전극(51)과 상부전극인 제2전극(53)은 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, RuO2및 IrO2를 포함하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전극물질중에서 선택된 하나를 포함한다.
한편, 제2전극(53)으로 TiN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TiN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적층할 수 있다.
상술한 제1전극(51)은 실린더(cylinder) 구조를 기본으로 하는 이중 및 삼중 구조와 같은 다양한 3차원 구조를 갖거나, 반구형(HSG) 폴리실리콘층과 같은 요철(51a)이 추가로 형성된 구조를 가져 제1전극(51)의 표면적을 충분히 증대시키므로 충전용량을 충분히 확보할 수 있다.
도 8은 본 발명의 제 3 실시예에 따른 실린더형 캐패시터의 제2예를 도시한 구조 단면도이다.
도 8에 도시된 바와 같이, 트랜지스터의 소스/드레인, 또는 소스/드레인에 접속시키기 위한 플러그를 포함하는 접속층(60)상에 그 표면에 요철(61a)이 구비된 실린더형 제1전극(61), 제1전극(61)상의 적층구조의 유전막(63), 유전막(63)상의 제2전극(64)으로 이루어지며, 유전막(63)은 기계적강도가 큰 제1유전막(63a)과 유전율이 큰 제2유전막(63b)을 이중으로 적층한 캐패시터의 유전막이고, 제1전극(61)과 유전막(63)의 계면에 질화처리에 의한 질소함유막(62)이 구비된다.
여기서, 질소함유막(62)은 제1전극(61) 표면의 자연산화막 생성을 방지하고 유전막의 증착과정에서 제1전극(61)과 유전막(63)의 계면에 저유전산화층이 형성되는 것을 최소화하기 위한 산소확산장벽층의 역할을 한다.
여기서, 제1유전막(63a)은 유전율(ε)이 7이며 페로브스카이트 구조(ABO3)를 가지면서 공유결합된 Al2O3이고, 제2유전막(63b)은 유전율이 45인 LixTa1-xO3(x=0.2∼0.8)를 포함한다.
아울러, 제1유전막(63a)의 두께는 제2유전막(63b)에 비해 얇은데, 제1유전막(63a)은 10Å∼20Å의 두께를 갖고 제2유전막(63b)은 50Å∼100Å의 두께를 갖는다.
그리고, 하부전극인 제1전극(61)과 상부전극인 제2전극(64)은 도우프드 폴리실리콘(D-poly si) 및 도우프드 비정질실리콘을 포함하는 실리콘계 물질, TiN, TaN, W, WN, Ru, Ir 및 Pt을 포함하는 금속 물질, RuO2및 IrO2를 포함하는 금속산화물 및 WSi를 포함한 실리사이드로 이루어진 전극물질중에서 선택된 하나를 포함한다.
한편, 제2전극(64)으로 TiN을 적용하는 경우, 구조적인 안정성을 확보하고 열적 또는 전기적 충격에 대해 TiN의 내구성을 향상시키기 위해 완충층으로 도우프드 폴리실리콘을 적층할 수 있다.
상술한 제1전극(61)은 실린더(cylinder) 구조를 기본으로 하는 이중 및 삼중 구조와 같은 다양한 3차원 구조를 갖거나, 반구형(HSG) 폴리실리콘층과 같은 요철(61a)이 추가로 형성된 구조를 가져 제1전극(61)의 표면적을 충분히 증대시키므로 충전용량을 충분히 확보할 수 있다.
상술한 제 2, 3 실시예에서, 제1,2유전막인 Al2O3/LiTaO3는 모두 페로브스카이트 구조(ABO3)를 가지면서 공유결합되어 있으므로 구조적으로 매우 안정된 결정화된 박막이다. 따라서, Al2O3가 후속 LiTaO3의 열처리과정에서 활성산소가 LiTaO3을 뚫고 아래로 확산하는 것을 방지하는 확산장벽(Diffusion barrier) 역할을 하므로 하부전극인 제1전극과의 계면에서 저유전 산화층이 형성되는 것을 방지한다.
특히, 질소함유막이 더 구비되므로써 제1전극과 유전막의 계면에서 산소확산에 의한 저유전 산화층 형성이 더욱 억제된다.
아울러, 고유전율을 갖는 제2유전막과 저유전산화층 형성을 억제하는 제1유전막을 구비하므로 유효산화막 두께(Tox)를 30Å이하로 확보할 수 있어 충전용량을 충분히 확보하고 누설전류 특성이 우수하다.
특히, 고유전율을 갖는 제2유전막과 저유전산화층 형성을 억제하는 제1유전막을 구비하면서 제1전극의 표면에 요철을 구비하여 표면적이 증대되므로, 제1,2 실시예에 비해 캐패시터의 충전용량이 더 크다.
한편, 실린더형 캐패시터외에 오목형(Concave) 캐패시터에서도 동일한 효과를 얻을 수 있다.
도 9는 본 발명의 제 2, 3 실시예에 따른 Al2O3/LiTaO3의 적층 유전막을 구비하는 캐패시터의 제조 방법을 설명하기 위한 도면으로서, 제1,2전극으로 도우프드 폴리실리콘(D-poly si), 제1유전막으로서 Al2O3, 제2유전막으로서 LiTaO3을 이용한 경우를 도시하고 있다. 이 때, 도면에 도시되진 않았지만, 도우프드 폴리실리콘의 표면에 반구형 폴리실리콘층(HSG)과 같은 요철을 형성한다.
먼저 제1전극으로서 도우프드 폴리실리콘(D-poly si)을 증착한 후(200), 표면상에 생성된 자연산화막(SiO2)을 제거하기 위해 표면처리 공정을 실시하거나 또는 자연산화막의 형성을 방지하고 후속 Al2O3증착과정에서 생성되는 저유전산화층 형성을 최소화하기 위해 도우프드 폴리실리콘의 표면을 질화처리한다(201).
먼저 표면처리 공정은, 인시튜 또는 엑시튜에서 HF 기체 또는 HF 용액과 같은 HF 화합물을 사용하여 이루어지며, HF 화합물을 이용하여 도우프드 폴리실리콘을 표면처리하는 과정에서 HF 표면처리 전,후에 계면을 세정하거나 균일성을 향상시키기 위해 NH4OH 용액 또는 H2SO4용액 등의 화합물을 사용하여 계면처리공정을 실시한다.
다음으로, 질화처리 공정은 저압 화학기상증착(LPCVD) 챔버에서 유전막 형성 전에 인시튜 또는 엑시튜로 플라즈마를 방전시켜 NH3가스 또는 N2/H2가스 분위기에서 이루어지며, 이 때 웨이퍼의 온도는 300℃∼500℃를 유지한다.
그리고, 질화처리 공정의 다른 예는 인시튜 또는 엑시튜 방식의급속열처리(RTP)장치를 이용하여 750℃∼950℃의 온도 및 NH3가스 분위기에서 30초∼120초동안 급속질화처리(RTN)하여 이루어지고, 질화처리 공정의 또다른 예는 전기로를 이용하여 500℃∼1000℃의 온도 및 NH3가스 분위기에서 이루어진다.
다음으로, 표면처리 또는 질화처리된 도우프드 폴리실리콘상에 캐패시터의 유전막으로서 10Å∼30Å의 Al2O3를 형성하는데(202), Al2O3는 Al 성분의 화학증기를 MFC와 같은 유량조절기를 통해 증발기(또는 증발관)으로 공급된 일정량의 Al(OC2H5)3용액을 150℃∼300℃의 온도범위내에서 증발시켜 얻는다. 이 때, 산소(O2)를 첨가한다.
한편, Al2O3을 증착하기전에 인시튜 플라즈마를 사용하여 NO2또는 O2분위기에서 200℃∼600℃에서 열처리하여 댕글링본드에 기인한 구조적 결함 및 구조적 불균일성을 개선하여 누설전류 특성을 향상시킨다.
다음으로, 후속 LiTaO3증착후 진행되는 고온열공정에서 산화제(또는 활성산소)(Oxidant)가 도우프드 폴리실리콘쪽으로 확산하지 못하도록 하는 확산장벽역할을 하도록 800℃∼950℃의 온도와 N2또는 O2가스 분위기의 급속열처리(RTP) 장치에서 30초∼120초간 열처리하여 Al2O3의 결정화를 유도한다(203).
한편, Al2O3의 결정화를 유도하기 위한 열공정은 전기로를 이용하여 700℃∼800℃의 N2O 또는 O2가스 분위기에서 10분∼30분동안 열처리하여도 동일한효과를 얻을 수 있다.
다음으로, 결정화된 Al2O3상에 저압화학기상증착법(LPCVD) 또는 원자층증착법 (ALD) 중에서 선택된 하나의 증착법을 이용하여 LiTaO3을 형성한 후(204), LiTaO3의 결정화를 유도하기 위한 고온 열공정을 실시한다(205).
예컨대, LiTaO3의 저압화학기상증착법은, 300℃∼600℃의 온도와 0.1∼5torr의 압력으로 유지된 저압 화학기상증착 챔버 내에 Li 성분의 화학증기와 Ta 화합물 증기가스를 Ta/Li=0.1∼10의 몰비로 반응가스인 과잉 O2가스(0sccm∼300sccm)와 함께 MFC를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 50Å∼100Å 두께의 비정질상의 LiTaO3을 형성하므로써 이루어진다.
여기서, Li 성분의 화학증기는 C2H3LiO2, LiOH, Li2O 등과 같은 Li 화합물을 에탄올 또는 부탄올과 같은 알코올이나 증류수에 녹인 포화용액 또는 과포화용액을 MFC와 같은 유량조절기를 통해 증발기(또는 증발관)로 공급한 다음, 일정량을 100℃∼400℃의 온도범위에서 증발시켜서 얻는다.
그리고, Ta 화합물 증기가스는 99.999% 이상의 Ta(OC2H5)5또는 Ta(N(CH3)2)5)와 같은 유기금속화합물을 MFC와 같은 유량 조절기를 사용하여 150℃∼200℃의 온도로 유지되고 있는 증발기(또는 증발관)에서 증발시켜 생성하며, 이러한 증기 가스는 응축을 방지하기 위해 150℃∼200℃의 온도 범위를 항상 유지하는 공급관을 따라 0.1∼5torr의 압력을 유지하는 챔버내로 주입된다.
상술한 LiTaO3증착시, Li의 전구체로 사용될 수 있는 C2H3LiO2, LiOH, Li2O와 같은 Li 화합물들은 탄소산화물과 수분에 대한 흡수력이 강하기 때문에 표면화학반응을 통해 부가적으로 생성되는 불순물들을 효과적으로 흡수하게 된다.
다음으로, 비정질상의 LiTaO3을 증착한 후 이루어지는 고온 열공정은 800℃∼950℃의 온도와 N2O, N2또는 O2가스 분위기의 급속열처리(RTP) 장치에서 30초∼120초간 실시하는데, 이는 비정질 상태의 LiTaO3의 결정화를 유도하여 유전율을 증가시킨다. 이 때, LiTaO3내 흡수된 불순물, 예컨대, 탄소화합물들은 CO, CO2, H2O, CH4, C2H4형태로 휘발되어 완전히 제거된다.
전술한 결정화를 유도하기 위한 고온 열공정은 급속열처리장치외에 전기로를 이용하여 700℃∼800℃의 N2O 또는 O2가스 분위기에서 10분∼30분동안 열처리하여도 동일한 효과를 얻을 수 있다.
다음으로, LiTaO3상에 상부전극인 도우프드 폴리실리콘(D-poly si)을 형성한다(206). 여기서, 도우프드 폴리실리콘을 포함한 제1,2전극들은 저압화학기상증착법(LPCVD), 플라즈마화학기상증착법(PECVD), 또는 고주파 자기 스퍼터링법(RF-MS)에 의해 증착된다.
전술한 제 2,3 실시예에 의하면, Al2O3/LiTaO3캐패시터는 Ta2O5캐패시터 형성 공정에서처럼 비정질 Ta2O5증착과정을 통해 인시튜 또는 엑시튜 N2O 또는 O2플라즈마 열처리 및 엑시튜 UV-O3열처리 과정과 같은 저온 열처리 공정이 전혀 필요없다.
즉, Ta2O5고유의 불안정한 화학양론비를 안정화시켜 누설전류를 방지하려는 목적으로 박막내에 잔존해 있는 치환형 Ta 원자를 산화시키는 별도의 추가적인 저온 열공정이 필요없다.
그리고, Al2O3는 기계적 및 전기적 강도가 우수한 페로브스카이트구조를 하고 있으며, LiTaO3은 Ta2O5에 비해 항복전계 특성이 우수하고 화학적 결합구조가 Ta2O5보다 안정된 Ta-O-N 결합구조를 갖고 있기 때문에 외부로부터 인가되는 전기적 충격에 강하다.
결국, 이중의 Al2O3/LiTaO3을 유전막으로 이용하는 캐패시터는 NO, Al2O3, TaON, 또는 Ta2O5를 단독으로 이용하는 캐패시터에 비해 외부로부터 인가되는 전기적 충격에 강해 절연파괴전압(Breakdown voltage)이 높고 누설전류 수준(level)이 낮은 전기적 특성을 얻을 수 있다.
그리고, 내산화성이 강한 Al2O3를 LiTaO3증착전에 형성하여 하부 전극과 LiTaO3사이의 계면에 발생되는 저유전 산화층의 형성을 원천적으로 억제할 수 있기 때문에 불균일 산화막 형성에 의한 누설 전류 발생을 억제할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하부전극과 유전막의 계면에서 저유전산화층의 형성을 억제하므로 유효산화막 두께(Tox)를 NO(Tox=45∼55Å)나 Ta2O5(Tox=30∼40Å)보다 낮출 수 있어 반도체 소자의 고집적화에 따른 단위 셀 면적 감소에도 불구하고 256M급 이상의 차세대 DRAM 제품에 필요한 25fF/cell 이상의 높은 충전 용량값을 충분히 확보할 수 있는 효과가 있다.
또한, 캐패시터 모듈 형성 공정이 간단한 적층(Stack) 구조라 하더라도 충분한 충전 용량을 얻을 수가 있기 때문에 하부 전극의 면적을 증가시키기 위해 이중 또는 삼중 구조의 복잡한 캐패시터의 모듈이 필요하지 않아 단위 공정수가 적고, 단위 공정 시간이 짧아 생산 원가를 절감하는 효과가 있다.
또한, Al2O3/LiTaO3을 유전막으로 이용하므로써 NO 또는 Ta2O5를 유전막으로 이용하는 캐패시터 및 게이트산화막에 비해 외부로부터 인가되는 전기적 충격에 강해 NO 또는 Ta2O5보다 절연파괴전압이 높고 누설전류 수준이 낮은 우수한 전기적 특성을 얻을 수 있는 효과가 있다.
또한, Al2O3/LiTaO3를 적용하는 캐패시터를 포함한 반도체소자의 제조 방법은 Ta2O5형성 공정에서처럼 비정질 Ta2O5증착과정을 통해 인시튜 또는 엑시튜 N2O 또는 O2플라즈마 열처리 및 엑시튜 UV-O3열처리 과정과 같은 저온 열처리 공정이 전혀 필요없으므로, 단위공정수를 감소시키고, 제조 시간이 짧기 때문에 제조 비용의 절감 효과를 기대할 수 있다.

Claims (33)

  1. 알루미늄이 함유된 제1유전막; 및
    상기 제1유전막상의 리튬이 함유된 제2유전막
    을 포함함을 특징으로 하는 유전막.
  2. 제 1 항에 있어서,
    상기 제1유전막은 Al2O3인 것을 특징으로 하는 유전막.
  3. 제 1 항에 있어서,
    상기 제2유전막은 LixTa1-xO3(x=0.2∼0.8)인 것을 특징으로 하는 유전막.
  4. 반도체기판;
    상기 반도체기판상의 알루미늄이 함유된 제1게이트절연막;
    상기 제1게이트절연막상의 리튬이 함유된 제2게이트절연막; 및
    상기 제2게이트절연막상의 게이트전극
    을 포함함을 특징으로 하는 반도체소자.
  5. 제 4 항에 있어서,
    상기 제1게이트절연막은 Al2O3인 것을 특징으로 하는 반도체소자.
  6. 제 4 항에 있어서,
    상기 제2게이트절연막은 막은 LixTa1-xO3(x=0.2∼0.8)인 것을 특징으로 하는 반도체소자.
  7. 제 4 항에 있어서,
    상기 게이트전극은 폴리실리콘, 비정질실리콘, 도우프드 폴리실리콘 및 도우프드 비정질실리콘으로 이루어진 그룹중에서 선택되는 적어도 하나를 포함하는 실리콘함유막, TiN, TaN, W, WN, Ru, Ir 및 Pt으로 이루어진 그룹중에서 선택되는 적어도 하나를 포함하는 금속막, RuO2및 IrO2로 이루어진 그룹중에서 선택되는 적어도 하나를 포함하는 금속산화물 및 CoSi, MoSi 및 WSi로 이루어진 그룹중에서 선택되는 적어도 하나를 포함하는 실리사이드로 이루어진 그룹중에서 선택된 적어도 하나또는 이들의 복합막을 포함함을 특징으로 하는 반도체 소자.
  8. 제 4 항에 있어서,
    상기 반도체기판과 상기 제1게이트절연막 사이에 질소함유막이 더 구비됨을 특징으로 하는 반도체 소자.
  9. 제 4 항에 있어서,
    상기 제1게이트절연막은 10Å∼20Å의 두께를 갖는 것을 특징으로 하는 반도체 소자.
  10. 제 4 항에 있어서,
    상기 제2게이트절연막은 50Å∼100Å의 두께를 갖는 것을 특징으로 하는 반도체 소자.
  11. 표면에 요철이 구비된 제1전극;
    상기 제1전극상의 알루미늄이 함유된 제1유전막;
    상기 제1유전막상의 리튬이 함유된 제2유전막; 및
    상기 제2유전막상의 제2전극
    을 포함함을 특징으로 하는 캐패시터.
  12. 제 11 항에 있어서,
    상기 제1유전막은 Al2O3이고, 상기 제2유전막은 LixTa1-xO3(x=0.2∼0.8)인 것을 특징으로 하는 캐패시터.
  13. 반도체기판상에 알루미늄이 함유된 제1게이트절연막을 형성하는 단계;
    상기 제1게이트절연막상에 리튬이 함유된 제2게이트절연막을 형성하는 단계; 및
    상기 제2게이트절연막상에 게이트전극을 형성하는 단계
    를 포함함을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제1 및 제2 게이트절연막을 형성한 후, 각각 상기 제1,2 게이트절연막을 열처리하는 단계를 더 포함함을 특징으로 하는 반도체소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 열처리하는 단계는,
    800℃∼950℃의 온도를 유지하는 급속열처리장치 또는 700℃∼800℃의 온도를 유지하는 전기로 중에서 선택된 하나의 열처리장치에서 이루어짐을 특징으로 하는 반도체소자의 제조 방법
  16. 제 13 항에 있어서,
    상기 제1게이트절연막은 Al2O3인 것을 특징으로 하는 반도체소자의 제조 방법.
  17. 제 13 항에 있어서,
    상기 제2게이트절연막은 LixTa1-xO3(x=0.2∼0.8)을 이용함을 특징으로 하는 반도체소자의 제조 방법.
  18. 제1전극을 형성하는 단계;
    상기 제1전극상에 알루미늄이 함유된 제1유전막을 형성하는 단계;
    상기 제1유전막상에 리튬이 함유된 제2유전막을 형성하는 단계; 및
    상기 제2유전막상에 제2전극을 형성하는 단계
    을 포함함을 특징으로 하는 캐패시터의 제조 방법.
  19. 제 18 항에 있어서,
    상기 제1전극을 형성한 후, 상기 제1전극 표면의 자연산화막을 제거하는 표면처리 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
  20. 제 19 항에 있어서,
    상기 표면처리 단계는,
    HF 화합물을 사용하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  21. 제 20 항에 있어서,
    상기 HF 화합물을 이용한 표면처리 전,후에 NH4OH 용액 또는 H2SO4용액을 이용한 계면처리 단계를 포함함을 특징으로 하는 캐패시터의 제조 방법.
  22. 제 18 항에 있어서,
    상기 제1전극을 형성한 후, 인시튜 또는 엑시튜로 상기 제1전극 표면을 질화처리하는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조 방법.
  23. 제 22 항에 있어서,
    상기 질화처리는, 플라즈마를 방전시켜 NH3가스 또는 N2/H2가스 분위기에서 300℃∼500℃의 온도로 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  24. 제 22 항에 있어서,
    상기 질화처리는, 750℃∼950℃의 온도 및 NH3가스 분위기를 유지하는 급속열처리장치에서 30초∼120초동안 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  25. 제 22 항에 있어서,
    상기 질화처리는,
    500℃∼1000℃의 온도 및 NH3가스 분위기를 유지하는 전기로에서 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  26. 제 18 항에 있어서,
    상기 제1유전막을 형성하는 단계는,
    저압화학기상증착법 또는 원자층증착법 중에서 선택되는 하나의 증착법으로 이루어지되, 상기 제1유전막은 Al2O3인 것을 특징으로 하는 캐패시터의 제조 방법.
  27. 제 26 항에 있어서,
    상기 Al2O3의 저압화학기상증착법은, Al 성분의 화학증기를 MFC와 같은 유량조절기를 통해 증발기 또는 증발관으로 공급된 일정량의 Al(OC2H5)3용액에 산소를 첨가시킨 후 150℃∼300℃의 온도범위내에서 증발시켜 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  28. 제 18 항에 있어서,
    상기 제2유전막을 형성하는 단계는,
    저압화학기상증착법 또는 원자층증착법중에서 선택되는 하나의 증착법으로 이루어지되, 상기 제2유전막은 LixTa1-xO3(x=0.2∼0.8)을 이용함을 특징으로 하는 캐패시터의 제조 방법.
  29. 제 28 항에 있어서,
    상기 LixTa1-xO3의 저압화학기상증착법은, 300℃∼600℃의 온도와 0.1∼5torr의 압력으로 유지된 저압 화학기상증착 챔버 내에 Li 성분의 화학증기와 Ta 화합물 증기가스를 Ta/Li=0.1∼10의 몰비로 반응가스인 과잉 O2가스(0sccm∼300sccm)와 함께 MFC를 통해 정량 공급하여 웨이퍼 상에서 일어나는 표면화학반응을 통해 이루어짐을 특징으로 하는 캐패시터의 제조 방법.
  30. 제 29 항에 있어서,
    상기 Li 성분의 화학증기는 C2H3LiO2, LiOH, Li2O 등과 같은 Li 화합물을 에탄올 또는 부탄올과 같은 알코올이나 증류수에 녹인 포화용액 또는 과포화용액을 유량조절기를 통해 증발기(또는 증발관)로 공급한 다음, 100℃∼400℃의 온도범위에서 증발시켜서 얻는 것을 특징으로 하는 캐패시터의 제조 방법.
  31. 제 29 항에 있어서,
    상기 Ta 화합물 증기가스는 99.999% 이상의 Ta(OC2H5)5또는 Ta(N(CH3)2)5)와 같은 유기금속화합물을 유량 조절기를 사용하여 150℃∼200℃의 온도로 유지되고 있는 증발기(또는 증발관)에서 증발시켜 생성하며, 상기 증기 가스는 응축을 방지하기 위해 150℃∼200℃의 온도 범위를 항상 유지하는 공급관을 따라 0.1∼5torr의 압력을 유지하는 챔버내로 주입되는 것을 특징으로 하는 캐패시터의 제조 방법.
  32. 제1전극을 형성하는 단계;
    상기 제1전극의 표면에 요철을 형성하는 단계;
    상기 요철이 형성된 제1전극의 표면을 질화처리하는 단계;
    상기 질화처리된 상기 제1전극상에 Al2O3을 형성하는 단계;
    상기 Al2O3을 열처리하는 단계;
    상기 열처리된 Al2O3상에 LixTa1-xO3(x=0.2∼0.8)을 형성하는 단계;
    상기 LixTa1-xO3을 열처리하는 단계; 및
    상기 열처리된 LixTa1-xO3상에 제2전극을 형성하는 단계
    를 포함함을 특징으로 하는 캐패시터의 제조 방법.
  33. 제 32 항에 있어서,
    상기 Al2O3및 LixTa1-xO3의 열처리는,
    800℃∼950℃의 온도를 유지하는 급속열처리장치 또는 700℃∼800℃의 온도를 유지하는 전기로 중에서 선택된 하나의 열처리장치에서 이루어지되, 상기 급속열처리장치 및 상기 전기로는 N2O, N2또는 N2/O2가스 분위기를 유지함을 특징으로 하는 캐패시터의 제조 방법.
KR10-2001-0056741A 2001-09-14 2001-09-14 고유전막을 구비한 반도체소자 및 그 제조 방법 KR100431740B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0056741A KR100431740B1 (ko) 2001-09-14 2001-09-14 고유전막을 구비한 반도체소자 및 그 제조 방법
JP2002235057A JP2003163285A (ja) 2001-09-14 2002-08-12 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法
US10/241,939 US20030052376A1 (en) 2001-09-14 2002-09-12 Semiconductor device with high-k dielectric layer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0056741A KR100431740B1 (ko) 2001-09-14 2001-09-14 고유전막을 구비한 반도체소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030023969A true KR20030023969A (ko) 2003-03-26
KR100431740B1 KR100431740B1 (ko) 2004-05-17

Family

ID=19714285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056741A KR100431740B1 (ko) 2001-09-14 2001-09-14 고유전막을 구비한 반도체소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20030052376A1 (ko)
JP (1) JP2003163285A (ko)
KR (1) KR100431740B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455287B1 (ko) * 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
US7566929B2 (en) 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
KR100467019B1 (ko) * 2002-07-05 2005-01-24 삼성전자주식회사 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법
DE102004012856A1 (de) * 2004-03-16 2005-06-30 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
JP2007311610A (ja) * 2006-05-19 2007-11-29 Elpida Memory Inc 半導体装置、及び、その製造方法
US8894723B2 (en) * 2007-12-28 2014-11-25 Universitetet I Oslo Formation of a lithium comprising structure on a substrate by ALD
KR101907972B1 (ko) * 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
JP6319553B2 (ja) * 2013-11-22 2018-05-09 マイクロンメモリジャパン株式会社 抵抗変化素子
KR20210075401A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 커패시터 구조물 및 이를 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799244A (en) * 1978-04-13 1989-01-17 Fuji Photo Film Co., Ltd. Surface acoustical wave charge transfer device having a plurality of stationary charge carrier storage portions
KR0140320B1 (ko) * 1994-11-22 1998-07-15 김만제 리튬산 탄탈륨 단결정 박막의 제조방법
KR100315017B1 (ko) * 1998-06-30 2002-04-24 박종섭 디램디바이스의캐패시터및그의제조방법
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
KR100371142B1 (ko) * 1998-12-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의캐패시터형성방법
KR100371143B1 (ko) * 1999-12-29 2003-02-07 주식회사 하이닉스반도체 반도체장치의 고용량 커패시터 형성방법
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6573197B2 (en) * 2001-04-12 2003-06-03 International Business Machines Corporation Thermally stable poly-Si/high dielectric constant material interfaces

Also Published As

Publication number Publication date
KR100431740B1 (ko) 2004-05-17
US20030052376A1 (en) 2003-03-20
JP2003163285A (ja) 2003-06-06

Similar Documents

Publication Publication Date Title
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
US20030116795A1 (en) Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film
US6486022B2 (en) Method of fabricating capacitors
KR20040000602A (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100335775B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100321178B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100431740B1 (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
KR20030083442A (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR20010008446A (ko) 반도체 소자의 캐패시터 형성방법
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100327587B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010008503A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee