JP2000004012A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JP2000004012A JP2000004012A JP11162682A JP16268299A JP2000004012A JP 2000004012 A JP2000004012 A JP 2000004012A JP 11162682 A JP11162682 A JP 11162682A JP 16268299 A JP16268299 A JP 16268299A JP 2000004012 A JP2000004012 A JP 2000004012A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- film
- dielectric film
- manufacturing
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 強誘電体の自発分極による内部電界によっ
て、強誘電体中に含まれる可動イオンが動くが、前記強
誘電体に燐（Ｐ）をドーピングすることにより、可動イ
オンをゲッタリングし、データ保持特性の優れた強誘電
体キャパシタを提供する。また、ＰＺＴへの不純物のド
ーピングをＰＺＴ主成分の誘電体薄膜形成と独立に制御
して、誘電率、リーク電流、残留分極等の特性を向上す
る。 【構成】 強誘電体が２つの電極によって挟まれた誘電
体素子に於いて、強誘電体膜であるＰＺＴに、不純物と
して燐がドーピングされている。また、ＰＺＴへの不純
物のドーピング方法として、ＰＺＴ主成分の誘電体膜形
成後にドーピングを行なう。
て、強誘電体中に含まれる可動イオンが動くが、前記強
誘電体に燐（Ｐ）をドーピングすることにより、可動イ
オンをゲッタリングし、データ保持特性の優れた強誘電
体キャパシタを提供する。また、ＰＺＴへの不純物のド
ーピングをＰＺＴ主成分の誘電体薄膜形成と独立に制御
して、誘電率、リーク電流、残留分極等の特性を向上す
る。 【構成】 強誘電体が２つの電極によって挟まれた誘電
体素子に於いて、強誘電体膜であるＰＺＴに、不純物と
して燐がドーピングされている。また、ＰＺＴへの不純
物のドーピング方法として、ＰＺＴ主成分の誘電体膜形
成後にドーピングを行なう。
Description
【０００１】
【産業上の利用分野】本発明は、主にダイナミック・ラ
ンダム・アクセス・メモリ（ＤＲＡＭ）あるいは、不揮
発性メモリに用いられる強誘電体キャパシタの構造及び
製造方法に関する。
ンダム・アクセス・メモリ（ＤＲＡＭ）あるいは、不揮
発性メモリに用いられる強誘電体キャパシタの構造及び
製造方法に関する。
【０００２】
【従来の技術】誘電体素子の構造として、従来、例えば
イクステンディッド・アブストラクツ・オブ・ザ・１９
９１・インターナショナル・コンファレンス・オン・ソ
リッド・ステイト・デバイセズ・アンド・マテリアルズ
（Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒｕｃｔｓ ｏｆ ｔｈ
ｅ １９９１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆ
ｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９１年、
１９５項〜１９７項に記載されていたように、大容量の
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡ
Ｍ）や強誘電体を用いた不揮発性メモリに使われる強誘
電体キャパシタには、チタン酸ジルコン酸鉛（ＰＺＴ）
あるいは、それにランタン（Ｌａ）をドーピングしたＰ
ＬＺＴの使用が検討されていた。
イクステンディッド・アブストラクツ・オブ・ザ・１９
９１・インターナショナル・コンファレンス・オン・ソ
リッド・ステイト・デバイセズ・アンド・マテリアルズ
（Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒｕｃｔｓ ｏｆ ｔｈ
ｅ １９９１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆ
ｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９１年、
１９５項〜１９７項に記載されていたように、大容量の
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡ
Ｍ）や強誘電体を用いた不揮発性メモリに使われる強誘
電体キャパシタには、チタン酸ジルコン酸鉛（ＰＺＴ）
あるいは、それにランタン（Ｌａ）をドーピングしたＰ
ＬＺＴの使用が検討されていた。
【０００３】また誘電体素子の製造方法として、従来、
例えばイクステンディッド・アブストラクツ・オブ・ザ
・１９９１・インターナショナル・コンファレンス・オ
ン・ソリッド・ステイト・デバイセズ・アンド・マテリ
アルズ（ＥｘｔｅｎｄｅｄＡｂｓｔｒｕｃｔｓ ｏｆ
ｔｈｅ １９９１ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎ
ｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９１
年、２０４項〜２０６項に記載されていたように、チタ
ン酸ジルコン酸鉛（ＰＺＴ）にランタン（Ｌａ）をドー
ピングしたＰＬＺＴは、ゾルゲル法を用いて成膜されて
いた。
例えばイクステンディッド・アブストラクツ・オブ・ザ
・１９９１・インターナショナル・コンファレンス・オ
ン・ソリッド・ステイト・デバイセズ・アンド・マテリ
アルズ（ＥｘｔｅｎｄｅｄＡｂｓｔｒｕｃｔｓ ｏｆ
ｔｈｅ １９９１ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎ
ｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９１
年、２０４項〜２０６項に記載されていたように、チタ
ン酸ジルコン酸鉛（ＰＺＴ）にランタン（Ｌａ）をドー
ピングしたＰＬＺＴは、ゾルゲル法を用いて成膜されて
いた。
【０００４】そこでは、ＰＺＴの原料として、鉛アセテ
ート[Ｐｂ（ＣＨ3ＣＯＯ）2・３Ｈ2Ｏ]、ジルコニウム
・テトラ・エヌ・バスオキサイド[Ｚｒ（ＯＣ
4Ｈ9）4]、タイタニウム・テトラ・アイ・プロプオキサ
イド［Ｔｉ（ＯＣ3Ｈ7）4]が、更にＬａの原料として、
ランタニウム・アセテート[Ｌａ（ＣＨ3ＣＯＯ）2・
１．５Ｈ2Ｏ]が使用され、それらをしかるべきモル比で
混合した後、白金膜を形成したシリコン基板上に回転塗
布し、仮焼成、及びアニールして、強誘電体薄膜を得て
いた。
ート[Ｐｂ（ＣＨ3ＣＯＯ）2・３Ｈ2Ｏ]、ジルコニウム
・テトラ・エヌ・バスオキサイド[Ｚｒ（ＯＣ
4Ｈ9）4]、タイタニウム・テトラ・アイ・プロプオキサ
イド［Ｔｉ（ＯＣ3Ｈ7）4]が、更にＬａの原料として、
ランタニウム・アセテート[Ｌａ（ＣＨ3ＣＯＯ）2・
１．５Ｈ2Ｏ]が使用され、それらをしかるべきモル比で
混合した後、白金膜を形成したシリコン基板上に回転塗
布し、仮焼成、及びアニールして、強誘電体薄膜を得て
いた。
【０００５】別の誘電体素子の製造方法の例として、例
えば、ジャーナル・オブ・アプライド・フィジックス
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ）１９８６年、７３６項〜７４１項に記載されてい
たように、ＰＬＺＴは、それぞれの原料をしかるべきモ
ル比で焼結したターゲットを用いた高周波マグネトロン
スパッタリング法により、サファイア基板上に形成され
ており、スパッタ時に結晶性の薄膜が得られていた。
えば、ジャーナル・オブ・アプライド・フィジックス
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ）１９８６年、７３６項〜７４１項に記載されてい
たように、ＰＬＺＴは、それぞれの原料をしかるべきモ
ル比で焼結したターゲットを用いた高周波マグネトロン
スパッタリング法により、サファイア基板上に形成され
ており、スパッタ時に結晶性の薄膜が得られていた。
【０００６】
【発明が解決しようとする課題】しかし、従来の誘電体
素子は、強誘電体キャパシタとして、ＰＺＴやＰＬＺＴ
を用いた場合に於いてさえ、メモリの保持特性には限界
があり実用上の問題点を有していた。
素子は、強誘電体キャパシタとして、ＰＺＴやＰＬＺＴ
を用いた場合に於いてさえ、メモリの保持特性には限界
があり実用上の問題点を有していた。
【０００７】すなわち、多結晶の強誘電体は、いくつか
の結晶粒の集合体であり、それぞれの結晶粒も、様々な
方向を向いた分域の集合である。
の結晶粒の集合体であり、それぞれの結晶粒も、様々な
方向を向いた分域の集合である。
【０００８】そして、各分域は、自発分極を持ってい
る。
る。
【０００９】外部からこの強誘電体キャパシタに電界を
加えない場合に於いても、これらの自発分極は内部電界
を発生するため、結晶粒内あるいは粒界に存在する可動
イオンは、この内部電界により移動してしまう。
加えない場合に於いても、これらの自発分極は内部電界
を発生するため、結晶粒内あるいは粒界に存在する可動
イオンは、この内部電界により移動してしまう。
【００１０】そして、不揮発性メモリのメモリに対応す
る残留分極等の強誘電体特性及び誘電率等の誘電体特性
が劣化し、不揮発性メモリ、あるいはＤＲＡＭとして使
用したとき、実使用保証条件である７０℃で、１０年の
メモリ保持寿命が得られなくなるという問題を有してい
た。
る残留分極等の強誘電体特性及び誘電率等の誘電体特性
が劣化し、不揮発性メモリ、あるいはＤＲＡＭとして使
用したとき、実使用保証条件である７０℃で、１０年の
メモリ保持寿命が得られなくなるという問題を有してい
た。
【００１１】そこで、本発明の誘電体素子は、従来のこ
のような課題を解決しようとするもので、その目的とす
るところは、不純物として燐（Ｐ）をドーピングするこ
とにより、可動イオンをゲッタリングし、残留分極等の
強誘電体特性及び誘電率等の誘電体特性の劣化を防ぎ、
メモリ保持特性の優れた不揮発性メモリ、あるいはＤＲ
ＡＭを提供することである。
のような課題を解決しようとするもので、その目的とす
るところは、不純物として燐（Ｐ）をドーピングするこ
とにより、可動イオンをゲッタリングし、残留分極等の
強誘電体特性及び誘電率等の誘電体特性の劣化を防ぎ、
メモリ保持特性の優れた不揮発性メモリ、あるいはＤＲ
ＡＭを提供することである。
【００１２】また、従来の誘電体素子の製造方法は、ゾ
ルゲル法を用いた場合でもスパッタ法を用いた場合でも
以下のような問題があった。
ルゲル法を用いた場合でもスパッタ法を用いた場合でも
以下のような問題があった。
【００１３】ＬａをドーピングしないＰＺＴの場合でさ
え、特に他の構成元素に比較して、Ｐｂの蒸気圧が高い
ため、Ｐｂのモル比は、アニール条件等により、原料と
アニール後の薄膜で、大きくずれる。
え、特に他の構成元素に比較して、Ｐｂの蒸気圧が高い
ため、Ｐｂのモル比は、アニール条件等により、原料と
アニール後の薄膜で、大きくずれる。
【００１４】それに、Ｌａを加えて、誘電率、リーク電
流等の最適な条件を出すには、Ｐｂ、Ｌａ等モル比を変
えて数多くのゾルゲル原料、あるいはスパッタリング・
ターゲットを準備しなければならず、且つ不純物の濃
度、且つ深さ方向のプロファイルと、主成分であるＰＺ
Ｔ組成を同時に制御することは、非常に困難であった。
流等の最適な条件を出すには、Ｐｂ、Ｌａ等モル比を変
えて数多くのゾルゲル原料、あるいはスパッタリング・
ターゲットを準備しなければならず、且つ不純物の濃
度、且つ深さ方向のプロファイルと、主成分であるＰＺ
Ｔ組成を同時に制御することは、非常に困難であった。
【００１５】そこで、本発明の誘電体素子の製造方法
は、従来のこのような課題を解決しようとするもので、
その目的とするところは、誘電体の主成分と、不純物を
独立に制御することにより、不純物濃度の制御が容易で
あり、更にドーピングプロファイルも制御可能となり、
誘電率、リーク電流、残留分極等の誘電体素子の特性を
最適化することができ、更に最適条件を出すのに、大幅
に、作業を短縮できることである。
は、従来のこのような課題を解決しようとするもので、
その目的とするところは、誘電体の主成分と、不純物を
独立に制御することにより、不純物濃度の制御が容易で
あり、更にドーピングプロファイルも制御可能となり、
誘電率、リーク電流、残留分極等の誘電体素子の特性を
最適化することができ、更に最適条件を出すのに、大幅
に、作業を短縮できることである。
【００１６】
【課題を解決するための手段】本発明の誘電体素子は、 （１） 金属酸化物誘電体が２つの電極によって挟まれ
た誘電体素子に於て、前記金属酸化物誘電体が不純物と
して燐（Ｐ）を含むことを特徴とする。
た誘電体素子に於て、前記金属酸化物誘電体が不純物と
して燐（Ｐ）を含むことを特徴とする。
【００１７】（２） 上記（１）の金属酸化物誘電体が
ペロブスカイト型結晶構造を有する強誘電体である。
ペロブスカイト型結晶構造を有する強誘電体である。
【００１８】本発明の誘電体素子の製造方法は、（３）
半導体基板上に、直接あるいは他の層を介して、非晶
質の誘電体膜を形成する工程と、前記非晶質の誘電体膜
に不純物をドーピングする工程と、前記不純物をドーピ
ングした非晶質の誘電体膜を結晶化する工程を含むこと
を特徴とする。
半導体基板上に、直接あるいは他の層を介して、非晶
質の誘電体膜を形成する工程と、前記非晶質の誘電体膜
に不純物をドーピングする工程と、前記不純物をドーピ
ングした非晶質の誘電体膜を結晶化する工程を含むこと
を特徴とする。
【００１９】（４） 半導体基板上に、直接あるいは他
の層を介して、結晶性の誘電体膜を形成する工程と、前
記結晶性の誘電体膜に不純物をドーピングする工程を含
むことを特徴とする。
の層を介して、結晶性の誘電体膜を形成する工程と、前
記結晶性の誘電体膜に不純物をドーピングする工程を含
むことを特徴とする。
【００２０】（５） 上記（３）及び（４）の結晶性の
誘電体膜の結晶構造がペロブスカイト構造であることを
特徴とする。
誘電体膜の結晶構造がペロブスカイト構造であることを
特徴とする。
【００２１】（６） 上記（３）及び（４）の不純物
が、燐（Ｐ）であることを特徴とする。
が、燐（Ｐ）であることを特徴とする。
【００２２】（７） 上記（３）及び（４）の半導体基
板に、能動素子が形成されていることを特徴とする。
板に、能動素子が形成されていることを特徴とする。
【００２３】（８） 上記（３）及び（４）の不純物ド
ーピングに、熱拡散法、イオン注入法、イオンドーピン
グ法のいづれかを用いることを特徴とする。
ーピングに、熱拡散法、イオン注入法、イオンドーピン
グ法のいづれかを用いることを特徴とする。
【００２４】
【実施例】本発明の誘電体素子の実施例を図１の断面構
造図を用いて説明する。
造図を用いて説明する。
【００２５】図１は、実際に能動素子の形成された半導
体基板上に強誘電体キャパシタを集積化した断面構造図
である。
体基板上に強誘電体キャパシタを集積化した断面構造図
である。
【００２６】１０１がシリコン基板、１０２がイオン注
入と熱処理によって形成された拡散層であり、１０３が
二酸化珪素膜（ＳｉＯ2）からなるゲート酸化膜、１０
４が、多結晶シリコンとタングステンシリサイド（ＷＳ
ｉ）によって形成されたゲート電極であり、電界効果型
トランジスタの主要部を形成している。
入と熱処理によって形成された拡散層であり、１０３が
二酸化珪素膜（ＳｉＯ2）からなるゲート酸化膜、１０
４が、多結晶シリコンとタングステンシリサイド（ＷＳ
ｉ）によって形成されたゲート電極であり、電界効果型
トランジスタの主要部を形成している。
【００２７】強誘電体キャパシタは、白金（Ｐｔ）下部
電極１０５、多結晶の燐（Ｐ）ドープＰＺＴ１０６、白
金（Ｐｔ）上部電極１０７から成っている。
電極１０５、多結晶の燐（Ｐ）ドープＰＺＴ１０６、白
金（Ｐｔ）上部電極１０７から成っている。
【００２８】下部電極１０５の下部には密着層としてチ
タン（Ｔｉ）膜１０８が形成されている。
タン（Ｔｉ）膜１０８が形成されている。
【００２９】トランジスタとキャパシタの素子分離とし
て、二酸化珪素膜（ＳｉＯ2）１０９、１１０が形成さ
れており、アルミ配線１１１で、上部電極１０７と拡散
層１０２を接続している。
て、二酸化珪素膜（ＳｉＯ2）１０９、１１０が形成さ
れており、アルミ配線１１１で、上部電極１０７と拡散
層１０２を接続している。
【００３０】ＰドープＰＺＴ１０６の膜厚は５０００Å
とし、サイズは２μｍ角とした。
とし、サイズは２μｍ角とした。
【００３１】本実施例のように、強誘電体キャパシタ部
として、ＰをドープしたＰＺＴを用いることにより、高
温でメモリ保持特性の加速試験を行なうことにより、５
Ｖ電圧印加時の初期残留分極密度１５μＣ／ｃｍ2に対
して、実使用保証温度７０℃での１０年後の残留分極密
度１０μＣ／ｃｍ2を外挿で推定することができた。
として、ＰをドープしたＰＺＴを用いることにより、高
温でメモリ保持特性の加速試験を行なうことにより、５
Ｖ電圧印加時の初期残留分極密度１５μＣ／ｃｍ2に対
して、実使用保証温度７０℃での１０年後の残留分極密
度１０μＣ／ｃｍ2を外挿で推定することができた。
【００３２】上記実施例に於いて、Ｐドープ強誘電体膜
として、ＰＺＴを用いて説明したが、ＰｂＴｉＯ3、Ｋ
ＮｂＯ3、Ｐｂ（ＭｎＮｂ）Ｏ3等他のペロブスカイト結
晶構造を有する酸化物強誘電体でもよいし、又それら
に、ランタン（Ｌａ）、ネオジウム（Ｎｄ）、ビスマス
（Ｂｉ）、ナイオビウム（Ｎｂ）、アンチモン（Ｓ
ｂ）、タンタル（Ｔａ）等をドーパントとして用いた酸
化物誘電体にＰをドープしてもよい。
として、ＰＺＴを用いて説明したが、ＰｂＴｉＯ3、Ｋ
ＮｂＯ3、Ｐｂ（ＭｎＮｂ）Ｏ3等他のペロブスカイト結
晶構造を有する酸化物強誘電体でもよいし、又それら
に、ランタン（Ｌａ）、ネオジウム（Ｎｄ）、ビスマス
（Ｂｉ）、ナイオビウム（Ｎｂ）、アンチモン（Ｓ
ｂ）、タンタル（Ｔａ）等をドーパントとして用いた酸
化物誘電体にＰをドープしてもよい。
【００３３】本発明の誘電体素子の製造方法の第１実施
例を図２（ａ）〜（ｃ）の製造工程断面図に基づいて説
明する。
例を図２（ａ）〜（ｃ）の製造工程断面図に基づいて説
明する。
【００３４】図２（ａ）に示すよう、シリコン基板２０
１上に層間絶縁膜として、二酸化珪素膜（ＳｉＯ2）２
０２を形成した後、密着層のＴｉ膜２０３を介して下部
電極のＰｔ２０４を形成し、その上にＰｂ、Ｚｒ、Ｔ
ｉ、Ｏを主成分とする非晶質の誘電体膜２０５を、例え
ばＰｂＯを１０％過剰に含むＰｂ1.1（Ｚｒ0.5Ｔ
ｉ0.5）Ｏ3.1をターゲットに用いた高周波マグネトロン
スパッタ法により形成する。
１上に層間絶縁膜として、二酸化珪素膜（ＳｉＯ2）２
０２を形成した後、密着層のＴｉ膜２０３を介して下部
電極のＰｔ２０４を形成し、その上にＰｂ、Ｚｒ、Ｔ
ｉ、Ｏを主成分とする非晶質の誘電体膜２０５を、例え
ばＰｂＯを１０％過剰に含むＰｂ1.1（Ｚｒ0.5Ｔ
ｉ0.5）Ｏ3.1をターゲットに用いた高周波マグネトロン
スパッタ法により形成する。
【００３５】この非晶質の誘電体膜は、後述の結晶化ア
ニールにより強誘電体特性を示す多結晶のチタン酸ジル
コン酸鉛Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3、略してＰＺＴに
なる基である。
ニールにより強誘電体特性を示す多結晶のチタン酸ジル
コン酸鉛Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3、略してＰＺＴに
なる基である。
【００３６】ＳｉＯ2２０２は、テトラ・エチル・オル
ト・シリケート（ＴＥＯＳ）のプラズマ化学気相成長法
で形成し、その膜厚を５０００Åとした。
ト・シリケート（ＴＥＯＳ）のプラズマ化学気相成長法
で形成し、その膜厚を５０００Åとした。
【００３７】Ｔｉ膜２０３及びＰｔ２０４は、直流スパ
ッタ法により成膜し、その膜厚はそれぞれ２００Å、５
０００Åとした。
ッタ法により成膜し、その膜厚はそれぞれ２００Å、５
０００Åとした。
【００３８】非晶質の誘電体膜２０５の膜厚を５０００
Åとした。
Åとした。
【００３９】次に図２（ｂ）に示すように、イオン注入
法により非晶質の誘電体膜２０５に不純物の燐（Ｐ）２
０６をシリコン基板２０１に対して垂直に打ち込む。
法により非晶質の誘電体膜２０５に不純物の燐（Ｐ）２
０６をシリコン基板２０１に対して垂直に打ち込む。
【００４０】加速電圧を４０ＫｅＶ、打ち込み濃度を５
×１０14／ｃｍ2とした。
×１０14／ｃｍ2とした。
【００４１】本条件で打ち込むと、ほとんどのＰ２０６
は、非晶質の誘電体膜２０５に打ち込まれ、下地のＳｉ
Ｏ2２０２まで到達しない。
は、非晶質の誘電体膜２０５に打ち込まれ、下地のＳｉ
Ｏ2２０２まで到達しない。
【００４２】Ｐを打ち込んだ後、非晶質の誘電体膜２０
５の結晶化アニールを行なう。
５の結晶化アニールを行なう。
【００４３】アニールは、酸素雰囲気中、６００℃の温
度で、１時間の熱処理とした。
度で、１時間の熱処理とした。
【００４４】この熱処理により、膜厚５０００Åのペロ
ブスカイト結晶構造を有する多結晶のＰＺＴ２０７を得
ることが出来た（図２（ｃ））。
ブスカイト結晶構造を有する多結晶のＰＺＴ２０７を得
ることが出来た（図２（ｃ））。
【００４５】これに、上部電極として、膜厚２０００
Å、サイズ１００μｍ角の金（Ａｕ）を蒸着後、残留分
極密度を測ったところ、１５μＣ／ｃｍ2であり、加速
試験の結果７０℃、１０年後の残留分極密度として１０
μＣ／ｃｍ2が得られた。
Å、サイズ１００μｍ角の金（Ａｕ）を蒸着後、残留分
極密度を測ったところ、１５μＣ／ｃｍ2であり、加速
試験の結果７０℃、１０年後の残留分極密度として１０
μＣ／ｃｍ2が得られた。
【００４６】次に、本発明の誘電体素子の製造方法の第
２実施例を図３（ａ）〜（ｃ）の製造工程断面図に基づ
いて説明する。
２実施例を図３（ａ）〜（ｃ）の製造工程断面図に基づ
いて説明する。
【００４７】図３（ａ）に示すよう、シリコン基板２０
１上に層間絶縁膜として、二酸化珪素膜（ＳｉＯ2）２
０２を形成した後、密着層のＴｉ膜２０３を介して下部
電極のＰｔ２０４を形成し、その上にＰｂ、Ｚｒ、Ｔ
ｉ、Ｏを主成分とする非晶質の誘電体膜２０５を例えば
ＰｂＯを１０％過剰に含むＰｂ1.1（Ｚｒ0.5Ｔｉ0.5）
Ｏ3.1をターゲットに用いた高周波マグネトロンスパッ
タ法により形成する。
１上に層間絶縁膜として、二酸化珪素膜（ＳｉＯ2）２
０２を形成した後、密着層のＴｉ膜２０３を介して下部
電極のＰｔ２０４を形成し、その上にＰｂ、Ｚｒ、Ｔ
ｉ、Ｏを主成分とする非晶質の誘電体膜２０５を例えば
ＰｂＯを１０％過剰に含むＰｂ1.1（Ｚｒ0.5Ｔｉ0.5）
Ｏ3.1をターゲットに用いた高周波マグネトロンスパッ
タ法により形成する。
【００４８】この非晶質の誘電体膜は、後述の結晶化ア
ニールにより強誘電体特性を示す多結晶のチタン酸ジル
コン酸鉛Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3、略してＰＺＴに
なる基である。
ニールにより強誘電体特性を示す多結晶のチタン酸ジル
コン酸鉛Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3、略してＰＺＴに
なる基である。
【００４９】ＳｉＯ2２０２は、テトラ・エチル・オル
ト・シリケート（ＴＥＯＳ）のプラズマ化学気相成長法
で形成し、その膜厚を５０００Åとした。
ト・シリケート（ＴＥＯＳ）のプラズマ化学気相成長法
で形成し、その膜厚を５０００Åとした。
【００５０】Ｔｉ膜２０３及びＰｔ２０４は、直流スパ
ッタ法により成膜し、その膜厚はそれぞれ２００Å、５
０００Åとした。
ッタ法により成膜し、その膜厚はそれぞれ２００Å、５
０００Åとした。
【００５１】非晶質の誘電体膜２０５の膜厚を５０００
Åとした。
Åとした。
【００５２】引続き図３（ｂ）に示すように、非晶質の
誘電体膜２０５を、酸素雰囲気中、６００℃で１時間の
アニールにより、結晶化を行ない、多結晶のＰＺＴ２０
７を形成する。
誘電体膜２０５を、酸素雰囲気中、６００℃で１時間の
アニールにより、結晶化を行ない、多結晶のＰＺＴ２０
７を形成する。
【００５３】次に図３（ｃ）に示すように、イオン注入
法により非晶質の誘電体膜２０５に不純物の燐（Ｐ）２
０６をシリコン基板２０１に対して垂直に打ち込む。
法により非晶質の誘電体膜２０５に不純物の燐（Ｐ）２
０６をシリコン基板２０１に対して垂直に打ち込む。
【００５４】加速電圧を４０ＫｅＶ、打ち込み濃度を１
×１０14／ｃｍ2とした。
×１０14／ｃｍ2とした。
【００５５】本条件で打ち込むと、ほとんどのＰ２０６
は、多結晶のＰＺＴ２０７に打ち込まれ、下地のＳｉＯ
2２０２まで到達しない。
は、多結晶のＰＺＴ２０７に打ち込まれ、下地のＳｉＯ
2２０２まで到達しない。
【００５６】これに、上部電極として、膜厚２０００
Å、サイズ１００μｍ角の金（Ａｕ）を蒸着後、残留分
極密度を測ったところ、１５μＣ／ｃｍ2であり、加速
試験の結果７０℃、１０年後の残留分極密度として１０
μＣ／ｃｍ2が得られた。
Å、サイズ１００μｍ角の金（Ａｕ）を蒸着後、残留分
極密度を測ったところ、１５μＣ／ｃｍ2であり、加速
試験の結果７０℃、１０年後の残留分極密度として１０
μＣ／ｃｍ2が得られた。
【００５７】上記第２実施例では、多結晶のＰＺＴ２０
７の形成方法として、一度非晶質の誘電体膜を形成した
後の結晶化アニール処理によって形成したが、スパッタ
時の基板温度を６００℃〜７００℃程度に上げることに
より、スパッタ時に結晶質のＰＺＴを作成することも可
能である。
７の形成方法として、一度非晶質の誘電体膜を形成した
後の結晶化アニール処理によって形成したが、スパッタ
時の基板温度を６００℃〜７００℃程度に上げることに
より、スパッタ時に結晶質のＰＺＴを作成することも可
能である。
【００５８】また、化学気相堆積法（ＣＶＤ）を用いる
ことにより、堆積時に結晶質のＰＺＴを作成することも
可能である。
ことにより、堆積時に結晶質のＰＺＴを作成することも
可能である。
【００５９】上記２つの実施例では、非晶質の誘電体膜
を形成方法として、高周波マグネトロンスパッタを用い
て説明したが、ゾルゲル法を用いても勿論良い。
を形成方法として、高周波マグネトロンスパッタを用い
て説明したが、ゾルゲル法を用いても勿論良い。
【００６０】また、Ｐ２０６のシリコン基板２０１への
打ち込み角を垂直として説明したが、０度より大きく、
９０度より小さい角度であれば何度の入射角で打ち込ん
でもよい。
打ち込み角を垂直として説明したが、０度より大きく、
９０度より小さい角度であれば何度の入射角で打ち込ん
でもよい。
【００６１】また、Ｐのドーピング方法として、Ｐ+を
用いたイオン注入法を用いて説明したが、ＰＯＣｌ3を
用いた熱拡散法を用いてもよいし、Ｐの原料ガスである
ＰＨ3を分解したＰ+やＨ+等の陽イオンがすべて打ち込
まれるイオンドーピング法を用いても勿論良い。
用いたイオン注入法を用いて説明したが、ＰＯＣｌ3を
用いた熱拡散法を用いてもよいし、Ｐの原料ガスである
ＰＨ3を分解したＰ+やＨ+等の陽イオンがすべて打ち込
まれるイオンドーピング法を用いても勿論良い。
【００６２】また、誘電体素子の製造方法の実施例で、
不純物として、Ｐで説明したが、Ｌａ、カルシウム（Ｃ
ａ）、ナイオビウム（Ｎｂ）、ネオジウム（Ｎｄ）、ビ
スマス（Ｂｉ）、アンチモン（Ｓｂ）、タンタル（Ｔ
ａ）等の不純物をドーピングしてもよい。
不純物として、Ｐで説明したが、Ｌａ、カルシウム（Ｃ
ａ）、ナイオビウム（Ｎｂ）、ネオジウム（Ｎｄ）、ビ
スマス（Ｂｉ）、アンチモン（Ｓｂ）、タンタル（Ｔ
ａ）等の不純物をドーピングしてもよい。
【００６３】また、強誘電体膜としてＰＺＴを用いて説
明したが、ＰｂＴｉＯ3、ＫＮｂＯ3、Ｐｂ（ＭｎＮｂ）
Ｏ3等他のペロブスカイト結晶構造を有する酸化物強誘
電体でもよい。
明したが、ＰｂＴｉＯ3、ＫＮｂＯ3、Ｐｂ（ＭｎＮｂ）
Ｏ3等他のペロブスカイト結晶構造を有する酸化物強誘
電体でもよい。
【００６４】また、上記２つの実施例では、シリコン基
板上にキャパシタを形成したが、図１に示したように、
シリコン基板にトランジスタ等の能動素子が形成されて
いてもよい。
板上にキャパシタを形成したが、図１に示したように、
シリコン基板にトランジスタ等の能動素子が形成されて
いてもよい。
【００６５】
【発明の効果】本発明の誘電体素子は、以上説明したよ
うに可動イオンのゲッタリング剤として誘電体中に不純
物としてＰをドーピングすることにより、上記誘電体キ
ャパシタを備えたＤＲＡＭあるいは不揮発性メモリの実
使用保証条件に於いて、メモリ保持特性を１０年以上と
格段に向上することができる効果を有する。
うに可動イオンのゲッタリング剤として誘電体中に不純
物としてＰをドーピングすることにより、上記誘電体キ
ャパシタを備えたＤＲＡＭあるいは不揮発性メモリの実
使用保証条件に於いて、メモリ保持特性を１０年以上と
格段に向上することができる効果を有する。
【００６６】本発明の誘電体素子の製造方法は、以上説
明したように誘電体の主成分と、不純物を独立に制御す
ることにより、不純物濃度の制御が容易であり、更にド
ーピングプロファイルも制御可能となり、誘電率、リー
ク電流、残留分極等の誘電体素子の特性を最適化するこ
とができ、更に最適条件を出すのに、大幅に、作業を短
縮できる効果を有する。
明したように誘電体の主成分と、不純物を独立に制御す
ることにより、不純物濃度の制御が容易であり、更にド
ーピングプロファイルも制御可能となり、誘電率、リー
ク電流、残留分極等の誘電体素子の特性を最適化するこ
とができ、更に最適条件を出すのに、大幅に、作業を短
縮できる効果を有する。
【図面の簡単な説明】
【図１】 本発明の誘電体素子の断面構造図である。
【図２】 本発明の誘電体素子の製造方法の第１実施例
を説明する製造工程断面図である。
を説明する製造工程断面図である。
【図３】 本発明の誘電体素子の製造方法の第２実施例
を説明する製造工程断面図である。
を説明する製造工程断面図である。
１０１ シリコン基板 １０２ 拡散層 １０３ ＳｉＯ2ゲート膜 １０４ ゲート電極 １０５ 白金下部電極 １０６ ＰドープＰＺＴ １０７ 白金上部電極 １０８ Ｔｉ膜 １０９ ＳｉＯ2 １１０ ＳｉＯ2 １１１ アルミ配線 ２０１ シリコン基板 ２０２ ＳｉＯ2 ２０３ Ｔｉ膜 ２０４ 白金下部電極 ２０５ 非晶質の誘電体膜 ２０６ 燐（Ｐ） ２０７ 多結晶ＰＺＴ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年６月２５日（１９９９．６．２
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体記憶装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】
【課題を解決するための手段】本発明の半導体記憶装置
の製造方法は、 （１）半導体基板上に層間絶縁膜を介して誘電体膜を形
成する工程と、前記誘電体膜に対してイオン注入法にて
不純物をドーピングする工程と、を含み、前記ドーピン
グする工程は、前記不純物が前記層間絶縁膜まで到達す
ることのないように制御して行われることを特徴とす
る。
の製造方法は、 （１）半導体基板上に層間絶縁膜を介して誘電体膜を形
成する工程と、前記誘電体膜に対してイオン注入法にて
不純物をドーピングする工程と、を含み、前記ドーピン
グする工程は、前記不純物が前記層間絶縁膜まで到達す
ることのないように制御して行われることを特徴とす
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】（２）上記（１）において、前記不純物の
ほとんどが前記誘電体膜に注入されるように制御して行
われることを特徴とする。
ほとんどが前記誘電体膜に注入されるように制御して行
われることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】（３）上記（１）または（２）において、
前記制御は、加速電圧と打ち込み濃度とを調整して行わ
れることを特徴とする。
前記制御は、加速電圧と打ち込み濃度とを調整して行わ
れることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (8)
- 【請求項１】 金属酸化物誘電体が２つの電極によって
挟まれた誘電体素子に於て、前記金属酸化物誘電体が不
純物として燐（Ｐ）を含むことを特徴とする誘電体素
子。 - 【請求項２】 請求項１記載の金属酸化物誘電体がペロ
ブスカイト型結晶構造を有する強誘電体であることを特
徴とする誘電体素子。 - 【請求項３】 半導体基板上に、直接あるいは他の層を
介して、非晶質の誘電体膜を形成する工程と、前記非晶
質の誘電体膜に不純物をドーピングする工程と、前記不
純物をドーピングした非晶質の誘電体膜を結晶化する工
程を含むことを特徴とする誘電体素子の製造方法。 - 【請求項４】 半導体基板上に、直接あるいは他の層を
介して、結晶性の誘電体膜を形成する工程と、前記結晶
性の誘電体膜に不純物をドーピングする工程を含むこと
を特徴とする誘電体素子の製造方法。 - 【請求項５】 請求項３及び４記載の結晶性の誘電体膜
の結晶構造がペロブスカイト構造であることを特徴とす
る誘電体素子の製造方法。 - 【請求項６】 請求項３及び４記載の不純物が、燐
（Ｐ）であることを特徴とする誘電体素子の製造方法。 - 【請求項７】 請求項３及び４記載の半導体基板に、能
動素子が形成されていることを特徴とする誘電体素子の
製造方法。 - 【請求項８】 請求項３及び４記載の不純物ドーピング
に、熱拡散法、イオン注入法、イオンドーピング法のい
づれかを用いることを特徴とする誘電体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162682A JP2000004012A (ja) | 1999-06-09 | 1999-06-09 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162682A JP2000004012A (ja) | 1999-06-09 | 1999-06-09 | 半導体記憶装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14952392A Division JP3261735B2 (ja) | 1992-06-09 | 1992-06-09 | 誘電体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000004012A true JP2000004012A (ja) | 2000-01-07 |
Family
ID=15759302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11162682A Pending JP2000004012A (ja) | 1999-06-09 | 1999-06-09 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000004012A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009332A (ko) * | 2000-07-26 | 2002-02-01 | 주승기 | 강유전체 박막의 결정화 방법 |
| US8940388B2 (en) | 2011-03-02 | 2015-01-27 | Micron Technology, Inc. | Insulative elements |
-
1999
- 1999-06-09 JP JP11162682A patent/JP2000004012A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009332A (ko) * | 2000-07-26 | 2002-02-01 | 주승기 | 강유전체 박막의 결정화 방법 |
| US8940388B2 (en) | 2011-03-02 | 2015-01-27 | Micron Technology, Inc. | Insulative elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194228B1 (en) | Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor | |
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US20010023103A1 (en) | Method for manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| JP3261735B2 (ja) | 誘電体素子の製造方法 | |
| JP4825373B2 (ja) | 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法 | |
| JPH08139292A (ja) | 薄膜キャパシタ及び半導体記憶装置 | |
| JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2000004012A (ja) | 半導体記憶装置の製造方法 | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP2000004013A (ja) | 誘電体素子及び半導体記憶装置 | |
| KR100248810B1 (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
| KR100364793B1 (ko) | 반도체 소자의 박막 결정화 방법 | |
| JP3246483B2 (ja) | 半導体装置の製造方法 | |
| KR100436054B1 (ko) | 강유전체캐패시터제조방법 | |
| JPH05343617A (ja) | 半導体記憶装置 | |
| JP3937033B2 (ja) | 強誘電体材料、その製造方法及び強誘電体メモリ | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| JP3332014B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010306 |