KR100876836B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100876836B1
KR100876836B1 KR1020070065546A KR20070065546A KR100876836B1 KR 100876836 B1 KR100876836 B1 KR 100876836B1 KR 1020070065546 A KR1020070065546 A KR 1020070065546A KR 20070065546 A KR20070065546 A KR 20070065546A KR 100876836 B1 KR100876836 B1 KR 100876836B1
Authority
KR
South Korea
Prior art keywords
thin film
pressure
semiconductor device
manufacturing
gas
Prior art date
Application number
KR1020070065546A
Other languages
English (en)
Inventor
김학준
박준형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065546A priority Critical patent/KR100876836B1/ko
Priority to US11/936,224 priority patent/US7887323B2/en
Application granted granted Critical
Publication of KR100876836B1 publication Critical patent/KR100876836B1/ko
Priority to US12/985,648 priority patent/US8367302B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 소자가 고집적화되면서 리소그래피 공정의 효율이 점차 감소되는 문제를 해결하기 위하여, 초점 심도(DOF)를 증가시킬 수 있는 고굴절 물질을 사용하여 리소그래피 공정을 수행하는 방법을 제공하고, 반도체 기판에 고굴절 물질을 형성하기 위한 장치로 가압 방식의 베이크 오븐 장치를 제공함으로써, 반도체 제조 공정의 생산 단가를 낮춤과 동시에 리소그래피 공정의 효율을 증가시킬 수 있도록 하는 발명에 관한 것이다.

Description

반도체 소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 베이크 오븐 장치를 도시한 단면도.
도 2는 밀도가 다른 두 매질의 경계에서 발생하는 빛의 굴절에 대한 스넬(Snell)의 법칙을 나타낸 개념도.
도 3은 호이겐스(Huygens)의 원리를 나타낸 평면파의 굴절 그래프.
도 4a 및 도 4b는 이멀젼 리소그래피 공정에서 박막의 굴절률에 따른 빛의 경로 차이를 나타낸 단면도들.
도 5는 박막들의 굴절률 차이에 따라서 빛의 이동 경로가 변화하는 것을 나타낸 단면도.
도 6은 본 발명에 따른 베이크 오븐 장치를 도시한 단면도.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 소자가 고집적화되면서 리소그래피 공정의 효율이 점차 감소되는 문제를 해결하기 위하여, 초점 심도(DOF)를 증가시킬 수 있는 고굴절 물질을 사용하여 리소그래피 공정을 수행하는 방법을 제공하고, 반도체 기판에 고굴절 물질을 형성하기 위한 장치로 가압 방식의 베이크 오븐 장치를 제공함으로써, 반도체 제조 공정의 생산 단가를 낮춤과 동시에 리소그래피 공정의 효율을 증가시킬 수 있도록 하는 발명에 관한 것이다.
반도체 소자가 고집적화됨에 따라서 반도체 소자의 크기가 감소하므로 이를 제조하기 위한 리소그래피 공정도 더 복잡해 지고 있다. 현재 패터닝 중 밀집된 라인 또는 단일 라인 형태의 패턴을 형성할 경우 적용되는 노광 파장은 248nm 또는 193nm 가 주로 사용되고 있으며 157nm의 파장을 적용한 패터닝도 점차 적용되어 가고 있다.
이러한 짧은 파장을 이용하는 경우 반도체 기판에 형성되는 감광막과 같은 박막의 구조가 조금만 바뀌어도 해상도 및 초점 심도(DOF)가 감소하여 패턴의 모양이 일그러지거나 LER(Line Edge Roughness) 문제가 발생하게 된다.
일반적인 리소그래피 공정에서 감광막의 구조가 바뀌는 일은 베이크 공정에서 주로 발생한다.
도 1은 종래 기술에 따른 베이크 오븐 장치를 도시한 단면도이다.
도 1을 참조하면, 베이크 오븐 장치의 가열 플레이트(10)가 구비된다. 플레이트(10)의 내측 상부에는 웨이퍼(30)를 가열하기 위한 열선(20)들이 구비되고 플레이트(10)의 가장 자리에는 가스들이 분출될 수 있는 배기관(70)이 구비된다.
다음으로, 플레이트(10) 상측에는 덮개(40)가 구비되며 덮개(50)의 내측에는 가스 분사 노즐(50)들이 구비된다.
열선(20)으로 부분부분 가열하면 웨이퍼(30)의 전면에 걸쳐서 고르게 가열이 되지 않으므로 베이크 공정 내내 가스를 웨이퍼(30) 표면에 분사해 줌으로써, 열을 분산시킨다.
이와 같은 방식으로 박막을 형성할 경우 베이크 공정에서 박막의 분자량이 기하급수적으로 증가하여 박막의 두께를 불필요하게 증가시키고 이에 따라 노광 공정시 초점 심도(DOF)가 변화하는 등의 문제로 리소그래피 공정 비용이 증가하게 되고, 반도체 제조 공정 효율이 감소하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 반도체 기판에 박막 형성시 압력을 가하여 고굴절 물질을 형성하고 이를 이용하여 리소그래피 공정을 수행하는 방법을 제공하고, 반도체 기판에 고굴절 물질을 형성하기 위한 장치로 가압 방식의 베이크 오븐 장치를 제공함으로써, 반도체 제조 공정의 생산 단가를 낮춤과 동시에 리소그래피 공정의 효율을 증가시킬 수 있는 반도체 소자의 제조 방법 을 제공하는 것을 그 목적으로 한다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 제조 방법은
반도체 기판 상에 노광 패턴 형성을 위한 박막을 형성하되, 상기 박막에 압력을 가하여 상기 박막의 밀도 및 굴절율을 향상시키는 단계 및
상기 박막에 리소그래피 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 박막은 광화학(Photo Chemical)류의 박막을 사용하는 것을 특징으로 하고, 상기 압력을 가하는 방식은 베이크 장치 내에 가스를 가압하여 실시하는 것을 특징으로 하고, 상기 가스를 주입하는 온도는 100 ~ 300℃인 것을 특징으로 하고, 상기 가스를 주입하는 온도는 170 ~ 220℃인 것을 특징으로 하고, 상기 압력을 가하는 방식은 자외선 또는 전자빔을 상기 박막에 조사하여 실시하는 것을 특징으로 하고, 상기 압력을 가하는 방식은 상기 박막에 물리적인 힘을 가하여 실시하는 것을 특징으로 하고, 상기 압력은 10 ~ 100psi로 조절하는 것을 특징으로 하고, 상기 리소그래피 공정은 이멀젼 리소그래피(Immersion Lithography) 공정을 사용하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2는 밀도가 다른 두 매질의 경계에서 발생하는 빛의 굴절에 대한 스넬(Snell)의 법칙을 나타낸 개념도이다.
도 2를 참조하면, 제 1 매질의 굴절률을 n1, 제 2 매질의 굴절률을 n2, 제 3 매질의 굴절률을 n3라 하고 각 매질에 입사하는 빛과 각 매질의 경계면에 대한 법선과 이루는 각을 각각 θ1, θ2 및 θ3라 할 때 스넬의 법칙을 설명하면 다음과 같다.
(1) n1 < n2 일 경우 θ1 > θ2
(2) n2 > n3 일 경우 θ2 < θ3
즉, 빛이 제 1 매질에서 제 2 매질로 입사할 때 그 경계면에서 빛의 반사와 굴절이 일어나는데, 경계면의 법선과 입사 광선이 이루는 각도를 θa라 하고, 반사각 및 굴절각을 각각 θr 및θb라고 할 경우 호이겐스의 원리로 부터 아래와 같은 반사의 법칙과 굴절의 법칙을 얻을 수 있다.
반사의 법칙
θa = θr (반사각 θr은 입사각 θa과 같다. 이는 빛의 파장에 관계 없이 성립할 뿐만 아니라, 두 매질이 어떤 매질이든지 항시 성립한다.)
굴절의 법칙
진공 속에서 매질 a로 빛이 각 θo 을 이루어 입사했을 경우 그 매질의 굴절률을 na 라고 하면
sinθo/sinθa = na
의 공식이 성립하며, 이를 굴절의 법칙 또는 스넬의 법칙이라고 한다.
여기서, 진공 속에서 매질 b로 빛이 각 θo 을 이루어 입사했을 경우 그 매질의 굴절률을 nb 라고 하면
sinθo/sinθb = nb 의 공식이 성립하므로
sinθa/sinθb = nb/na 가 성립함을 알 수 있다.
따라서 매질 a 에서 매질 b 로 빛이 입사하는 경우의 상대 굴절률 n(= nb/na)을 얻을 수 있다. 예를 들어 전반사 현상은 굴절률이 큰 매질에서 굴절률이 작은 매질로 빛이 입사하는 경우 θb = 90°(Sinθb = 1)인 경우에 발생한다. 이때, 입사각을 상기 θa 에서 θc 로 표현할 경우 θc 를 임계각(Critical Angle) 이라 하고 다음과 같은 관계식이 성립한다.
sinθa/sinθb = sin(θa=θb)/sin(θb=90°) = sinθc
입사각 θa 가 임계각 θc 이상이 되면 굴절광이 사라지고 전반사를 한다.
도 3은 호이겐스(Huygens)의 원리를 나타낸 평면파의 굴절 그래프이다.
도 3을 참조하면, 밀도가 다른 두 매질을 통과할 때의 진행파는 두 매질 내에서의 파의 속도가 달라지므로 파면 BB'는 AA'에 대해 기울기를 갖는다는 것을 알 수 있다.
여기서 각 진행파의 속도를 각각 v1 및 v2 라하고, 진행파의 입사각과 굴절각을 각각 θ1 및 θ2 할 때 아래와 같은 관계식이 성립한다.
sinθ1 / sinθ2 = v1 / v2
이상에서 설명한 스넬의 법칙과 호이겐스의 원리를 응용하여 하이퍼(Hyper) NA(>1.0) 렌즈를 이용한 리소그래피 공정을 수행할 경우 프로젝션 렌즈(Projection Lens) 내부에서 임계각 이상의 입사각을 갖게 되므로 렌즈 내부에서 전반사하여 렌즈 하부로 통과되지 못하고 리소그래피 공정이 수행되지 않는 문제가 발생할 수 있다. 따라서 프로젝션 렌즈의 하부에 공기보다 밀도(굴절률)가 높은 물을 위치하게 하여 경계면의 밀도차를 감소시켜 리소그래피 공정이 가능하게 하는 이멀젼 리소그래피(Immersion Lithography) 공정을 수행하는 것이다.
도 4a 및 도 4b는 이멀젼 리소그래피 공정에서 박막의 굴절률에 따른 빛의 경로 차이를 나타낸 단면도들이다.
도 4a 및 도 4b를 참조하면, 고굴절유체(200)의 굴절률은 1.65이고 도 4a의 제 1 박막은 1.62이고 도 4b의 제 2 박막은 1.69이다.
따라서, 빛이 이멀젼 리소그래피 장치의 이멀젼부에 해당하는 고굴절유체(200)에서 박막(210, 215)으로 진행되는 경우 박막(210, 215)의 굴절률이 증가할수록 초점 심도(DOF)가 증가하는 것을 알 수 있다.
도 5는 박막들의 굴절률 차이에 따라서 빛의 이동 경로가 변화하는 것을 나타낸 단면도이다.
도 5를 참조하면, 반도체 기판(240) 상에 하드마스크층(230)이 구비되고 하드마스크층(230) 상부에 감광막(220)이 형성된다. 그 다음에는, 이멀졀 리소그래피 장치의 이멀젼부인 고굴절유체(200)를 감광막(220) 상부에 위치시키고 노광 공정을 수행한다.
이때, 고굴절유체(200)의 굴절률은 1.65, 감광막(220) 및 하드마스크층(230)의 굴절률은 1.67이고 반도체 기판(240)의 굴절률은 1.25이다. 고굴절유체(200)의 굴절률 보다 감광막(220) 및 하드마스크층(230)의 굴절률이 더 높으므로 초점 심도를 어느 정도 향상시킬 수는 있으나, 반도체 기판(240)의 굴절률이 낮으므로 기판 표면에서 빛이 전반사되는 경우가 발생한다. 따라서, 리소그래피 공정의 효율이 저하될 수 있으므로, 감광막(220) 및 하드마스크층(230)의 굴절률을 더욱더 향상시킬 수 있는 방법이 필요하다.
따라서, 본 발명은 리소그래피 공정을 위하여 반도체 기판 상부에 박막을 형성하는 공정 시 박막의 밀도를 증가시켜 굴절률을 더 향상시킬 수 있는 방법을 제 공한다. 박막 형성 시 박막에 압력을 가하거나 자외선 또는 전자빔을 조사하면 박막의 밀도를 증가시키고, 그에 따라 굴절률도 증가시킬 수 있다.
빛이 통과하는 매질의 밀도가 높아지면 빛의 이동속도가 감소하게 되는데, 매질의 밀도에 따른 굴절률 관계도 아래와 같은 스넬(Snell)의 법칙을 따르게 된다.
n₁₂ = v₁ / v₂ = sin i / sin r = d₂ / d₁
여기서 n₁₂ 는 매질 1에서 매질 2로 빛이 입사될 때 굴절이고, v₁ 및 v₂ 는 매질 1과 매질 2에서의 빛의 속도, d₁ 및 d₂는 매질 1과 매질 2의 밀도, i 및 r 은 각각 입사각 및 반사각을 의미한다.
이 수식에 따라 매질의 밀도(d₁,d₂)가 높아지면 굴절률 n₁₂가 증가하게 되는 것을 알 수 있다.
박막을 반사방지막(Anti Reflected Coating), 감광막(Photoresist) 또는 표면보호막(Top Coating Material)과 같은 광화학(Photo Chemical)류의 박막을 사용할 경우, 스핀 코팅 방법으로 웨이퍼 상부에 박막을 형성한 후 베이크 공정을 수행하면서 압력을 가한다. 이때, 질소, 헬륨, 아르곤 또는 이들의 혼합 가스 중 선택된 어느 하나를 사용하는 것이 바람직하다.
또한, 하드마스크층으로는 실리콘(Si)과 폴리머(Polymer)가 함유된 박막을 형성하는 것이 바람직하다. 이때, 압력을 가하는 기체의 종류에는 제한이 없다.
베이크 장치 내에 가스 주입하여 가압 시 온도는 100 ~ 300℃, 더 바람직하게는 170 ~ 220℃으로 유지하고, 압력은 10 ~ 100psi로 조절한다.
아울러, 가압 방식의 베이크 공정을 수행하지 않고 박막형성 후 박막에 직접적인 압력을 가하여 박막의 밀도를 증가시키는 방법도 사용할 수 있다.
로버트 보일(Robert Boyle)과 샤를(Jacques-Alexandre-Cesar Charles)에 따르면 '일정한 온도에서 기체에 주어지는 압력이 증가되면 그 기체의 용적은 감소된다'는 용적과 압력과의 관계가 발견되었는데 그에 의하면 실험 오차의 범위 내에서 일정한 온도 하에서는 일정량의 기체의 용적은 그 압력에 반비례한다는 것이다.
다시 말하면, 일정한 온도 하에서는 어떤 양의 기체의 압력과 용적의 곱은 일정하다.
이것은 보일의 법칙이라고 한다. 이 법칙은 여러 가지로 표현할 수 있는데 정식의 모양으로 쓰면 다음과 같다.
PV = 상수
여기서 P는 일정한 온도하의 일정한 질량의 기체의 압력이며, V는 용적이다.
이 상수의 크기는 기체의 온도 및 질량에 따라 다르고 또한 그 성질에 따라 다르다. 방정식이 의미하는 사실을 다음과 같이도 표시할 수 있다.
P1V1 = P2V2
여기서 V1은 압력이 P1일때의 주어진 양의 기체의 용적이고, V2는 동일한 온도에서 압력이 P2로 변화했을 때의 그 기체의 용적이다. 어떤 압력 하에서 기체의 용적을 알 때 임의의 압력하에서의 그 기체의 용적을 보일의 법칙을 이용하여 계산할 수 있다.
밀폐된 일정량의 저압기체의 압력을 P, 체적을 V이라 하고 동일 온도에서 압 력이 P로 변하였을 때 체적이 V로 되었다면
P1V1 = P2V2
이어 샤를에 의한 온도변화에 따른 체적 변화를 보면 기체의 경우에는 압력이 일정할　때 그 팽창계수는 온도 및 물질에 관계없고, 온도 1 ℃ 올라감에 따라 체적의　1/273.15만큼 기체의 체적이 증가한다.
어떤 기체의 0 ℃때의 체적을 V0라 하고,　t ℃때의 체적을 Vt라 하면
P = Const 에서 　
Vt = V0 (1 + 1/273.15.t) = V0( 1+ β.t)가 된다.
이에 따라 본 발명에서 구성하고 있는 가압 챔버(Chamber) 내의 온도가 증가하면, 부피가 변하지 않는 챔버 내부의 압력이 증가하며, 이에 더하여 일정한 압력으로 가압하여 원하는 압력을 유지하는 챔버 내부의 압력은 상온보다 높은 압력을 받는다. 이에 따라 파스칼(Blaise Pascal)의 원리를 따라가면, 유체(기체나 액체) 역학에서 밀폐된 용기 내에 정지해 있는 유체의 어느 한 부분에서 생기는 압력의 변화가 유체의 다른 부분과 용기의 벽면에 손실 없이 전달된다.
압력은 가해진 힘을 힘이 작용하는 면적으로 나눈 값으로, 어떤 유압장치에서 피스톤에 작용하는 압력은 그 장치의 다른 피스톤에도 동일한 압력으로 작용한다. 만일 다른 피스톤의 면적이 처음 피스톤 면적의 10배가 되면 2번째 피스톤에 작용하는 압력은 원래의 피스톤과 동일하지만 힘은 10배로 증가한다.
이와 같은 효과는 파스칼의 원리에 입각한 유압 프레스와 유압 제동기에서 실례를 볼 수 있다. 또한 파스칼은 정지해 있는 유체의 어느 지점에 작용하는 압력 이 모든 방향에 대해서 동일하다는 것을 발견했다. 즉 어느 특정지점을 지나는 모든 평면 위에서 동일하다.
따라서 본 발명에서 기술하는 가압 챔버 내의 웨이퍼는 가압된 기체의 압력 만큼의 힘을 외부로부터 받게 된다.
파스칼의 정리에 따르면, 가압된 압력은 용기 내벽에 전달된다고 하였으나, 용기 내부의 가압된 유체가 아닌 모든 물체에 압력을 받는 것을 알 수 있으며, 이러한 현상은 잠수함 풍선 실험에서 알 수 있다.
커다란 용기에 유체(물)을 채우고 작은 풍선에 유체 표면 또는 유체의 중간에 머물 수 있는 부력에 맞추어서 추의 무게를 정하여 매단다. 다음에는, 유체의 용기를 밀패하고 유체에 압력을 가하면, 파스칼의 원리에 따라 가해진 압력은 유체 용기의 내벽으로 동일한 힘으로 전달되나 유체 중간에 있는 유체가 아닌 풍선에 작용하여 풍선의 크기가 작아지며 풍선의 밀도가 높아져 부력을 잃어 풍선 잠수함은 가라앉는다.
유체에 가한 압력을 제거하면, 원복되어 다시 떠오른다.
상기의 실험에서 알 수 있듯이 챔버 내부에 가해진 기체의 압력은 챔버 내벽 뿐만 아니라 챔버 내의 웨이퍼에도 동일한 힘으로 압력을 증가시키며, 스핀 코팅(Spin Coating)된 박막을 건조하는 과장에서 압력을 받게되면 박막의 부피가 감소하며, 동일 질량에 부피가 감소되어 밀도가 증가하고, 스넬(Snell)의 법칙에 따라 증가된 밀도는 큰 굴절률 값을 나타내게 된다.
상술한 바와 같이 밀도를 증가시킨 박막을 형성하기 위한 방법 중 가장 용이 한 것은 가압 방식의 베이크 방법이며, 그를 위한 베이크 오븐(Bake Oven) 장치는 다음과 같다.
도 6은 본 발명에 따른 베이크 오븐 장치를 도시한 단면도이다.
도 6을 참조하면, 웨이퍼(330)를 가열시키는 간접 가열 방식의 플레이트(300)가 구비된다. 간접 가열 방식은 플레이트 내부에 가열부(310)가 구비되고 가열부(310) 내에 발열체(320)가 구비되어 웨이퍼(330)를 전면에 걸쳐서 고르게 가열시킬 수 있는 시스템을 제공한다.
그 다음에는, 가열 플레이트(300)를 덮는 베이크 오븐 덮개(340)가 구비된다. 덮개의 상부에는 가스 연결관(360)이 구비되고, 상부의 내측에는 가스 분사 노즐(350) 시스템이 구비된다. 따라서, 연결관(360)을 통하여 가스가 베이크 오븐 장치 내로 주입되면서 베이크 오븐 장치 내의 압력을 증가키시고 이로 인하여 웨이퍼(330) 상에 형성되는 박막의 밀도가 증가하게 되는 것이다.
가스를 이용하여 압력을 증가시키기 위해서 제 1 및 2차 가압 펌프(390, 380)가 구비되며, 각 가압 펌프 사이 사이에는 가스의 온도를 증가시키거나 냉각시킬 수 있는 온도 조절 장치들(360a, 360b 360c)이 구비된다.
먼저 플레이트(300) 온도를 100 ~ 300℃ 더 바람직하게는 170 ~ 220℃의 온도로 가열하고, 제 1 차 가압 펌프(390)를 이용하여 베이크 오븐 내부의 압력을 10 ~ 100psi로 조절한다. 이때, 제 1 차 가압 펌프(390)만으로는 고압을 유지하기 어려우므로 제 2 차 가압 펌프(380)로 제 1 차 가압치 보다 1.2 ~ 2.5 배의 압력을 더 가한다. 온도 조절 장치는 베이크 온도와 동일하게 유지시킨다.
이와 같이 형성된 박막의 굴절률은 1.7 ~ 5까지 향상시킬 수 있으므로 미세 패턴을 용이하게 형성할 수 있으며, 이멀젼 리소그래피 공정의 효율도 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조 방법은 초점 심도(DOF)를 증가시키기 위하여 고굴절 물질을 사용하여 리소그래피 공정을 수행하는 방법을 제공하고, 반도체 기판에 고굴절 물질을 형성하기 위한 장치로 가압 방식의 베이크 오븐 장치를 제공함으로써, 반도체 제조 공정의 생산 단가를 낮춤과 동시에 리소그래피 공정의 효율을 증가시킴으로써 반도체 제조 효율 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (16)

  1. 반도체 기판 상에 노광 패턴 형성을 위한 박막을 형성하되, 상기 박막에 압력을 가하여 상기 박막의 밀도 및 굴절율을 향상시키는 단계; 및
    상기 박막에 리소그래피 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 박막은 광화학(Photo Chemical)류의 박막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 압력을 가하는 방식은 베이크 장치 내에 가스를 가압하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 가스를 주입하는 온도는 100 ~ 300℃인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 3 항에 있어서,
    상기 가스를 주입하는 온도는 170 ~ 220℃인 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 압력을 가하는 방식은 자외선 또는 전자빔을 상기 박막에 조사하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 압력을 가하는 방식은 상기 박막에 물리적인 힘을 가하여 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 압력은 10 ~ 100psi로 조절하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 리소그래피 공정은 이멀젼 리소그래피(Immersion Lithography) 공정을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020070065546A 2007-06-29 2007-06-29 반도체 소자의 제조 방법 KR100876836B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070065546A KR100876836B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 제조 방법
US11/936,224 US7887323B2 (en) 2007-06-29 2007-11-07 Method and apparatus for manufacturing semiconductor device
US12/985,648 US8367302B2 (en) 2007-06-29 2011-01-06 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065546A KR100876836B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080081394A Division KR100905161B1 (ko) 2008-08-20 2008-08-20 반도체 소자의 제조 장치

Publications (1)

Publication Number Publication Date
KR100876836B1 true KR100876836B1 (ko) 2009-01-07

Family

ID=40160993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065546A KR100876836B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (2) US7887323B2 (ko)
KR (1) KR100876836B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399752B1 (ko) 2013-09-04 2022-05-20 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9349604B2 (en) 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9478408B2 (en) 2014-06-06 2016-10-25 Lam Research Corporation Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
US10339171B2 (en) * 2014-11-24 2019-07-02 RCRDCLUB Corporation Dynamic feedback in a recommendation system
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054509A (ko) * 1996-12-27 1998-09-25 김영환 반도체 장치 제조 방법
KR20000001790A (ko) * 1998-06-13 2000-01-15 윤종용 패턴 해상도를 향상시키기 위한 마스크 구조

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937541A (en) * 1997-09-15 1999-08-17 Siemens Aktiengesellschaft Semiconductor wafer temperature measurement and control thereof using gas temperature measurement
KR100318457B1 (ko) 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
US6474986B2 (en) * 1999-08-11 2002-11-05 Tokyo Electron Limited Hot plate cooling method and heat processing apparatus
CA2389347A1 (en) * 1999-12-02 2001-06-07 Tony C. Kowalczyk Photodefinition of optical devices
JP4532761B2 (ja) * 2000-03-03 2010-08-25 キヤノン株式会社 近接場光による露光方法
US6818543B2 (en) * 2001-08-01 2004-11-16 Lilogix, Inc. Process and apparatus for mounting semiconductor components to substrates and parts therefor
FR2854667B1 (fr) * 2003-05-09 2006-07-28 Cit Alcatel Controle de pression dans la chambre de procedes par variation de vitesse de pompes, vanne de regulation et injection de gaz neutre
EP1531362A3 (en) * 2003-11-13 2007-07-25 Matsushita Electric Industrial Co., Ltd. Semiconductor manufacturing apparatus and pattern formation method
JP2006324506A (ja) 2005-05-19 2006-11-30 Shibaura Mechatronics Corp 基板の乾燥処理装置及び乾燥処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054509A (ko) * 1996-12-27 1998-09-25 김영환 반도체 장치 제조 방법
KR20000001790A (ko) * 1998-06-13 2000-01-15 윤종용 패턴 해상도를 향상시키기 위한 마스크 구조

Also Published As

Publication number Publication date
US8367302B2 (en) 2013-02-05
US20090004610A1 (en) 2009-01-01
US20110151382A1 (en) 2011-06-23
US7887323B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
KR100876836B1 (ko) 반도체 소자의 제조 방법
JP4990479B2 (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
US8617800B2 (en) Patterning process
US7691313B2 (en) Method for expelling gas positioned between a substrate and a mold
US8215946B2 (en) Imprint lithography system and method
JP6979779B2 (ja) ナノインプリントリソグラフィのためのシステムおよび方法
JP3894550B2 (ja) 近接場露光マスクの製造方法
KR20100029577A (ko) 기능성 나노패턴을 갖는 렌즈와 그 제조방법
US11776840B2 (en) Superstrate chuck, method of use, and method of manufacturing an article
JP5020079B2 (ja) 均一なエッチング特性を有する層を提供する方法及び組成物
JP2018093122A (ja) インプリント装置、及び物品製造方法
JP2001255660A (ja) 特殊表面形状の創成方法及び光学素子
KR20210109452A (ko) 균일한 광 강도를 위한 노광 장치 및 이를 이용하는 방법
KR20170114965A (ko) 임프린트 장치, 임프린트 방법, 물품의 제조 방법 및 형
US7732121B2 (en) Near-field exposure method
TW201214616A (en) A substrate table, a lithographic apparatus, a method of flattening an edge of a substrate and a device manufacturing method
US20210402677A1 (en) Systems and Methods for Reducing Pressure While Shaping a Film
TW201104363A (en) An immersion lithographic apparatus and a device manufacturing method
KR100905161B1 (ko) 반도체 소자의 제조 장치
US7417707B2 (en) Introduction of an intermediary refractive layer for immersion lithography
US9280046B2 (en) Method of fabricating mask
KR20220048928A (ko) 척 조립체, 평탄화 공정, 장치 및 물품 제조 방법
JP3225722B2 (ja) パターン露光用感光層形成方法及びパターン形成方法
US20220362970A1 (en) Substrate processing apparatus, substrate processing method, and article manufacturing method
JP2011123312A (ja) マイクロレンズの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee