JP6277388B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP6277388B2
JP6277388B2 JP2014004002A JP2014004002A JP6277388B2 JP 6277388 B2 JP6277388 B2 JP 6277388B2 JP 2014004002 A JP2014004002 A JP 2014004002A JP 2014004002 A JP2014004002 A JP 2014004002A JP 6277388 B2 JP6277388 B2 JP 6277388B2
Authority
JP
Japan
Prior art keywords
gas
film
barrier layer
ald
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014004002A
Other languages
English (en)
Other versions
JP2015133401A (ja
Inventor
吉田 武史
武史 吉田
Original Assignee
株式会社昭和真空
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社昭和真空 filed Critical 株式会社昭和真空
Priority to JP2014004002A priority Critical patent/JP6277388B2/ja
Publication of JP2015133401A publication Critical patent/JP2015133401A/ja
Application granted granted Critical
Publication of JP6277388B2 publication Critical patent/JP6277388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating

Description

本発明は、金属表面にバリア層を形成する成膜方法に関する。
近年、種々の分野で、発光装置にLED(Light Emitting Diode:発光ダイオード)が利用されている。LEDチップは、基板上にダイボンディングされ、ワイヤーでLEDチップと電極が電気的に接続されると共に、LEDチップを保護する透光性樹脂で周囲が被覆されている。
LEDチップの光取出し効率を向上させる目的で、反射膜、反射電極膜、電極膜、または配線等の用途に銀膜が採用されることがある。しかし、銀膜を用いる場合、銀の硫化が大きな問題となる。LEDチップは透光性樹脂により封止されているが、大気中の硫化水素等が樹脂を介して進入し、銀膜を硫化して黒色化し、LEDの光出力が低下してしまう。銀膜の黒色化を防止する目的で、銀膜にバリア層を形成するものが、例えば特許文献1に開示されている。
また、LEDチップに関するものではないが、例えば特許文献2には、原子層堆積(ALD:Atomic Layer Deposition)法を用いて、銀の変色を保護する被覆を成膜することが開示されている。また、非特許文献1には、低温でのAlのALD成膜についての記載がある。さらに、有機金属ガスと酸素プラズマとを反応させて酸化膜を形成するプラズマ原子層堆積(Plasma enhanced ALD、以下、「PE−ALD」という)という技術も知られている。
特開2010−239043号公報 特表2009−525406号公報
M.D.Groner, F.H.Fabreguette, J.W.Elam, and S.M.George, "Low‐Temperature Al2O3 Atomic Layer Deposition", Chem.Mater.2004,16,639‐645
特許文献1は、バリア層として、銀全体を被覆するように金属酸化膜を形成するものである。特許文献1の実施例に開示されるように、スパッタ法により金属酸化膜(バリア層)を形成することで、樹脂膜に比較して硫化水素等の硫化ガスの透過を低減することが可能となる。しかし、スパッタ法により成膜されたバリア層は、硫化ガスの透過を完全には遮断できず、時間経過ともに銀膜が黒色化してしまうことを避けられない。
遮断性向上を目的とし、バリア層を高温成膜することが考えられる。特許文献2に記載されたALD法においても、低温では非特許文献1に示されるように低密度の膜しか得らないことから、安定な膜を得るには、高温で処理することが必要である。しかし、LEDは高温環境に耐えられないため、LEDチップへの高温成膜によるバリア層形成は現実的でない。
反応性スパッタを利用することで比較的低温で金属酸化膜を形成することができるが、成膜中に導入される酸素ガスにより銀膜が酸化するという問題がある。黒色化防止を目的とするバリア層の形成に起因して銀膜が黒色化してしまっては、バリア層を形成する意味がない。酸素プラズマを用いるPE−ALDも同様に、銀膜の酸化を避けることができない。
本発明者は、以上の課題を解決するため、特許文献1や非特許文献1に示された原料ガスと水とを用いるALDによって第1のバリア層を成膜し、その後に、原料ガスと酸素プラズマによって第2のバリア層を成膜する方法および装置を発明し、先に特許出願した(特願2013−096384、本願出願時未公開、以下「先の出願」という)。
本願発明は、遮断機能の高いバリア層を成膜することが可能な新たな成膜方法を提供することを目的とする。
本発明によると、発光素子と共に基板上に形成された銀の表面に銀Agの反射率を低下させる原因となる硫化ガスの透過を低減するバリア層を形成する工程を含む成膜方法において、バリア層を形成する工程は、酸素プラズマと反応して酸化アルミニムAl 膜を形成するトリメチルアルミニウムTMAを酸素ガス と共に用いプラズマ原子層堆積工程を含み、このプラズマ原子層堆積の工程の少なくとも初期に、前記酸素ガスO に対して流量比で1/4以上3/4の水素ガスH を加えて前記酸素プラズマを生成することを特徴とする成膜方法が提供される。
この成膜方法は、成膜中の酸素と水素の量を調整することで、銀の黒色化を防止しながら、その表面にバリア層を形成することができる。また、成膜時の温度を比較的低温に抑えることができるので、樹脂パッケージを用いる場合であっても樹脂の劣化を抑制することができる。
本発明によると、遮断機能の高いバリア層を成膜することができ、そのようなバリア層が設けられた発光素子を提供することができる。
本発明の第1の実施の形態に係るALD装置の構成を示す図である。 図1に示すALD装置の制御部による成膜制御の流れを示すフローチャートである。 本発明の第2の実施の形態に係るALD装置の構成を示す図である。 成膜方法の異なるバリア層の水蒸気透過率の測定結果例を示す図である。 酸素ガスと水素ガスの流量比を変えてバリア層が形成されたAgの反射率の測定結果例を示す図である。 図1または図3に示す装置で形成されたバリア層を有する電子デバイスの断面図である。
図1は、本発明の第1の実施の形態に係る成膜装置としてのALD装置の構成を示す図である。以下では、銀膜上にバリア層として酸化アルミニウムAlを形成する場合を例に説明する。
図1に示すALD装置は、成膜室1と、成膜対象である基板2(被成膜面に銀膜を含む)と、排気装置3と、ガスシャワー4と、プラズマ生成用の高周波電源5と、給気部6〜9と、制御部10と、を備える。成膜室1は、少なくとも表面の一部に金属層が設けられた対象物である基板2を収容する。排気装置3は、成膜室に連接され、成膜室1内を真空雰囲気に維持する。高周波電源5は、成膜室1内に高周波電力を印加してプラズマを生成させる。給気部6、7は、成膜室1に連設され、酸素プラズマと反応して酸化膜を形成する原料ガスおよび反応ガスとしての酸素Oガスを成膜室1内に導入するガス導入手段を構成する。給気部8は、成膜室1に連設され、組成に水素原子を含む材料を成膜室1内に導入する水素導入手段を構成する。給気部9は、成膜室1に連設され、成膜室1内に不活性ガスを導入する。この実施の形態では、原料ガスをトリメチルアルミニウム(TMA)とし、水素を含む材料として水素Hを用いる。不活性ガスとしては、例えばアルゴンを用いる。制御部10は、CPU、RAMおよびROM等から構成されており、高周波電源5および吸気部6〜9を含むALD装置の動作全般を制御する。
ガスシャワー4は、基板2に対向配置され、高周波電源5に接続される。成膜対象に対面するガスシャワー4により、成膜対象面に対してガスの流れを均等に生成することができる。また、ガスシャワー4に高周波電力を印加することにより、成膜室1内部にプラズマが生成される。図1に示す実施形態では成膜室1および基板2を接地するものとしているが、新たな高周波電源を設けて、基板2に高周波電力を印加してもよい。
吸気部6は、原料ガスであるTMAの供給源に接続される。吸気部7は、反応ガスである酸素ガスの供給源に接続される。吸気部8は、水素供給源に接続される。吸気部9は、不活性ガスであるアルゴン供給源に接続される。原料ガス、反応ガス、水素ガス、および不活性ガスは、いずれもガスシャワー4から成膜室1内部に供給される。原料ガスの供給および停止は、吸気部6の開/閉により行う。
制御部10は、給気部6、7を制御して成膜室へ原料ガスおよび酸素ガスを導入するとともに、高周波電源5を制御して、プラズマ原子層堆積により基板2の金属層表面にバリア層を成膜させる制御を実行する。さらに、制御部10は、この成膜させる制御の少なくとも初期に、成膜室1への酸素ガスの導入に伴って、給気部8を制御して組成に水素原子を含む材料を成膜室1へ導入する制御を実行する。これらの制御において、制御部10は、給気部6〜9および高周波電源5に信号を送信して、高周波電力の印加時間、ガス供給のタイミングを制御する。
次に、バリア層の成膜工程について説明する。まず、基板2をセットし、給気部6および給気部9を開き、Alを含む原料ガスであるTMAと不活性ガスのアルゴンとを成膜室1内に導入する。本実施例では基板2を120℃に加熱する。TMA分子を基板2の表面に吸着させた後に、吸気部6を閉じ、原料ガスをパージする。その後、吸気部7、8を開き、成膜室1内に酸素ガスおよび水素ガスを供給する。次いで、ガスシャワー4に高周波電力を印加し、活性水素を含有する酸素プラズマ(水素含有酸素プラズマ)を生成し、基板2のTMA分子を酸化させてAlを形成する。酸素プラズマ中に水素ラジカルを含むことにより、銀膜が黒色化せず、かつバリア機能の高い緻密な膜を形成することができる。TMA分子の酸化は、高周波電力の印加時間により制御する。吸気部7を閉じて酸化ガスおよび水素ガスを成膜室1からパージした後、吸気部9は開いたまま、所望の膜厚になるまで、原料ガスの導入、パージ、酸化ガスおよび水素ガスの導入、高周波電極の印加、パージのサイクルを繰り返して継続する。
図2は、バリア層の成膜工程における制御部10の制御の流れを示すフローチャートである。
制御部10は、オペレータからの成膜開始の指示があると、給気部6,9に、原料ガスと不活性ガスの成膜室1内への導入を指示する(ステップS1,S2)。なお、図2では、フローチャートにおけるループを明確にするため、給気部6より先に給気部9へ指示するように記載している。給気部6,9への指示のタイミングは、同時でもよく、給気部6が先でもよい。続いて制御部10は、TMA分子が基板2の表面に吸着するまでの時間が経過した後、吸気部6に、ガスの供給停止を指示する(ステップS3)。続いて制御部10は、吸気部7、8に、酸素ガスおよび水素ガスの成膜室1内への供給を指示する(ステップS4)。次いで、制御部10は、高周波電源5をオンにし、ガスシャワー4に高周波電力を印加させる(ステップS5)。これにより、基板2のTMA分子が酸化し、Alが形成される。続いて、制御部10は、吸気部7、8に、酸素ガスおよび水素ガスの供給停止を指示する(ステップS6)。これにより、成膜室1から酸素ガスおよび水素ガスがパージされる。制御部10は、所望の膜厚が得られるまで、ステップS2〜S6の処理を繰り返す(ステップS7)。所望の膜厚が得られると、制御部10は、給気部9に不活性ガスの供給停止を指示し(ステップS8)、成膜制御を終了する。
本実施の形態によれば、吸気部6〜9の開閉および高周波電力の印加時間により、精度良く膜厚を制御することができる。また、基板2の成膜面が平面でなく凹凸面を有する場合であっても、膜の着き回りがよく、均一な膜を形成することができる。水素ガスの成膜室1への導入に関して、ここでは酸素ガスの導入に伴って毎回行うものとしたが、成膜の初期だけ行ってもよい。
以上の説明では、バリア層を形成する対象として銀を例に説明したが、他の酸化あるいは腐食しやすい金属に対しても、同様のバリア層を形成して、酸化性ガスや腐食性ガスを良好に遮断することができる。
また、以上の説明では、バリア層として酸化アルミニウムを成膜するものとしたが、酸化チタンや酸化シリコン等の酸化金属膜を形成してもよい。原料ガスは、トリメチルアルミニウム(TMA)に限定されるものではなく、目的のバリア層に合わせて適宜選択することができる。また、不活性ガスについても、アルゴンに限定されるものではなく、例えば窒素を用いてもよい。
基板2を成膜室1内にセットするには、図示していない搬送装置を用いて、成膜室1の真空雰囲気を維持したまま基板2を成膜室1内に搬入する。あるいは、成膜室1内に基板2を手動で搬入して設置し、その後に成膜室1内を所定の真空度まで真空排気してもよい。
図3は、本発明の第2の実施の形態に係るALD装置の構成を示す図である。このALD装置は、成膜室20と、成膜対象である基板2と、排気装置3と、高周波コイル21と、プラズマ生成用の高周波電源5と、給気部6〜9と、制御部10と、を備える。給気部6〜9および排気装置3は成膜室1に連設されている。
図1に示すALD装置は、バリア層を成膜するために、容量結合プラズマを生成している。これに対して図3に示すALD装置は、高周波電極としてのガスシャワー4に代えてコイル21を配置し、誘導結合プラズマを生成する。すなわち、本実施の形態は、プラズマの生成方法が異なるだけで、第1の実施形態と実質的に同等の成膜工程でバリア層を成膜することができる。
図4は、成膜方法の異なるバリア層の水蒸気透過率の測定結果例を示す図である。縦軸が水蒸気透過率を示す。バリア層としては、100μmの厚さのPET(Polyethylene terephthalate)フィルム上(片面)に、Alを20nmの膜厚に成膜したものを用いている。成膜方法としては、
(1)原料ガスと水とを用いるALD(「H2O−ALD」という)、
(2)原料ガスと酸素プラズマによるPE−ALD(「PE−ALD(O2)」という)、
(3)原料ガスと水素含有酸素プラズマによるPE−ALD(「PE−ALD(O2/H2)」という)、
(4)原料ガスと水素含有酸素プラズマによるPE−ALDで一部成膜した後、原料ガスと酸素プラズマによるPE−ALDで成膜する方法(「PE−ALD(O2/H2→O2)という)
の4種類を用いた。比較のため、バリア層がない場合も示している(図には「PET」と示す)。
図4に示すように、バリア層が無いPETでは水蒸気透過率が6.04g/m・dayであるのに対し、H2O−ALDによるバリア層を設けることで、水蒸気透過率が0.47g/m・dayに低下する。さらに、PE−ALD(O2)によるバリア層では、水蒸気透過率が0.09g/m・dayとなり、水素ガスを用いたPE−ALDでは、水蒸気透過率が0.08g/m・dayとなっている。PE−ALD(O2/H2)とPE−ALD(O2/H2→O2)とでは、水蒸気透過率の違いは見られなかった。水素含有酸素プラズマと反応させながらPE−ALDを行うことで、他の方法で成膜された同じ厚さのAlバリア層に比較して、水蒸気に対して優れた遮断性を示すバリア層が得られることがわかる。図4に示す測定結果は、硫化水素等の硫化ガスに対する遮断性を示すものではない。しかし、水蒸気以外のガスに対しても、同様の傾向があると考えられる。
図5は、酸素ガスと水素ガスの流量比を変えてバリア層が形成されたAgの反射率の測定結果例を示す図である。縦軸が波長460nmにおける反射率を示し、横軸は、酸素ガスと水素ガスの流量比を示す。酸素ガスと水素ガスの総流量は200sccmとし、Alバリア層を25nmの厚さに成膜した。図5にはまた、H2O−ALDとPE−ALD(O2)の2段階で同じ厚さのAlバリア層を成膜した場合の反射率(図には「2Step」として示す)と、バリア層がないAg単独の反射率も示す。
図5に示すように、水素ガスを利用せずに酸素ガスのみでバリア層を成膜した場合の反射率は、58.4であった。一方、水素ガスの流量を20sccm(酸素ガスの流量は180sccm)としてバリア層を成膜した場合には、反射率が91.0と大幅に増加した。水素ガスの流量が30,40,50,60,70の場合のそれぞれの反射率は、91.7,93.8,94.5,94.1,93.8であった。H2O−ALDとPE−ALD(O2)の2段階で成膜した場合の反射率は、93.9であった。Ag単独の反射率は、96.3であった。この測定結果から、酸素ガス対水素ガスの流量比は、160/40以上の範囲が望ましいことがわかる。すなわち、酸素ガスに対して水素ガスを1/4以上の範囲で反応させることがよい。酸素ガスに対して水素ガスは3/4以下の範囲で反応させることがよい。
上述の実施の形態では基板温度120℃でバリア層を形成するものとしたが、バリア層は200℃以下、より好ましくは150℃以下で形成することが望ましい。
図6は、上述の実施の形態を用いて形成されたバリア層を有する電子デバイスの断面図である。ここでは、電子デバイスとして、LED光源30を例に説明する。このLED光源30の基本構造は、バリア層が水素含有酸素プラズマを用いて成膜されたものであることを除いて、特許文献1に示されたものと同等である。すなわち、LED光源30は、基板31上に、Ag電極32,33を備える。これらのAg電極32,33は、図外の外部電極に接続される。Ag電極32,33上には、LED素子36が実装される。LED素子36の上面にバリア層34が設けられている。LED素子36の2つの電極は、一方がワイヤー37によりAg電極32に電気的に接続され、他方がワイヤー38によりAg電極33に電気的に接続される。LED光源30の周辺部にはパッケージ枠40が設けられ、このパッケージ枠40内は、LED素子36の周囲を囲むように、蛍光体が均一に練り込まれた封止材41で埋め込まれている。
1、20 成膜室
2 基板
3 排気装置
4 ガスシャワー
5 高周波電源
6〜9 給気部
10 制御部
21 高周波コイル
30 LED光源
31 基板
32,33 Ag電極
34 バリア層
36 LED素子
37,38 ワイヤー
40 パッケージ枠
41 封止材

Claims (3)

  1. 発光素子と共に基板上に形成された銀Agの表面に、銀Agの反射率を低下させる原因となる硫化ガスの透過を低減するバリア層を形成する工程を含む成膜方法において、
    前記バリア層を形成する工程は、酸素プラズマと反応して酸化アルミニムAl 膜を形成するトリメチルアルミニウムTMAを酸素ガス と共に用いプラズマ原子層堆積工程を含み、
    このプラズマ原子層堆積の工程の少なくとも初期に、前記酸素ガスO に対して流量比で1/4以上3/4以下の水素ガスH を加えて前記酸素プラズマを生成する
    ことを特徴とする成膜方法。
  2. 請求項1記載の成膜方法において、前記バリア層を形成する工程を、前記発光素子の機能が保たれる限界温度より低い基板温度で実行することを特徴とする成膜方法。
  3. 請求項記載の成膜方法において、前記発光素子は発光ダイオードであることを特徴とする成膜方法。
JP2014004002A 2014-01-14 2014-01-14 成膜方法 Active JP6277388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014004002A JP6277388B2 (ja) 2014-01-14 2014-01-14 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014004002A JP6277388B2 (ja) 2014-01-14 2014-01-14 成膜方法

Publications (2)

Publication Number Publication Date
JP2015133401A JP2015133401A (ja) 2015-07-23
JP6277388B2 true JP6277388B2 (ja) 2018-02-14

Family

ID=53900399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004002A Active JP6277388B2 (ja) 2014-01-14 2014-01-14 成膜方法

Country Status (1)

Country Link
JP (1) JP6277388B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7312056B2 (ja) * 2019-01-07 2023-07-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
DE102019101061B4 (de) * 2019-01-16 2022-02-17 Infineon Technologies Ag Verfahren zum ausbilden einer kontaktstruktur, verfahren zum ausbilden eines chipgehäuses und chipgehäuse

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4896041B2 (ja) * 2006-01-17 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP2011159906A (ja) * 2010-02-03 2011-08-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5864089B2 (ja) * 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5975269B2 (ja) * 2012-06-07 2016-08-23 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
JP2015133401A (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
JP5789149B2 (ja) 原子層成長方法及び原子層成長装置
JP4866898B2 (ja) 原子層成長装置
JP6225837B2 (ja) 成膜装置、成膜方法、記憶媒体
JP6225842B2 (ja) 成膜装置、成膜方法、記憶媒体
KR101189495B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101933260B1 (ko) 성막 방법 및 성막 장치
JP6086933B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
Selvaraj et al. Iron oxide grown by low-temperature atomic layer deposition
KR101761449B1 (ko) 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품
JP4474596B2 (ja) シリコンナノ結晶構造体の形成方法及び形成装置
JP2014236148A (ja) 有機分子膜の形成装置および形成方法
KR102314998B1 (ko) 실리콘막의 형성 방법 및 형성 장치
JP6277388B2 (ja) 成膜方法
CN107204273A (zh) 半导体器件的制造方法、衬底处理装置及衬底处理方法
JP6145626B2 (ja) 成膜方法
KR102578827B1 (ko) 유연한 유무기 보호막 및 그 제조방법
JP2011195900A (ja) 原子層堆積方法および原子層堆積装置
TW201721812A (zh) 複合阻障層及其製造方法
JP2018184636A (ja) タングステン膜を形成する方法
JP2012204694A (ja) 半導体装置の製造方法及び基板処理装置
KR101849861B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2019518309A (ja) 発光素子の保護膜蒸着方法
KR102402779B1 (ko) 실리콘 전구체 가압 도징 단계를 포함하는 절연막 제조방법
JP6242283B2 (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R150 Certificate of patent or registration of utility model

Ref document number: 6277388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250