KR20150059597A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 Download PDF

Info

Publication number
KR20150059597A
KR20150059597A KR1020140150163A KR20140150163A KR20150059597A KR 20150059597 A KR20150059597 A KR 20150059597A KR 1020140150163 A KR1020140150163 A KR 1020140150163A KR 20140150163 A KR20140150163 A KR 20140150163A KR 20150059597 A KR20150059597 A KR 20150059597A
Authority
KR
South Korea
Prior art keywords
gas
film
substrate
processing
processing chamber
Prior art date
Application number
KR1020140150163A
Other languages
English (en)
Inventor
아츠시 모리야
켄스케 하가
카이치로 미나미
카즈히로 유아사
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20150059597A publication Critical patent/KR20150059597A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 구동 속도의 고속화 및 소비 전력의 저감을 도모하는 것이 가능한 반도체 장치의 제조 기술을 제공한다.
적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 처리실 내에 반입하는 공정; 상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 공정; 및 상기 제1 처리 온도로 가열된 상기 처리실 내에 적어도 실리콘 함유 가스를 공급하여 상기 기판의 표면의 일부에 노출된 상기 게르마늄 함유막의 표면을 실리콘 종단시키는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 공정에 이용되는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체에 관한 것이다.
최근 반도체 장치의 미세화와 더불어 구동(驅動) 속도의 고속화 및 소비 전력의 저감이 요구되고 있다. 하지만 반도체 장치가 미세화되는 것에 의해 트랜지스터 소자)의 게이트 길이가 짧아져 이것이 원인이 되어 리크 전류가 증대하고 소비 전력의 저감이 저해되는 과제와, 반대로 리크 전류를 억제하면 트랜지스터의 전류 구동 속도가 저하하는 과제가 새롭게 발생하고 있다.
이와 같은 과제를 해결하기 위한 방법 중 하나로서 왜곡 실리콘(Si) 기술이 기대되고 있다. 이 기술은 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 채널 영역에 압축 응력 또는 인장(引張) 응력 중 어느 하나를 인가하는 것에 의해 Si의 결정 격자를 왜곡시키고, 에너지 밴드 구조를 변화시키는 것에 의해 격자 진동에 의한 캐리어 산란의 감소나 유효 질량의 저감에 의해 정공(hole)과 전자의 이동도가 향상된다.
MOSFET의 채널 영역에 압축 응력 또는 인장 응력을 인가하기 위해서 소스/드레인 영역에 Si를 에피택셜 성장시키는 소위 임베디드(매립) 구조의 트랜지스터가 제안되고 있다.
한편, 이와 같은 미세화 이외의 반도체 장치의 성능 향상 수단으로서 planer형의 2차원 구조로부터 Fin형의 3차원 구조로의 전환이나, 전자·홀(정공)의 이동도가 Si보다 뛰어난 실리콘 게르마늄(SiGe)이나 게르마늄(Ge) 등의 재료를 채널부에 이용하는 것이 검토되고 있다.
본 발명의 목적은 채널부에 고농도의 Ge원자를 함유한 SiGe막 또는 Ge막을 이용한 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록매체를 제공하는 데 있다.
적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 처리실 내에 반입하는 공정; 상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 공정; 및 상기 제1 처리 온도로 가열된 상기 처리실 내에 적어도 실리콘 함유 가스를 공급하여 상기 기판의 표면의 일부에 노출된 상기 게르마늄 함유막의 표면을 실리콘 종단(終端)시키는 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 구동 속도의 고속화 및 소비 전력의 저감을 도모하는 것이 가능한 반도체 장치의 제조 기술을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 구성을 도시하는 개요도.
도 2는 본 발명의 일 실시 형태에 따른 기판 처리 장치의 처리로의 구성을 도시하는 종단면도(縱斷面圖).
도 3은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 가스 공급계의 구성을 도시하는 도면.
도 4의 (A)는 Si기판 상에 Fin형 구조로서 STI부와 채널부를 형성하였을 때의 도면, 도 4의 (B)는 STI부를 에칭하는 것에 의해 채널부의 일부를 노출시켰을 때의 도면, 도 4의 (C)는 노출된 채널부에 캡층을 형성하였을 때의 도면, 도 4의 (D)는 캡층 상에 게이트 절연막과 게이트 막을 형성하였을 때의 도면.
도 5의 (A)는 Si기판 상에 STI부와 채널부를 형성하였을 때의 도면, 도 5의 (B)는 채널부 상에 캡층을 형성하였을 때의 도면, 도 5의 (C)는 소스 드레인부 및 게이트부를 형성한 반도체 장치의 개략도.
도 6의 (A)는 본 발명의 일 실시 형태에 따른 기판 처리 장치의 기판 처리 플로우를 도시하는 도면, 도 6의 (B)는 본 발명의 일 실시 형태에 따른 기판 처리 장치의 기판 처리 플로우의 성막 공정을 도시하는 도면.
도 7은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 성막 플로우에 의해 처리한 기판의 계면(界面)에 대하여 분석한 도면.
도 8의 (A)는 본 발명의 제2 실시 형태에 따른 기판 처리 장치의 기판 처리 플로우를 도시하는 도면, 도 8의 (B)는 본 발명의 제2 실시 형태에 따른 기판 처리 장치의 기판 처리 플로우의 성막 공정을 도시하는 도면.
도 9는 본 발명의 제2 실시 형태에 따른 기판 처리 장치의 성막 플로우에 의해 처리한 기판의 계면에 대하여 분석한 도면.
도 10의 (A)는 본 발명의 제3 실시 형태에 따른 기판 처리 장치의 기판 처리 플로우를 도시하는 도면, 도 10의 (B)는 본 발명의 제3 실시 형태에 따른 기판 처리 장치의 기판 처리 플로우의 성막 공정을 도시하는 도면.
도 11은 본 발명의 제3 실시 형태에 따른 기판 처리 장치의 성막 플로우에 의해 처리한 기판의 계면에 대하여 분석한 도면.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태를 도면에 기초하여 설명한다.
(1) 기판 처리 장치의 구성
도 1은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치(10)의 구성을 도시하는 개요도이다. 기판 처리 장치(10)는 소위 핫 월식 종형(縱型) 감압 장치다. 도 1에 도시하는 바와 같이 웨이퍼 카세트(12)에 의해 반입된 웨이퍼(a)(기판)는 이재기(14)(移載機)에 의해 웨이퍼 카세트(12)로부터 보트(16)에 이재된다. 보트(16)로의 이재는 대기실에서 수행되고, 대기실에 보트(16)가 있을 때에는 노구(爐口) 게이트 밸브(29)에 의해 처리실이 기밀하게 보지(保持)된다. 보트(16)에 처리 대상이 되는 웨이퍼(a)의 이재가 완료되면 노구 게이트 밸브(29)를 이동하여 노구부를 개방하는 것에 의해, 보트(16)는 처리로(18) 내에 삽입되고, 처리로(18) 내는 진공 배기계(20)에 의해 감압된다. 그리고 가열 장치인 히터(22)에 의해 처리로(18) 내를 원하는 온도로 가열하고, 온도가 안정되었을 때에 가스 공급부(21)로부터 원료 가스와 에칭 가스를 교호(交互)적으로 공급하여 웨이퍼(a) 상에 Si 또는 SiGe 등을 선택 에피택셜 성장시킨다. 또한 부호(23)는 제어계(제어 장치)이며, 노구 게이트 밸브(29)의 구동에 따른 보트(16)의 처리로(18) 내로의 삽입 및 회전, 진공 배기계(20)에서의 배기, 가스 공급부(21)로부터의 가스의 공급 및 히터(22)에 의한 가열 등을 제어한다.
Si 또는 SiGe의 선택 에피택셜 성장의 원료 가스로서는 SiH4이나 Si2H6, SiH2Cl2등의 Si 함유 가스가 이용되고, SiGe의 경우에는 GeH4이나 GeCl4 등의 Ge 함유 가스가 추가된다. 원료 가스가 도입되면 Si 또는 SiGe 또는 Ge 상에서는 즉시 성장이 시작되는데 비해 SiO2이나 SiN 등의 절연막상에서는 잠복 기간이라고 불리는 성장의 지체가 발생한다. 이 잠복 기간 동안에 Si 또는 SiGe 또는 Ge 상에만 Si 또는 SiGe를 성장시키는 것이 선택 성장이다. 이 선택 성장 중에는 SiO2나 SiN의 절연막 상에 Si핵의 형성(불연속적인 Si막의 형성)이 발생하기 때문에 선택성이 손상된다. 그렇기 때문에 원료 가스의 공급 후에 에칭 가스를 공급하여 SiO2나 SiN 등의 절연막 상에 형성된 Si핵(Si막)의 제거를 수행한다. 이를 반복하는 것에 의해 선택 에피택셜 성장을 수행한다.
다음으로 본 발명의 일 실시 형태에 따른 기판 처리 장치(10)에 이용하는 처리로(18)의 보트(16)를 삽입한 후의 구성을 도면에 기초하여 구체적으로 설명한다. 도 2는 본 발명의 일 실시 형태에 따른 보트(16) 삽입 후의 처리로(18)의 개략 구성도이며, 종단면도로서 도시된다. 도 2에 도시하는 바와 같이 처리로(18)에는 처리실(24)을 형성하는 예컨대 아우터 튜브에 의해 구성되는 반응관(26)과, 반응관(26)의 하부에 배치되고 배기구(27)로부터 배기하는 가스 배기관(28)과, 처리실(24) 내에 원료 가스 등을 공급하는 제1 가스 공급관(30)과, 에칭 가스 등을 공급하는 제2 가스 공급관(32)이 설치되고 반응관(26)과 O링(33a)을 개재하여 접속된 매니폴드(34)와, 매니폴드(34)의 하단부를 폐색(閉塞)하고 처리실(24)을 O링(33b 및 33c)을 개재하여 밀폐하는 씰 캡(36)과, 웨이퍼(a)(기판)를 다단으로 보지(지지)하는 기판 보지부(기판 지지부)로서의 보트(16)와, 보트(16)를 소정의 회전 횟수로 회전시키는 회전 기구(38)와, 반응관(26)의 외측에 도시되지 않는 히터 소선(素線)과 단열 부재로부터 구성되는 웨이퍼(a)를 가열하는 히터(22)(가열 장치)를 구비한다.
반응관(26)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구(開口)된 원통 형상으로 형성된다. 매니폴드(34)는 예컨대 스텐레스 등으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되고, 상단이 O링(33a)을 개재하여 반응관(26)을 지지한다. 씰 캡(36)은 예컨대 스텐레스 등으로 이루어지고, 링 형상부(35)와 원반 형상부(37)에 의해 형성되고, 매니폴드(34)의 하단부를 O링(33b 및 33c)을 개재하여 폐색한다. 또한 보트(16)는 예컨대 석영이나 탄화실리콘 등의 내열성 재료로 이루어지고, 복수 매의 웨이퍼(a)를 수평 자세에서 또한 중심을 맞춘 상태에서 정렬시켜서 다단으로 보지하도록 구성된다. 보트(16)의 회전 기구(38)는 회전축(39)이 씰 캡(36)을 관통하여 보트(16)에 접속되고, 보트(16)를 회전시키는 것에 의해 웨이퍼(a)를 회전시키도록 구성된다.
또한 히터(22)는 상부 히터(22a), 중앙 상부 히터(22b), 중앙 히터(22c), 중앙 하부 히터(22d) 및 하부 히터(22e)의 5개의 영역으로 분할되고, 이들은 각각 원통 형상을 가진다.
그리고 처리로(18) 내에서는 높이가 다른 제1 가스 공급구(40a, 40b, 40c)를 포함하는 3개의 제1 가스 공급 노즐(42a, 42b, 42c)이 배설되어 제1 가스 공급계(30)를 구성한다. 또한 제1 가스 공급 노즐(42a, 42b, 42c)과는 별도로 높이가 다른 제2 가스 공급구(43a, 43b, 43c)를 포함하는 3개의 제2 가스 공급 노즐(44a, 44b, 44c)이 배설되어 제2 가스 공급계(32)를 구성한다. 제1 가스 공급계 및 제2 가스 공급계는 가스 공급부(21)에 접속된다.
이 처리로(18)의 구성에서 원료 가스(예컨대 SiH4가스)는 제1 가스 공급계(30)의 제1 가스 공급 노즐(42a, 42b, 42c)로부터 보트(16)의 상부, 중앙부, 하부의 3개소(箇所)에 공급되고, 에칭 가스(예컨대 Cl2가스)는 제2 가스 공급계(32)의 제2 가스 공급 노즐(44a, 44b, 44c)로부터 보트(16)의 상부, 중앙부, 하부의 3개소에 공급된다. 또한 제1 가스 공급계(30)로부터 원료 가스가 공급되는 동안 제2 가스 공급계(32)에는 퍼지 가스(예컨대 H2가스)가 공급되고, 제2 가스 공급계(32)로부터 에칭 가스가 공급되는 동안에는 제1 가스 공급계(30)로부터 퍼지 가스가 공급되는 것에 의해, 타방(他方)의 가스가 노즐 내에 역류하는 것을 억제한다. 또한 처리실(24) 내의 분위기는 배기계로서의 가스 배기관(28)으로부터 배기된다. 가스 배기관(28)은 배기 수단[예컨대 진공 펌프(59)]이 접속된다. 가스 배기관(28)은 처리실(24)의 하방(下方)에 설치되고, 도 2에 도시하는 바와 같이 가스 공급 노즐(42, 44)로부터 분출한 가스는 상부로부터 하부를 향하여 흐른다. 이와 같이 가스의 흐름을 상부로부터 하부를 향하도록 하는 것에 의해 비교적 온도가 낮고 부생성물이 발생하기 쉬운 처리실(24)의 하부를 통과한 가스가 기판(a)과 접촉하지 않는 구성으로 할 수 있어 막질의 향상을 기대할 수 있다.
또한 기판 처리 장치(10)는 제어계(60)(제어 장치)를 포함하고, 가스 공급부(21), 히터(22), 보트(16)의 회전 기구(38), 진공 펌프(59)에 전기적으로 접속되어 각각의 동작을 제어한다.
다음으로 제1 가스 공급계(30), 제2 가스 공급계(32) 및 가스 공급 수단(45)에 대하여 도 3을 이용하여 설명한다. 또한 도 3은 설명을 간략하게 하기 위해서 본 실시 형태에 따른 기판 처리 장치의 가스 공급에 필요한 부분만 기재한다.
제1 가스 공급계(30)를 구성하는 제1 가스 공급 노즐(42a, 42b, 42c)의 각각은 가스 유량 제어 수단으로서의 제1 매스 플로우 컨트롤러(53a, 53b, 53c)(이하, 「MFC」라고 부른다) 및 제1 밸브(63a, 63b, 63c)를 개재하여 원료 가스 공급원인 SiH4 공급원에 접속된다. 또한 제1 가스 공급 노즐(42a, 42b, 42c)의 각각은 가스 유량 제어 수단으로서의 제2 MFC(54a, 54b, 54c) 및 제2 밸브(64a, 64b, 64c)를 개재하여 에칭 가스 공급원인 Cl2 공급원에 접속된다. 또한 제1 가스 공급 노즐(42a, 42b, 42c)의 각각은 제4 MFC(56) 및 제4 밸브(66)를 개재하여 퍼지 가스 공급원인 H2 공급원에 접속된다.
제2 가스 공급계(32)를 구성하는 제2 가스 공급 노즐(44a, 44b, 44c)의 각각은 가스 유량 제어 수단으로서의 제3 MFC(55a, 55b, 55c) 및 제3 밸브(65a, 65b, 65c)를 개재하여 에칭 가스 공급원인 Cl2 공급원에 접속된다. 또한 제2 가스 공급 노즐(44a, 44b, 44c)의 각각은 제5 MFC(57) 및 제5 밸브(67)를 개재하여 퍼지 가스 공급원인 H2공급원에 접속된다.
여기서 본 실시 형태에서는 원료 가스를 처리실(24) 내에 공급하는 제1 가스 공급관(30) 및 제1 가스 공급 노즐(42a, 42b, 42c)과, 에칭 가스를 처리실(24) 내에 공급하는 제2 가스 공급관(32) 및 제2 가스 공급 노즐(44a, 44b, 44c)을 분리한다. 이에 의해 원료 가스 및 에칭 가스가 다른 노즐로부터 공급되기 때문에 원료 가스 및 에칭 가스의 공급량을 독립적으로 조절할 수 있다.
또한 같은 노즐로부터 원료 가스와 에칭 가스를 공급한 경우, 원료 가스의 자기분해(自己分解)에 의해 노즐 내에 막이 부착되고, 그곳에 에칭 가스를 흘리면 파티클이나 에칭 가스의 소비가 발생했었다. 이에 대하여 본 실시 형태에서는 원료 가스와 에칭 가스를 각각 다른 노즐로부터 공급하기 때문에 노즐로부터의 파티클 발생을 회피할 수 있다. 또한 에칭 가스를 공급하는 제2 가스 공급 노즐(44a, 44b, 44c)의 내벽에 막이 부착되지 않기 때문에 제2 가스 공급 노즐(44a, 44b, 44c) 내에서 에칭 가스가 소비되지 않아 보다 양호한 에칭 특성을 얻을 수 있고, 웨이퍼(a)에 대하여 제1 가스 공급 노즐(42a, 42b, 42c) 및 제2 가스 공급 노즐(44a, 44b, 44c)의 내벽 상태와 상관없이 안정된 에칭 레이트를 확보할 수 있다.
또한 제1 가스 공급 노즐(42a, 42b, 42c)로부터도 에칭 가스를 공급할 수 있도록 구성한다. 전술한 바와 같이 선택 성장 공정에서는 원료 가스와 에칭 가스를 각각 독립적으로 공급하는 것이 바람직하며, 이 때 원료 가스를 공급하는 제1 가스 공급 노즐(42a, 42b, 42c)에 에칭 가스를 공급할 필요는 없다. 하지만 제1 가스 공급 노즐(42a, 42b, 42c)은 선택 성장 공정에서 원료 가스가 공급되지만 에칭 가스가 공급되지 않기 때문에 Si막의 퇴적이 진행하여 노즐의 폐색이 발생할 가능성이 있다. 따라서 본 실시 형태와 같이 원료 가스를 공급하는 제1 가스 공급 노즐에 대해서도 에칭 가스를 공급할 수 있는 구성으로 하는 것에 의해 제1 가스 공급 노즐의 내벽에 퇴적한 Si막의 제거가 가능해진다.
또한 원료 가스 및 에칭 가스의 각각에 대하여 높이가 다른 복수 개의 노즐을 설치하기 때문에 처리로(18)의 상부와 하부 사이에서의 가스의 도중 공급에 의해 조정할 수 있고, 반응 가스의 소비에 의해 배기측[처리로(18) 내 하부]일수록 성장 속도가 저하되는 것을 억제할 수 있다. 특히 본 실시 형태에서는 제1 가스 공급 노즐(42a, 42b, 42c)의 각각에 대하여 제1 MFC(53a, 53b, 53c) 및 제1 밸브(63a, 63b, 63c)를 설치한다. 또한 제2 가스 공급 노즐(44a, 44b, 44c)의 각각에 대하여 제3 MFC(55a, 55b, 55c) 및 제3 밸브(65a, 65b, 65c)를 설치한다. 이와 같이 각각의 가스 공급 노즐에 대하여 밸브나 MFC를 설치하는 것에 의해 각 가스 공급구로부터 공급되는 가스의 유량을 조정하는 것이 가능해지고, 웨이퍼(a)의 높이 위치의 차이에 의한 막 두께의 편차를 한층 더 작게 하는 것이 가능해진다.
또한 본 실시 형태에서는 퍼지 가스 공급원에 대응하여 설치되는 제4 MFC(56), 제4 밸브(66)는 높이가 다른 3개의 제1 가스 공급 노즐(42a, 42b, 42c)로 공통화된다. 마찬가지로 퍼지 가스 공급원에 대응하여 설치되는 제5 MFC(57), 제5 밸브(67)는 높이가 다른 3개의 제2 가스 공급 노즐(44a, 44b, 44c)로 공통화된다. 퍼지 가스는 성막에 직접 기여하는 가스가 아니기 때문에 높이 위치에서 유량 등을 변경할 필요는 없고, 공통화하는 것에 의해 부품 점수의 증가를 억제할 수 있다. 또한 퍼지 가스에 대해서도 부품 점수의 증가는 발생하지만, 각각 높이가 다른 노즐에 대하여 독립적으로 MFC나 밸브를 설치해도 좋다는 것은 말할 필요도 없다.
(2) 기판 처리 공정
다음으로 본 실시 형태에 따른 기판 처리의 일 예를 도면을 이용하여 설명한다. 도 4는 Fin-FET의 채널부에 SiGe(실리콘 게르마늄)이나 Ge(게르마늄)을 이용한 경우의 디바이스 구조와 작성 방법을 간략적으로 도시한 도면이다. 또한 도 5는 Planer형 MIS-FET의 채널부에 SiGe(실리콘 게르마늄)이나 Ge(게르마늄)을 이용한 경우의 디바이스 구조와 작성 방법을 간략적으로 도시한 도면이다. 채널부에 SiGe나 Ge를 이용한 경우, SiGe나 Ge의 채널부 표면에는 Si(실리콘) 박막을 캡층으로서 성막할 필요가 있다. 이 캡층에는 SiGe, Ge표면에 형성되는 Ge산화막에 의해 게이트 절연막으로서 SiGe, Ge막 상에 적층되는 High-k막과의 사이에 계면 준위(準位)(결함)가 발생하는 것을 방지하는 목적이 있다. 여기서 예컨대 웨이퍼의 재료로서 Si기판을 이용한 경우, Si와 SiGe나 Ge와는 격자 상수 차이가 커서 웨이퍼 상에 형성한 SiGe나 Ge막의 표면 거칠기(러프니스)가 커지기 때문에 CMP 등에 의한 평탄화를 위한 가공을 수행할 필요가 있다. 또한 Fin-FET와 같은 3차원 구조의 반도체 장치의 경우에는 채널부를 Fin형상으로 가공할 필요가 있다. 이와 같은 평탄화 처리나 형상 가공 처리는 성막 장치와는 다른 장치에 의해 수행되기 때문에 SiGe나 Ge를 성막한 웨이퍼는 대기(大氣) 중에 노출되고, 이 때 SiGe나 Ge막 표면에 자연 산화막이 형성된다. 또한 장치 사이의 웨이퍼 반송 시에 웨이퍼를 대기에 노출하는 것을 방지하기 위해서 FOUP이나 Pod 등의 밀폐식의 기판 수납 용기를 이용하여 수행한 경우에도 성막 장치의 처리실 내에 산소 원자(O원자)가 조금이라도 존재하면 성막 처리 과정에서의 승온 등의 처리 순서(프로세스) 중에 SiGe막이나 Ge막 표면에 자연 산화막이 형성된다. SiGe나 Ge막 표면에 자연 산화막이 형성되면 캡층으로서의 Si박막과의 계면에서 전자, 홀의 이동도가 작아져 막이 가지는 원하는 특성을 얻지 못하기 때문에, 채널부와 캡층의 계면은 산소 등의 불순물을 제거한 청정한 계면으로 할 필요가 있다.
(채널부 형성)
다음으로 채널부에 SiGe막 또는 Ge막을 형성하는 처리에 대하여 도 6의 (A) 및 도 6의 (B)를 이용하여 설명한다. 우선 세정 장치에 의해 웨이퍼를 세정하고(S601), 자연 산화막을 제거한 후의 웨이퍼를 도시되지 않는 공장 내 반송 장치에 의해 소정의 기판 처리 장치에 반송한다. 소정의 기판 처리 장치에 반송된 웨이퍼를 기판 보지구로서의 보트(16)에 반송하고(S602), 보트 로드한다(S603). 그 후, 진공 펌프(59)를 제어하는 것에 의해 노(爐) 내를 감압하고(S604), 처리실 내 압력이 소정의 압력이 된 타이밍에 처리실(24) 내를 처리 온도(예컨대 500℃)까지 승온시킨다(S605). 처리 온도까지 승온한 후, 온도가 안정된 타이밍(S606)에 제2 가스 공급계(32)로부터 에칭 가스를 공급하고, 사전 처리로서 웨이퍼의 에칭을 수행하는 것에 의해 웨이퍼 표면의 불순물을 제거한다(S607). 웨이퍼 표면의 불순물을 제거한 후에 원료 가스를 공급하여 성막 처리(S608)를 수행한다. 도 6의 (B)에 도시하는 바와 같이 성막 처리는 Si 함유 가스 및 Ge 함유 가스 등의 원료 가스 공급을 수행하는 공정(S614)과, H2가스를 공급하여 처리실(24) 내의 원료 가스를 배기하는 퍼지 공정(S615), Cl 함유 가스 등의 에칭 가스 공급 공정(S616), H2가스를 공급하여 처리실(24) 내의 에칭 가스를 배기하는 퍼지 공정(S617)의 순서대로 처리하도록 구성되고, 원료 가스 공급, 원료 가스 퍼지, 에칭 가스 공급, 에칭 가스 퍼지를 1사이클로 하여 소정의 막 두께 또는 소정의 사이클 수에 도달할 때까지 이 사이클을 반복한다. 전술한 성막 처리 공정을 따라 채널부에 SiGe막 또는 Ge막을 형성한다. 소정의 막 두께를 형성한 후, 도시되지 않는 불활성 가스 공급원(예컨대 N2)으로부터 불활성 가스를 공급하고, 처리실(24) 내로부터 H2가스를 배기하는 퍼지 공정을 수행한다(S609). 불활성 가스에 의한 퍼지 후, 처리실(24) 내의 압력을 대기압으로 복귀시키고(S610), 보트(16)를 처리실(24)로부터 반출시키고(S611), 웨이퍼를 냉각한다(S612). 웨이퍼가 냉각되면 성막된 SiGe막 또는 Ge막의 평탄화, 또는 Fin형으로의 형상 가공을 위해서 웨이퍼를 소정 장치에 반송한다(S613).
전술한 채널부 형성 처리를 구체적으로 기재하면, 웨이퍼를 세정 장치에 반송하고, 세정 장치에 의해 예컨대 1% DHF로 60초 세정되어 웨이퍼 표면에 형성된 불순물이나 자연 산화막이 제거된다. 세정 장치에 의해 불순물이나 자연 산화막이 제거된 웨이퍼는 도시되지 않는 공장 내 반송 장치에 의해 보트(16)에 재치되어 처리실(24) 내에 로드된다. 그 후, 진공 펌프(59)에 의해 처리로(24) 내를 감압한 후, 히터(22)에 의해 처리실(24) 내의 분위기를 약 500℃까지 승온한다. 처리실(24) 내가 약 500℃까지 승온되면, 사전 처리, 즉 프리클리닝으로서 Cl2가스를 공급하여 웨이퍼 표면을 예컨대 약 50Å 에칭한다. 프리클리닝에 의해 웨이퍼 표면의 불순물을 제거한 후, 성막 처리로서 처리실(24) 내를 약 500℃로 유지하고, 원료 가스로서의 SiH4가스 및 GeH4가스, 에칭 가스로서의 Cl2가스, 퍼지 가스로서의 H2가스를 순서대로 공급하는 공정을 반복하는 것에 의해 예컨대 Ge농도를 32% 함유한 SiGe막이 약 350nm의 막 두께가 될 때까지 에피택셜 성장되어 채널부로서 형성된다. 채널부에 원하는 막이 형성되면, 처리실(24) 내를 N2가스에 의해 퍼지하고 보트(16)를 언로드한다.
여기서 SiGe 성막 시에 원료 가스로서 이용되는 가스종으로서는 Si 함유 가스로서 SiH4, SiH2Cl2, SiHCl3, SiCl4 등의 Si원자를 함유하는 가스가 일반적이며, Ge 함유 가스로서 GeH4, GeCl4 등을 들 수 있다. 또한 에칭 가스로서는 Cl 함유 가스인 염화수소(HCl) 가스나 염소(Cl2) 가스에 한정되지 않고, 불소(F2) 가스, 불화수소(HF) 가스나 3불화염소(ClF3) 가스 등의 할로겐 함유 가스를 이용해도 좋다.
(평탄화·형상 가공)
채널부 형성 공정에서 SiGe막 또는 Ge막이 형성된 웨이퍼를 CMP 장치 등의 소정의 장치에 반송하고, SiGe막 또는 Ge막 표면의 평탄화 또는 형상 가공을 수행한다. 웨이퍼 표면의 SiGe막 또는 Ge막의 평탄화 또는 형상 가공 처리 후, 도시되지 않는 공장 내 반송 장치에 의해 세정 장치에 반송되어 웨이퍼 표면 상의 불순물이나 자연 산화막 등을 제거하고, 웨이퍼 표면을 수소 원자(H원자)로 종단시킨다. 그 후 캡층 형성을 위해서 도시되지 않는 공장 내 반송 장치에 의해 기판 처리 장치에 웨이퍼를 반송한다.
(캡층 형성)
상기 평탄화 또는 형상 가공된 웨이퍼에 대하여 캡층을 형성한다. 캡층 형성에서의 웨이퍼 처리 시퀀스는 채널부 형성 공정에서 설명한 도 6에 도시한 처리 시퀀스와 거의 동일하고, 채널부 형성 공정과의 차이점은 성막 공정 시에 처리실(24)에 공급하는 원료 가스종, 에칭 가스종, 처리실 내 온도나 처리실 내 압력 등의 처리 파라미터다.
이하, 캡층 형성을 위한 웨이퍼 처리 공정에 대하여 설명한다. 웨이퍼 카세트(12)에 수납된 웨이퍼(a)를 기판 보지 수단으로서의 보트(16)에 이재기(14) 등을 이용하여 이재한다(웨이퍼 반송 공정). 또한 웨이퍼(a)는 그 표면에 SiGe막 또는 Ge막이 노출한 면과 절연막(SiN 또는 SiO2)으로 피복된 면을 포함한다. 다음으로 미처리 웨이퍼(a)를 보지한 보트(16)는 노구 게이트 밸브(29)를 이동시켜 노구부를 개방하고 승강 모터(도시되지 않음)를 구동하는 것에 의해 처리실(24) 내에 삽입된다(보트 로드 공정). 다음으로 제어 장치(60)로부터의 명령에 따라 배기 밸브(62)를 열고 처리실(24) 내의 분위기를 배기하여 처리실(24) 내를 감압한다(감압 공정). 그리고 제어 장치(60)에 의해 히터(22)를 제어하여 처리실(24) 내의 온도 또한 웨이퍼(a)의 온도가 원하는 온도가 되도록 처리실(24)의 온도를 상승시키고(승온 공정), 온도가 안정될 때까지 유지한다(온도 안정 공정). 이 승온 공정 및 온도 안정 공정 시에 웨이퍼 표면에서는 웨이퍼 세정 공정에 의해 종단되었던 H원자가 탈리(脫離)하고, 예컨대 반응관의 내벽에 잔류했었던 수분이나 불순물 등이 승온되는 등의 이유에 의해 처리실(24) 내에 산소 원자가 존재한다. 이 산소 원자가 탈리한 수소 원자 대신에 웨이퍼 표면의 Ge원자와 결합되는 것에 의해 Ge산화막 GeOx가 형성된다.
다음으로 처리실(24) 내의 온도가 안정되면 제2 가스 공급계(32)로부터 에칭 가스를 공급하고, 사전 처리로서 웨이퍼(a)의 에칭을 수행하여 웨이퍼 표면 상에 형성된 산화막이나 불순물을 제거한다. 그 후, 웨이퍼(a)에 대하여 선택 에피택셜 성장 처리를 수행한다. 우선 제어 장치(60)로부터의 명령에 따라 회전 기구(38)가 구동되고 보트(16)를 소정의 회전 횟수로 회전시킨다. 그리고 제어 장치(60)로부터의 명령에 따라 제1 MFC(53a, 53b, 53c)가 조절된 후, 제1 밸브(63a, 63b, 63c)를 열고 제1 가스 공급 노즐(42a, 42b, 42c)을 개재하여 제1 가스 공급구(40a, 40b, 40c)로부터 원료 가스(Si 함유 가스)의 처리실(24)로의 공급을 시작하고, 소정 시간, 웨이퍼(a)의 표면인 SiGe막 또는 Ge막이 노출된 면과 절연막으로 피복된 면에 대한 Si막의 퇴적을 수행한다(원료 가스 공급 공정). 원료 가스가 처리실(24)에 공급되는 동안에 제어 장치(60)로부터의 명령에 따라 제5 MFC(57) 및 제5 밸브(67)가 제어되어 퍼지 가스가 제2 가스 공급관(44a, 44b, 44c)에 공급되고, 원료 가스의 제2 가스 공급관으로의 진입을 억제한다. 또한 퇴적 공정에서는 제1 가스 공급 노즐(42a, 42b, 42c)의 내벽 및 반응관(26)의 내벽도 웨이퍼(a)와 마찬가지로 원료 가스에 노출되기 때문에 Si막이 퇴적한다.
다음으로 제어 장치(60)로부터의 명령에 따라 제1 MFC(53a, 53b, 53c) 및 제1 밸브(63a, 63b, 63c)가 제어되어 원료 가스의 처리실(24)로의 공급이 정지된다. 또한 제4 MFC(56) 및 제4 밸브(66)가 제어되고, 제1 가스 공급 노즐(42a, 42b, 42c)을 개재하여 제1 가스 공급구(40a, 40b, 40c)로부터 퍼지 가스의 공급을 시작한다. 이 때 제2 가스 공급구(43a, 43b, 43c)로부터도 마찬가지로 퍼지 가스가 공급되고, 처리실(24) 내에 잔류하는 원료 가스(Si 함유 가스)를 제거한다(제1 퍼지 공정).
다음으로 제어 장치(60)로부터의 명령에 따라 제5 MFC(57) 및 제5 밸브(67)를 제어하여 제2 가스 공급 노즐(44a, 44b, 44c)로의 퍼지 가스의 공급을 정지한다. 그 후, 제3 MFC(55a, 55b, 55c) 및 제3 밸브(65a, 65b, 65c)를 제어하고, 제2 가스 공급 노즐(44a, 44b, 44c)을 개재하여 제2 가스 공급구(43a, 43b, 43c)로부터 처리실(24)에 에칭 가스를 공급한다. 이에 의해 절연막 면에 형성된 Si막의 제거를 수행한다(에칭 공정). 처리실(24) 내에 에칭 가스를 공급하는 동안에 제어 장치(60)로부터의 명령에 따라 제4 MFC(56) 및 제4 밸브(66)가 제어되어 퍼지 가스가 제1 가스 공급 노즐(42a, 42b, 42c)에 공급되고, 에칭 가스의 제1 가스 공급 노즐로의 진입을 억제한다. 또한 반응관(26)의 내벽 등, 에칭 가스에 노출되는 부분에 대해서는 퇴적 공정에서 형성된 Si막도 동시에 에칭된다. 한편, 제1 가스 공급관에는 에칭 가스가 진입하지 않기 때문에 제1 가스 공급관에 퇴적한 Si막은 에칭되지 않는다.
다음으로 제어 장치(60)로부터의 명령에 따라 제3 MFC(55a, 55b, 55c) 및 제3 밸브(65a, 65b, 65c)가 제어되어 에칭 가스의 처리실(24)로의 공급이 정지된다. 또한 제5 MFC(57) 및 제5 밸브(67)가 제어되고, 제2 가스 공급 노즐(44a, 44b, 44c)을 개재하여 제2 가스 공급구(43a, 43b, 43c)로부터 퍼지 가스의 공급을 시작한다. 이 때 제1 가스 공급구(40a, 40b, 40c)로부터도 마찬가지로 퍼지 가스가 공급되어 처리실(24) 내에 잔류하는 에칭 가스(할로겐 함유 가스)를 제거한다(제2 퍼지 공정).
이상의 원료 가스 공급(막 퇴적) 공정, 제1 퍼지 공정, 에칭 공정, 제2 퍼지 공정을 반복적으로 처리를 수행하여 웨이퍼(a)의 SiGe막 또는 Ge막이 노출된 면에만 소정의 막 두께의 Si막을 선택적으로 성장시킨다(성막 공정). 그 후, 처리실(24) 내에 불활성 가스[예를 들면, 질소(N2) 가스]를 공급하고, 처리실(24) 내의 분위기를 불활성 가스로 치환하고(N2 퍼지 공정), 처리실(24) 내를 대기압으로 복귀하고(대기압화 공정), 처리 완료된 웨이퍼(a)를 보지한 보트(16)를 승강 모터(도시되지 않음)를 구동하는 것에 의해 처리실(24) 내로부터 반출한 후, 노구 게이트 밸브(29)에 의해 노구부를 닫는다(보트 언로드 공정). 그 후, 처리 완료된 웨이퍼(a)를 대기실(도시되지 않음)에서 냉각한다(웨이퍼 냉각 공정). 소정의 온도까지 냉각된 웨이퍼(a)는 이재기(14) 등을 이용하여 웨이퍼 카세트(12)에 수납되고(웨이퍼 반송 공정), 웨이퍼(a)의 처리를 종료한다.
전술한 채널부 형성 처리에서 설명한 구체예를 이용하여 캡층 형성 처리의 구체예를 설명하면, 평탄화·형상 가공된 웨이퍼는 세정 장치에 반송되고, 세정 장치에 의해 예컨대 1% DHF로 60초 세정되어 웨이퍼 표면에 형성된 불순물이나 자연 산화막이 제거되어 수소 원자 종단된다. 세정 처리된 웨이퍼는 도시되지 않는 공장 내 반송 장치에 의해 보트(16)에 재치되어 처리실(24) 내에 로드된다. 그 후, 진공 펌프(59)에 의해 처리로(24) 내를 감압한 후, 히터(22)에 의해 처리실(24) 내의 분위기를 약 400℃까지 승온한다. 이 때 웨이퍼 표면에서는 종단되었던 수소 원자가 탈리하고, 예컨대 반응관(26)의 내벽에 잔류했었던 수분이나 불순물 등이 승온되는 것에 의해 처리실(24) 내에 산소 원자가 존재한다. 이 산소 원자가 탈리한 수소 원자 대신에 웨이퍼 표면의 Ge원자와 결합되어 Ge산화막 GeOx가 형성된다. 승온 공정에 의해 처리실(24) 내가 약 400℃까지 승온되면, 프리클리닝으로서 처리실(24) 내에 Cl2가스를 공급하여 채널부로서 성막된 막 두께 350nm의 SiGe막의 표면을 약 50Å 에칭한다. 프리클리닝에 의해 웨이퍼 표면의 불순물 또는 Ge산화막 또는 그 양방(兩方)을 제거한 후, 성막 처리로서 처리실(24) 내를 약 520℃로 승온하고, 원료 가스로서의 SiH4가스, 에칭 가스로서의 Cl2가스, 퍼지 가스로서의 H2가스를 순서대로 공급하는 공정을 반복하는 것에 의해, 예컨대 Si막이 약 50nm의 막 두께가 될 때까지 에피택셜 성장되고 캡층으로서 형성된다. 채널부에 캡층으로서 원하는 막이 형성되면 처리실(24) 내를 N2가스에 의해 퍼지하고, 보트(16)를 언로드한다.
여기서 채널부에 설치된 SiGe막 및 Ge막은 Si막에 비해 에칭 레이트가 높아 캡층이 되는 Si막 형성 시의 처리 온도와 마찬가지의 처리 온도로 프리클리닝을 수행하면 SiGe막 또는 Ge막의 에칭량을 제어하는 것이 곤란해지기 때문에 프리클리닝 시의 처리 온도는 캡층의 성막 온도보다 낮게 할 필요가 있고, 본 실시 형태에서의 프리클리닝의 처리 온도는 바람직하게는 400℃ 내지 500℃의 온도대로 처리되는 것이 바람직하다.
또한 Si 성막 시에 원료 가스로서 이용되는 가스종으로서는 Si 함유 가스로서 SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4 등의 Si원자를 함유하는 가스 등을 들 수 있다. 또한 에칭 가스로서는 Cl 함유 가스인 염화수소(HCl) 가스나 염소(Cl2) 가스에 한정되지 않고, 불소(F2) 가스, 불화수소(HF) 가스나 3불화염소(ClF3) 가스 등의 할로겐 함유 가스를 이용해도 좋다.
(에피택셜 계면 분석)
전술한 채널부 형성 처리, 기판 표면의 평탄화·형상 가공 처리, 캡층 형성 처리를 수행한 웨이퍼를 SIMS(Secondary Ionization Mass Spectrometer)로 에피택셜 계면의 불순물 농도를 측정한 결과를 도 7에 도시한다. 횡축(橫軸)이 표면으로부터의 깊이, 좌종축(左縱軸)이 막 중의 산소 원자의 농도, 우종축(右縱軸)이 Si와 Ge원자의 비율을 나타낸다. 도 7 중 (a)라고 기재된 깊이 주변(깊이 약 360nm 내지 400nm)이 채널부 형성 처리에서 Si기판 상에 SiGe막을 에피택셜 성장시킨 계면을 나타내고, 400nm보다 우측의 깊은 범위가 Si기판을 나타내고, 좌측이 SiGe막 중의 산소 원자의 농도 프로파일을 나타낸다. 도 7의 (a)에 도시되는 바와 같이 SiGe/Si기판 계면에 산소 농도의 피크는 발견되지 않아 양호한 에피택셜 계면이 얻어진다고 판단할 수 있다. 한편, 도 7 중 (b)라고 기재된 깊이 주변(깊이 약 40nm 내지 80nm)이 캡층 형성 처리에서 Si막을 에피택셜 성장시킨 계면이지만, Si/SiGe 계면에는 1E21 atoms/cm3에 가까운 산소 농도의 피크가 관찰되었다. 이 SIMS프로파일로부터 막 중의 산소 도스량(적분값: 도 7의 사선 범위)을 계산한 결과 약 6.5E14 atoms/cm2라는 농도로 산소 원자가 포함되어 있어 최적의 에피택셜 계면은 얻어지지 않는다고 판단할 수 있다. 채널부 형성 처리와 캡층 형성 처리 모두 프리클리닝으로서 마찬가지로 50Å 에칭했음에도 불구하고 Si/SiGe 계면에서 산소가 완전히 제거되지 않았다. 이는 Si-O의 결합 에너지는 약 403.7kJ/mol인 것에 대하여 Ge-O의 결합 에너지는 약 356.9kJ/mol로 낮기 때문에 Ge원자는 산화되기 쉽고, Cl2에 의해 에칭된 산소 원자가 퍼지 가스에 의해 퍼지되기 전에 재차 SiGe표면의 Ge원자와 결부되어 Ge산화막을 형성하기 때문인 것으로 생각된다.
<제2 실시 형태>
다음으로 제2 실시 형태에 대하여 설명한다.
전술한 제1 실시 형태에서는 채널부로서의 SiGe막이나 Ge막 표면에 형성된 자연 산화막을 제거하기 위해서 에칭 가스인 할로겐 함유 가스를 이용하여 프리클리닝을 수행한 후에 Si 함유 가스로 캡층으로서의 Si막을 에피택셜 성장시키는 예에 대하여 설명하였지만, 본 실시 형태에서는 SiGe나 Ge막 표면의 프리클리닝으로서 에칭 가스 공급 전에 Si 함유 가스를 공급하고, SiGe막이나 Ge막 표면 상에 존재하는 Ge원자와 Si 함유 가스에 의한 Si원자를 결합시켜 Ge-Si결합을 형성하고 SiGe막이나 Ge막 표면을 Si원자 종단시킨다는 점에서 제1 실시 형태와 다르다. 이하, 구체예에 대하여 설명한다. 또한 본 실시 형태에서 채널부 형성 처리, 기판 표면의 평탄화·형상 가공 처리에서는 제1 실시 형태와 동일한 처리를 수행하기 때문에 설명을 생략한다.
(캡층 형성)
도 8은 본 실시 형태에서의 캡층 형성을 위한 처리 플로우를 도시하는 도면이다. 제1 실시 형태와 마찬가지로 웨이퍼 카세트(12)에 수납된 웨이퍼(a)를 기판 보지 수단으로서의 보트(16)에 이재기(14) 등을 이용하여 이재한다(S701). 또한 웨이퍼(a)는 그 표면에 SiGe막 또는 Ge막으로 피복된 면과 절연막(SiN 또는 SiO2)으로 피복된 면을 포함한다. 다음으로 미처리 웨이퍼(a)를 보지한 보트(16)는 노구 게이트 밸브(29)를 이동시켜 노구부를 개방하고 승강 모터(도시되지 않음)를 구동하는 것에 의해 처리실(24) 내에 삽입된다(S702). 다음으로 제어 장치(60)로부터의 명령에 따라 배기 밸브(62)를 열고 처리실(24) 내의 분위기를 배기하여 처리실(24) 내를 감압한다(S703). 그리고 제어 장치(60)에 의해 히터(22)를 제어하여 처리실(24) 내의 온도 또한 웨이퍼(a)의 온도가 원하는 온도가 되도록 처리실(24)의 온도를 상승시키고(S704), 온도가 안정될 때까지 유지한다(S705). 여기서 웨이퍼(a)의 표면인 SiGe막 또는 Ge막 상에서는 처리실(24)의 온도를 상승시키는 것에 의해(S704). SiGe막 또는 Ge막 상의 Ge원자로부터 H원자가 탈리하여 SiGe막 또는 Ge막 상에 Ge원자가 노출되는 현상이 발생한다. 이 현상에 대해서는 상세히 후술한다.
처리실(24) 내가 프리클리닝을 수행하는 소정의 온도로 안정되면, 밸브(63a, 63b, 63c)를 열고 가스 공급 노즐(42a, 42b, 42c)로부터 Si 함유 가스로서의 SiH4가스를 공급하고, SiGe막 또는 Ge막 표면에 노출한 Ge원자와 Si원자, 또는 노출한 Ge원자와 SiH4가스로부터 H원자가 탈리한 SiHx분자를 결합시킨다(S706). 상기 Si 함유 가스로서의 SiH4가스를 소정 시간, 또는 소정 유량을 공급한 후에 에칭 가스로서의 Cl2가스를 공급하고, 적어도 SiGe막 또는 Ge막 표면에 발생한 Ge-Si결합, Ge-SiHx 결합 중 어느 일방(一方) 또는 양방을 에칭하여 제거한다(S707).
여기서 캡층을 성막하기 전의 프리클리닝 처리는 전술한 S706 및 S707을 1사이클로 하여 적어도 1사이클 이상 실시된다.
프리클리닝 처리 후, 재차 히터(22)를 제어하여 처리실(24) 내를 캡층 성막을 위한 온도까지 승온하고(S708), 그 후, 처리실(24) 내의 온도가 원하는 온도로 안정되어 유지되면(S709), SiGe막 또는 Ge막 상에 캡층을 형성하는 성막 공정을 수행한다(S710).
우선 제어 장치(60)로부터의 명령에 따라 회전 기구(38)가 구동되고, 보트(16)를 소정의 회전 횟수로 회전시킨다. 그리고 제어 장치(60)로부터의 명령에 따라 제1 MFC(53a, 53b, 53c)가 조절된 후, 제1 밸브(63a, 63b, 63c)를 열고 제1 가스 공급 노즐(42a, 42b, 42c)을 개재하여 제1 가스 공급구(40a, 40b, 40c)로부터 원료 가스(Si 함유 가스)의 처리실(24)로의 공급을 시작하고, 소정의 시간, 웨이퍼(a)의 SiGe면 또는 Ge면에 대하여 Si막의 퇴적을 수행한다(원료 가스 공급 공정). 원료 가스가 처리실(24)에 공급되는 동안에 제어 장치(60)로부터의 명령에 따라 제5 MFC(57) 및 제5 밸브(67)가 제어되어 퍼지 가스가 제2 가스 공급관(44a, 44b, 44c)에 공급되고, 원료 가스의 제2 가스 공급관으로의 진입을 억제한다. 또한 퇴적 공정에서는 제1 가스 공급 노즐(42a, 42b, 42c)의 내벽 및 반응관(26)의 내벽도 웨이퍼(a)와 마찬가지로 원료 가스에 노출되기 때문에 Si막이 퇴적한다.
다음으로 제어 장치(60)로부터의 명령에 따라 제1 MFC(53a, 53b, 53c) 및 제1 밸브(63a, 63b, 63c)가 제어되어 원료 가스의 처리실(24)로의 공급이 정지된다. 또한 제4 MFC(56) 및 제4 밸브(66)가 제어되고, 제1 가스 공급 노즐(42a, 42b, 42c)을 개재하여 제1 가스 공급구(40a, 40b, 40c)로부터 퍼지 가스의 공급을 시작한다. 이 때 제2 가스 공급구(43a, 43b, 43c)로부터도 마찬가지로 퍼지 가스가 공급되고, 처리실(24) 내에 잔류하는 원료 가스(Si 함유 가스)를 제거한다(제1 퍼지 공정).
다음으로 제어 장치(60)로부터의 명령에 따라 제5 MFC(57) 및 제5 밸브(67)를 제어하여 제2 가스 공급 노즐(44a, 44b, 44c)로의 퍼지 가스의 공급을 정지한다. 그 후, 제3 MFC(55a, 55b, 55c) 및 제3 밸브(65a, 65b, 65c)를 제어하고, 제2 가스 공급 노즐(44a, 44b, 44c)을 개재하여 제2 가스 공급구(43a, 43b, 43c)로부터 처리실(24)에 에칭 가스를 공급한다. 이에 의해 절연막 면에 형성된 Si막의 제거를 수행한다(에칭 공정). 처리실(24) 내에 에칭 가스를 공급하는 동안에 제어 장치(60)로부터의 명령에 따라 제4 MFC(56) 및 제4 밸브(66)가 제어되어 퍼지 가스가 제1 가스 공급 노즐(42a, 42b, 42c)에 공급되고, 에칭 가스의 제1 가스 공급 노즐로의 진입을 억제한다. 또한 반응관(26)의 내벽 등, 에칭 가스에 노출되는 부분에 대해서는 퇴적 공정에서 형성된 Si막도 동시에 에칭된다. 한편, 제1 가스 공급관에는 에칭 가스가 진입하지 않기 때문에 제1 가스 공급관에 퇴적한 Si막은 에칭되지 않는다.
다음으로 제어 장치(60)로부터의 명령에 따라 제3 MFC(55a, 55b, 55c) 및 제3 밸브(65a, 65b, 65c)가 제어되고, 에칭 가스의 처리실(24)로의 공급이 정지된다. 또한 제5 MFC(57) 및 제5 밸브(67)가 제어되고, 제2 가스 공급 노즐(44a, 44b, 44c)을 개재하여 제2 가스 공급구(43a, 43b, 43c)로부터 퍼지 가스의 공급을 시작한다. 이 때 제1 가스 공급구(40a, 40b, 40c)로부터도 마찬가지로 퍼지 가스가 공급되고, 처리실(24) 내에 잔류하는 에칭 가스(할로겐 함유 가스)를 제거한다(제2 퍼지 공정).
이상의 원료 가스 공급(막 퇴적) 공정, 제1 퍼지 공정, 에칭 공정, 제2 퍼지 공정을 반복적으로 처리를 수행하고, 웨이퍼(a)의 SiGe면 또는 Ge면에만 소정의 막 두께의 Si막을 선택적으로 성장시킨다. 그 후, 처리실(24) 내에 불활성 가스[예를 들면, 질소(N2) 가스]를 공급하여 처리실(24) 내의 분위기를 불활성 가스로 치환하고(N2 퍼지 공정), 처리실(24) 내를 대기압으로 복귀하고(대기압화 공정), 처리 완료된 웨이퍼(a)를 보지한 보트(16)를 승강 모터(도시되지 않음)를 구동하는 것에 의해 처리실(24) 내로부터 반출한 후, 노구 게이트 밸브(29)에 의해 노구부를 닫는다(보트 언로드 공정). 그 후, 처리 완료된 웨이퍼(a)를 대기실(도시되지 않음)에서 냉각한다(웨이퍼 냉각 공정). 소정의 온도까지 냉각된 웨이퍼(a)는 이재기(14) 등을 이용하여 웨이퍼 카세트(12)에 수납되고(웨이퍼 반송 공정), 웨이퍼(a)의 처리를 종료한다.
전술한 제1 실시 형태에서 설명한 채널부 형성 처리, 평탄화·형상 가공 처리에 이용한 구체예를 이용하여 본 실시 형태에서의 캡층 형성 처리의 구체예를 설명한다. 채널부 형성 처리 후, 평탄화·형상 가공된 웨이퍼는 세정 장치에 반송되고, 세정 장치에 의해 예컨대 1% DHF로 60초 세정되어 웨이퍼 표면에 형성된 불순물이나 자연 산화막이 제거되고, 웨이퍼 표면이 수소 원자 종단된다. 세정 처리된 웨이퍼는 도시되지 않는 공장 내 반송 장치에 의해 보트(16)에 재치되어 처리실(24) 내에 로드된다. 그 후, 진공 펌프(59)에 의해 처리로(24) 내를 감압한 후, 히터(22)에 의해 처리실(24) 내의 분위기를 약 400℃까지 승온한다. 이 때 웨이퍼 표면에서는 종단되었던 H원자가 탈리하여 반응관(26)의 내벽에 잔류했었던 수분이나 불순물 등이 승온되는 것에 의해, 처리실(24) 내에 존재하게 된 산소 원자가 탈리한 수소 원자 대신에 웨이퍼 표면의 Ge원자와 결합되어 Ge산화막 GeOx가 형성된다. 처리실(24) 내가 약 400℃까지 승온되면 프리클리닝으로서 처리실(24) 내에 SiH4가스를 공급하고, SiGe막 또는 Ge막 표면의 Ge원자와 Si원자를 결합시켜서 Si종단, 또는 SiHx종단시킨다. Ge원자와 결합하지 않은 SiH4가스는 배기계로서의 가스 배기관(28)으로부터 배기된다. 이 배기에 의해 전술한 처리실(24) 내에 존재하는 산소 원자도 동시에 처리실(24)로부터 배기된다. 그 후, Si종단, 또는 SiHx종단시킨 막 두께 350nm의 SiGe막 또는 Ge막의 표면을 약 50Å 에칭한다. 프리클리닝에 의해 웨이퍼 표면의 불순물을 제거한 후, 성막 처리로서 처리실(24) 내를 약 520℃로 승온하고, 원료 가스로서의 SiH4가스, 에칭 가스로서의 Cl2가스, 퍼지 가스로서의 H2가스를 차레로 공급하는 공정을 반복하는 것에 의해, 캡층으로서의 Si막이 예컨대 약 50nm의 막 두께가 될 때까지 에피택셜 성장되어 캡층으로서 형성된다. 채널부에 원하는 막이 형성되면 처리실(24) 내를 N2가스에 의해 퍼지하고, 보트(16)를 언로드한다.
여기서 본 실시 형태에서는 500℃ 이상의 고온에서 SiH4퍼지를 실시하면, 기판 표면의 산소 원자를 제거하기 전에 Si막이 성장하여 산소 원자가 갇히기 때문에 프리클리닝 시의 Si 함유 가스로서의 SiH4가스 공급 시에서의 처리실(24) 내의 온도는 Si막이 성막하는 온도보다 낮게 설정할 필요가 있고, 바람직하게는 450℃ 이하의 온도대로 처리되는 것이 바람직하다.
또한 제1 실시 형태 마찬가지로 Si 성막 시에 원료 가스로서 이용되는 가스종으로서는 Si 함유 가스로서 SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4 등의 Si원자를 함유하는 가스 등을 들 수 있다. 또한 에칭 가스로서는 Cl 함유 가스인, 염화수소(HCl) 가스나 염소(Cl2) 가스에 한정되지 않고, 불소(F2) 가스, 불화수소(HF) 가스나 3불화염소(ClF3) 가스 등의 할로겐 함유 가스를 이용해도 좋다.
(에피택셜 계면 분석)
본 실시 형태에서 캡층 형성 처리를 수행한 웨이퍼를 SIMS 분석한 결과를 도 9에 도시한다. 횡축이 표면으로부터의 깊이, 좌종축이 막 중의 산소 원자의 농도, 우종축이 Si와 Ge원자의 비율을 나타낸다. 도 9 중 (c)라고 기재된 깊이 주변(깊이 약 350nm 내지 400nm)이 채널부 형성 처리에서 Si기판 상에 SiGe막을 에피택셜 성장시킨 계면을 나타내고, 400nm보다 우측의 깊은 범위가 웨이퍼를 나타내고, 좌측이 SiGe막 중의 산소 원자의 농도 프로파일을 나타낸다. 도 9의 (c)에 도시되는 바와 같이 SiGe/Si기판 계면에 산소 농도의 피크는 발견되지 않아 양호한 에피택셜 계면이 얻어진다는 것을 알 수 있다.
한편, 도 9 중 (d)라고 기재된 깊이 주변(깊이 약 20nm 내지 50nm)이 기판 표면의 평탄화·형상 가공 처리에서 Si막을 에피택셜 성장시킨 계면이다. 종래 기술과 마찬가지로 1E21 atoms/cm3 가까운 피크가 관찰되었지만, 막 중의 산소 도스량(적분값: 도 9의 사선 범위)을 계산한 결과 약 3.6E14 atoms/cm2이었다. 종래 기술에 비해 산소 도스량이 반감하여 완전한 에피택셜 계면은 아니지만, 에피택셜 품질이 개선된다는 것을 알 수 있다.
이 이유로서 생각되는 것은 기판 표면의 평탄화·형상 가공 처리 후에 세정 장치로 수행하는 DHF 세정에 의해 웨이퍼 재표면의 Si원자, Ge원자의 댕글링 본드(공유 결합의 미결합수)는 수소(H) 원자로 종단되지만, Si원자와 H원자의 결합 에너지(Si-H결합)가 약 318kJ/mol이며, Ge원자와 H원자의 결합 에너지(Ge-H결합)가 약 285kJ/mol이며, 이 수소 종단은 Si원자와 결합되는 경우에는 500℃ 부근에서 제거되고, Ge원자와 결합되는 경우에는 280℃ 부근에서 제거된다. 따라서 처리실(24) 내를 Si-H결합이 절단되지 않고 Ge-H결합이 절단되는 온도인 400℃로 온도를 유지하여 SiH4로 퍼지하는 것에 의해, 수소 원자가 탈리한 SiGe표면의 Ge원자의 댕글링 본드(공유 결합의 미결합수)가 SiH4와 반응하여 Si로 종단되고(Ge-Si의 결합이 형성되고), Cl2에 의해 에칭된 산소 원자가 재차 SiGe막 표면의 Ge원자에 재부착되는 것을 억제하는 것으로 생각된다. 이로부터 프리클리닝 가스로서 SiH4가스를 공급하는 경우에는 처리실(24) 내의 온도를 Si-H결합이 절단되지 않고 Ge-H결합이 절단되는 온도인 150℃ 내지 500℃의 온도대로 설정하는 것이 필요하고, 바람직하게는 200℃ 내지 450℃의 온도대, 보다 바람직하게는 280℃ 내지 400℃의 온도대가 될 수 있도록 설정하면 좋다.
본 실시 형태에 의하면, 웨이퍼 상에 성막된 SiGe 또는 Ge표면 상에서도 Cl2 에칭하기 전에 SiH4로 퍼지를 실시하는 것에 의해 에칭된 산소 원자가 SiGe 또는 Ge표면에 재부착되는 것을 방지하고, 고(高)청정한 에피택셜막 계면을 얻는 것이 가능해진다. 이에 의해 SiGe 또는 Ge표면에서도 결정성이 양호하고 채널에 이용할 수 있는 Si 에피택셜막을 성장시킬 수 있다.
<제3 실시 형태>
다음으로 제3 실시 형태에 대하여 설명한다.
전술한 제2 실시 형태에서는 SiGe나 Ge막 표면의 프리클리닝으로서 에칭 가스 공급 전에 Si 함유 가스를 공급하고, SiGe나 Ge막 표면 상에 존재하는 Ge원자와, Si 함유 가스에 기초하는 Si원자를 결합시켜 Ge-Si결합을 형성하고, 그 후, 에칭 가스를 공급하는 것에 의해 Ge-Si결합을 제거하는 예에 대하여 설명하고, 프리클리닝 전에 승온(S704), 온도 안정(S705) 공정을 실시한 후에 Si 함유 가스에 의한 기판 처리를 수행하는 것을 설명했다. 본 실시 형태에서는 승온 시작과 동시에 Si 함유 가스를 처리실 내에 공급하고, SiGe막 또는 Ge막 표면 상에 존재하는 Ge원자와 결합시켜 Ge-Si결합을 형성하고, 또한 Ge-Si결합을 제거하는 에칭 가스를 처리실 내를 성막 온도까지 승온한 후에 공급하였다.
도 10은 본 실시 형태에서의 캡층 형성을 위한 처리 플로우를 도시하는 도면이다. 본 실시 형태는 전술한 바와 같이 제2 실시 형태와 다른 처리는 프리클리닝에서의 Si 함유 가스 공급 타이밍과 에칭 가스 공급의 타이밍이며, 제2 실시 형태와 동일한 처리를 수행하는 공정에는 제2 실시 형태와 동일한 번호를 부여하는 것으로 상세한 설명을 생략한다.
구체적으로는 웨이퍼(a)를 보지한 기판 보지구로서의 보트(16)가 처리실(24) 내에 로딩되어 처리실(24) 내가 감압되면, 제어 장치(60)는 히터(22)를 제어하여 처리실 내의 온도를 소정의 프리클리닝 처리 온도인 예컨대 약 400℃가 되도록 승온을 수행한다. 이 때 동시에 Si 함유 가스인 예컨대 SiH4가스를 공급하기 시작하고(S1001), 처리실(24) 내의 온도가 안정되는 동안에도 SiH4가스를 공급한다(S1002). 소정의 유량 또는 소정의 시간, SiH4가스를 공급한 후, 처리실(24) 내를 성막 온도인 예컨대 520℃까지 승온시킨다(S1003). 처리실(24) 내의 온도가 520℃로 안정되면(S1004), 상기 SiH4가스를 공급하는 것에 의해 형성된 Ge-Si결합을 제거하기 위한 에칭 가스인 Cl2가스를 공급한다(S1005). 이후에는 제2 실시 형태와 마찬가지로 성막 처리를 수행하고 기판 처리를 수행한다. 이와 같은 처리 공정으로 하는 것에 의해 Ge-Si결합이 형성 완료되는 시간을 단축하는 것이 가능해지고, 전체로서의 처리 시간을 단축할 수 있는 효과를 얻는 것이 가능해진다.
(에피택셜 계면 분석)
본 실시 형태에서 캡층 형성 처리를 수행한 웨이퍼를 SIMS 분석한 결과를 도 11에 도시한다. 횡축이 표면으로부터의 깊이, 좌종축이 막 중의 산소 원자의 농도, 우종축이 Si와 Ge원자의 비율을 나타낸다. 도 11 중 (e)라고 기재된 깊이 주변(깊이 약 340nm 내지 400nm)이 채널부 형성 처리에서 Si기판 상에 SiGe막을 에피택셜 성장시킨 계면을 나타내고, 400nm보다 우측의 깊은 범위가 웨이퍼를 나타내고, 좌측이 SiGe막 중의 산소 원자의 농도 프로파일을 나타낸다. 도 11의 (e)에 도시되는 바와 같이 SiGe/Si기판 계면에 산소 농도의 피크는 발견되지 않아 양호한 에피택셜 계면이 얻어진다는 것을 알 수 있다.
한편, 도 11 중 (f)라고 기재된 깊이 주변(깊이 약 20nm 내지 50nm)이 기판 표면의 평탄화·형상 가공 처리에서 Si막을 에피택셜 성장시킨 계면이다. 산소(O) 원자 피크는 10E20 atoms/cm3이 관찰되었고, 막 중의 산소 도스량(적분값: 도 11의 사선 범위)을 계산한 결과 약 5.2E13 atoms/cm2이었다. 종래 기술에 비해 산소 도스량은 확실하게 감소하여 완전한 에피택셜 계면은 아니지만, 에피택셜 품질이 개선된다는 것을 알 수 있다.
이 이유로서 생각되는 것은 기판 표면의 평탄화·형상 가공 처리 후에 세정 장치로 수행하는 DHF 세정에 의해 웨이퍼 재표면의 Si원자, Ge원자의 댕글링 본드(공유 결합의 미결합수)는 수소(H) 원자로 종단되지만, Si원자와 H원자의 결합 에너지(Si-H결합)가 약 318kJ/mol이며, Ge원자와 H원자의 결합 에너지(Ge-H결합)가 약 285kJ/mol이며, 이 수소 종단은 Si원자와 결합되는 경우에는 500℃ 부근에서 제거되고, Ge원자와 결합되는 경우는 280℃ 부근에서 제거된다. 따라서 보트 로드 시의 처리실(24) 내의 온도(일반적으로는 약 200℃)로부터 성막 온도까지 승온하는 공정의 사이에 SiH4을 흘려두는 것에 의해 처리실(24) 내의 온도가 SiGe막 또는 Ge막 상의 Ge-H결합이 절단되는 280℃보다 낮은 온도에서부터 처리실(24) 내의 분위기가 SiH4가스로 충전되고, Ge-H결합이 절단되어 수소 종단으로부터 수소 원자가 탈리하는 온도인 약 280℃ 주변의 온도로 도달할 때에는 처리실(24) 내의 분위기는 SiH4가스로 치환되기 때문에 수소 원자가 탈리한 후의 Ge원자의 댕글링 본드는 Si 또는 SiHx로 종단되기 쉬워진다. 이와 같은 반응에 의해 산소 원자가 Ge원자의 댕글링 본드에 결합하는 것을 억제하는 것으로 생각된다. 이로부터 프리클리닝 가스로서 SiH4가스를 공급하는 경우에는 처리실(24) 내의 온도를 Si-H결합이 절단되지 않고 Ge-H결합이 절단되는 온도대보다 낮은 온도인 100℃ 이상으로 SiH4가스를 공급하는 것이 필요하며, 바람직하게는 100℃ 내지 500℃의 온도대, 보다 바람직하게는 200℃ 내지 400℃의 온도대로 SiH4가스를 공급하도록 설정하면 좋다.
본 실시 형태에 의하면, 웨이퍼 상에 성막된 SiGe막 또는 Ge막의 표면 상에서 승온 중에서부터 SiH4을 공급하여 산소 원자의 퍼지를 실시하는 것에 의해 에칭된 산소 원자가 SiGe 또는 Ge표면에 재부착되는 것을 방지하고, 고청정한 에피택셜막 계면을 얻는 것이 가능해진다. 이에 의해 SiGe 또는 Ge표면에서도 결정성이 양호하고 채널에 이용할 수 있는 Si 에피택셜막을 성장시킬 수 있다.
이상, 본 발명을 실시 형태를 따라 설명하였지만, 전술한 각 실시 형태나 각 변형예나 각 응용예 등은 적절히 조합하여 이용할 수 있고, 그 효과도 얻을 수 있다. 예컨대 전술한 각 실시 형태에서는 SiGe막 또는 Ge막을 채널부로서 형성하고, SiGe막 또는 Ge막 상에 형성하는 에피택셜 Si막을 캡층으로서 형성하는 것에 대하여 설명하였지만 이에 한정되지 않고, SiGe막 또는 Ge막을 채널부의 하지막(下地膜), 에피택셜 Si막을 채널부로서 형성한 경우 등, SiGe막 또는 Ge막 상에 에피택셜 Si막을 형성하는 경우라면 본 발명을 적용하는 것이 가능하다는 것은 말할 필요도 없다.
또한 전술한 각 실시 형태에서는 사전 처리로서 Si 함유 가스를 공급하는 것에 의해 SiGe막이나 Ge막 상에 산화막이 발생하는 것을 억제하는 예에 대하여 설명하였지만 이에 한정되지 않고, Si 함유 가스와 함께 수소 가스(H2가스) 등의 캐리어 가스를 동시에 공급해도 좋다.
또한 각 실시 형태에서의 기판 처리에 이용되는 처리 공정은 제어계(23)[또는 제어 장치(60)]에 설치되는 도시되지 않는 플래시 메모리나 HDD(Hard Disk Drive) 등의 기록 장치(기록 매체)에 프로그램으로서 기억된다. 기판 처리 공정에서의 각 순서를 제어계(23) 또는 제어 장치(60)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 프로그램을 프로세스 레시피라고 기술하는 경우도 있다. 전술한 각 실시 형태에서는 프로세스 레시피나 각 장치를 제어하는 제어 프로그램 등을 총칭하여 단순히 프로그램이라고 부른다.
또한 각 실시 형태에서의 제어계(23) 및 제어 장치(60)는 전용의 컴퓨터로서 구성되는 경우나 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 기억한 기억 장치를 이용하여 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 각 실시 형태에서의 제어계(23) 및 제어 장치(60)를 구성해도 좋다.
또한 각 실시 형태에서의 기판 처리는 핫 월식 종형 감압 장치를 예시하여 설명하였지만, 핫 월식의 장치에 한정되지 않고, 램프 가열 장치 등에 의해 처리 대상을 직접 가열하는 소위 콜드 월식의 종형 장치로 해도 좋고, 종형 장치뿐만 아니라 1매 또는 복수 매의 기판을 동일면에 재치하여 처리하는 매엽식(枚葉式)의 기판 처리 장치이어도 좋고, 또한 감압 장치뿐만 아니라 대기압이나 양압(陽壓) 하에서 처리를 수행하는 장치이어도 좋다는 것은 말할 필요도 없다.
이상 서술한 바와 같이 본 발명은 구동 속도의 고속화 및 소비 전력의 저감을 도모하는 것이 가능한 반도체 장치의 제조 기술을 제공할 수 있다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
(부기1)
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 처리실 내에 반입하는 공정;
상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 공정; 및
상기 제1 처리 온도로 가열된 상기 처리실 내에 적어도 Si 함유 가스를 공급하여 상기 기판의 표면의 일부에 노출된 상기 Ge함유막의 표면을 Si종단시키는 공정;
을 포함하는 반도체 장치의 제조 방법 또는 기판 처리 방법.
(부기2)
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 처리실 내에 반입하는 공정;
상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 공정; 및
상기 기판을 반입한 후이며 또한 상기 처리실 내가 상기 제1 처리 온도로 안정될 때까지의 동안 적어도 Si 함유 가스를 상기 처리실 내에 공급하여 상기 기판의 표면의 일부에 노출된 Ge함유막의 표면을 Si종단시키는 공정;
을 포함하는 반도체 장치의 제조 방법 또는 기판 처리 방법.
(부기3)
상기 제1 처리 온도는 500℃보다 낮은 온도인 부기1 또는 부기2에 기재된 반도체 장치의 제조 방법.
(부기4)
상기 제1 처리 온도는 100℃보다 높은 온도인 부기1 내지 부기3 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기5)
상기 제1 처리 온도는 100℃ 내지 500℃의 온도 범위로 설정되는 부기1 내지 부기4 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기6)
상기 제1 처리 온도는 200℃ 내지 400℃의 온도 범위로 설정되는 부기1 내지 부기5 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기7)
상기 처리실 내의 온도를 상기 제1 처리 온도까지 가열하기 시작하는 타이밍에 상기 Si 함유 가스의 공급을 시작하는 부기2 내지 부기6 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기8)
상기 Si 함유 가스는 SiH4가스인 부기1 내지 부기7 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기9)
상기 Ge함유막의 표면을 Si종단시킨 후에 상기 처리실 내를 제2 처리 온도로 가열하는 공정; 및
상기 제2 처리 온도로 가열된 상기 처리실 내에 원료 가스를 공급하여 소정의 막을 상기 기판의 표면 상에 형성하는 공정;
을 포함하는 부기1 내지 부기8 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기10)
기판을 처리하는 처리실;
상기 처리실 내를 가열하는 가열 장치;
상기 처리실에 적어도 Si 함유 가스를 공급하는 원료 가스 공급계; 및
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 상기 처리실 내에 반입한 후에 상기 처리실 내를 제1 처리 온도까지 가열하도록 상기 가열 장치를 제어하는 것과 함께, 상기 처리실 내가 상기 제1 처리 온도가 된 시점에서 상기 처리실 내에 적어도 상기 Si 함유 가스를 공급하는 것에 의해 상기 기판의 표면의 일부에 노출된 상기 Ge함유막의 표면을 Si종단시키도록 상기 원료 가스 공급계를 제어하도록 구성되는 제어부;
를 포함하는 기판 처리 장치.
(부기11)
기판을 처리하는 처리실;
상기 처리실 내를 가열하는 가열 장치;
상기 처리실에 적어도 Si 함유 가스를 공급하는 원료 가스 공급계; 및
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 상기 처리실 내에 반입한 후에 상기 처리실 내를 제1 처리 온도까지 가열하도록 상기 가열 장치를 제어 하는 것과 함께, 상기 기판을 상기 처리실에 반입한 후이며 또한 상기 처리실 내가 상기 제1 처리 온도로 안정될 때까지의 동안 상기 처리실 내에 적어도 상기 Si 함유 가스를 계속해서 공급하는 것에 의해 상기 Ge함유막의 표면을 Si종단시키도록 상기 원료 가스 공급계를 제어하도록 구성되는 제어부;
를 포함하는 기판 처리 장치.
(부기12)
상기 제어부는 또한 상기 제1 처리 온도가 500℃보다 낮은 온도가 되도록 상기 가열 장치를 제어하도록 구성되는 부기10 또는 부기11에 기재된 기판 처리 장치.
(부기13)
상기 제어부는 또한 상기 제1 처리 온도가 100℃보다 높은 온도가 되도록 상기 가열 장치를 제어하도록 구성되는 부기10 내지 부기12 중 어느 하나에 기재된 기판 처리 장치.
(부기14)
상기 제어부는 또한 상기 제1 처리 온도가 100℃ 내지 500℃의 온도대가 되도록 상기 가열 장치를 제어하도록 구성되는 부기10 내지 부기13 중 어느 하나에 기재된 기판 처리 장치.
(부기15)
상기 Si 함유 가스는 SiH4가스인 부기10 내지 부기14 중 어느 하나에 기재된 기판 처리 장치.
(부기16)
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 처리실 내에 반입하는 순서와, 상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 순서; 및
상기 제1 처리 온도로 가열된 상기 처리실 내에 적어도 Si 함유 가스를 공급하여 상기 기판의 표면의 일부에 노출된 Ge함유막의 표면을 Si종단시키는 순서;
를 컴퓨터에 실행시키는 프로그램, 또는 상기 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
(부기17)
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 처리실 내에 반입하는 순서;
상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 순서; 및
상기 기판을 반입한 후이며 또한 상기 처리실 내가 상기 제1 처리 온도로 안정될 때까지의 사이에 적어도 Si 함유 가스를 상기 처리실 내에 공급하여 상기 기판의 표면의 일부에 노출된 Ge함유막의 표면을 Si종단시키는 순서;
를 컴퓨터에 실행시키는 프로그램, 또는 상기 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
(부기18)
적어도 기판 표면의 일부에 Ge함유막을 형성하는 공정;
상기 Ge함유막이 형성된 기판의 표면을 평탄화하는 공정;
상기 평탄화한 상기 기판을 보지하는 기판을 처리실 내에 반입하는 공정;
상기 처리실 내의 온도를 가열 장치에 의해 제1 처리 온도로 승온하는 공정;
상기 제1 처리 온도로 에칭 가스를 공급하는 공정;
상기 에칭 가스 공급 공정 후, 처리실 내의 온도를 가열 장치에 의해 상기 제1 처리 온도보다 고온으로 설정된 제2 처리 온도로 승온하는 공정; 및
상기 제2 처리 온도로 원료 가스를 공급하는 공정;
을 포함하는 반도체 장치의 제조 방법.
(부기19)
또한 본 발명의 다른 형태에 의하면,
적어도 표면의 일부에 Ge함유막을 포함하는 기판을 처리실 내에 반입하는 공정;
상기 처리실 내의 온도를 가열 장치에 의해 제1 처리 온도로 승온하는 공정;
상기 제1 처리 온도로 에칭 가스를 공급하는 공정;
상기 에칭 가스 공급 공정 후, 처리실 내의 온도를 가열 장치에 의해 상기 제1 처리 온도보다 고온으로 설정된 제2 처리 온도로 승온하는 공정; 및
상기 제2 처리 온도로 원료 가스를 공급하는 공정;
을 포함하는 기판 처리 방법.
10: 기판 처리 장치 12: 웨이퍼 카세트
14: 이재기 16: 보트
18: 처리로 20: 진공 배기계
21: 가스 공급부 22: 히터
24: 처리실 26: 반응관
27: 배기구 28:가스 배기관
30: 제1 가스 공급계 32: 제2 가스 공급계
33a, 33b: O링 34: 매니폴드
35: 링 형상부 36: 씰 캡
37: 원판 형상부 38: 회전 기구
40a, 40b, 40c: 제1 가스 공급구 42a, 42b, 42c: 제1 가스 공급 노즐
43a, 43b, 43c: 제2 가스 공급구 44a, 44b, 44c: 제2 가스 공급 노즐
53a, 53b, 53c: 제1 MFC 54a, 54b, 54c: 제2 MFC
55a, 55b, 55c: 제3 MFC 56: 제4 MFC
57: 제5 MFC 58a, 58b, 58c: 제6 MFC
59: 진공 펌프 60: 제어 장치
62: 배기 밸브 63a, 63b, 64c: 제1 밸브
64a, 64b, 64c: 제2 밸브 65a, 65b, 65c: 제3 밸브
66: 제4 밸브 67: 제5 밸브

Claims (13)

  1. 적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 처리실 내에 반입하는 공정;
    상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 공정; 및
    상기 제1 처리 온도로 가열된 상기 처리실 내에 적어도 실리콘 함유 가스를 공급하여 상기 기판의 표면의 일부에 노출된 상기 게르마늄 함유막의 표면을 실리콘 종단(終端)시키는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 처리 온도는 500℃보다 낮은 온도인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 처리 온도는 100℃보다 높은 온도인 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 처리 온도는 100℃ 내지 500℃의 온도 범위로 설정되는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 처리 온도는 200℃ 내지 400℃의 온도 범위로 설정되는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 실리콘 함유 가스는 SiH4가스인 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 게르마늄 함유막 표면을 실리콘 종단시키는 공정 후, 상기 가열 장치에 의해 상기 처리실 내를 제2 처리 온도로 가열하는 공정; 및
    상기 제2 처리 온도로 가열하는 공정 후, 원료 가스 공급계로부터 원료 가스를 공급하여 소정의 막을 상기 기판 표면에 형성하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  8. 적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 처리실 내에 반입하는 공정;
    상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 공정; 및
    상기 기판을 반입한 후이며 또한 상기 처리실 내가 상기 제1 처리 온도로 안정될 때까지의 동안 적어도 실리콘 함유 가스를 상기 처리실 내에 공급하여 상기 기판의 표면의 일부에 노출된 상기 게르마늄 함유막의 표면을 Si종단시키는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 처리실 내의 온도를 상기 제1 처리 온도까지 가열하기 시작하는 타이밍에 상기 실리콘 함유 가스의 공급을 시작하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 게르마늄 함유막 표면을 실리콘 종단시키는 공정 후, 상기 가열 장치에 의해 상기 처리실 내를 제2 처리 온도로 가열하는 공정; 및
    상기 제2 처리 온도로 가열하는 공정 후, 원료 가스 공급계로부터 원료 가스를 공급하여 소정의 막을 상기 기판 표면에 형성하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  11. 기판을 처리하는 처리실;
    상기 처리실 내를 가열하는 가열 장치;
    상기 처리실에 적어도 실리콘 함유 가스를 공급하는 원료 가스 공급계; 및
    적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 상기 처리실 내에 반입한 후에 상기 처리실 내를 제1 처리 온도까지 가열하도록 상기 가열 장치를 제어 하는 것과 함께, 상기 처리실 내가 상기 제1 처리 온도가 된 시점에서 상기 처리실 내에 적어도 상기 실리콘 함유 가스를 공급하는 것에 의해 상기 기판의 표면의 일부에 노출된 상기 게르마늄 함유막의 표면을 실리콘 종단시키도록 상기 원료 가스 공급계를 제어하도록 구성되는 제어부;
    를 포함하는 기판 처리 장치.
  12. 기판을 처리하는 처리실;
    상기 처리실 내를 가열하는 가열 장치;
    상기 처리실에 적어도 실리콘 함유 가스를 공급하는 원료 가스 공급계; 및
    적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 상기 처리실 내에 반입한 후에 상기 처리실 내를 제1 처리 온도까지 가열하도록 상기 가열 장치를 제어 하는 것과 함께, 상기 기판을 상기 처리실에 반입한 후이며 또한 상기 처리실 내가 상기 제1 처리 온도로 안정될 때까지의 사이에 상기 처리실 내에 적어도 상기 실리콘 함유 가스를 계속해서 공급하는 것에 의해 상기 게르마늄 함유막의 표면을 실리콘 종단시키도록 상기 원료 가스 공급계를 제어하도록 구성되는 제어부;
    를 포함하는 기판 처리 장치.
  13. 적어도 표면의 일부에 게르마늄 함유막을 포함하는 기판을 처리실 내에 반입하는 순서;
    상기 기판을 반입한 상기 처리실 내를 제1 처리 온도로 가열하는 순서; 및
    상기 제1 처리 온도로 가열된 상기 처리실 내에 적어도 실리콘 함유 가스를 공급하여 상기 기판의 표면의 일부에 노출된 상기 게르마늄 함유막의 표면을 실리콘 종단시키는 순서;
    를 포함하는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020140150163A 2013-11-22 2014-10-31 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체 KR20150059597A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-242129 2013-11-22
JP2013242129 2013-11-22
JPJP-P-2014-216582 2014-10-23
JP2014216582A JP2015122481A (ja) 2013-11-22 2014-10-23 半導体装置の製造方法、基板処理装置およびプログラム

Publications (1)

Publication Number Publication Date
KR20150059597A true KR20150059597A (ko) 2015-06-01

Family

ID=53183015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140150163A KR20150059597A (ko) 2013-11-22 2014-10-31 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체

Country Status (4)

Country Link
US (1) US20150147873A1 (ko)
JP (1) JP2015122481A (ko)
KR (1) KR20150059597A (ko)
TW (1) TW201526078A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014125653A1 (ja) * 2013-02-15 2017-02-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
JP6778139B2 (ja) * 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2018160585A (ja) * 2017-03-23 2018-10-11 東京エレクトロン株式会社 加熱方法、成膜方法、半導体装置の製造方法、および成膜装置
JP6843087B2 (ja) * 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11230766B2 (en) * 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
SG11202011847TA (en) 2018-05-28 2020-12-30 Kokusai Electric Corp Method of manufacturing semiconductor device, substrate processing apparatus, and program
JP6995997B2 (ja) 2018-07-17 2022-02-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
WO2020016914A1 (ja) 2018-07-17 2020-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
JP7105751B2 (ja) * 2019-01-10 2022-07-25 東京エレクトロン株式会社 処理装置
US11810805B2 (en) * 2020-07-09 2023-11-07 Applied Materials, Inc. Prevention of contamination of substrates during gas purging
TW202229795A (zh) * 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
CN114300416A (zh) * 2020-12-02 2022-04-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080103609A (ko) * 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
JP2007048926A (ja) * 2005-08-10 2007-02-22 Tokyo Electron Ltd Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
US7358194B2 (en) * 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
US7749879B2 (en) * 2006-08-03 2010-07-06 Micron Technology, Inc. ALD of silicon films on germanium
US8466045B2 (en) * 2010-07-02 2013-06-18 Tokyo Electron Limited Method of forming strained epitaxial carbon-doped silicon films
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US8558282B1 (en) * 2012-09-08 2013-10-15 International Business Machines Corporation Germanium lateral bipolar junction transistor

Also Published As

Publication number Publication date
JP2015122481A (ja) 2015-07-02
TW201526078A (zh) 2015-07-01
US20150147873A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR20150059597A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US10269571B2 (en) Methods for fabricating nanowire for semiconductor applications
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
JP4809175B2 (ja) 半導体装置の製造方法
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
WO2014192870A1 (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
JP2010171101A (ja) 半導体装置の製造方法及び基板処理装置
JP2010087167A (ja) 半導体装置の製造方法
US9824919B2 (en) Recess filling method and processing apparatus
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
CN109891555B (zh) 低温外延层形成方法
KR20090119724A (ko) 웨이퍼의 처리 방법 및 장치
KR20220156929A (ko) 고 종횡비 구조들을 세정하기 위한 방법들 및 시스템들
JP2007056288A (ja) 半導体デバイスの製造方法
JP2015173212A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
SUBM Surrender of laid-open application requested