JP2007103419A - ショットキーバリアダイオードおよびその製造方法 - Google Patents

Abstract

【課題】 従来、メサエッチングや厚いポリイミド層などがあるため、チップの小型化が進まない上、電極間の距離があり特性が向上できなかった。また製造方法においては、ショットキー接合部分のエッチングのコントロールが困難であった。
【解決手段】 ＨＥＭＴの基板を採用し、電子供給層と安定層の間のノンドープ層に、ショットキー電極を形成する。ショットキー電極は埋め込み構造とする。また、ノンドープ層を複数設け、耐圧およびカソード抵抗の要求に応じて、ショットキー電極を形成するノンドープ層を選択する。それぞれのノンドープ層は互いにエッチングの選択比が大きいため、所望のノンドープ層表面を再現性よく露出させることができる。
【選択図】 図１

Description

本発明は、高周波回路に採用される化合物半導体のショットキーバリアダイオードおよびその製造方法に関し、特にプレーナー構造にすることにより動作領域およびチップサイズの小型化を実現した化合物半導体のショットキーバリアダイオードおよびその製造方法に関する。

従来のＧａＡｓショットキーバリアダイオードにおいては、動作層にコンタクトする電極を形成する際に、基板のメサエッチングを行っていた。また層間絶縁層として、高分子系樹脂（例えばポリイミド）が採用されていた（例えば特許文献１参照）。

図２１には、従来のショットキーバリアダイオードの動作領域部分の断面図を示す。

ｎ＋型ＧａＡｓ基板上２１にｎ＋型エピタキシャル層２２（５×１０^１８ｃｍ^-3）を６μｍ程度積層し、更に動作層となるｎ型エピタキシャル層２３（１．３×１０^１７ｃｍ^-3）を例えば３５００Å程度堆積する。

オーミック電極２８となる第１層目の金属層は、ｎ＋型エピタキシャル層２２にオーミック接合するＡｕＧｅ／Ｎｉ／Ａｕである。第２層目の金属層はＴｉ／Ｐｔ／Ａｕである。アノード側の第２層目の金属層は、ｎ型エピタキシャル層２３とショットキー接合を形成するショットキー電極３１０である。ショットキー電極３１０はアノードボンディングパッドを形成する第３層目の金属層のＡｕメッキ層（アノード電極３４０）の下地電極ともなる。カソード側の第２層目の金属層はオーミック電極とコンタクトし、さらにカソードボンディングパッドを形成する第３層目の金属層のＡｕメッキ層（カソード電極３５０）の下地電極となる。ショットキー接合部以外の基板表面はカソード電位であり、アノード電極３４０とカソード電位となるＧａＡｓ基板とが交差する部分では、層間絶縁層としてポリイミド層３００が設けられる。この交差部分の面積は１３００μｍ^２程度にもなり、大きな寄生容量を持つ。従って、誘電率が低く、膜厚を厚く形成できるポリイミドを、その離間距離として６〜７μｍ程度の厚みに設けることで交差部分の距離を離間し、寄生容量を緩和している。
特開昭５９−１６１８３６号公報

従来のショットキーバリアダイオードの基板構造は、多様な機種に対応できるよう、裏面からもカソード電極を取り出せる構造となっており、ｎ＋型ＧａＡｓ基板上にｎ＋型エピタキシャル層を設け、その上層には所定の特性を確保するために、１．３×１０^１７ｃｍ^-3程度のｎ型エピタキシャル層を設けた構造となっている。

ショットキー電極は所定の特性を確保する必要から、ｎ型エピタキシャル層の清浄な表面を露出して金属を蒸着し、ショットキー接合を形成する。オーミック電極は取り出し抵抗を低減するため、その下層のｎ＋型エピタキシャル層にオーミック接合を形成する。

ここで、従来構造においては、以下に示す問題点があった。第１に、オーミック電極２８形成のためにはメサを形成してｎ＋型エピタキシャル層２２を露出しなければならない。ｎ型エピタキシャル層２３は３５００Å程度の厚みがあり、その下のｎ＋型エピタキシャル層２２を露出させるにはメサエッチングが必須である。基板表面には基板保護のための酸化膜２５が設けられており、メサエッチングはその表面にフォトレジストによるマスクを設けてエッチングするが、酸化膜２５表面とレジストの密着性にばらつきが生じる。その状況でウエットエッチングするとエッチングが必要以上に横（基板水平）方向に拡がる。

このため必要な酸化膜２５までエッチングしてしまうこともあり、ＧａＡｓが露出すればメサの形状が不安定となる。このためメサの開口部に設けるオーミック電極２８形成時のフォトレジストも、周端部の形状にダレが発生するなどする。これにより結果的にリフトオフによるオーミック電極２８の形状が悪くなる、あるいはＧａＡｓがショットキー接合付近までエッチングされ、特性に悪影響を及ぼす等の問題が発生する場合がある。

第２には、アノード電極３４０はそのほとんどがカソード電位となるＧａＡｓ上に設けられており、ここでの寄生容量が大きくなってしまう問題がある。交差部分の面積は１３００μｍ^２であるので、厚い層間絶縁膜で寄生容量を低減することが必須である。メサを埋め込み、厚い層間絶縁膜にするために、６〜７μｍのポリイミド層３００を設けなけばならない。

ポリイミド層３００に形成される開口部（コンタクトホール）はテーパー形状となる。これは厚いポリイミド層３００をエッチングした結果であるが、テーパー形状になることによってポリイミド層３００上の電極のステップカバレッジを小さくできる。しかしポリイミド層３００の膜質のばらつきや、ポリイミド層３００とレジストとの密着性のばらつきにより、そのテーパー形状の勾配が３０〜４５度と大きくばらついてしまう。このため、動作領域であるショットキー接合領域３１０ａとオーミック電極２８との離間距離は、テーパー形状のばらつきを考慮して７μｍ程度確保する必要がある。しかし、この各接合の離間距離はカソード抵抗に寄与するので、離間距離が大きいと高周波特性の向上を阻み、更にはチップの小型化も進まない原因となっていた。

第３に、ショットキー接合およびオーミック接合の付近の層間絶縁膜にテーパー形状の開口部が形成されるため、ショットキーバリアダイオードの動作領域付近では層間絶縁膜の６μｍの厚みが保てず、寄生容量を増加させ、特性を悪化させる原因となってしまう問題もあった。

第４に、軟らかいポリイミド層３００上のＡｕメッキによるアノード電極にボンディングしていた。このためワイヤボンド時のストレスがアノード電極に加わると、てこの原理によってアノード電極が切れ、歩留上および信頼性上の問題を引き起こしていた。

第５に、ショットキーバリアダイオード専用の基板を使用するため、基板コストが高いという問題があった。

第６に、動作層としてのｎ型エピタキシャル層２３は単一のエピタキシャル層であるため、一種類の特性しか得られず、低いカソード抵抗特性を重視するユーザや、低いカソード抵抗特性より高い耐圧特性や高い静電破壊電圧を重視するユーザなど、多様なユーザにニーズに答えることができなかった。

本発明はかかる課題に鑑みてなされ、第１に、化合物半導体基板と、前記基板上に積層された、バッファ層、第１電子供給層、チャネル層、第２電子供給層、安定層、キャップ層、前記安定層と前記第２電子供給層間に設けられたノンドープ層と、前記キャップ層に設けられた第１電極と、前記ノンドープ層に設けられた第２電極と、前記第１電極とコンタクトする第１配線電極と、前記第２電極とコンタクトする第２配線電極と、を具備することにより解決するものである。

第２に、化合物半導体基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、ノンドープ層、安定層、キャップ層を積層し、絶縁化領域により動作領域を分離する工程と、前記動作領域のキャップ層の一部とコンタクトする第１電極を形成する工程と、全面に第１絶縁膜を形成する工程と、前記第１電極に囲われた領域の前記第１絶縁膜の一部を除去し、該第１絶縁膜をマスクとしてキャップ層および安定層の一部を除去し前記ノンドープ層を露出する工程と、前記動作領域の前記ノンドープ層の表面に第２電極を形成する工程と、少なくとも前記第２電極の端部およびその周囲の前記ノンドープ層を連続して被覆する第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜に設けたコンタクトホールを介して前記第１電極および前記第２電極にそれぞれコンタクトする第１配線電極および第２配線電極を形成する工程と、具備することにより解決するものである。

第３に、化合物半導体基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、互いにエッチングの選択比が大きい複数のノンドープ層、安定層、キャップ層を積層し、絶縁化領域により動作領域を分離する工程と、前記動作領域のキャップ層の一部とコンタクトする第１電極を形成する工程と、全面に第１絶縁膜を形成する工程と、前記第１電極に囲われた領域の前記第１絶縁膜の一部を除去し、該第１絶縁膜をマスクとしてキャップ層および安定層の一部を除去し、選択エッチングにより１つの前記ノンドープ層を露出する工程と、前記動作領域に露出した前記１つのノンドープ層の表面に第２電極を形成する工程と、前記第２電極の最下層金属の一部を熱処理により前記動作領域表面に埋め込む工程と、前記第２電極およびその周囲の前記ノンドープ層を被覆する第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜に設けたコンタクトホールを介して前記第１電極および前記第２電極にそれぞれコンタクトする第１配線電極および第２配線電極を形成する工程と、具備し、前記複数のノンドープ層のうちいずれかの前記１つのノンドープ層を選択し、該１つのノンドープ層表面に前記第２電極を形成することにより、異なる耐圧およびカソード抵抗を得ることにより解決するものである。

本実施形態では、第１に、ＨＥＭＴに採用される基板にショットキーバリアダイオードを設けることによって、動作上、クーロン散乱の影響が非常に少なく、電子移動度が従来の２倍となる。従来では動作層底面のｎ＋型エピタキシャル層２２によって低いカソード抵抗を実現したが、本実施形態によれば、動作層底面のｎ＋型エピタキシャル層２２を設けなくても同程度のカソード抵抗を持つことができる。

第２に、スイッチＭＭＩＣと同じ安価なウエハを使用できる。

第３に、ショットキー電極は、最下層金属（Ｐｔ）の一部を埋め込んだ埋め込み電極構造であるため、低カソード抵抗が実現する。

第４には、ショットキー電極１１とオーミック電極８の離間距離が大幅に低減できる。ショットキー電極１１およびオーミック電極８の離間距離はカソード抵抗に寄与するので、離間距離が縮小できればカソード抵抗をより低減できる。

第５に、カソード電位となる動作領域周辺部とアノード電極１４が交差する部分の面積は１００μｍ^２程度となり、寄生容量の大幅な低減となる。これは、寄生容量を発生させる交差部の面積が、従来と比較してショットキー接合部分だけで１／１３に低減できることになる。また、アノードボンディングパッド１４ａもキャップ層３７表面に直接固着できるので、この部分での寄生容量は発生せず、トータルの寄生容量が大幅に低減できる。従来では、寄生容量を抑制するために誘電率が低いポリイミドを採用して厚い層間絶縁膜を設けていたが、薄い窒化膜で代用できる。窒化膜はポリイミドと比較して誘電率が高いが、本発明の構造によれば、５０００Å程度の窒化膜を用いても、従来と比べて寄生容量が低減できる。

第６に、厚いポリイミドを用いないので、動作領域となるポリイミド開口部のテーパー部分の距離や、テーパー角度のばらつきも考慮する必要がなくなる。

以上のことから、ショットキー電極とオーミック電極の離間距離は、単純に耐圧とマスク合わせ精度のみを考慮すればよいことになる。具体的には、ショットキー接合領域とオーミック電極の離間距離は７μｍから１μｍまで低減できる。更に、キャップ層との離間距離はキャップ層のサイドエッチング距離と同じ０．４μｍである。この場合キャップ層はキャリアの移動経路でありほぼオーミック電極８と同じ低抵抗の効果があるので、従来と比べて、離間距離は６％に低減できることになる。従って、寄生抵抗としてのカソード抵抗の大幅な低減と、寄生容量の大幅な低減および寄生容量のばらつきの低減により、高周波特性の向上に大きく寄与することができる。

第７に、チップの小型化に寄与することになり、チップサイズでは従来０．２７×０．３１ｍｍ^２のサイズであったものが、０．２５×０．２５ｍｍ^２までシュリンクできる。サイズとしてはボンディングパッドを配置する必要性や、組立時にハンドリングできるチップサイズの限界があるため０．２５ｍｍ角が現状での限界であるが、動作領域としては１／１０程度まで大幅にシュリンクできるため、動作領域を配置する自由度が大変大きくなる。

第８に、ショットキー電極を形成するショットキー接合部を複数個設けることにより、カソード抵抗を更に低減できる。ショットキー接合部のコンタクト径を小さくして複数個設ければ、トータルのショットキーコンタクト面積が同一なショットキー電極を１個設けた場合と比較して、よりカソード抵抗を低減し、キャップ層でのキャリアのトラップを効果的にできるので、高周波特性がより向上する利点を有する。

第９に、ポリイミド層や、金メッキを用いないので材料費が低減できる上、チップシュリンクできるので、コストの低減が実現する。

第１０に、アノード電極を直接基板に固着できるため、ワイヤボンド時のストレスによってアノード電極が切れる不良が無くなる。従って歩留が大幅に向上し、信頼性上の問題を回避できる。

また、本発明の製造方法によれば、以下に示す効果が得られる。

第１に、選択エッチングにより安定したショットキー接合を形成することが可能となるので、高周波回路にとって大変重要な課題である特性のばらつきが抑制できる。従来のような複雑なＧａＡｓのエッチングコントロールが不要となるため歩留が向上し、再現性の良い、安定した特性を有するショットキーバリアダイオードの製造が可能となる。

第２に、耐圧の劣化を抑制できる。製造工程においてショットキー電極を形成する際のエッチングマスクとなる窒化膜の一部を、プラズマエッチングする必要がある。その際、安定層にプラズマダメージを与え、結晶性が悪化する。その場合アノード電極の埋め込み部が表面において異常に横拡散するため、埋め込み部の形状が表面において尖った形状となり逆バイアス印加時に電界集中が発生する。そこで、安定層（ＩｎＧａＰ層）の下層にノンドープ層としてＡｌＧａＡｓ層を配置し、安定層を除去した後、清浄なノンドープ層にショットキー電極を形成する。これにより埋め込み部が正常な丸みを帯びた形状となるため、埋め込み部において電界集中が発生せず、耐圧の劣化を抑制できる。

また、第２電子供給層および安定層間に、第１ノンドープ層（ＡｌＧａＡｌ層）、第２ノンドープ層（ＩｎＧａＰ層）、第３ノンドープ層（ＡｌＧａＡｓ層）の積層構造を持つノンドープ層を成長する。そして、プラズマダメージを受けた安定層を除去した後、所望の１つのノンドープ層にショットキー電極を形成する。その場合、耐圧およびカソード抵抗の要求特性に応じて選択された、所望のノンドープ層を選択エッチングにより再現性よく容易に露出することができる。

第３に、オーミック電極の端部とキャップ層の段差を被覆する第１絶縁膜を設けることにより、オーミック電極の端部とキャップ層の端部に形成される隙間を塞ぎ、ガルバニック効果の発生を防止できる。これにより、オーミック電極の端部のキャップ層のエッチングを防止し、電流経路の狭さく化を防ぐことができるので、カソード抵抗の増大を抑制できる。

また、第１絶縁膜上に設けるパッシベーション用の第２絶縁膜の成膜密度を十分確保でき、ウェハ完成後においても外部から滲入する水分や薬剤などから基板表面を十分保護することができる。従って、ウェハ完成後におけるガルバニック効果の発生を防止し、カソード抵抗の増大を抑制できる。

第４に、ショットキー電極のリセスエッチングのマスクとなる窒化膜のひさし部を除去する際、動作領域の表面を安定層（ＩｎＧａＰ層）で覆った状態でプラズマエッチングできる。これにより、動作領域表面をプラズマのダメージから保護することができる。

第５に、第２電子供給層と安定層の間に複数のノンドープ層として第１ノンドープ層（ＡｌＧａＡｓ層）、第２ノンドープ層（ＩｎＧａＰ層）、第３ノンドープ層（ＡｌＧａＡｓ）層を順次積層し、ショットキー電極１１を形成するノンドープ層を適宜選択することで、同一ウエハでありながら、３種類の耐圧およびカソード抵抗を選択することができる。またそれぞれのノンドープ層はウエットエッチングにおいて互いにエッチングの選択比が大きいため、所望のノンドープ層の表面を容易に再現性良く露出させることができる。従って、ユーザのニーズに合わせたショットキーバリアダイオードを再現性よく、また効率よく提供できる。

図１から図２０を参照して、本発明の実施の形態を詳細に示す。

本発明のショットキーバリアダイオード（Schottky Barrier Diode：以下ＳＢＤ）は、化合物半導体基板と複数の半導体層とからなる基板３０と、第１電極８と、第２電極１１と、第１配線電極１５と、第２配線電極１４と、絶縁膜５１とから構成される。

基板３０は、半絶縁性ＧａＡｓ基板３１上に複数の半導体層を積層した、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）に用いられる基板である。

複数の半導体層とは、ノンドープのバッファ層３２、電子供給層３３、チャネル（電子走行）層３５、ノンドープ層、安定層４０、キャップ層３７である。電子供給層３３はチャネル層３５の上下にそれぞれ配置され、ノンドープ層は、安定層４０と電子供給層３３との間に少なくとも１層配置される。

まず、図１から図５には本発明の第１実施形態を示す。第１実施形態は、安定層４０と電子供給層３３の間に１つのノンドープ層４１が配置される場合である。

図１は、動作領域部分の断面図である。

バッファ層３２は、不純物が添加されていない高抵抗層であり、その膜厚は、数千Å程度である。

電子供給層３３は第１電子供給層３３ａおよび第２電子供給層３３ｂの２層があり、それぞれチャネル層３５の下層および上層に配置される。また、チャネル層３５と各電子供給層３３間にはそれぞれスペーサ層３４が配置される。

電子供給層３３（第１電子供給層３３ａ、第２電子供給層３３ｂ）は、チャネル層３５よりバンドギャップが大きい材料が用いられる。また、電子供給層３３のｎ＋型ＡｌＧａＡｓ層のｎ型不純物（例えばＳｉ）の不純物濃度は、ＳＢＤのカソード抵抗、耐圧に関係し、本実施形態では２．６×１０^１８ｃｍ^−３とする。ＳＢＤのカソード抵抗とは、ショットキー接合からカソード端子までの寄生抵抗である。

このような構造により、電子供給層３３であるｎ＋型ＡｌＧａＡｓ層のドナー不純物から発生した電子が、チャネル層３５側へ移動し、電流パスとなるチャネルが形成される。この結果、電子とドナー・イオンは、ヘテロ接合界面を境として空間的に分離されることになる。電子はチャネル層３５を走行するが、チャネル層３５にはドナー・イオンが存在しないためクーロン散乱の影響が非常に少なく、高電子移動度を持つことができる。

また、チャネル層３５の上下に、第１電子供給層３３ａおよび第２電子供給層３３ｂを配置する。このようなダブルへテロ接合構造とすることにより、キャリア密度が増えカソード抵抗を非常に小さくできる。

ノンドープ層４１は、ノンドープのＡｌＧａＡｓ層であり第２電子供給層３３ｂおよび安定層４０間に設けられてこれらと当接し、格子整合する。チャネル層３５に近い部分に結晶歪みが少しでも発生する場合があると、良好なＳＢＤの特性を再現性良く得ることができない。しかしノンドープ層４１は、チャネル層３５に近い第２電子供給層３３ｂと同じＡｌＧａＡｓ層のため、チャネル層３５に近い部分に結晶歪みが発生する要素を完全に無くすことができる。

またノンドープ層４１の膜厚はＳＢＤの所定の耐圧とカソード抵抗が確保できるよう設計されており、例えば２５０Åである。

安定層４０は、ノンドープ層４１と当接してその上に設けられ、ノンドープ層４１と格子整合する。また、安定層４０はその上層のキャップ層３７とも格子整合する。安定層４０は、酸化しにくいため外部からの化学的ストレスに強く信頼性上安定なノンドープＩｎＧａＰ層またはドープドＩｎＧａＰ層であり、膜厚は１００Åである。製造工程は後に詳述するが、ショットキー電極１１の形成前に、キャップ層３７のエッチングマスクとなった窒化膜５１の一部を、プラズマエッチングにより除去する工程がある。従って、本実施形態では、動作領域１００をプラズマダメージから保護するため、キャップ層３７の下層に化学的に安定なＩｎＧａＰ層を配置する。安定層４０の厚みは１００Åあればプラズマダメージから動作領域１００を十分保護できる。安定層４０はプラズマダメージを受けるが、ショットキー電極１１形成時には安定層４０が除去されるので、ショットキー電極１１を清浄なノンドープ層４１上に形成することができる。又、安定層４０は、ＧａＡｓ層であるキャップ層３７のエッチングストップ層としても機能する。

また、安定層（ＩｎＧａＰ層）４０をＧａＡｓ層およびノンドープＡｌＧａＡｓ層と格子整合させることにより、結晶の歪みを回避し、スリットなどの結晶欠陥を防止できる。

キャップ層となるｎ＋型ＧａＡｓ層３７は、最上層に積層される。キャップ層３７の厚みは６００Å以上、不純物濃度は、２×１０^１８ｃｍ^−３以上であり、好適には膜厚が１０００Å程度、不純物濃度が３×１０^１８ｃｍ^−３以上である。

ノンドープ層４１には円形のショットキー電極１１がコンタクトする。キャップ層３７は、ショットキー電極１１の形成領域を円形にくりぬいた形状にパターンニングされる。安定層４０はその上層のキャップ層３７と同じパターンでエッチングされている。

オーミック電極８は、製造工程において第１層目に形成され、ＡｕＧｅ／Ｎｉ／Ａｕを順次蒸着した金属層であり、キャップ層３７上に設けられる。ここで、キャップ層３７は不純物濃度が高い（不純物濃度１〜５×１０^１８ｃｍ^−３程度）。すなわち、キャップ層３７を含む基板３０は、低抵抗である。さらに、オーミック電極８をキャップ層３７とコンタクトさせることにより、コンタクト抵抗を低減している。オーミック電極８はショットキー電極１１の形成領域を囲むようにパターニングされ、ショットキー電極１１との離間距離は１μｍである。

ショットキー電極１１は、製造工程において第２層目に形成され、Ｐｔ／Ｍｏを順次蒸着した金属層である。キャップ層３７および安定層４０から露出したノンドープ層４１上に直径１０μｍの円形に設けられる。

ショットキー電極１１は、ダメージを受けた安定層４０を除去し、清浄なノンドープ層４１表面に蒸着により形成されノンドープ層４１とショットキー接合を形成する。

更に、ショットキー電極１１は、蒸着金属の最下層金属（Ｐｔ）の一部が熱処理によりノンドープ層４１表面に埋め込まれる。埋め込まれたＰｔ（以下この領域を埋め込み部１１ｂと称する）もショットキー電極１１の一部であり、ショットキー電極１１として機能する。第１実施形態では埋め込み部１１ｂの底部はノンドープ層４１内にあり、すなわち埋め込み部１１ｂも含めてショットキー電極１１はノンドープ層４１とショットキー接合を形成する。

本実施形態では、Ｐｔの一部を清浄なノンドープ層４１に埋め込んだ、埋め込み電極構造を有する。これにより、埋め込み部１１ｂの底部の端、すなわちショットキー接合の端部を湾曲形状にできる。

以下図２を参照してこれについて説明する。

図２（Ａ）は、安定層４０’上にショットキー電極１１を形成する場合を示している。まず、埋め込み部を設けない場合（埋め込み電極構造でない場合）には、ショットキー電極１１と基板３０表面の界面の端部（ｘ点）に電界集中が発生する。

一方、埋め込み電極構造にすることで、本来で有れば埋め込み部１１ｂ’の端部の形状が所定の曲率半径を有する連続した曲線となる。従って、ショットキー電極１１に逆バイアスが印加される際、電界強度が分散される。つまり、電界集中の緩和により最大電界強度が弱まり、大きな耐圧を得ることができる。

しかし、詳細は後述の製造工程において説明するが、プラズマエッチングは安定層４０’が露出した状態で行うため、安定層４０’表面はダメージを受けている。そこに、ショットキー電極１１を蒸着し、その一部を安定層４０’に埋め込むと、埋め込み部１１ｂ’の端部の形状は所定の曲率半径を持つ曲線にならず、図の如く表面において尖った形状となってしまう。

これは、プラズマダメージにより結晶性が悪くなった安定層（ＩｎＧａＰ層）４０’表面にＰｔが埋め込まれる際に、その横方向（基板水平方向）の拡散が表面において尖った形状となるためである。これにより、尖った部分（ｙ点）に電界が集中し、耐圧が劣化してしまう問題がある。

そこで、本実施形態では図２（Ｂ）の如く、プラズマダメージを受けた安定層４０を除去することとした。

安定層４０は塩酸でウエットエッチングされる。またその下層のノンドープ層４１はＡｌＧａＡｓ層であり、エッチングの選択比が大きい。従って、ウェットエッチングで容易に、清浄なＡｌＧａＡｓ層表面を露出させることができる。また、同時にショットキー接合領域のエッチングの再現性が良好となる。従って、エッチングのばらつきを抑えることができ、安定したＳＢＤを提供することができる。

この状態で、ショットキー電極１１を蒸着し、Ｐｔを埋め込む熱処理を施す。ノンドープ層４１はプラズマダメージを受けていないため、Ｐｔは均一に(正常に)拡散する。従って、埋め込み部１１ｂは図の如く所定の曲率半径を有する連続した曲線形状となるため、埋め込み部１１ｂにより電界集中を抑制できる。これにより、所定の耐圧を確保することができる。

具体的には、図２（Ａ）の場合６．５Ｖであった耐圧が、図２（Ｂ）の構造にすることにより１５Ｖとなり、大幅に向上した。

逆にＳＢＤを所定の耐圧に設計する場合、埋め込み電極構造ではショットキー電極１１付近の電界強度が弱まる分、電子供給層３３の不純物濃度を大幅に上げることができる。これによってカソード抵抗を大幅に小さくすることができる。

また、ショットキー電極１１をＡｌＧａＡｓ層に形成（蒸着）できる。ＡｌＧａＡｓ層はＩｎＧａＰ層と比較して結晶成長が安定しており、ＳＢＤの特性の再現性が良好となる効果もある。

また、本実施形態ではチャネル層３５の上下に電子供給層３３を配置したダブルへテロ接合構造を採用しており、更に電子供給層３３（第２電子供給層３３ｂ）の上にノンドープ層４１が設けられ、ノンドープ層４１にショットキー電極１１がコンタクトする。

このような構造により、電子供給層３３からショットキー電極１１までを全てノンドープ層とする構造となり、ＳＢＤは所定の耐圧を確保しながら非常に低いカソード抵抗を実現することができる。

図２１の従来構造においては、低いカソード抵抗値を実現するため、動作領域（動作層）底面のｎ＋型エピタキシャル層２２が最も重要な働きをしていた。しかし、本実施形態によれば動作領域底面のｎ＋型エピタキシャル層が存在しないにもかかわらず、従来構造とほぼ同じカソード抵抗値を得ることができる。

また、ショットキー電極１１を設けるノンドープＡｌＧａＡｓ層は、Ａｌを含むため表面が酸化されやすく、またＤＸセンターと呼ばれるキャリアトラップ持つことが知られている。しかし、埋め込み電極構造とすることでその影響を大幅に減らすこともできる。

再び図１を参照し、ショットキー電極１１は、キャップ層３７より下層の半導体層（ここではノンドープ層４１）上に設けられる。つまり本実施形態では、ショットキー電極１１は、オーミック電極８がコンタクトする半導体層より下層の半導体層とコンタクトする。

動作領域１００は、バッファ層３２に達する絶縁化領域６０により分離される。ここで、絶縁化領域６０とは、電気的に完全な絶縁ではなく、不純物（Ｂ^＋）をイオン注入することによりエピタキシャル層にキャリアのトラップ準位を設け、絶縁化した領域である。以下、動作領域１００とは、絶縁化領域６０で分離され、且つＳＢＤのショットキー電極１１およびオーミック電極８が配置される領域の半導体層をいう。すなわち電子供給層３３、チャネル（電子走行）層３５、スペーサ層３４、ノンドープ層４１、安定層４０、キャップ層３７などのＳＢＤを構成する各半導体層をすべて含んだ領域を動作領域１００とする。また動作領域１００周辺部はカソード電位となる。動作領域１００周辺部においてオーミック電極８が絶縁化領域６０上にあると、この後に述べるアノードボンディングパッド１４ａとの電位差により、オーミック電極８から隣接するアノードボンディングパッド１４ａに向かって空乏層が延びる。その結果アノードボンディングパッド１４ａまで空乏層が達すると、アノードおよびカソード間において高周波信号の漏れが発生する。従って絶縁化領域６０の端部をオーミック電極８の端部より１μｍ程度以上外側に設ける。これにより、不純物濃度が高いキャップ層３７上のオーミック電極８からアノードボンディングパッド１４ａに向かって延びる空乏層が絶縁化領域６０に達することを防止できる。

アノード電極１４およびカソード電極１５は、製造工程において第３層目に形成され、Ｔｉ／Ｐｔ／Ａｕを順次蒸着した金属層である。アノード電極１４は、ショットキー電極１１とコンタクトし、動作領域１００外に延在されアノードボンディングパッド１４ａとなる配線電極である。また、一部はオーミック電極８と交差するが、窒化膜５１によってオーミック電極８またはカソード電位である動作領域１００周辺部と絶縁される。

図１のようにアノードボンディングパッド１４ａは、絶縁化領域６０によって動作領域１００とは別の島領域として分離された基板３０表面のキャップ層３７と直接コンタクトする。アノードボンディングパッド１４ａと、カソード電位となる動作領域１００周辺部との電位差により、不純物濃度が高いキャップ層３７上のアノードボンディングパッド１４ａから動作領域１００周辺部に向かって空乏層が延びる。空乏層が動作領域１００周辺部に達するとアノードおよびカソード間において高周波信号の漏れが発生する。従ってアノードボンディングパッド１４ａから動作領域１００周辺部に向かって延びる空乏層が、絶縁化領域６０に達しないよう、絶縁化領域６０の端部はアノードボンディングパッド１４ａの端部より１μｍ程度以上外側とする。

バッファ層３２まで達する絶縁化領域６０によりカソード電位である動作領域１００周辺部とアノード電極１４が絶縁できるので、ポリイミドを設けずにアノードボンディングパッド１４ａを基板に直接固着できる。

カソード電極１５は、アノード電極１４に相対向して設けられる。オーミック電極８とコンタクトし、動作領域周辺部に延在されカソードボンディングパッド１５ａとなる配線電極である。カソードボンディングパッド１５ａは、動作領域１００内において基板３０表面のキャップ層３７と直接コンタクトする。また不純物濃度が高いキャップ層３７上のカソードボンディングパッド１５ａからアノードボンディングパッド１４ａに向かって延びる空乏層が絶縁化領域に達しないよう、絶縁化領域の端部はカソードボンディングパッド１５ａの端部より１μｍ程度以上外側とする。

次に、層間絶縁膜となる窒化膜５１について説明する。

オーミック電極８は、少なくともその端部（側面）から上面にかけて、その周囲に密着する窒化膜５１で被覆される。本実施形態の窒化膜５１は第１窒化膜５１１、第２窒化膜５１２からなるが、窒化膜５１の構成内容の種類は部分的に異なる。すなわち、これら２層により構成される個所もあるが、第２窒化膜５１２のみから構成される個所もある。具体的には、オーミック電極８の少なくとも端部から上面にかけて被覆する窒化膜５１は、第１窒化膜５１１および第２窒化膜５１２から構成される。しかし、ショットキー電極の側面から上面にかけて被覆する窒化膜５１は、第２窒化膜５１２のみから構成される。

アノード電極１４と交差するオーミック電極８は、その周囲を第１窒化膜５１１および第２窒化膜５１２に被覆される。つまり、第１窒化膜５１１は、オーミック電極８の周囲に露出するキャップ層３７とオーミック電極８に密着し、これらを連続して被覆する。また、カソード電極１５とコンタクトするオーミック電極８は、その側面から上面にかけて、第１窒化膜５１１および第２窒化膜５１２で被覆され、上面の中央付近は窒化膜５１が開口され、コンタクトホールＣＨが形成される。しかしこの場合であっても、第１窒化膜５１１は、オーミック電極８の周囲に露出するキャップ層３７とオーミック電極８の側面および上面に密着し、これらを連続して被覆する。

これにより、オーミック電極８とその周囲に露出するキャップ層３７の段差は、第１窒化膜５１１により完全に被覆され、オーミック電極８の端部は第１窒化膜５１１と密着している。

第２窒化膜５１２は、パッシベーション膜となり、ショットキー電極１１の端部（側面）および上面の一部と、ショットキー電極１１周囲に露出したノンドープ層４１を覆う。更に安定層３８とキャップ層３７の側面を覆い、第１窒化膜５１１の上まで延在される。コンタクトホールＣＨは、第１窒化膜５１１および第２窒化膜５１２に設けられる。

このように本実施形態では、第１窒化膜５１１がオーミック電極８とその周囲のキャップ層３７の段差に完全に密着して被覆している。従って、後述する製造工程中におけるガルバニック効果を防止できる。

図３は、ガルバニック効果を説明する図である。例えば、ある半導体層２３７上に第１窒化膜２５１１が設けられた基板を使用し、オーミック電極２０８を所望のパターンに形成する場合を示す。図の如くオーミック電極２０８の形成領域を開口したレジスト（不図示）をマスクとして第１窒化膜２５１１に開口部を設け、連続してオーミック金属層を蒸着、リフトオフ、アロイする。これにより、第１窒化膜２５１１の開口部にオーミック電極２０８が形成される。しかし、この場合、第１窒化膜２５１１とオーミック電極２０８端部にはわずかな隙間Ｇが形成されてしまい、ガルバニック効果を引き起こしてしまう。

ガルバニック効果は、金属電極（オーミック電極２０８）が半導体層２３７に接している端部が第１窒化膜２５１１との隙間Ｇにおいて露出している場合で、製造プロセス中に水分または薬剤などが隙間Ｇからオーミック電極２０８の端部に滲入することにより発生する。すなわち、水分又は薬剤によりオーミック電極２０８と半導体層２３７の間に電流が発生し、半導体層２３７が電気化学的腐食を起こす不良である。半導体層２３７の不純物濃度が高いなど、導電性が増せば増すほど大きな電流が流れるためガルバニック効果が激しくなり、その部分の半導体層が大きくエッチングされてしまう。

具体的には半導体層２３７の不純物濃度が２×１０^１８ｃｍ^−３以上、半導体層２３７の厚みが５００Å以上になるとガルバニック効果が著しくなる。例えば図の如く、オーミック電極２０８と隣り合う第１窒化膜２５１１間に０．１μｍ〜１．０μｍ程度の隙間Ｇが形成される。そして、以降その上層に第２窒化膜２５１２が形成されるまでの製造工程において、オーミック電極２０８の端部の半導体層２３７表面は露出したままである。

従って、ガルバニック効果により、オーミック電極２０８の端部に位置する半導体層２３７が、図の如くエッチングされて、溝ＧＶが形成されてしまう。溝ＧＶの深さは数１００Å以上と非常に深く、半導体層２３７の厚みが１０００Åの場合、溝ＧＶ深さが５００Å以上となるケースも稀ではない。

また、第１窒化膜２５１１の上層に第２窒化膜２５１２を堆積する場合、隙間Ｇは被覆されるものの、隙間Ｇのステップカバレジが悪く、溝ＧＶ上では第２窒化膜２５１２の成膜密度が低くなる。従って、パッシベーション効果が薄いためウェハ完成後においても外部からの水分などが基板表面に達する可能性が高く、ガルバニック効果が発生する場合がある。

図１のＳＢＤにおいて、キャップ層３７は、３×１０^１８ｃｍ^−３以上の高い不純物濃度を有し、その厚みは６００Å以上である。従って、キャップ層３７上にオーミック電極８が形成される本実施形態においても、上記の様な製造方法を採用することによってガルバニック効果が発生する。これにより、太実線の如くアノード−カソード間の電流経路が溝ＧＶにより狭められ、カソード抵抗が増大する問題がある。

そこで、本実施形態では、図１の如く、第１窒化膜５１１によりキャップ層３７とオーミック電極８の段差を完全に被覆し、ガルバニック効果を防止している。この製造方法については、後述する。

また、第１窒化膜５１１および第２窒化膜５１２はそれぞれ５００Å、１５００Å程度で、ほぼ均一な厚みで、オーミック電極８の少なくとも端部をまんべんなく覆っている。窒化膜はＣＶＤにより堆積され、ＣＶＤにおいては装置のチャンバー内において雪が降り積もる如く窒化膜が堆積されていく。従って図３の如く溝ＧＶが形成されると、溝ＧＶの底に近い部分は溝ＧＶの影になる。このため窒化膜の厚みが薄くなったり、密度が低くなる傾向がある。しかし、本実施形態では溝ＧＶが形成されることはないので、側面でも上面（平面）の７０％程度以上の膜厚が確保できる。従って、ウェハ完成後においても水分や薬剤などの滲入からオーミック電極８端部を完全に保護することができ、ガルバニック効果の発生を防止できる。

図４および図５に、ＳＢＤの平面図を示す。図４はチップのパターン図の概略であり、図５は動作領域部分の拡大図である。また、図４のａ−ａ線断面が図１に示されている。

図４の如く、ショットキー電極１１はチップのほぼ中央に設けられ、ノンドープ層４１とショットキー接合を形成する。ショットキー電極１１は直径約１０μｍの円形である。ショットキー電極１１のみがノンドープ層４１に直接コンタクトし、ショットキー電極１１を動作領域１００外に引き出す配線電極として、アノード電極１４が配置される。すなわちアノード電極１４は動作領域１００においてショットキー電極１１とほぼ重畳してコンタクトし、動作領域１００外まで延在されて別の島領域にアノードボンディングパッド１４ａを構成する。

アノードボンディングパッド１４ａがコンタクトホールＣＨを介してコンタクトする基板表面の島領域と動作領域１００は、それぞれ一点鎖線で示す境界線で、絶縁化領域６０により分離される。これにより、ボンディングパッド部での寄生容量をなくすことができる。さらに、アノードボンディングパッド１４ａを何れの絶縁膜も介せずに基板３０に直接固着できる。そのため、ボンディング時の不良をほぼなくすことができる。

破線で示す部分がオーミック電極８である。オーミック電極８は、円形のショットキー電極１１の外周を囲んでキャップ層３７（図示せず）と直接コンタクトしている。オーミック電極８をカソードボンディングパッド１５ａまで引き出す配線電極として、オーミック電極８と一部重畳してコンタクトするカソード電極１５を使用する。またカソードボンディングパッド１５ａは動作領域１００内に形成され、コンタクトホールＣＨを介して基板３０とコンタクトする。

カソード電極１５については、高周波特性のファクターであるインダクタ成分を低くするため、ボンディングワイヤを多く固着する必要があり、そのためにチップの半分を占める領域をカソードボンディングパッド１５ａとしている。

アノード及びカソードボンディングパッド１４ａ、１５ａにはステッチボンドによりボンディングワイヤが固着される。アノードボンディングパッド１４ａの面積は６０×７０μｍ^２であり、カソードボンディングパッド１５ａの面積は１８０×７０μｍ^２である。ステッチボンドによる接続では、１回のボンディングにより２本のボンディングワイヤを接続できる。従って、ボンディング面積が小さいものでも、高周波特性のパラメータであるインダクタ成分を小さくでき、高周波特性の向上に寄与することができる。

また、図５に示すように、アノード電極１４とカソード電位となる動作領域１００周辺部の交差部分は斜線で示す領域のみとなり、この部分の面積は約１００μｍ^２である。これは、従来（図２１）の１３００μｍ^２と比較して１／１３程度まで縮小できる。従って、交差部分の面積の低減に伴い、この領域で発生する寄生容量も低減できる。つまり、従来の如く、ポリイミド厚みを大きくすることによりアノード−カソード間の寄生容量を抑制する必要が無いので、ポリイミド層は薄い窒化膜５１で代用できる。

また、ポリイミドが不要になるため、そのテーパー形状によって大きく離間されていたショットキー電極１１とオーミック電極８の距離を大幅に低減できる。具体的には、ショットキー電極１１の端部とオーミック電極８の離間距離は７μｍから１μｍまで低減できる。

更に、ショットキー電極１１とキャップ層３７との離間距離はキャップ層３７のサイドエッチング距離と同じ０．４μｍである。すなわち、従来と比べ、離間距離は６％に低減できることになる。キャップ層３７は、キャリアの移動経路でありほぼオーミック電極８と同じ低抵抗の効果がある。つまり、離間距離が縮小できれば寄生抵抗としてのカソード抵抗をより低減でき、高周波特性の向上に大きく寄与することができる。

また、チップの小型化に寄与することになり、チップサイズでは従来０．２７×０．３１ｍｍ^２のサイズであったものが、０．２５×０．２５ｍｍ^２までシュリンクできる。サイズとしてはボンディングパッドを配置する必要性や、組立時にハンドリングできるチップサイズの限界があるため０．２５ｍｍ角が現状での限界であるが、動作領域としては１／１０程度まで大幅にシュリンクできるため、動作領域１００を配置する自由度が大変大きくなる。すなわち、１つのチップ内に複数のショットキー電極１１を設けることもできる。

図６から図８を参照して、第２実施形態および第３実施形態として複数のショットキー電極１１を配置した例を説明する。尚、何れの場合も動作領域１００は第１実施形態と同様であるので詳細な説明は省略する。

第２実施形態は、図６の如く１つのＳＢＤ（アノード電極）に対して複数のショットキー電極１１を設けた場合である。

１つのチップ内に、円形のショットキー電極１１を複数設け、複数の枝を形成した１つのアノード電極で配線する。これにより、ショットキー電極１１が並列に接続されることになり、カソード抵抗の低減に寄与できる。

また、ショットキー電極１１の直径を小さくして複数個配置してもよい。トータルのショットキー電極１１の面積（ショットキー接合面積）を図１と同等に維持した場合、ショットキー電極１１の中心とオーミック電極８との離間距離が更に低減でき、オーミック電極８側でのキャリアのトラップが効果的になる。これにより、カソード抵抗の値が小さくなり、高周波特性が更に向上できる利点を有する。

一方、第３実施形態は図７および図８の如く１つのチップ内に複数のＳＢＤを集積化した場合である。図７（Ａ）が平面図、図７（Ｂ）が等価回路図であり、図８が図７のｂ−ｂ線断面図である。

この集積型ＳＢＤは一般にＴｅｅ型と呼ばれるもので、２つのＳＢＤ２０ａ、２０ｂを１チップに集積化し、共通端子ＣＭ、アノード端子Ａ、カソード端子Ｋが設けられる。

２つのＳＢＤ２０ａ、２０ｂは共通端子ＣＭと接続される電極１６（以下、共通電極１６と称する）により連結される。つまり、共通電極１６は、アノード端子Ａと接続されるＳＢＤ２０ａとも接続され、カソード端子Ｋと接続されるＳＢＤ２０ｂとも接続される。

更に詳述すると、共通電極１６は、アノード端子Ａがアノード電極１４に接続されるＳＢＤ２０ａのカソード電極１５であり、尚且つカソード端子Ｋがカソード電極１５に接続されるＳＢＤ２０ｂのアノード電極１４となるものである。

これにより、図７（Ｂ）の回路図に示す如く、２個のＳＢＤ２０ａ、２０ｂを有し、アノード端子Ａがアノード電極１４に接続されるＳＢＤ２０ａのカソード電極１５と、カソード端子Ｋがカソード電極１５に接続される他のＳＢＤ２０ｂのアノード電極１４とが接続された集積型ＳＢＤを構成している。

共通電極１６は、チップの対角線上に設けられ、チップコーナー部には共通端子ＣＭとなるボンディングワイヤが固着される。このワイヤボンド領域はチップの向きによらず電極が取り出せるように２箇所に設けられる。また、図７および図８からも明らかなように、共通電極１６は、ＳＢＤ２０ａのカソード電極１５であり、ＳＢＤ２０ｂのアノード電極１４となっている。

アノード電極１４、カソード電極１５および共通電極１６はコンタクトホールＣＨを介して基板表面と直接コンタクトする。

図７の如く、絶縁化領域６０は、アノード端子Ａ、カソード端子Ｋおよび共通端子ＣＭが接続するワイヤボンド領域を囲んで設けられ、これにより図８の如く、1チップ上に設けられた２つのＳＢＤ２０a、２０ｂの、アノード電位とカソード電位をそれぞれ分離している。同時に、この絶縁化領域６０により、１チップ上に設けられた２つのＳＢＤ２０ａと２０ｂの動作領域１００をそれぞれ分離している。これにより、例えばアノード電位とカソード電位を厚いポリイミド層によって分離し、各ＳＢＤの動作領域をトレンチで分離するような構造（特許文献１参照）と比較して、マスク合わせの精度が格段に向上する。従って、各製造工程におけるマスク合わせの距離のマージンを大きく取る必要が無くなる利点を有する。すなわち、厚い層間絶縁膜であるポリイミド層が不要となるため、テーパーやそのばらつきによる距離のマージンも不必要となり、チップサイズの縮小に大幅に寄与できる。

図９から図１１を参照し、本発明の第４実施形態を説明する。第４実施形態の平面図は、図４および図５と同様であり、図９から図１１は、それぞれ図４のａ−ａ線断面図である。

第４実施形態は、第１実施形態において１層であったノンドープ層４１を複数層設けた構造である。すなわち、電子供給層３３ｂと安定層４０間に、３層のノンドープ層が配置される。３層のノンドープ層は、１層のＩｎＧａＰ層および２層のＡｌＧａＡｓ層である。そして、それぞれ互いにエッチングストップ層となるＩｎＧａＰ層とＡｌＧａＡｓ層を繰り返し積層し、所望のいずれか１つのノンドープ層表面にショットキー電極１１を配置する。ショットキー電極１１を配置するノンドープ層を異ならせることにより、耐圧およびカソード抵抗値を異ならせることができる。尚、以下第１実施形態と同様の構成については省略して説明する。

まず、図９は、第３ノンドープ層４３表面にショットキー電極１１を設ける場合を示す。

図９のごとく、基板３０は半絶縁性ＧａＡｓ基板３１上に複数の半導体層を積層してなる。複数の半導体層は、ノンドープのバッファ層３２、第１電子供給層３３ａ、スペーサ層３４、チャネル（電子走行）層３５、スペーサ層３４、第２電子供給層３３ｂ、第１ノンドープ層４１、第２ノンドープ層４２、第３ノンドープ層４３、安定層４０、キャップ層３７をこの順で積層したものである。

第１ノンドープ層４１は、第２電子供給層３３ｂと当接してその上に設けられ、両者は格子整合する。第１ノンドープ層４１はノンドープのＡｌＧａＡｓ層であり膜厚は１５０Åである。チャネル層３５に近い部分に結晶歪みが少しでも発生する場合があると、良好なＳＢＤの特性を再現性良く得ることができない。しかし第１ノンドープ層４１は、チャネル層３５に近い第２電子供給層３３ｂと同じＡｌＧａＡｓ層のため、チャネル層３５に近い部分に結晶歪みが発生する要素を完全に無くすことができる。

第２ノンドープ層４２は、第１ノンドープ層４１と当接してその上に設けられ、第１ノンドープ層と格子整合する。第２ノンドープ層４２はノンドープのＩｎＧａＰ層であり膜厚は１００Åである。又、第２ノンドープ層４２は、その上に当接する第３ノンドープ層４３を、後に詳述する第２ノンドープ層４２表面または第１ノンドープ層４１表面にショットキー電極１１を形成する場合において、エッチングする際の、エッチングストップ層として機能する。

第３ノンドープ層４３は、第２ノンドープ層４２と当接してその上に設けられ、第２ノンドープ層と格子整合する。第３ノンドープ層４３はノンドープのＡｌＧａＡｓ層であり膜厚は１００Åである。

第１乃至第３ノンドープ層のトータル厚みは８Ｖ程度の耐圧と従来のＳＢＤより低いカソード抵抗が得られるよう設計されている。

安定層４０は、第３ノンドープ層４３と当接してその上に設けられ、第３ノンドープ層４３と格子整合する。また、安定層４０はその上層のキャップ層３７とも格子整合する。安定層４０は、酸化しにくいため外部からの化学的ストレスに強く信頼性上安定なノンドープＩｎＧａＰ層またはドープドＩｎＧａＰ層であり、膜厚は１００Åである。前述の如く、安定層４０によって、窒化膜のプラズマエッチングから動作領域１００を保護することができる。また安定層４０は、その上層のキャップ層３７のエッチングストップ層としても機能し、キャップ層３７と同じパターンでエッチングされている。

このように、それぞれ互いにエッチングストップ層となるＩｎＧａＰ層とＡｌＧａＡｓ層を繰り返し積層した構造とすることにより、所定の耐圧とカソード抵抗を容易に且つ再現性よく実現することができる。また、ＩｎＧａＰ層をＧａＡｓ層およびノンドープＡｌＧａＡｓ層と格子整合させることにより、結晶の歪みを回避し、スリットなどの結晶欠陥を防止できる。

動作領域１００は、バッファ層３２に達する絶縁化領域６０で分離される。動作領域１００は、絶縁化領域６０で分離され、ショットキー電極１１、オーミック電極８が配置される領域の半導体層をいう。すなわち電子供給層３３、チャネル（電子走行）層３５、スペーサ層３４、第１〜第３ノンドープ層４１〜４３、安定層４０、キャップ層３７などのＳＢＤを構成する各半導体層をすべて含んだトータルとしての領域が動作領域１００となる。

ショットキー電極１１は、オーミック電極８に囲まれ、露出した動作領域１００の第３ノンドープ層４３表面に蒸着により形成される。また蒸着金属の最下層金属（Ｐｔ）の一部は熱処理により動作領域１００表面に埋め込まれる。埋め込み部１１ｂの底部は、第３ノンドープ層４３を貫通して第２ノンドープ層４２に達する。すなわち、埋め込み部１１ｂを含むショットキー電極１１は、第２ノンドープ層４２および第３ノンドープ層４３とショットキー接合を形成する。

前述の如く、安定層４０は製造工程中にプラズマエッチングのダメージを受ける。そこで、図９の構造では、ダメージを受けた安定層４０を除去し、清浄な第３ノンドープ層４３表面に、ショットキー電極１１を形成する。

つまり、ショットキー電極１１から電子供給層３３（第２電子供給層３３ｂ）に至るまでの間に不純物が添加された層が無く、実質的に電子供給層３３にノンドープ層として連続する第３ノンドープ層４３に、ショットキー電極１１が設けられたこととなる。

このように、ダブルへテロ接合構造で、電子供給層３３に連続するノンドープ層にショットキー電極が設けられた構造により、電子供給層の濃度を２．６×１０^１８ｃｍ^−３まで上げることができる。すなわち、従来６Ｖ程度であったＳＢＤの耐圧を８Ｖ程度まで向上させながら、従来のＳＢＤより低いカソード抵抗を実現することができる。

低いカソード抵抗を確保しながら、比較的高い耐圧が得られるもう１つの理由は、ショットキー電極１１が動作領域１００表面に埋め込まれているからである。すなわち図２１に示す従来のＳＢＤではショットキー接合の端の部分が角ばった形状であったのに対し、本発明ではショットキー電極の埋め込み部１１ｂの端の部分が湾曲しているため、電界強度が弱められている。

第１ノンドープ層４１、第３ノンドープ層４３はＡｌＧａＡｓ層であり、第２ノンドープ層４２、安定層４０はＩｎＧａＰ層である。ＩｎＧａＰ層とＡｌＧａＡｓ層は互いに、ウェットエッチングにおけるエッチングの選択比が高いため、容易に所望の層の表面を露出させることができる。

第３ノンドープ層４３は、プラズマダメージを受けた安定層４０を選択エッチングにより除去し、清浄なノンドープ層にショットキー電極１１を形成するために設けられる。また第２ノンドープ層４２および第１ノンドープ層４１はそれぞれ第４実施形態の他の形態においてその表面にショトキ接合を形成するために設けられる。

図１０は、第２ノンドープ層４２表面にショットキー電極１１を設ける場合を示し、安定層４０および第３ノンドープ層４３が、それらの上層のキャップ層３７と同じパターンでエッチングされている。

そして、ショットキー電極１１は、オーミック電極８に囲まれ、露出した動作領域１００の第２ノンドープ層４２表面に蒸着により形成される。また蒸着金属の最下層金属（Ｐｔ）の一部は熱処理により動作領域１００表面に埋め込まれる。埋め込み部１１ｂの底部は、第２ノンドープ層４２を貫通して第１ノンドープ層４１に達する。すなわち、埋め込み部１１ｂを含むショットキー電極１１は、第１ノンドープ層４１および第２ノンドープ層４２とショットキー接合を形成する。

図１０の構造においても、プラズマダメージを受けた安定層４０を選択エッチングにより除去し、清浄なノンドープ層にショットキー電極１１を形成できる。またウェットエッチングで容易に所望の層の表面を露出させることができる。

すなわち、安定層４０および第３ノンドープ層４３をエッチングする場合であっても、それぞれウエット方式の選択エッチングで除去できるので、容易に第２ノンドープ層４２表面を露出することができる。

ＧａＡｓとＡｌＧａＡｓはＡｌのモル比率がどのような値であっても常に格子整合されているが、ＩｎＧａＰとＧａＡｓあるいはＡｌＧａＡｓは、ＩｎＧａＰにおいてＩｎが４９％、Ｇａが５１％のモル比率の場合のみ格子整合する。本実施形態ではＩｎＧａＰの結晶成長の条件を上記の如く設定することにより、ＧａＡｓあるいはＡｌＧａＡｓと格子整合させる。これにより、結晶に歪みが生じることを抑制し、スリットなどの結晶欠陥が発生してしまう危険性も回避できる。

図１０の構造では、従来６Ｖ程度であったＳＢＤの耐圧を２０Ｖ程度まで向上させながら、従来のＳＢＤと同等程度のカソード抵抗を実現することができる。特にショットキー電極１１をＡｌＧａＡｓ層よりバンドギャップの大きいＩｎＧａＰ層の表面に形成するため、比較的大きな耐圧を得ることができる。

図１１は、第１ノンドープ層４１表面にショットキー電極１１を設ける場合を示し、安定層４０、第３ノンドープ層４３および第２ノンドープ層４２が、それらの上層のキャップ層３７と同じパターンでエッチングされている。

そして、ショットキー電極１１は、オーミック電極８に囲まれ、露出した動作領域１００の第１ノンドープ層４１表面に蒸着により形成される。また蒸着金属の最下層金属（Ｐｔ）の一部は熱処理により動作領域１００表面に埋め込まれる。埋め込み部１１ｂの底部は、第１ノンドープ層内に位置する。すなわち、埋め込み部１１ｂを含むショットキー電極１１は、第１ノンドープ層４１とショットキー接合を形成する。

図１１の場合でも、プラズマダメージを受けた安定層４０を選択エッチングにより除去し、更に第３ノンドープ層４３および第２ノンドープ層４２を除去した清浄な第１ノンドープ層４１にショットキー電極１１を形成できる。またウェット方式の選択エッチングで容易に所望の層の表面を露出させることができる。

第４実施形態の中で図１１の構造がゲート電極の位置が最も低く、その分チャネルの厚みが最も薄いため、この３種類の中で最もカソード抵抗が高く、耐圧も最も高い。すなわち、従来のＳＢＤよりカソード抵抗は若干大きくなるが、従来６Ｖ程度であったＳＢＤの耐圧を２５〜３０Ｖ程度まで大幅に向上させることができる。チャネルの厚みが薄いほど耐圧が上がるのは、ショットキー接合に逆バイアスが印加されたとき、空乏層が延びる方向において、垂直方向への延びが薄いチャネルによりすぐ終了し、その後水平方向に延びる距離の比率が垂直方向の距離に比べて非常に大きくなるからである。すなわちその分、ショットキー接合の電界強度が大幅に弱められ、耐圧が大幅に向上する。また本実施形態では埋め込みゲート電極のため、埋め込み部１１ｂの形状が丸い。その結果ショットキー接合の電界強度が弱められ、耐圧がさらに向上する。耐圧が上がれば、静電破壊電圧も向上する。従来のＳＢＤは非常に静電破壊電圧が低く、取り扱いが難しいため、特別の配慮が必要であった。しかし静電破壊電圧を向上させることにより、他のデバイスと同様の取り扱い方法を採用することができる。

第４実施形態では、図９〜図１１の構造によってそれぞれ異なるカソード抵抗および耐圧を得ることができる。すなわち、第１〜第３ノンドープ層４１〜４３および安定層４０、ショットキー電極１１を同じ条件で形成した場合、図９の構造がゲート電極の位置が最も高く、その分チャネルの厚みが最も厚いため、この３種類の中で最もカソード抵抗が低く、耐圧も最も低い。図１０の構造では、ゲート電極の位置は図９および図１１の構造の間にあり、チャネルの厚みも同様に図９および図１１の構造の間にある。従って、電気的特性においてもカソード抵抗および耐圧が中間の値をもつ。第４実施形態の中で図１１の構造のゲート電極の位置が最も低く、その分チャネルの厚みが最も薄いため、この３種類の中で最もカソード抵抗が高く、耐圧も最も高い。

このように、第４実施形態によれば、同じ基板を使用し、ショットキー電極１１の形成位置を変えるのみで、耐圧およびカソード抵抗を変化させることができる。

尚、第４実施形態は、図６の第２実施形態のように１つのアノード電極に対してショットキー電極を複数設けた場合や、図７の第３実施形態ような集積型ＳＢＤにも同様に適用できる。

図１２から図２０に本発明のＳＢＤの製造方法を詳細に示す。尚、図１２〜図１９には第１実施形態の製造方法について説明するが、第２および第３実施形態であっても同様である。

第１工程（図１２）：化合物半導体基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、ノンドープ層、安定層、キャップ層を積層し、絶縁化領域により動作領域を分離する工程。

半絶縁性ＧａＡｓ基板３１上に複数の半導体層を積層した基板３０を準備する。半導体層は、バッファ層３２、第１電子供給層３３ａ、スペーサ層３４、チャネル（電子走行）層３５、スペーサ層３４、第２電子供給層３３ｂ、ノンドープ層４１、安定層４０、キャップ層３７の順に積層される。

ノンドープのバッファ層３２は、不純物が添加されていない高抵抗層であり、その膜厚は、数千Å程度で、複数の層で形成される場合が多い。

バッファ層３２上に、第１電子供給層のｎ＋型ＡｌＧａＡｓ層３３ａ、スペーサ層３４、チャネル層のノンドープＩｎＧａＡｓ層３５、スペーサ層３４、第２電子供給層のｎ＋型ＡｌＧａＡｓ層３３ｂを順次形成する。電子供給層３３は、チャネル層３５よりバンドギャップが大きい材料が用いられ、ｎ型不純物（例えばＳｉ）が２〜４ラ１０^１８ｃｍ^−３程度（例えば２．６×１０^１８ｃｍ^−３）に添加されている。

ノンドープ層４１は、所定の耐圧を確保するため、第２電子供給層３３ｂ上に積層され、第２電子供給層３３ｂと格子整合するノンドープＡｌＧａＡｓ層である。その上層に酸化しにくいため外部からの化学的ストレスに強く信頼性上安定な安定層４０を設ける。安定層４０は、ノンドープ層４１と格子整合するノンドープＩｎＧａＰ層またはドープドＩｎＧａＰ層であり、エッチストップ層としても機能する。更にキャップ層となるｎ＋型ＧａＡｓ層３７を最上層に積層する。安定層４０はキャップ層３７とも格子整合する。

安定層４０は、１００Åの膜厚であり、その下層のノンドープ層４１は、２５０Åの膜厚である。また、キャップ層３７は、１０００Åであり、不純物濃度は、３×１０^１８ｃｍ^−３以上である。

そして、基板３０全面に、初期窒化膜５０を堆積する。初期窒化膜５０は、ウェハ投入後の基板表面の保護膜となる。または、後の工程で絶縁化領域を形成する際に注入される不純物の活性化アニールの保護膜となる。あるいは、これらの両方に共用される。

レジスト（不図示）を設けてフォトリソグラフィプロセスによりアライメントマークのパターンが開口されたマスクを形成する。このマスクにより初期窒化膜５０およびキャップ層３７の一部をエッチングしてアライメントマーク（不図示）を形成する。

レジスト除去後新たなレジスト（不図示）を設けてフォトリソグラフィプロセスにより絶縁化領域を形成するためのマスクを形成する。初期窒化膜５０上からボロン（Ｂ＋）をイオン注入し、レジストを除去した後、５００℃、３０秒程度のアニールを行う。これにより、バッファ層３２に達する絶縁化領域６０が形成される。

絶縁化領域６０は、電気的に完全な絶縁ではなく、不純物（Ｂ＋）をイオン注入することによりエピタキシャル層にキャリアトラップを設け、絶縁化した領域である。つまり、絶縁化領域６０にもエピタキシャル層として不純物は存在しているが、絶縁化のためのＢ＋注入により不活性化されている。すなわち、所定のパターンに絶縁化領域６０を形成することにより、ＳＢＤの動作領域１００を、ボンディングパッド領域など他の構成要素から分離する（図１２（Ａ））。

その後、全面の初期窒化膜５０を除去する。表面には、キャップ層３７が露出する。本工程で、ウェハ投入後表面の保護のために堆積した初期窒化膜５０および／又は絶縁化領域６０のイオン注入の活性化アニールの際の保護膜として堆積した初期窒化膜５０が除去される。本工程で初期窒化膜５０を全面除去することにより、後の窒化膜を均一な膜厚に形成することができる（図１２（Ｂ））。

第２工程（図１３）：動作領域のキャップ層の一部とコンタクトする第１電極を形成する工程。

新たなレジストＰＲを全面に塗布し、フォトリソグラフィプロセスによりオーミック電極を形成するためのマスクを形成する。そして全面にオーミック金属層１１０（ＡｕＧｅ／Ｎｉ／Ａｕ）を蒸着する。

その後、リフトオフし、アロイする。これにより、動作領域１００のキャップ層３７とオーミック接合を形成するオーミック電極８が形成される。オーミック電極８は、ショットキー電極の形成領域を丸くくりぬいた形状にパターンニングされる（図４参照）。

第３工程（図１４）：全面に第１絶縁膜を形成する工程。

全面に、第１窒化膜５１１を形成する。この第１窒化膜５１１は、ショットキー電極形成におけるリセスエッチングのマスクとなる。第１窒化膜５１１は、ほぼ均一な膜厚および膜質で、オーミック電極８の側面および上面と、これらの付近のキャップ層３７に密着して被覆する。すなわちオーミック電極８とキャップ層３７の段差はまんべんなく覆われ、これらの間に隙間Ｇが発生することはない。

従って、以降の製造工程中、またはウェハ完成後において薬液及び水分から、オーミック電極８の付近のキャップ層３７表面を完全に保護することができる。これによりガルバニック効果の発生を防止できる。

また、第１窒化膜５１１は、最終構造（図１）においてオーミック電極８の周囲を被覆する窒化膜５１を構成する。

第４工程（図１５および図１６）：第１電極に囲まれた領域の第１絶縁膜の一部を除去し、第１絶縁膜をマスクとしてキャップ層および安定層の一部を除去しノンドープ層を露出する工程。

ショットキー電極形成のために新たなレジストＰＲを設ける。フォトリソグラフィプロセスによりショットキー電極の形成領域がパターンニングされたマスクを形成する。そして、マスクの開口部分に露出した第１窒化膜５１１を除去して開口部ＯＰを形成する。この開口部ＯＰの開口径がショットキー電極の直径となる（図１５（Ａ））。

その後、ショットキー電極形成のためのリセスエッチングを行う。すなわち第１窒化膜５１１の開口部ＯＰに露出したキャップ層３７を更にウェットエッチングにより除去する。開口部ＯＰには安定層４０であるノンドープＩｎＧａＰ層が露出する。

また、キャップ層３７は耐圧を確保するため、開口部ＯＰより大きい所定の寸法にサイドエッチングされる。所定の寸法とは、例えば後に形成されるショットキー電極から０．４μｍの距離である。このときキャップ層のＧａＡｓ層とその下の安定層のＩｎＧａＰ層とは選択エッチングされるため、サイドエッチングの際ＩｎＧａＰ層がエッチングされることは無い。また、キャップ層３７のサイドエッチングにより、キャップ層３７の端部から張り出した開口部ＯＰ付近の第１窒化膜５１１は、ひさし部Ｅとなる（図１５（Ｂ））。

キャップ層３７から張り出した第１窒化膜５１１のひさし部Ｅは表面にレジストが密着しているため、裏側からプラズマエッチングにより除去する。すなわち、サイドエッチにより第１窒化膜５１１の開口部ＯＰより後退したキャップ層３７、安定層４０、第１窒化膜５１１、およびレジストにより形成される袋状の部分にフッ素ラジカルを滞留させることにより、ひさし部Ｅを裏側からプラズマエッチングし、これを除去する（図１６（Ａ））。

ひさし部Ｅを除去する際ドライエッチングのプラズマにさらされる動作領域１００表面は安定なＩｎＧａＰ層４０で覆われているため、動作領域１００にダメージを与えずに、エッチングができる。また、ドライエッチングであるので、ひさし部Ｅのみ除去することができ、第１窒化膜５１１はオーバエッチングされることはない。

その後、レジストＰＲをそのままに、プラズマのダメージを受けたＩｎＧａＰ層４０をエッチングし、ショットキー電極形成領域のノンドープ層４１表面を露出させる（図１６（Ｂ））。

このとき、安定層であるＩｎＧａＰ層４０と、ＡｌＧａＡｓ層（ノンドープ層）４１は、エッチングの選択性がよい。従来の製造方法では、ショットキー接合を形成する動作層の厚みコントロールにおいて、エッチング時間や温度、更にエッチング液内でのウェハの振り幅、振りスピードなどの精密なコントロールが大変困難である上、エッチング液を所定の鮮度保持時間内で使用することが要求される。しかし、本発明の製造方法に依れば、選択エッチングによりＡｌＧａＡｓ層４１表面を再現性よく露出させることができる。これにより、正確な位置にショットキー接合を再現性よく形成できる。従って、特性の安定したＳＢＤを製造できる利点を有する。

第５工程（図１７）：動作領域のノンドープ層の表面に第２電極を形成する工程。

全面にショットキー金属層１２０を蒸着する。ショットキー金属層１２０は、例えばＰｔ／Ｍｏであり、蒸着膜厚は、Ｐｔが５５Å、Ｍｏが５０Åである（図１７（Ａ））。

その後、リフトオフし、第２電子供給層３３ｂに連続する清浄なノンドープ層４１表面にショットキー金属層１２０によるショットキー電極１１を形成する（図１７（Ｂ））。

第６工程（図１８）：ショットキー電極の最下層金属の一部を熱処理により動作領域表面に埋め込む工程。

ショットキー電極１１の最下層金属のＰｔを埋め込む熱処理を施す。これにより、ショットキー電極１１のＰｔはノンドープ層４１とショットキー接合を保ったまま一部が動作領域１００に埋め込まれ、埋め込み部１１ｂが形成される。

第７工程（図１９）：少なくとも第２電極の端部およびその周囲のノンドープ層を連続して被覆する第２絶縁膜を形成する工程。

全面にパッシベーション膜となる第２窒化膜５１２をデポジションする。ショットキー電極１１と、その周辺に露出したノンドープ層４１は、第２窒化膜５１２により被覆される。このとき、第１窒化膜５１１はほぼ均一な厚みで、オーミック電極８とその端部周辺のキャップ層３７を覆っている。従って、第１窒化膜５１１上に形成する第２窒化膜５１２も、成膜の密度が均一となり、これらをまんべんなく被覆することができる。従って、ウェハ完成後においても水分または薬剤などの滲入を防ぎ、ガルバニック効果を防止できる（図１９（Ａ））。また、第２窒化膜５１２も、最終構造（図１）で、各電極周囲を被覆する窒化膜５１を構成する（図１９（Ａ））。

その後、新たなレジスト（不図示）を設けてコンタクトホール形成のためのマスクを形成し、ショットキー電極１１上の第２窒化膜５１２および、カソード電極とコンタクトするオーミック電極８上の第１窒化膜５１１、第２窒化膜５１２をエッチングする。また、アノードボンディングパッドおよびカソードボンディングパッドの形成領域の基板３０表面を被覆する第１窒化膜５１１および第２窒化膜５１２をエッチングする。これにより、ショットキー電極１１、カソード電極側のオーミック電極８、アノードボンディングパッドおよびカソードボンディングパッドの形成領域上にコンタクトホールＣＨが形成され、その深さは、第１窒化膜５１１および第２窒化膜５１２を両方エッチングする場合、それらの合計膜厚となる。（図１９（Ｂ））。

第８工程（図１）：第１絶縁膜および第２絶縁膜に設けたコンタクトホールを介して第１電極および第２電極にそれぞれコンタクトする第１配線電極および第２配線電極を形成する工程。

新たなレジスト（不図示）を設けてマスクを形成し、パッド金属層（Ｔｉ／Ｐｔ／Ａｕ）１３０を蒸着、リフトオフする。これにより、ショットキー電極１１およびオーミック電極８にそれぞれコンタクトするアノード電極１４、カソード電極１５が形成される。また、アノード電極１４の一部は動作領域１００外に延在され、別の島領域に形成されるアノードボンディングパッド１４ａとなる。更にカソード電極１５の一部は動作領域１００内に形成されるカソードボンディングパッド１５ａとなる（図１および図４参照）。

尚、図示は省くがボンディングパッド部分のジャケット窒化膜にはワイヤボンド用の開口が設けられる。

ここで、アノード電極１４およびカソード電極１５は、通常のリフトオフ法で形成する蒸着金属である。更に、アノード電極１４およびオーミック電極が重畳する領域における層間絶縁膜は窒化膜５１であり、ボンディングパッドも基板に直接固着できるので、ポリイミド層が省略できる。これにより、従来ポリイミド層上に形成され、ポリイミド層が軟らかいため厚く設けていた配線およびボンディングパッドを形成するＡｕメッキ工程を省略することができる。寄生容量を減らすよう厚く形成するため数回にわたるコーティングを行うポリイミド層形成工程およびＡｕメッキ工程が省略できれば、製造フローを簡略化し、効率的にショットキーバリアダイオードを製造できる。

化合物半導体ショットキーバリアダイオードは前工程を完成すると、組み立てを行う後工程に移される。ウェハ状の半導体チップはダイシングされて、個別の半導体チップに分離され、フレーム（図示せず）にこの半導体チップを固着した後、ボンディングワイヤで半導体チップのボンディングパッド１４ａ、１５ａと所定のリード（図示せず）とを接続する。ボンディングワイヤとしては金細線を用い、周知のステッチボンディングで接続される。その後、トランスファーモールドされて樹脂パッケージが施される。

尚、第４実施形態の製造方法についても、ショットキー電極１１の形成工程を変えることで、第１実施形態と同様に実施できる。

以下、図２０を参照して、第４実施形態の製造方法について、図９に示した構造を例に説明する。尚、第１実施形態と同一工程については説明を省略する。

第１工程（図２０（Ａ））：半絶縁性ＧａＡｓ基板３１上にバッファ層３２、第１電子供給層３３ａ、スペーサ層３４、チャネル（電子走行）層３５、スペーサ層３４、第２電子供給層３３ｂ、第１ノンドープ層４１、第２ノンドープ層４２、第３ノンドープ層、安定層４０、キャップ層３７を積層した基板３０を準備する。初期窒化膜５０を堆積した後、絶縁化領域６０を形成し、動作領域１００を分離する。その後、初期窒化膜５０を除去する。

その後、第１実施形態と同様の第２工程から第３工程を行う。

第４工程（図２０（Ｂ）（Ｃ））：オーミック電極に囲まれた領域の第１絶縁膜の一部を除去し、第１絶縁膜をマスクとしてキャップ層および安定層の一部を除去しノンドープ層を露出する工程。

ショットキー電極の形成領域がパターンニングされたマスクを設けて第１窒化膜５１１の一部を除去し、開口部ＯＰを形成する（図１５（Ａ）参照）。開口部ＯＰに露出したキャップ層３７をりん酸によるウェットエッチングにより除去し、更にサイドエッチングを行い、安定層４０を露出させる（図２０（Ｂ））。

キャップ層３７の端部から張り出したひさし部Ｅをプラズマエッチングにより除去する（図１６（Ａ）参照）。その後レジストマスクをそのままに、ＩｎＧａＰ層４０を塩酸によるウェットエッチングにより除去し、第３ノンドープ層４３を露出させる（図２０（Ｃ））。

このように、本実施形態によれば、ＩｎＧａＰ層とＡｌＧａＡｓ層の選択エッチングを利用して、エッチャントを変えることにより、所望の半導体層を再現性良く露出させることができる。

以下、第５工程において、第３ノンドープ層４３表面にショットキー電極１１を形成する。これ以降の工程は第１実施形態と同様である。

また、図示は省略するが、図１０の構造の場合には、第４工程（図２０（Ｃ））の状態から更にりん酸によって第３ノンドープ層４３を除去し、第５工程において第２ノンドープ層４２上にショットキー電極１１を形成する。

同様に図１１の構造の場合には、第４工程（図２０（Ｃ））の状態から更に、更にりん酸によって第３ノンドープ層４３を除去し、引き続き塩酸によって第２ノンドープ層４２をも除去する。そして、第５工程において、第１ノンドープ層４１上にショットキー電極１１を形成する。

更に第４実施形態の場合には、材料として１種類の基板を使用し、ユーザニーズに合わせてプロセスをそれぞれ対応する条件に設定することにより、特性の異なる３種類のＳＢＤを形成し分けることができる。

すなわち、第４実施形態では、電子供給層と安定層の間に複数のノンドープ層を配置し、いずれかのノンドープ層を選択してゲート電極１１を形成する。これにより、同一ウエハでありながら、３種類の耐圧およびカソード抵抗を有するＳＢＤをそれぞれ選択して形成することができる。

具体的には、本実施形態の製造方法は、ショットキー電極１１の形成工程において、所望の耐圧およびカソード抵抗に応じて、複数のノンドープ層のうちいずれか１つのノンドープ層を選択して露出する工程を有する。そして選択した１つのノンドープ層表面にショットキー電極１１を形成する。これにより１種類のウエハで、ユーザのニーズに合わせて異なる耐圧およびカソード抵抗を有するＳＢＤの製造方法を提供できる。またそれぞれのノンドープ層はエッチングの選択比が互いに大きいため、所望のノンドープ層表面をウエットエッチングにより再現性良く露出させることができる。

従って、ユーザのニーズに合わせたＳＢＤを容易に再現性よく、また効率よく提供できる。

本発明のショットキーバリアダイオードを説明するための断面図である 本発明のショットキーバリアダイオードを説明するための断面図である。 ガルバニック効果を説明するための断面図である。 本発明のショットキーバリアダイオードを説明するための平面図である。 本発明のショットキーバリアダイオードを説明するための平面図である。 本発明のショットキーバリアダイオードを説明するための平面図である。 本発明のショットキーバリアダイオードを説明するための（Ａ）平面図、（Ｂ）等価回路図である。 本発明のショットキーバリアダイオードを説明するための断面図である。 本発明のショットキーバリアダイオードを説明するための断面図である。 本発明のショットキーバリアダイオードを説明するための断面図である。 本発明のショットキーバリアダイオードを説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 本発明のショットキーバリアダイオードの製造方法を説明するための断面図である。 従来のショットキーバリアダイオードを説明するための断面図である。

符号の説明

８ オーミック電極
１１ ショットキー電極
１１ｂ 埋め込み部
１４ アノード電極
１４ａ アノードボンディングパッド
１５ カソード電極
１５ａ カソードボンディングパッド
１６ 共通電極
２０ａ、２０ｂ ＳＢＤ
２１ ｎ＋ＧａＡｓ基板
２２ ｎ＋型エピタキシャル層
２３ ｎ型エピタキシャル層
２５ 酸化膜
２８ オーミック電極
３００ ポリイミド層
３１０ ショットキー電極
３１０ａ ショットキー接合領域
３４０ アノード電極
３５０ カソード電極
３０ 基板
３１ 半絶縁性ＧａＡｓ基板
３２ バッファ層
３３ 電子供給層
３３ａ 第１電子供給層
３３ｂ 第２電子供給層
３４ スペーサ層
３５ 電子走行層
３７ キャップ層
４１ （第１）ノンドープ層
４２ 第２ノンドープ層
４３ 第３ノンドープ層
４０、４０’ 安定層
６０ 絶縁化領域
５０ 初期窒化膜
５１ 窒化膜
５１１ 第１窒化膜
５１２ 第２窒化膜
１００ 動作領域
１１０ オーミック金属層
１２０ ショットキー金属層
１３０ パッド金属層
２０８ オーミック電極
２３７ キャップ層
２５１１ 第１窒化膜
２５１２ 第２窒化膜
ＯＰ 開口部
ＣＨ コンタクトホール
Ｅ ひさし部
ＰＲ レジスト
Ｇ 隙間
ＧＶ 溝

Claims (23)

1. 化合物半導体基板と、
   前記基板上に積層された、バッファ層、第１電子供給層、チャネル層、第２電子供給層、安定層、キャップ層、前記安定層と前記第２電子供給層間に設けられたノンドープ層と、
   前記キャップ層に設けられた第１電極と、
   前記ノンドープ層に設けられた第２電極と、
   前記第１電極とコンタクトする第１配線電極と、
   前記第２電極とコンタクトする第２配線電極と、
   を具備することを特徴とするショットキーバリアダイオード。
2. 前記安定層に接する前記ノンドープ層は、前記安定層とのエッチングの選択比が大きいことを特徴とする請求項１に記載のショットキーバリアダイオード。
3. 互いにエッチングの選択比が大きい複数の前記ノンドープ層を交互に積層し、いずれか１つの前記ノンドープ層上に前記第２電極を設けることを特徴とする請求項１に記載のショットキーバリアダイオード。
4. 前記安定層は、ＩｎＧａＰ層であることを特徴とする請求項１に記載のショットキーバリアダイオード。
5. 前記ノンドープ層は、ＡｌＧａＡｓ層であることを特徴とする請求項１に記載のショットキーバリアダイオード。
6. 前記複数のノンドープ層は、ＡｌＧａＡｓ層、ＩｎＧａＰ層、ＡｌＧａＡｓ層をこの順に積層してなることを特徴とする請求項３に記載のショットキーバリアダイオード。
7. 前記第２電極は埋め込み電極構造であることを特徴とする請求項１に記載のショットキーバリアダイオード。
8. 前記第２電極がコンタクトする前記ノンドープ層は、前記第１電極がコンタクトする前記キャップ層より下層に位置することを特徴とする請求項１に記載のショットキーバリアダイオード。
9. 連続して、前記第１電極の少なくとも側面と上面、およびその周囲の前記キャップ層を密着して覆う絶縁膜を設けることを特徴とする請求項１に記載のショットキーバリアダイオード。
10. 前記第１配線電極は、前記キャップ層の表面に直接固着されることを特徴とする請求項１に記載のショットキーバリアダイオード。
11. 前記第２電極を同一基板上に複数設けることを特徴とする請求項１に記載のショットキーバリアダイオード。
12. 化合物半導体基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、ノンドープ層、安定層、キャップ層を積層し、絶縁化領域により動作領域を分離する工程と、
    前記動作領域のキャップ層の一部とコンタクトする第１電極を形成する工程と、
    全面に第１絶縁膜を形成する工程と、
    前記第１電極に囲われた領域の前記第１絶縁膜の一部を除去し、該第１絶縁膜をマスクとしてキャップ層および安定層の一部を除去し前記ノンドープ層を露出する工程と、
    前記動作領域の前記ノンドープ層の表面に第２電極を形成する工程と、
    少なくとも前記第２電極の端部およびその周囲の前記ノンドープ層を連続して被覆する第２絶縁膜を形成する工程と、
    前記第１絶縁膜および前記第２絶縁膜に設けたコンタクトホールを介して前記第１電極および前記第２電極にそれぞれコンタクトする第１配線電極および第２配線電極を形成する工程と、具備することを特徴とするショットキーバリアダイオードの製造方法。
13. 前記安定層および前記ノンドープ層の選択エッチングにより、前記ノンドープ層を露出することを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
14. 互いにエッチングの選択比が大きい複数のノンドープ層を交互に積層し、選択エッチングにより露出したいずれか１つの前記ノンドープ層上に前記第２電極を設けることを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
15. 前記複数のノンドープ層は、ＡｌＧａＡｓ層、ＩｎＧａＰ層、ＡｌＧａＡｓ層をこの順に積層してなることを特徴とする請求項１４に記載のショットキーバリアダイオードの製造方法。
16. 前記第１絶縁膜をマスクとしてキャップ層の一部を除去した後、前記キャップ層から張り出した前記第１絶縁膜のひさし部を除去することを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
17. 前記ひさし部は、ドライエッチングにより除去することを特徴とする請求項１６に記載のショットキーバリアダイオードの製造方法。
18. 前記ひさし部を除去した後、前記安定層の一部を除去することを特徴とする請求項１６に記載のショットキーバリアダイオードの製造方法。
19. 前記安定層は、ＩｎＧａＰ層であることを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
20. 前記ノンドープ層は、ＡｌＧａＡｓ層であることを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
21. 前記第２電極の最下層金属の一部を熱処理により前記動作領域表面に埋め込むことを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
22. 前記絶縁化領域形成前に全面に初期絶縁膜を形成し、該初期絶縁膜を除去した後、前記第１絶縁膜を形成することを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
23. 化合物半導体基板上にバッファ層、第１電子供給層、チャネル層、第２電子供給層、互いにエッチングの選択比が大きい複数のノンドープ層、安定層、キャップ層を積層し、絶縁化領域により動作領域を分離する工程と、
    前記動作領域のキャップ層の一部とコンタクトする第１電極を形成する工程と、
    全面に第１絶縁膜を形成する工程と、
    前記第１電極に囲われた領域の前記第１絶縁膜の一部を除去し、該第１絶縁膜をマスクとしてキャップ層および安定層の一部を除去し、選択エッチングにより１つの前記ノンドープ層を露出する工程と、
    前記動作領域に露出した前記１つのノンドープ層の表面に第２電極を形成する工程と、
    前記第２電極の最下層金属の一部を熱処理により前記動作領域表面に埋め込む工程と、
    前記第２電極およびその周囲の前記ノンドープ層を被覆する第２絶縁膜を形成する工程と、
    前記第１絶縁膜および前記第２絶縁膜に設けたコンタクトホールを介して前記第１電極および前記第２電極にそれぞれコンタクトする第１配線電極および第２配線電極を形成する工程と、具備し、
    前記複数のノンドープ層のうちいずれかの前記１つのノンドープ層を選択し、該１つのノンドープ層表面に前記第２電極を形成することにより、異なる耐圧およびカソード抵抗を得ることを特徴とするショットキーバリアダイオードの製造方法。
    
    

Images