JP2013201370A - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013201370A
JP2013201370A JP2012069987A JP2012069987A JP2013201370A JP 2013201370 A JP2013201370 A JP 2013201370A JP 2012069987 A JP2012069987 A JP 2012069987A JP 2012069987 A JP2012069987 A JP 2012069987A JP 2013201370 A JP2013201370 A JP 2013201370A
Authority
JP
Japan
Prior art keywords
layer
metal layer
nitride semiconductor
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012069987A
Other languages
English (en)
Other versions
JP5662367B2 (ja
Inventor
Masahiko Kuraguchi
雅彦 蔵口
Hiroshi Yoshioka
啓 吉岡
Kenji Takada
賢治 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012069987A priority Critical patent/JP5662367B2/ja
Priority to US13/792,410 priority patent/US8963203B2/en
Publication of JP2013201370A publication Critical patent/JP2013201370A/ja
Priority to US14/592,962 priority patent/US9287368B2/en
Application granted granted Critical
Publication of JP5662367B2 publication Critical patent/JP5662367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高耐圧かつ低オン抵抗の窒化物半導体装置およびその製造方法を提供する。
【解決手段】実施形態の窒化物半導体装置は、下地層と、前記下地層の上に設けられた窒化物半導体を含む半導体積層体であり、バッファ層と、前記バッファ層の上に設けられたキャリア走行層と、前記キャリア走行層の上に設けられた障壁層と、を有する前記半導体積層体と、前記半導体積層体の上に設けられ、前記半導体積層体に接するソース電極およびドレイン電極と、前記半導体積層体の上に設けられ、前記ソース電極と前記ドレイン電極とのあいだに設けられたゲート電極と、を備える。前記ゲート電極は、前記半導体積層体側からゲートメタル層、バリアメタル層、第１配線層、Ａｌを含む第２配線層の順に積層された積層構造を有する。
【選択図】図１

Description

本発明の実施形態は、窒化物半導体装置およびその製造方法に関する。
半導体装置において、高耐圧、低オン抵抗を実現するには高い臨界電界を有する材料を用いるのが有効である。窒化物半導体は高い臨界電界強度を有することから、この窒化物半導体を用いることにより、高耐圧、低オン抵抗を実現する半導体装置が得られる。
窒化物半導体装置において、ヘテロ接合上のゲート絶縁体と、ゲート絶縁体上のバリア体と、バリア体上にゲート伝導体とを形成することにより、窒化物半導体の特性を引き出すことができる。
特表２０１０−５１７３０２号公報
本発明が解決しようとする課題は、高耐圧かつ低オン抵抗の窒化物半導体装置およびその製造方法を提供することである。
実施形態の窒化物半導体装置は、下地層と、前記下地層の上に設けられた窒化物半導体を含む半導体積層体であり、バッファ層と、前記バッファ層の上に設けられたキャリア走行層と、前記キャリア走行層の上に設けられた障壁層と、を有する前記半導体積層体と、前記半導体積層体の上に設けられ、前記半導体積層体に接するソース電極およびドレイン電極と、前記半導体積層体の上に設けられ、前記ソース電極と前記ドレイン電極とのあいだに設けられたゲート電極と、を備える。
前記ゲート電極は、前記半導体積層体側からゲートメタル層、バリアメタル層、第１配線層、およびＡｌを含む第２配線層の順に積層された積層構造を有する。
第１実施形態に係る窒化物半導体装置の模式図であり、（ａ）は、平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における断面模式図である。 窒化物半導体装置の製造過程を説明する断面模式図である。 窒化物半導体装置の製造過程を説明する断面模式図である。 窒化物半導体装置の製造過程を説明する断面模式図である。 窒化物半導体装置の製造過程を説明する断面模式図である。 窒化物半導体装置の製造過程を説明する断面模式図である。 窒化物半導体装置の製造過程を説明する断面模式図である。 第２実施形態に係る窒化物半導体装置の断面模式図である。 第３実施形態に係る窒化物半導体装置の断面模式図である。 第４実施形態に係る窒化物半導体装置の断面模式図である。 第５実施形態に係る窒化物半導体装置の断面模式図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る窒化物半導体装置の模式図であり、（ａ）は、平面模式図、（ｂ）は、（ａ）のＸ−Ｙ位置における断面模式図である。
第１実施形態に係る窒化物半導体装置１は、Ｓｉ基板１０等の下地層と、下地層の上に設けられ、窒化物半導体を含む半導体積層体１５と、半導体積層体１５の上に設けられ、半導体積層体１５に接するソース電極４０およびドレイン電極５０と、半導体積層体１５の上に設けられ、ソース電極４０とドレイン電極５０とのあいだに設けられたゲート電極３０と、を備える。
半導体積層体１５は、バッファ層１１と、バッファ層１１の上に設けられたキャリア走行層１２と、キャリア走行層１２の上に設けられた障壁層１３と、を有する。
ゲート電極３０は、半導体積層体１５側からゲートメタル層３０ａ、バリアメタル層３０ｂ、配線層３０ｃ（第１配線層３０ｃ）、Ａｌを含む第２配線層３０ｄ（第２配線層３０ｄ）の順に積層された積層構造を有する。
窒化物半導体装置１においては、Ｓｉ基板１０上にバッファ層１１が設けられている。バッファ層１１上には、ＧａＮ層を含むキャリア走行層１２が設けられている。キャリア走行層１２上には、障壁層１３が設けられている。障壁層１３は、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層またはＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）層、または、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、ＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）層と、の混合物、または、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、ＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）層と、の積層体、のいずれかである。障壁層１３の膜厚は５ｎｍから４０ｎｍ程度が望ましい。キャリア走行層１２内のキャリア走行層１２と障壁層１３の界面付近には二次元電子系１２ｅが発生する。
障壁層１３上には、ゲート絶縁膜２０が設けられている。ゲート絶縁膜２０の材質は、窒化珪素膜（Ｓｉ３Ｎ４）、酸化珪素膜（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）のいずれかである。ゲート絶縁膜２０上には、ゲート電極３０が設けられている。また、窒化物半導体装置１においては、ゲート電極３０の他に、障壁層１３とオーミック性接続されるソース電極４０と、障壁層１３とオーミック性接続されるドレイン電極５０とが設けられている。
ゲート電極３０は、ゲート絶縁膜２０と直接接触しているゲートメタル層３０ａと、バリアメタル層３０ｂと、配線層３０ｃ、３０ｄと、を含む。配線層は、配線層３０ｃと配線層３０ｄの２層で構成されている。
ゲートメタル層３０ａの材質は、Ｎｉ、Ｔｉ、ＴｉＮ、ＴｉＷ、ＴａＮ、Ｗ等の群から選択される少なくとも１つ、もしくは、Ｎｉ、Ｔｉ、ＴｉＮ、ＴｉＷ、ＴａＮ、Ｗ等の群から選択される少なくとも１つにＳｉを添加した混合物である。バリアメタル層３０ｂの材質は、Ｔｉ、ＴｉＮ、ＴｉＷ，ＴａＮ等の群から選択される少なくとも１つのメタル層、もしくは、Ｔｉ、ＴｉＮ、ＴｉＷ，ＴａＮ等の群から選択される少なくとも１つにＳｉを添加した混合物である。配線層３０ｃの材質は、Ｔｉ、Ｔａ、Ｍｏ等のいずれかである。配線層３０ｄは、Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ等のいずれかである。ゲートメタル層３０ａの組成とバリアメタル層３０ｂの組成とが同じであってもよい。
ソース電極４０は、コンタクト層４０ａ（第１コンタクト層４０ａ）と、Ａｌを含むメタル層４０ｂ（第１メタル層４０ｂ）と、を含む。ソース電極４０の一部の下には、バリアメタル層４０ｃ（第１バリアメタル層４０ｃ）が設けられている。コンタクト層４０ａとＡｌを含むメタル層４０ｂとは、図中では、２層に分かれているものの、徐々に組成の変わる一体の層構造でもよい。
コンタクト層４０ａの材質は、Ｔｉ、Ｔａ、Ｍｏ等のいずれかである。Ａｌを含むメタル層４０ｂの材質は、Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ等のいずれかである。バリアメタル層４０ｃの材質は、Ｔｉ、ＴｉＮ、ＴｉＷ，ＴａＮ等のいずれかである。
ドレイン電極５０は、コンタクト層５０ａ（第２コンタクト層５０ａ）と、Ａｌを含むメタル層５０ｂ（第２メタル層５０ｂ）と、を含む。ドレイン電極５０の一部の下には、バリアメタル層５０ｃ（第２バリアメタル層５０ｃ）が設けられている。コンタクト層５０ａとＡｌを含むメタル層５０ｂとは、図中では、２層に分かれているものの、徐々に組成の変わる一体の層構造でもよい。
コンタクト層５０ａの材質は、Ｔｉ、Ｔａ、Ｍｏ等のいずれかである。Ａｌを含むメタル層５０ｂの材質は、Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ等のいずれかである。バリアメタル層５０ｃの材質は、Ｔｉ、ＴｉＮ、ＴｉＷ，ＴａＮ等のいずれかである。
また、コンタクト層４０ａ、５０ａと、ゲート電極３０の配線層３０ｃと、は同じ組成且つ同じ膜厚であり、メタル層４０ｂ、５０ｂと、ゲート電極３０の配線層３０ｄと、は同じ組成且つ同じ膜厚である。
ソース電極４０およびドレイン電極５０は、障壁層１３の表面から内部に突出するように障壁層１３に接触している。
半導体積層体１５上には、表面保護膜６０（第１の表面保護層）が設けられている。表面保護膜６０の材質は、窒化珪素（Ｓｉ３Ｎ４）または酸化珪素（ＳｉＯ２）のいずれかある。表面保護膜６０とソース電極４０とのあいだには、バリアメタル層４０ｃが設けられ、表面保護膜６０とドレイン電極５０とのあいだにバリアメタル層５０ｃが設けられている。
バリアメタル層４０ｃ、５０ｃと、ゲート電極３０のバリアメタル層３０ｂと、は同じ組成且つ同じ膜厚である。
ゲート電極３０は、表面保護膜６０を取り除いた領域に埋め込まれている。ゲート電極３０の配線層３０ｃと表面保護膜６０とのあいだに、ゲート電極３０のバリアメタル層３０ｂが設けられている。
表面保護膜６０のゲート電極３０とソース電極４０とドレイン電極５０とが形成されていない領域では、その表面の一部が除去されている。表面保護膜６０の上には、ゲート電極３０とソース電極４０とドレイン電極５０とを覆う高耐圧絶縁膜７０が形成されている。
高耐圧絶縁膜７０は、半導体積層体１５の上に設けられている。ソース電極４０とゲート電極３０とのあいだ、およびゲート電極３０とドレイン電極５０とのあいだの表面保護膜６０の表面の一部が除去され、高耐圧絶縁膜７０は、除去された表面保護膜６０の表面に接するようにソース電極４０とゲート電極３０とのあいだ、およびゲート電極３０とドレイン電極５０とのあいだに設けられている。
また、ゲート電極３０とソース電極４０とドレイン電極５０とを電極の一組とした場合、この一組の電極の外側の障壁層１３の表面からキャリア走行層１２の内部にかけては、素子分離領域８０が設けられている。
次に、窒化物半導体装置１の製造過程について説明する。
図２〜図７は、窒化物半導体装置の製造過程を説明する断面模式図である。
図２（ａ）に表したように、下地層の上に、バッファ層１１と、バッファ層１１の上に形成されるキャリア走行層１２と、キャリア走行層１２の上に形成される障壁層１３と、を含む半導体積層体１５を形成する。
例えば、Ｓｉ基板等の基板１０上に、バッファ層１１と、ＧａＮを含むキャリア走行層１２と、障壁層１３と、を順次、エピタキシャル成長により積層する。その後、半導体積層体１５の上に、ゲート絶縁膜２０を形成する。
その後、ゲート絶縁膜２０の上に、ゲート電極３０に含まれるゲートメタル層３０ａを選択的に形成する。
例えば、スパッタ法等によりＴｉＮで構成されるゲートメタル層３０ａを堆積する。次に、フォトリソグラフィ法等により、ゲート電極形成位置のゲートメタル層３０ａ上にレジストマスク１００を形成する。
この段階では、図２（ｂ）に模式的に表したように、ゲートメタル層３０ａをスパッタ法等で形成したときのダメージ２００がゲート絶縁膜２０に導入されている。具体的には、ダメージとしてスパッタ時のＡｒイオンの導入やゲート絶縁膜表面の組成比のずれが観測される。このダメージを除去するには、Ｎ２雰囲気等において熱処理を行うことが有効である。この段階では、ソース電極４０、ドレイン電極５０が形成されていないために、比較的高温の熱処理を行うことができる。その結果、有効的にダメージ除去が可能になる。例えば、ゲートメタル層３０ａを形成した後、望ましくは、４００℃以上９００℃以下の温度で熱処理を行うのが有効的である。さらに望ましくは５００℃以上７００℃以下の温度で熱処理を行うのが有効的である。
次に、図３（ａ）に表したように、ゲート絶縁膜２０およびゲートメタル層３０ａの上に、表面保護膜６０を形成する。例えば、アンモニア水と過酸化水素水の混合溶液によるウエットエッチング等により、ゲートメタル層３０ａを所望の形状に加工し、表面保護膜６０を形成する。続いて、フォトリソグラフィ法等によりゲートメタル層３０ａ上の表面保護膜６０が開口したレジストマスク１０１を形成する。
次に、図３（ｂ）に表したように、反応性イオンエッチング法等により表面保護膜６０をエッチングし、レジストマスク１０１を除去した後、バリアメタル層３０ｂを形成する。このエッチングでは、ゲート部分のゲート絶縁膜２０上にゲートメタル層３０ａが既に形成されているので、エッチングダメージがゲート絶縁膜２０に導入されることがない。
このように、ゲート絶縁膜２０の所定の位置にゲートメタル層３０ａを形成し、ゲート絶縁膜２０とゲートメタル層３０ａ上に表面保護膜６０を形成する。
さらに、ゲートメタル層３０ａの上の表面保護膜６０を除去し、バリアメタル層３０ｂを表面保護膜６０の上およびゲートメタル層３０ａの上に形成する。ゲートメタル層３０ａ上の表面保護膜６０を除去し、バリアメタル層３０ｂを形成することにより、ゲート絶縁膜２０にエッチングダメージを導入することなく、ゲートメタル層３０ａとバリアメタル層３０ｂとを電気的に接触させることができる。これにより、ゲート下のチャネル抵抗の増加が抑制され、オン抵抗の増加が抑制され、ゲート信頼性が向上する。
ここで、表面保護膜６０のエッチングについて、トレンチ側壁が垂直になるエッチングが例示されているが、トレンチ側壁は垂直に限らず、所定の角度をもったメサ形状、曲率を持った形状であってもよい。バリアメタル層が表面保護膜のエッチングした部分をより簡易に覆うことができ、素子不良の低減、耐圧の劣化の抑制が期待できる。
次に、図４（ａ）に表したように、ソース電極４０およびドレイン電極５０が形成される領域のバリアメタル層３０ｂを除去する。
例えば、バリアメタル層３０ｂ上にフォトリソグラフィ法等によりソース電極４０が配置される領域とドレイン電極５０が配置される領域とを開口させたレジストマスク１０２を形成する。このレジストマスク１０３を用いて、反応性イオンエッチング法等によりバリアメタル層３０ｂをエッチングする。
次に、図４（ｂ）に表したように、バリアメタル層３０ｂをマスクとして、ソース電極４０およびドレイン電極５０が形成される領域の表面保護膜６０を除去し、さらに障壁層１３の表面の一部を除去する。
例えば、パターニングを行ったバリアメタル層３０ｂを用いて、ＣＦ４、ＳＦ６等のフッ素を含むガスを用いて、反応性イオンエッチング法等により表面保護膜６０とゲート絶縁膜２０と、をエッチングする。
この段階では、ドライエッチング時にエッチング時にダメージ２０１として、例えば、Ｆ（フッ素）が半導体層に導入される。例えば、図５（ａ）に表したように、オーミック電極形成領域の下部にＦイオンが留まる。この状態では、ソース電極４０およびドレイン電極５０と、半導体層と、を良好にオーミック接触できない。
そのため、続けて、障壁層１３をＣｌ２やＢＣｌ３、ＳｉＣｌ４のようにＣｌを含むガスを用いて、反応性イオンエッチング法により障壁層１３の表面の一部をエッチングする。この状態を、図５（ｂ）に示す。
障壁層１３の表面の一部をエッチングする深さは、２ｎｍ以上１５ｎｍ以下が望ましい。これにより、半導体に導入されたＦイオンを取り除くことができ、ソース電極４０およびドレイン電極５０と、半導体層と、の接触抵抗を低減でき、低オン抵抗が実現する。さらに、ソース電極４０の下とドレイン電極５０の下の二次元電子系の密度が下がるのを抑制するために、障壁層１３の表面の一部をエッチングする深さは、望ましくは、２ｎｍ以上７ｎｍ以下であることが望ましい。
また、この段階でのエッチングでは、トレンチ側壁が垂直になるように加工されているが、トレンチ側壁は垂直に限らず、所定の角度をもったメサ形状や曲率を持った形状であってもよい。これにより、ソース電極４０およびドレイン電極５０と、半導体層との接触面積が増加するので、オン抵抗が低減する。このように、バリアメタル層３０ｂを形成した後、ソース電極４０とドレイン電極５０とが半導体層と接触する領域のみバリアメタル層３０ｂを除去し、バリアメタル層３０ｂをマスクに表面保護膜６０と、障壁層１３の表面の一部を除去することにより、オン抵抗の低い窒化物半導体装置が提供できる。
次に、図６（ａ）に表したように、レジストマスク１０３を除去し、バリアメタル層３０ｂの上および障壁層１３の表面の一部の上にコンタクト層３００を形成し、さらにコンタクト層３００の上にＡｌを含むメタル層４００を形成する。ここで、コンタクト層３００は、コンタクト層４０ａ、５０ｂに加工される前の前駆体膜であり、メタル層４００は、メタル層４０ｂ、５０ｂに加工される前の前駆体膜である。
なお、コンタクト層３００、メタル層４００を埋め込んだトレンチ側壁は、垂直になっているが、トレンチ側壁は垂直に限らず、所定の角度をもったメサ形状や曲率を持った形状であってもよい。これにより、コンタクト層３００、メタル層４００をトレンチ内に容易に埋め込むことができ、素子不良の低減、オン抵抗の増加の抑制が期待できる。
次に、図６（ｂ）に表したように、Ａｌを含むメタル層４００の上に、ゲート電極３０の配置される領域とソース電極４０が配置される領域とのあいだ、およびゲート電極３０が配置される領域とドレイン電極５０が配置される領域とのあいだを開口させたマスクを形成する。
例えば、Ａｌを含むメタル層４００上に、フォトリソグラフィ法等により、ソース電極４０、ドレイン電極５０、およびゲート電極３０以外の領域を開口したレジストマスク１０４を形成する。
続いて、レジストマスク１０４を用いて、ゲート電極３０の配置される領域とソース電極４０が配置される領域とのあいだ、およびゲート電極３０が配置される領域とドレイン電極５０が配置される領域とのあいだのコンタクト層３００とＡｌを含むメタル層４００とを除去する。例えば、反応性イオンエッチング法によりコンタクト層３００とＡｌを含むメタル層４００とをエッチングする。
次に、図７に表したように、レジストマスク１０４を用いて、ゲート電極３０の配置される領域とソース電極４０が配置される領域とのあいだ、およびゲート電極３０が配置される領域とドレイン電極５０が配置される領域とのあいだの表面保護層６０の表面の一部を除去する。例えば、図６（ｂ）に表した状態から、別途もしくは継続して、表面保護膜６０の表面の一部を反応性イオンエッチング法によりエッチングする。
この後は、レジストマスク１０４を除去し、同様にフォトリソグラフィ法等によりレジストマスク（図示しない）を形成し、イオン注入や半導体層をメサエッチングすることにより素子分離領域８０を形成する。また、高耐圧絶縁膜７０を形成することにより図１に表した窒化物半導体装置１が形成される。
以上説明したように、コンタクト層３００とＡｌを含むメタル層４００とを形成し、メタル層４００の上に、ゲート電極３０とソース電極４０との間、およびゲート電極３０とドレイン電極５０との間が開口したレジストマスク１０４を形成する。このレジストマスク１０４を用いてコンタクト層３００とメタル層４００とを分割することにより、ソース電極４０とドレイン電極５０と、ゲート電極３０の配線層を同時に形成することができる。
このように、窒化物半導体装置１においては、ゲート絶縁膜２０上にゲートメタル層３０ａが形成され、その上の表面保護膜６０が開口されて、この開口した部分にバリアメタル層３０ｂと配線層３０ｃ、３０ｄが埋め込まれる。ゲート絶縁膜２０上に、ゲートメタル層３０ａを設けることにより、表面保護膜６０の開口する際にゲート絶縁膜２０がエッチングダメージを受けにくくなる。
これにより、ゲート電極３０下のチャネル抵抗の増加が抑制され、オン抵抗の増加が抑制され、ゲート信頼性が向上する。また、窒化物半導体装置では、半導体層やゲート絶縁膜中のダメージ、トラップにより、動作時の電流の減少や抵抗の増加を招く電流コラプスと呼ばれる現象がある。窒化物半導体装置１では、ゲート絶縁膜２０のダメージが低減できるため、電流コラプスが抑制される。
また、ゲートメタル層３０ａ上に、配線層３０ｃ、３０ｄを設けることにより、ゲート抵抗を低減することができ、高速動作が可能になる。窒化物半導体装置１においては、ゲートメタル層３０ａと配線層３０ｃ、３０ｄとの間に、バリアメタル層３０ｂが設けられている。これにより、配線層３０ｃ、３０ｄから表面保護膜６０への金属拡散が抑制される。また、バリアメタル層３０ｂを構成することにより、Ａｌを含む配線層３０ｄから、窒化珪素もしくは酸化珪素で構成された表面保護膜６０への金属拡散を効果的に抑制できる。その結果、メタル層拡散による耐圧の劣化、信頼性の劣化が防止され、高耐圧、低オン抵抗の窒化物半導体装置が実現する。
また、窒化物半導体装置１においては、基板１０には、Ｓｉ基板、ＳｉＣ基板、サファイア基板のいずれかを用いている。Ｓｉ基板、ＳｉＣ基板、サファイア基板を基板１０として用いることにより、基板１０上に半導体層の良質な結晶成長が可能となり、半導体層の結晶品質が向上する。これにより、高耐圧、低オン抵抗の窒化物半導体が実現できる。
また、バッファ層１１上には、ＧａＮ層を含むキャリア走行層１２と、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）を含む障壁層１３とが積層されている。実施形態においては、半導体層を必ずしもこの構成に限る必要はない。半導体層として、ＧａＮ層を含むキャリア走行層１２と、ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）、もしくはＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）、もしくはこれらの混合物、もしくはこれらの積層構造からなる障壁層１３と、が積層された窒化物半導体を用いてもよい。これにより、キャリア走行層１２内のキャリア走行層１２と障壁層１３との界面付近には、二次元電子系１２ｅが形成され、低オン抵抗の窒化物半導体装置が実現する。
また、窒化物半導体装置１においては、ゲートメタル層３０ａとバリアメタル層３０ｂとを同じ材料、組成を用いることにより、これらを同一の設備で形成することができる。これにより、より簡易に窒化物半導体装置を製造することができる。
また、窒化物半導体装置１においては、コンタクト層４０ａ、５０ａにはＴｉ、Ｔａ、Ｍｏ等を用い、Ａｌを含むメタル層４０ｂ、５０ｂには、Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ等を用いている。ゲート電極３０の配線層３０ｃと、コンタクト層４０ａ、５０ａと、を共通材料にすることにより、簡易に窒化物半導体を製造できる。さらに、ゲート電極３０の配線層３０ｄと、Ａｌを含むメタル層４０ｂ、５０ｂと、を共通材料にすることにより、簡易に窒化物半導体を製造できる。
また、窒化物半導体装置１においては、表面保護膜６０の一部を取り除いた領域に、ソース電極４０とドレイン電極５０とが埋め込まれ、ソース電極４０の一部とドレイン電極５０の一部が表面保護膜６０上に設けられている。
コンタクト層４０ａ、５０ａのそれぞれは、障壁層１３、表面保護膜６０と直接接触するように埋め込まれている。さらに、コンタクトメタルの内部に、Ａｌを含むメタル層４０ｂ、５０ｂのそれぞれが埋め込まれている。これにより、Ａｌを含むメタル層４０ｂ、５０ｂからの酸化珪素もしくは窒化珪素で構成された表面保護膜６０への金属拡散を抑制することができる。これにより、窒化物半導体装置の耐圧の劣化、信頼性の劣化を抑制することができ、且つ、半導体層とソース電極とドレイン電極との抵抗の低いオーミック接触が実現でき、低オン抵抗の窒化物半導体装置が実現する。
また、ソース電極４０の一部とドレイン電極５０の一部との下に設けられた表面保護膜６０上には、バリアメタル層４０ｃ、５０ｃが設けられている。バリアメタル層４０ｃ、５０ｃを設けることにより、さらに効果的にＡｌを含むメタル層４０ｂ、５０ｂからの酸化珪素もしくは窒化珪素で構成された表面保護膜６０への金属拡散を抑制することができる。これにより、窒化物半導体装置の耐圧の劣化、信頼性の劣化を抑制することができる。また、バリアメタル層４０ｃ、５０ｃの膜厚と組成と、ゲート電極３０のバリアメタル層３０ｂの膜厚と組成と、同じにすることにより、製造プロセスにおいてこれらを同時に作製することができ、より簡易に窒化物半導体装置を製造できる。
また、窒化物半導体装置１においては、表面保護膜６０の一部を取り除いた領域に、ゲート電極３０が埋め込まれ、ゲート電極３０の一部が表面保護膜６０上に設けられている。ゲート電極３０においては、バリアメタル層３０ｂが表面保護膜６０と直接接触するように埋め込まれ、バリアメタル層３０ｂの内部に配線層３０ｃ、３０ｄが埋め込まれている。これにより、配線層３０ｃ、３０ｄからの酸化珪素もしくは窒化珪素で構成された表面保護膜６０への金属拡散を抑制することができる。その結果、窒化物半導体装置の耐圧の劣化、信頼性の劣化を抑制することができる。
また、窒化物半導体装置１においては、ゲート電極３０のバリアメタル層３０ｂと配線層３０ｃ、３０ｄとのドレイン電極５０側の端部がゲ−トメタル層３０ａのドレイン電極５０側の端部より、ドレイン電極５０側に突出している。これにより、バリアメタル層３０ｂと配線層３０ｃ、３０ｄとを、表面保護膜６０の膜厚の分、二次元電子系１２ｅから離すことができる。ソース・ドレイン電極間に高電圧を印加すると、ゲート電極３０のドレイン電極５０側の端部に電解が集中する。この電界をバリアメタル層３０ｂと配線層３０ｃ、３０ｄとを配置することによって緩和することができる。その結果、高耐圧の窒化物半導体が実現できる。
また、窒化物半導体装置１においては、ソース電極４０とドレイン電極５０とが障壁層１３の表面の一部が除去された領域に設けられている。表面保護膜６０の一部を取り除いた領域に、ソース電極４０とドレイン電極５０とが埋め込まれるために、表面保護膜６０の一部を取り除く際に、エッチングダメージがソース電極４０とドレイン電極５０とが形成される下の半導体層に導入される。エッチングダメージとは、エッチングする際に用いられるＣｌ系ガスの構成元素であるＢやＣｌなどが半導体層に導入されることにより生じるダメージであったり、半導体層の窒素とＡｌとＧａの組成比がずれることにより生じるダメージであったりする。
窒化物半導体装置１においては、これらのダメージを除去することにより、半導体層と、ソース電極４０およびドレイン電極５０との低抵抗のオーミック接触を実現させている。その結果、低オン抵抗の窒化物半導体装置が実現する。
また、窒化物半導体装置１においては、表面保護膜６０は、ゲート電極３０のソース電極４０側の端部からソース電極４０のゲート電極３０側の端部との間、およびゲート電極３０のドレイン電極５０側の端部からドレイン電極５０のゲート電極３０側の端部との間において、表面保護膜６０の表面の一部が除去されている。この表面保護膜６０が除去された領域に、高耐圧絶縁膜７０が埋め込まれている。ソース・ドレイン電極間に高電圧を印加すると、ゲートメタル層３０ａのドレイン電極５０側の端部の他に、バリアメタル層３０ｂと配線層３０ｃ、３０ｄのドレイン電極５０側の端部にも電界が集中する。このため、ゲート電極３０のドレイン電極５０側の端部からドレイン電極５０のゲート電極３０側の端部との間に高耐圧絶縁膜７０を設けることにより高耐圧の窒化物半導体を実現させている。
また、窒化物半導体装置１においては、障壁層１３上には、ゲート絶縁膜２０が設けられており、ゲート絶縁膜２０上にゲートメタル層３０ａが設けられている。このように、半導体層とゲート電極３０との間にゲート絶縁膜２０を介設することにより、ゲート耐圧を向上することができ、高耐圧の窒化物半導体が実現できる。ゲート絶縁膜２０としては、窒化物半導体と接触した際に形成される界面準位の少なく、且つ、高臨界電界強度を有する材料を用いるのが効果的である。そのため、ゲート絶縁膜２０は、窒化珪素、酸化珪素、酸化アルミニウムのいずれかで構成されていることが望ましい。
また、表面保護膜６０としては、ゲート絶縁膜２０と接触した際に形成される界面準位の少なく、且つ高い高臨界電界強度を有する材料を用いるのが効果的である。このため、表面保護膜６０としては、窒化珪素、酸化珪素のいずれかで構成されていることが望ましい。
また、高耐圧絶縁膜７０としては、高臨界電界強度を有する材料を用いるのが効果的である。このため、高耐圧絶縁膜７０は、酸化珪素で構成されていることが望ましい。
また、窒化物半導体装置１においては、ゲート電極３０、ソース電極４０、およびドレイン電極５０の一組の電極の外側に、素子分離領域８０が設けられている。すなわち、コンタクト層４０ａ、５０ａと、Ａｌを含むメタル層４０ｂ、５０ｂと、バリアメタル層４０ｃ、５０ｃのいずれの端部よりさらに外側に素子分離領域８０が設けられている。これにより、ソース・ドレイン電極間に電圧を印加しても素子分離領域８０に直接電圧が印加されることが防止される。素子分離領域８０の電界が弱まることによりリーク電流を効果的に抑制でき、高耐圧の窒化物半導体が実現できる。
以上のように、第１実施形態では、高耐圧、低オン抵抗を実現する窒化物半導体を簡易に提供することができる。
（第２実施形態）
図８は、第２実施形態に係る窒化物半導体装置の断面模式図である。
第２実施形態に係る窒化物半導体装置２では、第１実施形態に係る窒化物半導体装置１に比べて、ゲートメタル層３０ｅの幅がゲートメタル層３０ａの幅より狭くなっている。ゲートメタル層３０ｅの材質は、ゲートメタル層３０ａの材質と同じである。ここで、部材の「幅」とは、ソース電極４０からドレイン電極５０へ向かう方向の部材の長さで定義される。窒化物半導体装置２では、ゲートメタル層３０ｅとバリアメタル層３０ｂとの接触幅がゲートメタル層３０ｅの幅と同じになっている。
このように、ゲートメタル層３０ｅとバリアメタル層３０ｂとの接触幅がゲートメタル層３０ｅの幅と同じにすることにより、ゲート絶縁膜２０とゲートメタル層との接触長さで決まる窒化物半導体装置の実効的なゲート長を短縮することができ、さらにオン抵抗の低減、高速動作が可能になる。
（第３実施形態）
図９は、第３実施形態に係る窒化物半導体装置の断面模式図である。
第３実施形態に係る窒化物半導体装置３では、バリアメタル層３０ｆ、配線層３０ｇ、および配線層３０ｈのそれぞれの端部とソース電極５０との間の距離は、ゲート電極３０のゲートメタル層３０ａの端部とソース電極５０とのあいだの距離より長い。
換言すれば、ゲート電極３０のバリアメタル層３０ｆおよび配線層３０ｇ、３０ｈのソース電極４０側の端部が、ゲ−トメタル層３０ａのソース電極４０側の端部より、ソース電極４０から遠ざかっている。
バリアメタル層３０ｆの材質は、バリアメタル層３０ｂの材質と同じである。配線層３０ｇ、３０ｈの材質は、配線層３０ｃ、３０ｄの材質と同じである。これにより、窒化物半導体装置３では、ソース電極４０とゲート電極３０との間の距離を窒化物半導体装置１に比べてさらに縮めることができる。
（第４実施形態）
図１０は、第４実施形態に係る窒化物半導体装置の断面模式図である。
第４実施形態に係る窒化物半導体装置４では、障壁層１３とゲート絶縁膜２０とのあいだに表面保護層６１（第２の表面保護層）が設けられている。また、ゲートメタル層３０ｉは、ベース部３０ｉｂと、基板１０側にベース部３０ｉｂから延在する突起部３０ｉｔと、を含む。
表面保護層６１は、ゲート電極３０とソース電極４０との間、ゲート電極３０とドレイン電極５０との間に設けられている。この点が第１実施形態に係る窒化物半導体装置１と異なる。ゲートメタル層３０ｉは、表面保護膜６１を開口した後、ゲート絶縁膜２０を形成して、このゲート絶縁膜２０上に形成される。
これにより、ゲート絶縁膜２０とゲートメタル層との接触長さで決まる窒化物半導体装置の実効的なゲート長を短縮することができ、さらにオン抵抗の低減、高速動作が可能になる。表面保護膜６１には、半導体層と接触した際に形成される界面準位が少なく、且つ、高い高臨界電界強度を有する材料を用いるのが効果的である。このため、表面保護膜６１は、窒化珪素、酸化珪素のいずれかであることが望ましい。
（第５実施形態）
図１１は、第５実施形態に係る窒化物半導体装置の断面模式図である。
第５実施形態に係る窒化物半導体装置５の基本構造は、窒化物半導体装置１と同じである。ただし、第５実施形態に係る窒化物半導体装置５では、配線層３０ｄ、メタル層４０ｂ、およびメタル層５０ｂのそれぞれの上にキャップ層７５が設けられている。これにより、ゲート電極３０、ソース電極４０、およびドレイン電極５０のそれぞれと、高耐圧絶縁膜７０との密着性を上げることができる。キャップ層７５の材質は、Ｔi、ＴｉＮ、Ｎｉ等のいずれかである。
このように、実施形態によれば、高電圧・低オン抵抗を実現する窒化物半導体を簡易に提供することが可能となる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４ 窒化物半導体装置
１０ 基板
１１ バッファ層
１２ キャリア走行層
１２ｅ 二次元電子系
１３ 障壁層
１５ 半導体積層体
２０ ゲート絶縁膜
３０ ゲート電極
３０ａ、３０ｅ、３０ｉ ゲートメタル層
３０ｂ、３０ｆ バリアメタル層
３０ｃ、３０ｄ、３０ｇ 配線層
３０ｉｂ ベース部
３０ｉｔ 突起部
４０ ソース電極
４０ａ コンタクト層
４０ｂ メタル層
４０ｃ バリアメタル層
５０ ドレイン電極
５０ａ コンタクト層
５０ｂ メタル層
５０ｃ バリアメタル
６０ 表面保護膜
７０ 高耐圧絶縁膜
８０ 素子分離領域
１００、１０１、１０２、１０３ レジストマスク
２００、２０１ ダメージ
３００ コンタクト層
４００ メタル層

Claims (20)

  1. 下地層と、
    前記下地層の上に設けられた窒化物半導体を含む半導体積層体であり、バッファ層と、前記バッファ層の上に設けられたキャリア走行層と、前記キャリア走行層の上に設けられた障壁層と、を有する前記半導体積層体と、
    前記半導体積層体の上に設けられ、前記半導体積層体に接するソース電極およびドレイン電極と、
    前記半導体積層体の上に設けられ、前記ソース電極と前記ドレイン電極とのあいだに設けられたゲート電極と、
    を備え、
    前記ゲート電極は、前記半導体積層体側からゲートメタル層、バリアメタル層、第１配線層、およびＡｌを含む第２配線層の順に積層された積層構造を有する窒化物半導体装置。
  2. 前記キャリア走行層は、ＧａＮ層を含み、
    前記障壁層は、
    ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層またはＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）層、
    ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、ＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）層と、の混合物、及び
    ノンドープもしくはｎ形のＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、ＩｎＹＡｌ１−ＹＮ（０＜Ｙ≦１）層と、の積層体、
    のいずれかである請求項１記載の窒化物半導体装置。
  3. 前記下地層は、Ｓｉ層、ＳｉＣ層、およびサファイア層のいずれかである請求項１または２に記載の窒化物半導体装置。
  4. 前記バリアメタル層は、ＴｉＮ、ＴｉＷ、ＴａＮ、Ｔｉの少なくとも一つを含むメタル層である請求項１〜３のいずれか一つに記載の窒化物半導体装置。
  5. 前記ゲートメタル層と前記バリアメタル層とは、同じ組成である請求項１〜４のいずれか一つに記載の窒化物半導体装置。
  6. 前記ソース電極は、第１コンタクト層と、前記第１コンタクト層の上に設けられたＡｌを含む第１メタル層と、を含み、
    前記ドレイン電極は、第２コンタクト層と、前記第２コンタクト層の上に設けられたＡｌを含む第２メタル層と、を含み、
    前記第１および前記第２コンタクト層と、前記ゲート電極の前記第１配線層と、は、同じ組成且つ同じ膜厚であり、
    前記第１および前記第２メタル層と、前記ゲート電極の前記第２配線層と、は、同じ組成且つ同じ膜厚である請求項１〜５のいずれか一つに記載の窒化物半導体装置。
  7. 前記半導体積層体上に設けられた、表面保護膜と、
    前記表面保護膜と前記ソース電極とのあいだに設けられた第１バリアメタル層と、
    前記表面保護膜と前記ドレイン電極とのあいだに設けられた第２バリアメタル層と、
    さらに備え、
    前記第１および第２バリアメタル層と、前記ゲート電極の前記バリアメタル層と、は、同じ組成且つ同じ膜厚である請求項１〜６のいずれか一つに記載の窒化物半導体装置。
  8. 前記ゲート電極は、前記表面保護膜を取り除いた領域に埋め込まれ、
    前記ゲート電極の前記第１配線層と前記表面保護膜とのあいだに、前記ゲート電極の前記バリアメタル層が設けられた請求項１〜７のいずれか一つに記載の窒化物半導体装置。
  9. 前記ゲート電極の前記バリアメタル層、前記第１配線層、および第２配線層のそれぞれの端部と前記ドレイン電極とのあいだの距離は、前記ゲート電極の前記ゲートメタル層の端部と前記ドレイン電極とのあいだの距離よりも短い請求項１〜８のいずれか一つに記載の窒化物半導体装置。
  10. 前記ソース電極および前記ドレイン電極は、前記障壁層の表面から内部に突出するように前記障壁層に接触している請求項１〜９のいずれか一つに記載の窒化物半導体装置。
  11. 前記半導体積層体の上に設けられた高耐圧絶縁膜をさらに備え、
    前記ソース電極と前記ゲート電極とのあいだ、および前記ゲート電極と前記ドレイン電極とのあいだの前記表面保護膜の表面の一部が除去され、
    前記高耐圧絶縁膜は、除去された前記表面保護膜の表面に接するように前記ソース電極と前記ゲート電極とのあいだ、および前記ゲート電極と前記ドレイン電極とのあいだに設けられた請求項１〜１０のいずれか一つに記載の窒化物半導体装置。
  12. 前記半導体積層体上に設けられた、ゲート絶縁膜をさらに備え、
    前記ゲート絶縁膜の上に前記ゲートメタル層が設けられた請求項１〜１１のいずれか一つに記載の窒化物半導体装置。
  13. 前記ゲート絶縁膜は、窒化珪素、酸化珪素、および酸化アルミニウムのいずれかである請求項１２記載の窒化物半導体装置。
  14. 前記表面保護膜は、窒化珪素または酸化珪素のいずれかある請求項１〜１３のいずれか一つに記載の窒化物半導体装置。
  15. 窒化物半導体を含む半導体積層体上に形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極とのあいだに形成されたゲート電極と、を有する窒化物半導体装置の製造方法であって、
    下地層の上に、バッファ層と、前記バッファ層の上に形成されるキャリア走行層と、前記キャリア走行層の上に形成される障壁層と、を含む前記半導体積層体を形成する工程と、
    前記半導体積層体の上に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、前記ゲート電極に含まれるゲートメタル層を選択的に形成する工程と、
    前記ゲート絶縁膜および前記ゲートメタル層の上に、表面保護膜を形成する工程と、
    前記ゲートメタル層の上の前記表面保護膜を除去し、バリアメタル層を前記表面保護膜の上および前記ゲートメタル層の上に形成する工程と、
    を備えた窒化物半導体装置の製造方法。
  16. 前記ゲートメタル層を形成した後、４００℃以上９００℃以下の温度で熱処理を行う工程を、さらに備えた請求項１５記載の窒化物半導体装置の製造方法。
  17. 前記ゲートメタル層を形成した後、５００℃以上７００℃以下の温度で熱処理を行う工程を、さらに備えた請求項１５記載の窒化物半導体装置の製造方法。
  18. 前記バリアメタル層を前記表面保護膜の上および前記ゲートメタル層の上に形成した後、
    前記ソース電極および前記ドレイン電極が形成される領域の前記バリアメタル層を除去する工程と、
    前記バリアメタル層をマスクとして、前記ソース電極および前記ドレイン電極が形成される領域の前記表面保護膜を除去し、さらに前記障壁層の表面の一部を除去する工程と、
    をさらに備えた請求項１５〜１７のいずれか一つに記載の窒化物半導体装置の製造方法。
  19. 前記障壁層の前記表面の前記一部を除去した後、
    前記バリアメタル層の上および前記障壁層の前記表面の前記一部の上にコンタクト層を形成し、さらに前記コンタクト層の上にＡｌを含むメタル層を形成する工程と、
    前記Ａｌを含むメタル層の上に、前記ゲート電極が配置される領域と前記ソース電極が配置される領域とのあいだ、および前記ゲート電極が配置される領域と前記ドレイン電極が配置される領域とのあいだを開口させたマスクを形成する工程と、
    前記マスクを用いて、前記ゲート電極の配置される領域と前記ソース電極が配置される領域とのあいだ、および前記ゲート電極が配置される領域と前記ドレイン電極が配置される領域とのあいだの前記コンタクト層と前記Ａｌを含むメタル層とを除去する工程と、
    をさらに備えた請求項１８記載の窒化物半導体装置の製造方法。
  20. 前記コンタクト層と前記Ａｌを含むメタル層とを除去した後、
    前記マスクを用いて、前記ゲート電極が配置される領域と前記ソース電極が配置される領域とのあいだ、および前記ゲート電極が配置される領域と前記ドレイン電極が配置される領域とのあいだの前記表面保護層の表面の一部を除去する工程と、
    さらに備えた請求項１９記載の窒化物半導体装置の製造方法。
JP2012069987A 2012-03-26 2012-03-26 窒化物半導体装置およびその製造方法 Active JP5662367B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012069987A JP5662367B2 (ja) 2012-03-26 2012-03-26 窒化物半導体装置およびその製造方法
US13/792,410 US8963203B2 (en) 2012-03-26 2013-03-11 Nitride semiconductor device and method for manufacturing same
US14/592,962 US9287368B2 (en) 2012-03-26 2015-01-09 Nitride semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069987A JP5662367B2 (ja) 2012-03-26 2012-03-26 窒化物半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013201370A true JP2013201370A (ja) 2013-10-03
JP5662367B2 JP5662367B2 (ja) 2015-01-28

Family

ID=49210936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069987A Active JP5662367B2 (ja) 2012-03-26 2012-03-26 窒化物半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US8963203B2 (ja)
JP (1) JP5662367B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072360A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2016062976A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置およびその製造方法
JP2017220632A (ja) * 2016-06-10 2017-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP2018014368A (ja) * 2016-07-19 2018-01-25 豊田合成株式会社 半導体装置およびその製造方法
CN110226231A (zh) * 2017-02-21 2019-09-10 雷声公司 具有无金接触部的氮化物结构及形成这种结构的方法
WO2023008308A1 (ja) 2021-07-27 2023-02-02 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5654512B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 窒化物半導体装置
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
JP2016171162A (ja) 2015-03-12 2016-09-23 株式会社東芝 半導体装置
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP6422909B2 (ja) * 2016-03-15 2018-11-14 株式会社東芝 半導体装置
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置
FR3058831B1 (fr) * 2016-11-15 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique a heterojonction a haute mobilite electronique
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
TWI646591B (zh) * 2018-01-23 2019-01-01 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN110098249A (zh) * 2018-01-29 2019-08-06 世界先进积体电路股份有限公司 半导体结构及其制造方法
US10868128B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Ohmic contact structure, semiconductor device including an ohmic contact structure, and method for forming the same
WO2020118185A1 (en) * 2018-12-07 2020-06-11 Macom Technology Solutions Holdings, Inc. Gate metal formation on gallium nitride or aluminum gallium nitride
IT201800011065A1 (it) 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
CN111769044A (zh) * 2020-05-27 2020-10-13 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
WO2021237563A1 (en) * 2020-05-28 2021-12-02 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196764A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd 化合物半導体装置
JP2010010584A (ja) * 2008-06-30 2010-01-14 Sharp Corp ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP2010517302A (ja) * 2007-02-06 2010-05-20 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物半導体デバイス
JP2011192719A (ja) * 2010-03-12 2011-09-29 Panasonic Corp 窒化物半導体装置
JP2011238805A (ja) * 2010-05-11 2011-11-24 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
JP2012069978A (ja) * 2011-11-14 2012-04-05 Fujitsu Ltd 化合物半導体装置
JP2012178419A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置及びその製造方法、電源装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
US6479843B2 (en) * 2000-04-27 2002-11-12 Motorola, Inc. Single supply HFET with temperature compensation
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR101286239B1 (ko) * 2007-08-24 2013-07-15 삼성전자주식회사 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5144585B2 (ja) * 2009-05-08 2013-02-13 住友電気工業株式会社 半導体装置およびその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JPWO2011118098A1 (ja) * 2010-03-26 2013-07-04 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
US8847333B2 (en) * 2011-09-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing metal gate devices with multiple barrier layers
US8704280B2 (en) * 2011-09-22 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained channels induced by high-k capping metal layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196764A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd 化合物半導体装置
JP2010517302A (ja) * 2007-02-06 2010-05-20 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物半導体デバイス
JP2010010584A (ja) * 2008-06-30 2010-01-14 Sharp Corp ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP2011192719A (ja) * 2010-03-12 2011-09-29 Panasonic Corp 窒化物半導体装置
JP2011238805A (ja) * 2010-05-11 2011-11-24 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
JP2012178419A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2012069978A (ja) * 2011-11-14 2012-04-05 Fujitsu Ltd 化合物半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072360A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2016062976A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置およびその製造方法
JP2017220632A (ja) * 2016-06-10 2017-12-14 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP2018014368A (ja) * 2016-07-19 2018-01-25 豊田合成株式会社 半導体装置およびその製造方法
CN110226231A (zh) * 2017-02-21 2019-09-10 雷声公司 具有无金接触部的氮化物结构及形成这种结构的方法
JP2020508574A (ja) * 2017-02-21 2020-03-19 レイセオン カンパニー 金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
JP7175280B2 (ja) 2017-02-21 2022-11-18 レイセオン カンパニー 金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
WO2023008308A1 (ja) 2021-07-27 2023-02-02 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Also Published As

Publication number Publication date
US9287368B2 (en) 2016-03-15
JP5662367B2 (ja) 2015-01-28
US8963203B2 (en) 2015-02-24
US20150126011A1 (en) 2015-05-07
US20130248873A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5662367B2 (ja) 窒化物半導体装置およびその製造方法
JP6591168B2 (ja) 半導体装置及びその製造方法
US9722064B2 (en) Isolated gate field effect transistor and manufacture method thereof
JP6767411B2 (ja) 半導体装置、電源回路、及び、コンピュータ
KR20120048244A (ko) Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
WO2012111363A1 (ja) 横型半導体装置
TWI661555B (zh) 增強型高電子遷移率電晶體元件
US11538908B2 (en) Semiconductor device
JP2014045174A (ja) 窒化物半導体装置
US20180047822A1 (en) Semiconductor device
JP2008147593A (ja) Ｍｉｓ構造を内蔵するｈｅｍｔ
JP2011192719A (ja) 窒化物半導体装置
JP2018157100A (ja) 窒化物半導体装置
US20150179823A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
KR102261740B1 (ko) 고주파 소자 및 이의 제조 방법
WO2014003058A1 (ja) 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP5750382B2 (ja) 窒化物半導体装置
JP2015133407A (ja) 半導体装置及びその製造方法
WO2014129245A1 (ja) 窒化物半導体装置
JP2016181570A (ja) 半導体装置及びその製造方法
JP5917990B2 (ja) 窒化物半導体装置
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
US9852911B2 (en) Field effect transistor
JP2017055053A (ja) 半導体装置および半導体装置の製造方法
US20150171203A1 (en) Field-effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141204

R151 Written notification of patent or utility model registration

Ref document number: 5662367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151