JP2012178419A - 半導体装置及びその製造方法、電源装置 - Google Patents
半導体装置及びその製造方法、電源装置 Download PDFInfo
- Publication number
- JP2012178419A JP2012178419A JP2011039949A JP2011039949A JP2012178419A JP 2012178419 A JP2012178419 A JP 2012178419A JP 2011039949 A JP2011039949 A JP 2011039949A JP 2011039949 A JP2011039949 A JP 2011039949A JP 2012178419 A JP2012178419 A JP 2012178419A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tan
- electrode material
- diffusion suppression
- material diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 237
- 238000004519 manufacturing process Methods 0.000 title claims description 102
- 238000009792 diffusion process Methods 0.000 claims abstract description 337
- 239000007772 electrode material Substances 0.000 claims abstract description 326
- 230000001629 suppression Effects 0.000 claims description 286
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 58
- 229910052757 nitrogen Inorganic materials 0.000 claims description 29
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 1064
- 239000002184 metal Substances 0.000 description 79
- 229910052751 metal Inorganic materials 0.000 description 79
- 239000000463 material Substances 0.000 description 62
- 238000004544 sputter deposition Methods 0.000 description 50
- 238000000034 method Methods 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 28
- 238000000206 photolithography Methods 0.000 description 24
- 239000000758 substrate Substances 0.000 description 24
- 229910002704 AlGaN Inorganic materials 0.000 description 22
- 150000001875 compounds Chemical class 0.000 description 22
- 230000008901 benefit Effects 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 16
- 230000006872 improvement Effects 0.000 description 14
- 229910019001 CoSi Inorganic materials 0.000 description 13
- 229910016006 MoSi Inorganic materials 0.000 description 13
- 229910008484 TiSi Inorganic materials 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 230000035484 reaction time Effects 0.000 description 9
- 229910016570 AlCu Inorganic materials 0.000 description 8
- 229910005883 NiSi Inorganic materials 0.000 description 8
- -1 TaN Inorganic materials 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 8
- 229910052741 iridium Inorganic materials 0.000 description 8
- 229910052748 manganese Inorganic materials 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 238000000992 sputter etching Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 229910052725 zinc Inorganic materials 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 229910018182 Al—Cu Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910018594 Si-Cu Inorganic materials 0.000 description 4
- 229910008465 Si—Cu Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910008812 WSi Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
- H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
- H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置を、ゲート電極3とゲート絶縁膜2との間、Al含有オーミック電極4、5とAu配線9との間、及び、ゲート電極3の下方及びAl含有オーミック電極4、5の上方、のいずれかに設けられ、第1TaN層6A、Ta層6B、第2TaN層6Cを順に積層した構造を有する電極材料拡散抑制層6を備えるものとする。
【選択図】図1
Description
また、GaN系トランジスタの特性を低減させるゲート電極からのリークを抑えるために、ゲート電極と半導体層との間にゲート絶縁膜を備えるMIS(Metal Insulator Semiconductor)構造のGaN系トランジスタの研究・開発も進められている。
また、オーミック電極に含まれるAl層とAu配線との間に、単層のPt層、Ta層、TaN層などを設けるだけでは、特性を向上させるのが難しいことがわかった。つまり、単にこれらの層を設けるだけでは、AlとAuが相互拡散し、高抵抗化を引き起こすのを抑制することと、これらの層の抵抗率が高くなり、トランジスタ動作時の発熱量や消費電力が多くなるのを防止することとを両立させ、特性を向上させるのは難しいことがわかった。
本半導体装置及び電源装置は、Al層を含むオーミック電極と、Au配線と、Al層とAu配線との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備えることを要件とする。
また、本半導体装置の製造方法は、ゲート絶縁膜を形成し、ゲート絶縁膜上に、第1TaN層、Ta層、第2TaN層を順に積層して電極材料拡散抑制層を形成し、電極材料拡散抑制層上にゲート電極を形成することを要件とする。
本半導体装置の製造方法は、TaN層、Ta層、TaN層を順に積層して第1電極材料拡散抑制層を形成し、第1電極材料拡散抑制層上にゲート電極を形成し、オーミック電極を形成し、オーミック電極上に、TaN層、Ta層、TaN層を順に積層して第2電極材料拡散抑制層を形成することを要件とする。
[第1実施形態]
第1実施形態にかかる半導体装置及びその製造方法について、図1〜図6を参照しながら説明する。
また、ゲート電極3は、後述のソース電極4とドレイン電極5との間に設けられている。
なお、本MIS型GaN−HEMTは、ゲートリセスを備えるものであっても良い。例えば、本MIS型GaN−HEMTは、GaN系半導体積層構造1を構成するn−GaN層43、n−AlGaN電子供給層42の一部を除去することによって形成されたゲートリセスを備えるものとしても良い。
ここでは、ソース電極4及びドレイン電極5は、Al層を含む電極であり、例えばTi層とAl層とを積層させた電極である。
また、Al含有オーミック電極4、5上、即ち、Al含有オーミック電極4、5に含まれるAl層上に、バリアメタル層8を介して、低抵抗配線材料であるAu配線9が設けられている。
なお、図示していないが、表面は、絶縁膜、ここではSiN膜で覆われている。
ところで、本実施形態では、ゲート電極3とゲート絶縁膜2との間に電極材料拡散抑制層6を設け、この電極材料拡散抑制層6を、TaN層(第1TaN層)6A、Ta層6B、TaN層(第2TaN層)6Cを順に積層した構造を有するものとしている。
このような電極材料拡散抑制層6を設けているのは、以下の理由による。
上述したように、GaN系半導体積層構造1とゲート電極3との間にゲート絶縁膜2を備える場合、例えばオーミック特性を確立するための熱処理(例えば600℃以下)などの製造工程中の熱処理によって、ゲート電極3の材料がゲート絶縁膜2中へ拡散してしまい、特性が低下してしまうことがわかった。
しかしながら、ゲート電極3とゲート絶縁膜2との間にTaN層6Aを設けたとしても、デバイス動作時、即ち、トランジスタ動作時に閾値変動を引き起こし、特性、即ち、トランジスタ特性が低下してしまうことがわかった。
つまり、ゲート電極形成後にオーミック電極4、5の接触抵抗低減のために施される熱処理又はトランジスタ動作中の発熱によって、図4(A)、図4(B)に示すように、ゲート電極材料AlがTaN層6A中に存在するグレインの界面に形成される拡散経路からゲート絶縁膜2中に拡散してしまう。これにより、トランジスタ動作時、即ち、ゲート電圧Vgが0Vよりも大きくなった時に、ゲート電極3からのプラス電荷がゲート絶縁膜2中を通過しやすくなり、結果として、2DEG領域からの電子が絶縁膜と半導体との界面に捕獲されやすくなるためであると考えられる。つまり、ゲート電極材料Alがゲート絶縁膜2中に拡散することで、トランジスタ動作時に、絶縁膜と半導体との界面に電子がトラップされやすくなり、この結果、閾値変動を引き起こし、トランジスタ特性が低下していまうことになると考えられる。なお、図4(A)は、熱処理前の状態(Vg=0V、Vg>0V)を示しており、図4(B)は、熱処理後の状態(Vg=0V、Vg>0V)を示している。
ところで、Ta層上に形成されたTaN層は、3種類のグレインサイズ、例えば約8nm、約5nm、約3nmのグレインサイズを有するものとなる。
まず、図5(A)に示すように、半導体基板40上にGaN系半導体積層構造1を形成する。
ここでは、SiC基板40上に、例えば有機金属気相成長(MOVPE;Metal Organic Chemical Vapor Deposition)法を用いて、i−GaN電子走行層41、図示しないi−AlGaN層、n−AlGaN電子供給層42、n−GaN層43を順に成長させる(図2参照)。
なお、ゲートリセスを設ける場合には、例えばフォトリソグラフィ技術を用いてゲート電極形成予定領域に開口部を有するレジストを設け、例えばフッ素系ガスを用いたドライエッチングによって、ゲート電極形成予定領域のn−GaN層43及びn−AlGaN電子供給層42を除去すれば良い。この場合、n−AlGaN電子供給層42は、厚さ方向で全部除去しても良いし、一部除去しても良い。例えば、n−AlGaN電子供給層42は、約1nmの厚さが残るようにすれば良い。なお、n−AlGaN電子供給層42は除去せずに、n−GaN層43のみを除去するようにしても良い。
ここでは、GaN系半導体積層構造1上に、例えば原子層堆積(ALD:Atomic Layer Deposition)法を用いて、ゲート絶縁膜としてのAlO膜2(例えばAl2O3膜)を形成する。
ここでは、例えばスパッタ法によって、ゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6Cを順に積層して電極材料拡散抑制層6を形成する。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層ともいう。
次に、ゲート電極材料であるAlを例えばスパッタ法によって成膜する。つまり、電極材料拡散抑制層6上に、ゲート電極3となるAl層を形成する。
次に、図5(C)に示すように、例えばフォトリソグラフィ技術を用いてゲート電極形成予定領域にレジスト15を設け、ゲート電極形成予定領域以外の領域に形成されているTaN層6A、Ta層6B、TaN層6C及びAl層3を、例えばフッ素系ガスを用いたドライエッチングによって除去する。これにより、電極材料拡散抑制層6上に、Al層からなるゲート電極3が形成される。つまり、MIS構造が形成される。
次に、図5(E)に示すように、例えばフォトリソグラフィ技術を用いてオーミック電極形成予定領域に開口部を有するレジスト16を設け、例えばArガスを用いたイオンミリング法によって、図5(F)に示すように、オーミック電極形成予定領域のゲート絶縁膜2及び絶縁膜7を除去する。なお、絶縁膜2、7のエッチング方法はこれに限られるものではなく、例えばウェットエッチングやドライエッチング等の他の方法によってエッチングするようにしても良い。
ここでは、例えばスパッタ法によって、Al含有オーミック電極4、5に含まれるAl層上に、Ti層、Pt層、Au層を順に積層させることによって、Ti層とPt層とからなるバリアメタル層8及び第1Au層9Aを形成する。なお、Ti層を第1金属層、Pt層を第2金属層、Au層を第3金属層ともいう。
次に、図6(B)に示すように、例えばフォトリソグラフィ技術を用いてオーミック電極4、5の上方の領域にレジスト17を設け、例えばArガスを用いたイオンミリング法によって、オーミック電極4、5の上方の領域以外の領域に形成されているバリアメタル層8及び第1Au層9Aを除去する。
これにより、図6(E)に示すように、半導体装置(MIS型GaN−HEMT)が製造される。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、電極材料が拡散するのを抑制することができ、さらなる特性の向上を実現することができるという利点がある。
[第2実施形態]
第2実施形態にかかる半導体装置及びその製造方法について、図7を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図7に示すように、ゲート電極3とゲート絶縁膜2との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにPt層6Dを積層した構造を有する。なお、図7では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のPt層6D上に、Al層からなるゲート電極3が形成されることになるため、上述の第1実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第1実施形態の電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。
つまり、上述の第1実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、ゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Pt層6Dを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Pt層6Dを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
[第3実施形態]
第3実施形態にかかる半導体装置及びその製造方法について、図8を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図8に示すように、ゲート電極3とゲート絶縁膜2との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにAg層6Eを積層した構造を有する。なお、図8では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のAg層6E上に、Al層からなるゲート電極3が形成されることになるため、上述の第1実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第1実施形態の電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。さらに、上述の第2実施形態の電極材料拡散抑制層6と比較して、ゲート電極材料Alの拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第1実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、ゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Ag層6Eを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Ag層6Eを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
[第4実施形態]
第4実施形態にかかる半導体装置及びその製造方法について、図9を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図9に示すように、ゲート電極3とゲート絶縁膜2との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにCu層6Fを積層した構造を有する。なお、図9では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のCu層6F上に、Al層からなるゲート電極3が形成されることになるため、上述の第1実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第1実施形態の電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。さらに、上述の第2実施形態及び第3実施形態の電極材料拡散抑制層6と比較して、密着性を低下させることなく、製造コストの削減を実現することができる。また、上述の第3実施形態の電極材料拡散抑制層6と比較して、ゲート電極材料Alの拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第1実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、ゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Cu層6Fを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Cu層6Fを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
[第5実施形態]
第5実施形態にかかる半導体装置及びその製造方法について、図10を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図10に示すように、ゲート電極3とゲート絶縁膜2との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにTi層6Gを積層した構造を有する。なお、図10では、上述の第1実施形態(例えば図1参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のTi層6G上に、Al層からなるゲート電極3が形成されることになるため、上述の第1実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第1実施形態の電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。さらに、上述の第2実施形態、第3実施形態及び第4実施形態の電極材料拡散抑制層6と比較して、密着性を低下させることなく、製造コストの削減を実現することができる。また、上述の第2実施形態の電極材料拡散抑制層6と比較して、ゲート電極材料Alの拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第1実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、ゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Ti層6Gを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Ti層6Gを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
[第6実施形態]
第6実施形態にかかる半導体装置及びその製造方法について、図11〜図16を参照しながら説明する。
このような電極材料拡散抑制層6を設けているのは、以下の理由による。
まず、電極材料拡散抑制層として、Pt層(厚さ約200nm)、Ta層(窒素含有率約0%のTaN層;厚さ約200nm)、窒素含有率約44%のTaN層(厚さ約200nm)、窒素含有率約50%のTaN層(厚さ約200nm)、窒素含有率約50%のTaN層(厚さ約100nm)のそれぞれを用い、劣化加速を促すために熱劣化加速実験(450℃;450℃アニール実験)を行なった。
そして、それぞれについて、電極材料拡散抑制層が崩壊し、Au−Al化合物ができるまでの時間[図12中、(A)に示す状態から(B)に示す状態になるまでの時間;反応時間]を計った。
このように、AlとAuが相互拡散し、高抵抗化を引き起こすのを抑制することと、これらの層の抵抗率が高くなり、トランジスタ動作時の発熱量や消費電力が多くなるのを防止することとを両立させ、より特性を向上させ、より信頼性の高いトランジスタを実現するのは難しい。つまり、窒素含有率約50%のTaN層(厚さ約200nm)と同等又はそれ以上に電極材料や配線材料の拡散抑制効果が高く、かつ、低抵抗率の電極材料拡散抑制層を、単層の電極材料拡散抑制層によって実現するのは難しい。
その結果、図12(D)に示すように、抵抗率の低いTa層と、電極材料や配線材料の拡散抑制効果が高いTaN層(窒素含有率約50%;厚さ約100nm)とを組み合わせたTa/TaN構造の電極材料拡散抑制層を用いた場合、単層のPt層(厚さ約200nm)やTaN(窒素含有率約50%;厚さ約200nm)を用いた場合よりも、反応時間が長くなる、即ち、電極材料や配線材料の拡散抑制効果が高くなることがわかった。また、図14に示すように、Ta/TaN構造の電極材料拡散抑制層を用いた場合、TaN(窒素含有率約50%;厚さ約200nm)を用いた場合に対して、抵抗率を約6割程度に抑えることができることがわかった。つまり、TaN(窒素含有率約50%;厚さ約200nm)を用いた場合の抵抗率を1.0とした場合、Ta/TaN構造の電極材料拡散抑制層を用いた場合は、抵抗率を0.6程度にすることができることがわかった。
GaN系トランジスタの更なる特性向上のためには、より高い電流密度での動作が必要であるため、より高い電極材料や配線材料の拡散抑制効果を有する電極材料拡散抑制層が必要である。
次に、本実施形態にかかる半導体装置(MIS型GaN−HEMT)の製造方法について、図15、図16を参照しながら説明する。
まず、上述の第1実施形態の場合と同様に、図15(A)に示すように、半導体基板40上にGaN系半導体積層構造1を形成する。
次に、上述の第1実施形態の場合と同様に、GaN系半導体積層構造1上、ここではn−AlGaN電子供給層42上に、図15(B)、図15(C)に示すように、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、例えばTi/AlからなるAl含有オーミック電極(ここではソース電極及びドレイン電極)4、5を形成する。つまり、例えばフォトリソグラフィ技術を用いて、n−AlGaN電子供給層42上に、オーミック電極形成予定領域に開口部を有する第1レジスト膜20及び第2レジスト膜21を設ける。次に、全面、即ち、第2レジスト膜21の表面上及び開口部の中に、蒸着によって、例えばTi層、Al層を順に形成する。なお、図15(B)では、Ti層及びAl層をまとめて符号22で示している。そして、第1レジスト膜20及び第2レジスト膜21を除去することによって、開口部の中に形成されたTi層及びAl層のみが残され、例えばTi/AlからなるAl含有オーミック電極4、5が形成される。その後、例えば、窒素雰囲気中にて約400℃から約1000℃の間、例えば約550℃で熱処理を行ない、オーミック特性を確立する。
次に、上述の第1実施形態の場合と同様に、図15(D)に示すように、例えばALD法を用いて、GaN系半導体積層構造1上に、ゲート絶縁膜としてのAlO膜(例えばAl2O3膜)2を形成する。
次に、上述の第1実施形態の場合と同様に、例えばフォトリソグラフィ技術を用いてオーミック電極形成予定領域に開口部を有するレジストを設け、例えばArガスを用いたイオンミリング法によって、オーミック電極形成予定領域のゲート絶縁膜2及び絶縁膜7を除去する。
次に、電極材料拡散抑制層6上に、Au配線9を構成する第1Au層9Aを形成する。ここでは、例えばスパッタ法によって、電極材料拡散抑制層6に含まれるTaN層6C上に第1Au層9Aを形成する。
次に、図16(B)に示すように、例えばフォトリソグラフィ技術を用いてオーミック電極4、5の上方の領域にレジスト25を設け、例えばArガスを用いたイオンミリング法によって、オーミック電極4、5の上方の領域以外の領域に形成されているTaN層6A、Ta層6B、TaN層6C及び第1Au層9Aを除去する。
これにより、図16(E)に示すように、半導体装置(MIS型GaN−HEMT)が製造される。
なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
つまり、オーミック電極4、5に含まれるAl層とAu配線9との間でAlとAuが相互拡散し、高抵抗化を引き起こすのを抑制することと、電極材料拡散抑制層6の抵抗率が高くなり、トランジスタ動作時の発熱量や消費電力が多くなるのを防止することとを両立させることができ、特性を向上させることが可能となる。また、トランジスタ動作時の発熱によって、AlとAuが相互拡散してしまうのを抑制することができるため、特性を向上させることが可能となり、高い信頼性を確保することができる。
[第7実施形態]
第7実施形態にかかる半導体装置及びその製造方法について、図17を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図17に示すように、オーミック電極4、5に含まれるAl層とAu配線9との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにPt層6Dを積層した構造を有する。なお、図17では、上述の第6実施形態(例えば図11参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のPt層6D上に、Au配線9が形成されることになるため、上述の第6実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とAu配線9との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第6実施形態の電極材料拡散抑制層6と比較して、より効果的にオーミック電極4、5に含まれるAl層やAu配線9の材料の拡散を抑制することが可能となる。
つまり、上述の第6実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層上に、TaN層6A、Ta層6B、TaN層6C、Pt層6Dを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Pt層6Dを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第6実施形態の場合と同様であるため、ここでは説明を省略する。
[第8実施形態]
第8実施形態にかかる半導体装置及びその製造方法について、図18を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図18に示すように、オーミック電極4、5に含まれるAl層とAu配線9との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにAg層6Eを積層した構造を有する。なお、図18では、上述の第6実施形態(例えば図11参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のAg層6E上に、Au配線9が形成されることになるため、上述の第6実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とAu配線9との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第6実施形態の電極材料拡散抑制層6と比較して、より効果的にオーミック電極4、5に含まれるAl層やAu配線9の材料の拡散を抑制することが可能となる。さらに、上述の第7実施形態の電極材料拡散抑制層6と比較して、オーミック電極4、5に含まれるAl層やAu配線9の材料の拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第6実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層上に、TaN層6A、Ta層6B、TaN層6C、Ag層6Eを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Ag層6Eを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第6実施形態の場合と同様であるため、ここでは説明を省略する。
[第9実施形態]
第9実施形態にかかる半導体装置及びその製造方法について、図19を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図19に示すように、オーミック電極4、5に含まれるAl層とAu配線9との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにCu層6Fを積層した構造を有する。なお、図19では、上述の第6実施形態(例えば図11参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のCu層6F上に、Au配線9が形成されることになるため、上述の第6実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とAu配線9との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第6実施形態の電極材料拡散抑制層6と比較して、より効果的にオーミック電極4、5に含まれるAl層やAu配線9の材料の拡散を抑制することが可能となる。さらに、上述の第7実施形態及び第8実施形態の電極材料拡散抑制層6と比較して、密着性を低下させることなく、製造コストの削減を実現することができる。また、上述の第8実施形態の電極材料拡散抑制層6と比較して、オーミック電極4、5に含まれるAl層やAu配線9の材料の拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第6実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層上に、TaN層6A、Ta層6B、TaN層6C、Cu層6Fを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Cu層6Fを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第6実施形態の場合と同様であるため、ここでは説明を省略する。
[第10実施形態]
第10実施形態にかかる半導体装置及びその製造方法について、図20を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図20に示すように、オーミック電極4、5に含まれるAl層とAu配線9との間に設けられる電極材料拡散抑制層6が、TaN層6C(第2TaN層)上に、さらにTi層6Gを積層した構造を有する。なお、図20では、上述の第6実施形態(例えば図11参照)と同一のものには同一の符号を付している。
この場合、電極材料拡散抑制層6の最上層のTi層6G上に、Au配線9が形成されることになるため、上述の第6実施形態の電極材料拡散抑制層6と比較して、電極材料拡散抑制層6とAu配線9との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第6実施形態の電極材料拡散抑制層6と比較して、より効果的にオーミック電極4、5に含まれるAl層やAu配線9の材料の拡散を抑制することが可能となる。さらに、上述の第7実施形態、第8実施形態及び第9実施形態の電極材料拡散抑制層6と比較して、密着性を低下させることなく、製造コストの削減を実現することができる。また、上述の第7実施形態の電極材料拡散抑制層6と比較して、オーミック電極4、5に含まれるAl層やAu配線9の材料の拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第6実施形態の半導体装置の製造方法に含まれる電極材料拡散抑制層6を形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層上に、TaN層6A、Ta層6B、TaN層6C、Ti層6Gを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Ti層6Gを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第6実施形態の場合と同様であるため、ここでは説明を省略する。
[第11実施形態]
第11実施形態にかかる半導体装置及びその製造方法について、図21、図22を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図21に示すように、ゲート電極3とゲート絶縁膜2との間に第1電極材料拡散抑制層6が設けられており、この第1電極材料拡散抑制層6が、TaN層6A(第1TaN層)、Ta層6B、TaN層6C(第2TaN層)を順に積層した構造になっている。
特に、第1電極材料拡散抑制層6及び第2電極材料拡散抑制層6Xに含まれるTaN層6A、6Cは、窒素含有率が48%よりも大きく52%以下であることが好ましい。より好ましくは約49%以上約51%以下であれば良い。これにより、確実に電極材料の拡散を抑制することが可能となる。
まず、上述の第1実施形態の場合と同様に、図22(A)に示すように、半導体基板40上にGaN系半導体積層構造1を形成する。
次に、上述の第1実施形態の場合と同様に、図22(B)に示すように、例えばフォトリソグラフィ技術を用いてオーミック電極形成予定領域に開口部を有するレジストを設け、例えば塩素系ガスを用いたドライエッチングによって、オーミック電極形成予定領域のGaN系半導体積層構造1、ここではn−GaN層43を除去する。
次に、上述の第1実施形態の場合と同様に、図22(D)に示すように、例えばALD法を用いて、GaN系半導体積層構造1上に、ゲート絶縁膜としてのAlO膜2(例えばAl2O3膜)を形成する。そして、例えばフォトリソグラフィ技術を用いてオーミック電極4、5の上方に開口部を有するレジストを設け、例えばArガスを用いたイオンミリング法によって、オーミック電極4、5の上方のゲート絶縁膜としてのAlO膜2を除去する。
次に、Au配線材料であるAuを例えばスパッタ法によって成膜して、Au層36を形成する。
次に、ゲート電極材料であるAlを例えばスパッタ法によって成膜して、Al層37を形成する。
次に、上述の第1実施形態の場合と同様に、再度、例えばALD法によって、ゲート絶縁膜としてのAlO膜2、ゲート電極としてのAl層3及び第1Au層9Aの上に、絶縁膜としてのAlO膜(例えばAl2O3膜)7を形成する。そして、例えばフォトリソグラフィ技術を用いてオーミック電極4、5の上方の領域に開口部を有するレジストを設け、例えばArガスを用いたイオンミリング法によって、オーミック電極4、5の上方の領域の絶縁膜7を除去する。
これにより、半導体装置(MIS型GaN−HEMT)が製造される。
なお、その他の詳細は、上述の第1実施形態の場合と同様であるため、ここでは説明を省略する。
[第12実施形態]
第12実施形態にかかる半導体装置及びその製造方法について、図23を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図23に示すように、第1及び第2電極材料拡散抑制層6、6Xが、TaN層(第2TaN層)6C上に、さらにPt層6Dを積層した構造を有する。なお、図23では、上述の第11実施形態(例えば図21参照)と同一のものには同一の符号を付している。
この場合、第1電極材料拡散抑制層6の最上層のPt層6D上に、Al層からなるゲート電極3が形成されることになるため、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、第1電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。
つまり、上述の第11実施形態の半導体装置の製造方法に含まれる第1及び第2電極材料拡散抑制層6、6Xを形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層及びゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Pt層6Dを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Pt層6Dを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第11実施形態の場合と同様であるため、ここでは説明を省略する。
[第13実施形態]
第13実施形態にかかる半導体装置及びその製造方法について、図24を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図24に示すように、第1及び第2電極材料拡散抑制層6、6Xが、TaN層(第2TaN層)6C上に、さらにAg層6Eを積層した構造を有する。なお、図24では、上述の第11実施形態(例えば図21参照)と同一のものには同一の符号を付している。
この場合、第1電極材料拡散抑制層6の最上層のAg層6E上に、Al層からなるゲート電極3が形成されることになるため、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、第1電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。さらに、上述の第12実施形態の第1電極材料拡散抑制層6と比較して、ゲート電極材料Alの拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第11実施形態の半導体装置の製造方法に含まれる第1及び第2電極材料拡散抑制層6、6Xを形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層及びゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Ag層6Eを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Ag層6Eを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第11実施形態の場合と同様であるため、ここでは説明を省略する。
[第14実施形態]
第14実施形態にかかる半導体装置及びその製造方法について、図25を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図25に示すように、第1及び第2電極材料拡散抑制層6、6Xが、TaN層(第2TaN層)6C上に、さらにCu層6Fを積層した構造を有する。なお、図25では、上述の第11実施形態(例えば図21参照)と同一のものには同一の符号を付している。
この場合、第1電極材料拡散抑制層6の最上層のCu層6F上に、Al層からなるゲート電極3が形成されることになるため、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、第1電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。さらに、上述の第12実施形態及び第13実施形態の第1電極材料拡散抑制層6と比較して、密着性を低下させることなく、製造コストの削減を実現することができる。また、上述の第13実施形態の第1電極材料拡散抑制層6と比較して、ゲート電極材料Alの拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第11実施形態の半導体装置の製造方法に含まれる第1及び第2電極材料拡散抑制層6、6Xを形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層及びゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Cu層6Fを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Cu層6Fを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第11実施形態の場合と同様であるため、ここでは説明を省略する。
[第15実施形態]
第15実施形態にかかる半導体装置及びその製造方法について、図26を参照しながら説明する。
本半導体装置(MIS型GaN−HEMT)は、図26に示すように、第1及び第2電極材料拡散抑制層6、6Xが、TaN層(第2TaN層)6C上に、さらにTi層6Gを積層した構造を有する。なお、図26では、上述の第11実施形態(例えば図21参照)と同一のものには同一の符号を付している。
この場合、第1電極材料拡散抑制層6の最上層のTi層6G上に、Al層からなるゲート電極3が形成されることになるため、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、第1電極材料拡散抑制層6とゲート電極3との密着性を向上させることができ、さらに信頼性を向上させることが可能となる。また、上述の第11実施形態の第1電極材料拡散抑制層6と比較して、より効果的にゲート電極材料Alの拡散を抑制することが可能となる。さらに、上述の第12実施形態、第13実施形態及び第14実施形態の第1電極材料拡散抑制層6と比較して、密着性を低下させることなく、製造コストの削減を実現することができる。また、上述の第12実施形態の第1電極材料拡散抑制層6と比較して、ゲート電極材料Alの拡散抑制レベルを低下させることなく、製造コストの削減を実現することができる。
つまり、上述の第11実施形態の半導体装置の製造方法に含まれる第1及び第2電極材料拡散抑制層6、6Xを形成する工程において、例えばスパッタ法によって、オーミック電極4、5に含まれるAl層及びゲート絶縁膜としてのAlO膜2上に、TaN層6A、Ta層6B、TaN層6C、Ti層6Gを順に積層すれば良い。なお、TaN層6Aを第1TaN層又は第1金属層といい、Ta層6Bを第2金属層といい、TaN層6Cを第2TaN層又は第3金属層といい、Ti層6Gを第4金属層ともいう。
なお、その他の構成及び製造方法については、上述の第11実施形態の場合と同様であるため、ここでは説明を省略する。
[第16実施形態]
次に、第16実施形態にかかる半導体装置及びその製造方法、電源装置について、図27、図28を参照しながら説明する。
以下、ディスクリートパッケージを例に挙げて説明する。
本半導体装置は、図27に示すように、上述の各実施形態及びこれらの変形例のいずれかの半導体チップ56を搭載するステージ50と、ゲートリード51と、ソースリード52と、ドレインリード53と、ボンディングワイヤ54A〜54C(ここではAlワイヤ)と、封止樹脂55とを備える。なお、半導体チップ56を、HEMTチップともいう。また、封止樹脂55を、モールド樹脂ともいう。
ここでは、半導体チップ56の基板裏面がダイアタッチ剤57(ここでは、はんだ)によって固定されたステージ50は、ドレインリード53と電気的に接続されている。なお、これに限られるものではなく、ステージ50がソースリード52と電気的に接続されるようにしても良い。
まず、上述の各実施形態及びこれらの変形例のいずれかの半導体チップ56(GaN−HEMT)を、例えばダイアタッチ剤57(ここでは、はんだ)を用いてリードフレームのステージ50上に固定する。
その後、例えばトランスファーモールド法によって樹脂封止を行なった後、リードフレームを切り離す。
なお、ここでは、半導体チップ56の各パッド10〜12を、ワイヤボンディングのためのボンディングパッドとして用いたディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。例えば、半導体チップの各パッドを、例えばフリップチップボンディングなどのワイヤレスボンディングのためのボンディングパッドとして用いた半導体パッケージであっても良い。また、ウエハレベルパッケージであっても良い。また、ディスクリートパッケージ以外の半導体パッケージであっても良い。
以下、サーバに用いられる電源装置に備えられるPFC(power factor correction)回路に、上述の半導体パッケージに含まれるGaN−HEMTを用いる場合を例に挙げて説明する。
ここでは、本PFC回路は、回路基板上に、ダイオードブリッジ60、チョークコイル61、第1コンデンサ62、上述の半導体パッケージに含まれるGaN−HEMT63、ダイオード64、及び、第2コンデンサ65が実装されて構成されている。
なお、ここでは、上述の半導体装置(GaN−HEMT又はGaN−HEMTを含む半導体パッケージ)を、サーバに用いられる電源装置に備えられるPFC回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の半導体装置(GaN−HEMT又はGaN−HEMTを含む半導体パッケージ)を、サーバ以外のコンピュータなどの電子機器(電子装置)に用いても良い。また、上述の半導体装置(半導体パッケージ)を、電源装置に備えられる他の回路(例えばDC−DCコンバータなど)に用いても良い。
[その他]
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
また、例えば、上述の各実施形態では、ゲート電極をAl層からなるものとしているが、これに限られるものではなく、例えば、ゲート電極は、Pt,Ir,W,Ni,Ti,Au,Cu,Ag,Pd,Zn,Cr,Al,Mn,Ta,Si,TaN,TiN,Ru,CoSi(例えばCoSi2),WSi(例えばWSi2),NiSi,MoSi(例えばMoSi2),TiSi(例えばTiSi2),AlSi(例えばAl−Si化合物),Al−Cu(例えばAl−Cu化合物)及びAlSiCu(例えばAl−Si−Cu化合物)のいずれかの材料を含む層を少なくとも1層備えるものであれば良い。
(付記1)
ゲート電極と、
ゲート絶縁膜と、
前記ゲート電極と前記ゲート絶縁膜との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備えることを特徴とする半導体装置。
前記ゲート電極は、Pt,Ir,W,Ni,Ti,Au,Cu,Ag,Pd,Zn,Cr,Al,Mn,Ta,Si,TaN,TiN,Ru,CoSi,WSi,NiSi,MoSi,TiSi,AlSi,AlCu及びAlSiCuのいずれかの材料を含む層を少なくとも1層備えることを特徴とする、付記1に記載の半導体装置。
前記ゲート絶縁膜は、AlO,SiN,SiO,HfO,AlNのいずれかの材料を含む膜を少なくとも一つ有することを特徴とする、付記1又は2に記載の半導体装置。
(付記4)
前記ゲート電極と前記電極材料拡散抑制層との間及び前記ゲート絶縁膜と前記電極材料拡散抑制層との間の少なくとも一方に設けられ、Pt,Ir,W,Ni,Ti,Au,Cu,Ag,Pd,Zn,Cr,Al,Mn,Ta,Si,TaN,TiN,Ru,CoSi,WSi,NiSi,MoSi,TiSi,AlSi,AlCu及びAlSiCuのいずれかの材料を含む層を少なくとも一層有する層を備えることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
キャリア走行層及びキャリア供給層を含む窒化物半導体積層構造を備え、
前記ゲート絶縁膜は、前記窒化物半導体積層構造上に設けられていることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
(付記6)
Al層を含むオーミック電極と、
Au配線と、
前記Al層と前記Au配線との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備えることを特徴とする半導体装置。
前記Au配線と前記電極材料拡散抑制層との間及び前記Al層と前記電極材料拡散抑制層との間の少なくとも一方に設けられ、Pt,Ir,W,Ni,Ti,Au,Cu,Ag,Pd,Zn,Cr,Al,Mn,Ta,Si,TaN,TiN,Ru,CoSi,WSi,NiSi,MoSi,TiSi,AlSi,AlCu及びAlSiCuのいずれかの材料を含む層を少なくとも1層有する層を備えることを特徴とする、付記6に記載の半導体装置。
前記電極材料拡散抑制層は、前記第2TaN層上に、さらにPt層を積層した構造を有することを特徴とする、付記1〜7のいずれか1項に記載の半導体装置。
(付記9)
前記電極材料拡散抑制層は、前記第2TaN層上に、さらにAg層を積層した構造を有することを特徴とする、付記1〜7のいずれか1項に記載の半導体装置。
前記電極材料拡散抑制層は、前記第2TaN層上に、さらにTi層を積層した構造を有することを特徴とする、付記1〜7のいずれか1項に記載の半導体装置。
(付記11)
前記電極材料拡散抑制層は、前記第2TaN層上に、さらにCu層を積層した構造を有することを特徴とする、付記1〜7のいずれか1項に記載の半導体装置。
前記第1TaN層及び前記第2TaN層は、窒素含有率が48%よりも大きく52%以下であることを特徴とする、付記1〜11のいずれか1項に記載の半導体装置。
(付記13)
ゲート電極の下方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第1電極材料拡散抑制層と、
オーミック電極の上方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第2電極材料拡散抑制層とを備えることを特徴とする半導体装置。
ゲート電極と、
ゲート絶縁膜と、
前記ゲート電極と前記ゲート絶縁膜との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備える半導体装置を備える電源装置。
Al層を含むオーミック電極と、
Au配線と、
前記Al層と前記Au配線との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備える半導体装置を備える電源装置。
ゲート電極の下方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第1電極材料拡散抑制層と、
オーミック電極の上方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第2電極材料拡散抑制層とを備える半導体装置を備える電源装置。
ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第1TaN層、Ta層、第2TaN層を順に積層して電極材料拡散抑制層を形成し、
前記電極材料拡散抑制層上にゲート電極を形成することを特徴とする半導体装置の製造方法。
Al層を含むオーミック電極を形成し、
前記Al層上に、第1TaN層、Ta層、第2TaN層を順に積層して電極材料拡散抑制層を形成し、
前記電極材料拡散抑制層上にAu配線を形成することを特徴とする半導体装置の製造方法。
TaN層、Ta層、TaN層を順に積層して第1電極材料拡散抑制層を形成し、
前記第1電極材料拡散抑制層上にゲート電極を形成し、
オーミック電極を形成し、
前記オーミック電極上に、TaN層、Ta層、TaN層を順に積層して第2電極材料拡散抑制層を形成することを特徴とする半導体装置の製造方法。
前記第1電極材料拡散抑制層と前記第2電極材料拡散抑制層とを同時に形成することを特徴とする、付記19に記載の半導体装置の製造方法。
2 ゲート絶縁膜
3 ゲート電極(Al層)
4 ソース電極(Al含有オーミック電極)
5 ドレイン電極(Al含有オーミック電極)
6 電極材料拡散抑制層(第1電極材料拡散抑制層)
6A TaN層(第1TaN層)
6B Ta層
6C TaN層(第2TaN層)
6D Pt層
6E Ag層
6F Cu層
6G Ti層
6X 電極材料拡散抑制層(第2電極材料拡散抑制層)
7 絶縁膜
8 バリアメタル層
9 Au配線
9A 第1Au層
9B 第2Au層
10 ゲートパッド
11 ソースパッド
12 ドレインパッド
15〜18 レジスト
20 第1レジスト膜
21 第2レジスト膜
22 Ti層及びAl層
23 第1レジスト膜
24 第2レジスト膜
25、26 レジスト
30 第1レジスト膜
31 第2レジスト膜
32 Ti層及びAl層
33 TaN層
34 Ta層
35 TaN層
36 Au層
37 Al層
40 SiC基板(半導体基板)
41 i−GaN電子走行層
42 n−AlGaN電子供給層
43 n−GaN層
50 ステージ
51 ゲートリード
52 ソースリード
53 ドレインリード
54A〜54C Alワイヤ(ボンディングワイヤ)
55 封止樹脂
56 半導体チップ(GaN−HEMT)
57 ダイアタッチ剤
60 ダイオードブリッジ
61 チョークコイル
62 第1コンデンサ
63 GaN−HEMT
64 ダイオード
65 第2コンデンサ
Claims (11)
- ゲート電極と、
ゲート絶縁膜と、
前記ゲート電極と前記ゲート絶縁膜との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備えることを特徴とする半導体装置。 - Al層を含むオーミック電極と、
Au配線と、
前記Al層と前記Au配線との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備えることを特徴とする半導体装置。 - 前記第1TaN層及び前記第2TaN層は、窒素含有率が48%よりも大きく52%以下であることを特徴とする、請求項1又は2に記載の半導体装置。
- ゲート電極の下方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第1電極材料拡散抑制層と、
オーミック電極の上方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第2電極材料拡散抑制層とを備えることを特徴とする半導体装置。 - ゲート電極と、
ゲート絶縁膜と、
前記ゲート電極と前記ゲート絶縁膜との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備える半導体装置を備える電源装置。 - Al層を含むオーミック電極と、
Au配線と、
前記Al層と前記Au配線との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備える半導体装置を備える電源装置。 - ゲート電極の下方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第1電極材料拡散抑制層と、
オーミック電極の上方に設けられ、TaN層、Ta層、TaN層を順に積層した構造を有する第2電極材料拡散抑制層とを備える半導体装置を備える電源装置。 - ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第1TaN層、Ta層、第2TaN層を順に積層して電極材料拡散抑制層を形成し、
前記電極材料拡散抑制層上にゲート電極を形成することを特徴とする半導体装置の製造方法。 - Al層を含むオーミック電極を形成し、
前記Al層上に、第1TaN層、Ta層、第2TaN層を順に積層して電極材料拡散抑制層を形成し、
前記電極材料拡散抑制層上にAu配線を形成することを特徴とする半導体装置の製造方法。 - TaN層、Ta層、TaN層を順に積層して第1電極材料拡散抑制層を形成し、
前記第1電極材料拡散抑制層上にゲート電極を形成し、
オーミック電極を形成し、
前記オーミック電極上に、TaN層、Ta層、TaN層を順に積層して第2電極材料拡散抑制層を形成することを特徴とする半導体装置の製造方法。 - 前記第1電極材料拡散抑制層と前記第2電極材料拡散抑制層とを同時に形成することを特徴とする、請求項10に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011039949A JP5626010B2 (ja) | 2011-02-25 | 2011-02-25 | 半導体装置及びその製造方法、電源装置 |
US13/326,253 US20120217591A1 (en) | 2011-02-25 | 2011-12-14 | Semiconductor device and method of manufacturing the same, and power supply apparatus |
TW100149142A TWI475693B (zh) | 2011-02-25 | 2011-12-28 | 半導體裝置及其製造方法,以及電源供應裝置 |
CN201210044579.2A CN102651394B (zh) | 2011-02-25 | 2012-02-23 | 半导体器件及其制造方法以及电源装置 |
US14/566,816 US9741662B2 (en) | 2011-02-25 | 2014-12-11 | Semiconductor device and method of manufacturing the same, and power supply apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011039949A JP5626010B2 (ja) | 2011-02-25 | 2011-02-25 | 半導体装置及びその製造方法、電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012178419A true JP2012178419A (ja) | 2012-09-13 |
JP5626010B2 JP5626010B2 (ja) | 2014-11-19 |
Family
ID=46693355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011039949A Active JP5626010B2 (ja) | 2011-02-25 | 2011-02-25 | 半導体装置及びその製造方法、電源装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20120217591A1 (ja) |
JP (1) | JP5626010B2 (ja) |
CN (1) | CN102651394B (ja) |
TW (1) | TWI475693B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201370A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 窒化物半導体装置およびその製造方法 |
JP2015050431A (ja) * | 2013-09-04 | 2015-03-16 | トランスフォーム・ジャパン株式会社 | 半導体装置 |
JP2018163933A (ja) * | 2017-03-24 | 2018-10-18 | 豊田合成株式会社 | 半導体装置の製造方法 |
JP2019036586A (ja) * | 2017-08-10 | 2019-03-07 | 富士通株式会社 | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
JP2019125802A (ja) * | 2013-05-03 | 2019-07-25 | 日本テキサス・インスツルメンツ合同会社 | ガリウム窒化物電界効果トランジスタ |
JP7450446B2 (ja) | 2020-04-13 | 2024-03-15 | 株式会社アドバンテスト | 半導体装置、半導体装置の製造方法、および試験装置 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8759172B2 (en) * | 2012-04-18 | 2014-06-24 | International Business Machines Corporation | Etch stop layer formation in metal gate process |
JP5985282B2 (ja) * | 2012-07-12 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2014072391A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
EP2793265B1 (en) * | 2013-04-15 | 2017-06-07 | Nexperia B.V. | Semiconductor device and manufacturing method |
US10192970B1 (en) * | 2013-09-27 | 2019-01-29 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Simultaneous ohmic contact to silicon carbide |
US9422621B2 (en) * | 2013-10-30 | 2016-08-23 | Skyworks Solutions, Inc. | Refractory metal barrier in semiconductor devices |
JP2015177055A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
US9397181B2 (en) | 2014-03-19 | 2016-07-19 | International Business Machines Corporation | Diffusion-controlled oxygen depletion of semiconductor contact interface |
US9443772B2 (en) | 2014-03-19 | 2016-09-13 | Globalfoundries Inc. | Diffusion-controlled semiconductor contact creation |
JP2016021530A (ja) * | 2014-07-15 | 2016-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN104538439A (zh) * | 2015-01-19 | 2015-04-22 | 北京大学 | 一种耐高温欧姆接触电极结构及其加工方法 |
TWI626863B (zh) * | 2015-04-30 | 2018-06-11 | Circuit board structure | |
WO2017099770A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Semiconductor devices having ruthenium phosphorus thin films |
US10096550B2 (en) | 2017-02-21 | 2018-10-09 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
US10224285B2 (en) | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
JP7100241B2 (ja) * | 2017-12-20 | 2022-07-13 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
CN108257911A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 通过成膜机台改善金属间形成桥接短路的方法 |
TWI646591B (zh) * | 2018-01-23 | 2019-01-01 | 世界先進積體電路股份有限公司 | 半導體結構及其製造方法 |
JP7068577B2 (ja) * | 2018-03-28 | 2022-05-17 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
US10868128B2 (en) * | 2018-06-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ohmic contact structure, semiconductor device including an ohmic contact structure, and method for forming the same |
CN110112068B (zh) * | 2019-05-23 | 2022-09-27 | 厦门市三安集成电路有限公司 | 氮化镓器件制作方法及氮化镓器件 |
CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
CN110687144B (zh) * | 2019-10-28 | 2022-07-22 | 长江存储科技有限责任公司 | 一种ped样品及其制备方法 |
US11508829B2 (en) | 2020-05-28 | 2022-11-22 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270688A (ja) * | 1997-03-28 | 1998-10-09 | Kawasaki Steel Corp | Mosfetおよびその製造方法 |
JP2002280523A (ja) * | 2001-03-16 | 2002-09-27 | Nec Corp | 半導体記憶装置とその製造方法 |
JP2002299471A (ja) * | 2001-04-04 | 2002-10-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2005093674A (ja) * | 2003-08-12 | 2005-04-07 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2005244186A (ja) * | 2004-02-23 | 2005-09-08 | Sharp Corp | 反応性ゲート電極導電性バリア |
JP2006173386A (ja) * | 2004-12-16 | 2006-06-29 | Eudyna Devices Inc | 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。 |
JP2007180137A (ja) * | 2005-12-27 | 2007-07-12 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2009076673A (ja) * | 2007-09-20 | 2009-04-09 | Furukawa Electric Co Ltd:The | Iii族窒化物半導体を用いた電界効果トランジスタ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
US6346745B1 (en) * | 1998-12-04 | 2002-02-12 | Advanced Micro Devices, Inc. | Cu-A1 combined interconnect system |
TW444257B (en) * | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
WO2004027740A1 (en) * | 2002-09-20 | 2004-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
US7473640B2 (en) | 2003-01-15 | 2009-01-06 | Sharp Laboratories Of America, Inc. | Reactive gate electrode conductive barrier |
US6861712B2 (en) | 2003-01-15 | 2005-03-01 | Sharp Laboratories Of America, Inc. | MOSFET threshold voltage tuning with metal gate stack control |
KR100548999B1 (ko) * | 2003-10-28 | 2006-02-02 | 삼성전자주식회사 | 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법 |
JP4904472B2 (ja) * | 2005-11-18 | 2012-03-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2007234686A (ja) * | 2006-02-28 | 2007-09-13 | Sanyo Electric Co Ltd | 半導体装置 |
KR100775965B1 (ko) * | 2006-08-17 | 2007-11-15 | 삼성전자주식회사 | 모스 트랜지스터 및 그 제조 방법 |
US20080157382A1 (en) * | 2006-12-28 | 2008-07-03 | Chinthakindi Anil K | Direct termination of a wiring metal in a semiconductor device |
JP5332113B2 (ja) * | 2007-02-15 | 2013-11-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2008205221A (ja) * | 2007-02-20 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体素子 |
EP2176880A1 (en) * | 2007-07-20 | 2010-04-21 | Imec | Damascene contacts on iii-v cmos devices |
JP5237628B2 (ja) | 2007-12-28 | 2013-07-17 | スタンレー電気株式会社 | 半導体素子の製造方法 |
WO2010035627A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7989902B2 (en) * | 2009-06-18 | 2011-08-02 | International Business Machines Corporation | Scavenging metal stack for a high-k gate dielectric |
US8629473B2 (en) * | 2009-08-13 | 2014-01-14 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus |
-
2011
- 2011-02-25 JP JP2011039949A patent/JP5626010B2/ja active Active
- 2011-12-14 US US13/326,253 patent/US20120217591A1/en not_active Abandoned
- 2011-12-28 TW TW100149142A patent/TWI475693B/zh active
-
2012
- 2012-02-23 CN CN201210044579.2A patent/CN102651394B/zh active Active
-
2014
- 2014-12-11 US US14/566,816 patent/US9741662B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10270688A (ja) * | 1997-03-28 | 1998-10-09 | Kawasaki Steel Corp | Mosfetおよびその製造方法 |
JP2002280523A (ja) * | 2001-03-16 | 2002-09-27 | Nec Corp | 半導体記憶装置とその製造方法 |
JP2002299471A (ja) * | 2001-04-04 | 2002-10-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2005093674A (ja) * | 2003-08-12 | 2005-04-07 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2005244186A (ja) * | 2004-02-23 | 2005-09-08 | Sharp Corp | 反応性ゲート電極導電性バリア |
JP2006173386A (ja) * | 2004-12-16 | 2006-06-29 | Eudyna Devices Inc | 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。 |
JP2007180137A (ja) * | 2005-12-27 | 2007-07-12 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2009076673A (ja) * | 2007-09-20 | 2009-04-09 | Furukawa Electric Co Ltd:The | Iii族窒化物半導体を用いた電界効果トランジスタ |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201370A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 窒化物半導体装置およびその製造方法 |
US8963203B2 (en) | 2012-03-26 | 2015-02-24 | Kabushiki Kaisha Toshiba | Nitride semiconductor device and method for manufacturing same |
US9287368B2 (en) | 2012-03-26 | 2016-03-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor device and method for manufacturing same |
JP2019125802A (ja) * | 2013-05-03 | 2019-07-25 | 日本テキサス・インスツルメンツ合同会社 | ガリウム窒化物電界効果トランジスタ |
JP7000641B2 (ja) | 2013-05-03 | 2022-01-19 | テキサス インスツルメンツ インコーポレイテッド | ガリウム窒化物電界効果トランジスタ |
JP2015050431A (ja) * | 2013-09-04 | 2015-03-16 | トランスフォーム・ジャパン株式会社 | 半導体装置 |
JP2018163933A (ja) * | 2017-03-24 | 2018-10-18 | 豊田合成株式会社 | 半導体装置の製造方法 |
US10679861B2 (en) | 2017-03-24 | 2020-06-09 | Toyoda Gosei Co., Ltd. | Manufacturing method of a semiconductor device |
JP2019036586A (ja) * | 2017-08-10 | 2019-03-07 | 富士通株式会社 | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
JP7450446B2 (ja) | 2020-04-13 | 2024-03-15 | 株式会社アドバンテスト | 半導体装置、半導体装置の製造方法、および試験装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120217591A1 (en) | 2012-08-30 |
TW201236159A (en) | 2012-09-01 |
JP5626010B2 (ja) | 2014-11-19 |
CN102651394B (zh) | 2015-08-19 |
CN102651394A (zh) | 2012-08-29 |
TWI475693B (zh) | 2015-03-01 |
US9741662B2 (en) | 2017-08-22 |
US20150091173A1 (en) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5626010B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
US9231075B2 (en) | Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus | |
JP5874173B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5789967B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
JP5888064B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2013157407A (ja) | 化合物半導体装置及びその製造方法 | |
JP2012175089A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI470794B (zh) | 化合物半導體裝置及其製造方法 | |
JP2013074279A (ja) | 半導体装置及びその製造方法 | |
JP6623691B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6135487B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6703269B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2013033918A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
JP6996241B2 (ja) | 化合物半導体装置及びその製造方法、電源装置、高周波増幅器 | |
TWI353027B (en) | Transistor | |
JP2016103646A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6951311B2 (ja) | 半導体装置 | |
US20160079382A1 (en) | Semiconductor device | |
JP5620347B2 (ja) | 化合物半導体装置 | |
JP6983624B2 (ja) | 半導体装置、電源装置、高周波増幅器、及び半導体装置の製造方法 | |
JP2019009172A (ja) | 化合物半導体装置及び化合物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |