CN102651394B - 半导体器件及其制造方法以及电源装置 - Google Patents

半导体器件及其制造方法以及电源装置 Download PDF

Info

Publication number
CN102651394B
CN102651394B CN201210044579.2A CN201210044579A CN102651394B CN 102651394 B CN102651394 B CN 102651394B CN 201210044579 A CN201210044579 A CN 201210044579A CN 102651394 B CN102651394 B CN 102651394B
Authority
CN
China
Prior art keywords
layer
tan
electrode material
diffusion inhibiting
material diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210044579.2A
Other languages
English (en)
Other versions
CN102651394A (zh
Inventor
鎌田阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102651394A publication Critical patent/CN102651394A/zh
Application granted granted Critical
Publication of CN102651394B publication Critical patent/CN102651394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种半导体器件及其制造方法以及电源装置。一种半导体器件，包括：设置在栅电极3和栅极绝缘膜2之间或者设置在含Al欧姆电极4和5与Au互连9之间并且在栅电极3之下和含Al欧姆电极4和5之上的电极材料扩散抑制层6，电极材料扩散抑制层6具有其中依次堆叠第一TaN层6A、Ta层6B和第二TaN层6C的结构。

Description

半导体器件及其制造方法以及电源装置
技术领域
本文所述实施方案涉及半导体器件及其制造方法、以及电源装置。
背景技术
近年来，考虑到它们的物理特性，使用氮化物半导体的场效应晶体管特别是GaN-基晶体管预期用于例如服务器系统中采用的具有高的耐受电压和高输出的器件、亦称功率器件。由于它们的低电耗，所以也期望它们应用于在基站例如无线基站中使用的高输出放大器。
此外，已经致力于具有金属绝缘体半导体(MIS)结构的GaN-基晶体管的研究和开发。MIS结构包括：在栅电极和半导体层之间的栅极绝缘膜，用于抑制来自栅电极的不利地影响GaN-基晶体管特性的漏电流。
为了进一步改善GaN-基晶体管的特性，需要开发能够在较高电流下或者在高温环境中操作的GaN-基晶体管。目前，GaN-基晶体管包括：包括Al层的电极作为欧姆电极，并且还包括：由作为低电阻互连材料的金(Au)制成的互连作为互连。在利用Au互连和Al层的直接接触操作这种结构的GaN-基晶体管时，易于形成Au-Al化合物，这导致电阻增加。为了防止该现象，已经提出在Au互连和Al层之间设置单个Pt层、Ta层、TaN层、TiWN层等作为阻挡金属层。
发明内容
在栅电极和半导体层之间包括栅极绝缘膜的晶体管中，栅电极的材料例如由于在制造工艺期间实施的热处理(退火工艺)或者在晶体管操作期间的生热而扩散入栅极绝缘膜中，这导致特性劣化。
另外，发现在包括于欧姆电极中的Al层和Au互连之间仅设置单个阻挡金属层例如Pt层、Ta层、TaN层等，不足以有效地改善特性。更具体地，发现仅设置这种层难以抑制导致电阻增加的Al和Au的相互扩散并且同时防止这些层的电阻率的增加并防止在晶体管操作期间生热增加和功率消耗并由此改善特性。
因此，期望抑制电极材料的扩散并实现改善的特性。
半导体器件和电源装置包括：栅电极；栅极绝缘膜；以及在栅电极和栅极绝缘膜之间设置的包括依次堆叠的第一TaN层、Ta层和第二TaN层的电极材料扩散抑制层。
半导体器件和电源装置包括：包括Al层的欧姆电极；Au互连；以及在Al层和Au互连之间设置的包括依次堆叠的第一TaN层、Ta层和第二TaN层的电极材料扩散抑制层。
半导体器件和电源装置包括：在栅电极下设置的包括依次堆叠的TaN层、Ta层和TaN层的第一电极材料扩散抑制层；以及在欧姆电极上设置的包括依次堆叠的TaN层、Ta层和TaN层的第二电极材料扩散抑制层。
此外，一种制造半导体器件的方法包括：形成栅极绝缘膜；通过依次堆叠第一TaN层、Ta层和第二TaN层在栅极绝缘膜上形成电极材料扩散抑制层；以及在电极材料扩散抑制层上形成栅电极。
此外，一种制造半导体器件的方法包括：形成包括Al层的欧姆电极；通过在Al层上依次堆叠第一TaN层、Ta层和第二TaN层形成电极材料扩散抑制层；以及在电极材料扩散抑制层上形成Au互连。
一种制造半导体器件的方法，包括：通过依次堆叠TaN层、Ta层和TaN层形成第一电极材料扩散抑制层；在第一电极材料扩散抑制层上形成栅电极；形成欧姆电极；以及通过在欧姆电极上依次堆叠TaN层、Ta层和TaN层形成第二电极材料扩散抑制层。
附图说明
图1为示出根据第一实施方案的半导体器件的结构的示意截面图；
图2为示出包括于根据第一实施方案的半导体器件中的GaN-基半导体堆叠结构的示意截面图；
图3为示出根据第一实施方案的半导体器件的课题的示意截面图；
图4A和4B为示出根据第一实施方案的半导体器件的示意截面图；
图5A～5G为示出制造根据第一实施方案的半导体器件的方法的示意截面图；
图6A～6E为示出制造根据第一实施方案的半导体器件的方法的示意截面图；
图7为示出根据第二实施方案的半导体器件的结构的示意截面图；
图8为示出根据第三实施方案的半导体器件的结构的示意截面图；
图9为示出根据第四实施方案的半导体器件的结构的示意截面图；
图10为示出根据第五实施方案的半导体器件的结构的示意截面图；
图11为示出根据第六实施方案的半导体器件的结构的示意截面图；
图12A～12D为示出根据第六实施方案的半导体器件的课题的图，其中：图12A为热降解加速试验之前的显微照片；图12B为示出在热降解加速试验期间电极材料扩散抑制层降解时形成的Au-Al化合物的显微照片；图12C和12D为示出对于各候选电极材料扩散抑制层，直至电极材料扩散抑制层降解和形成Au-Al化合物的持续时间(从图12A中的状态到图12B中的状态的持续时间；反应时间)的图；
图13为示出根据第六实施方案的半导体器件的课题的图；
图14为示出根据第六实施方案的半导体器件的课题的图；
图15A～15F为示出制造根据第六实施方案的半导体器件的方法的示意截面图；
图16A～16E为示出制造根据第六实施方案的半导体器件的方法的示意截面图；
图17为示出根据第七实施方案的半导体器件的结构的示意截面图；
图18为示出根据第八实施方案的半导体器件的结构的示意截面图；
图19为示出根据第九实施方案的半导体器件的结构的示意截面图；
图20为示出根据第十实施方案的半导体器件的结构的示意截面图；
图21为示出根据第十一实施方案的半导体器件的结构的示意截面图；
图22A～22G为示出制造根据第十一实施方案的半导体器件的方法的示意截面图；
图23为示出根据第十二实施方案的半导体器件的结构的示意截面图；
图24为示出根据第十三实施方案的半导体器件的结构的示意截面图；
图25为示出根据第十四实施方案的半导体器件的结构的示意截面图；
图26为示出根据第十五实施方案的半导体器件的结构的示意截面图；
图27为示出根据第十六实施方案的半导体器件(半导体封装件)的结构的平面示意图；和
图28为示出包括于根据第十六实施方案的电源装置中的PFC电路的结构的示意图。
具体实施方式
以下将参考附图描述根据本发明实施方案的半导体器件及其制造方法、以及电源装置。
[第一实施方案]
将参考图1～6E描述根据第一实施方案的半导体器件及其制造方法。
在本实施方案中，根据本实施方案的半导体器件为使用氮化物半导体的场效应晶体管，即包括在半导体衬底上的GaN-基半导体堆叠结构(GaN-HEMT)的高电子迁移率晶体管(HEMT)。该半导体器件也为包括栅极绝缘膜的MIS-型晶体管。注意：这种半导体器件也称为化合物半导体器件。此外，GaN-基半导体堆叠结构也称为氮化物半导体堆叠结构。
如图2所示，该MIS-型GaN-HEMT包括GaN-基半导体堆叠结构1，其中i-GaN电子传输层41、i-AlGaN层(未示出)、n-AlGaN电子供给层42和n-GaN层43依次堆叠在SiC衬底(半导体衬底)40上。注意：电子传输层41也称为载流子传输层。电子供给层42也称为载流子供给层。
如图1所示，该MIS-型GaN-HEMT也包括：在GaN-基半导体堆叠结构1上的栅极绝缘膜2、以及在栅极绝缘膜2上设置的栅电极3。具体地，在栅极绝缘膜2上设置电极材料扩散抑制层6，并且在电极材料扩散抑制层6上设置栅电极3。换言之，在栅电极3和栅极绝缘膜2之间设置电极材料扩散抑制层6。后续将详述电极材料扩散抑制层6。
栅电极3、电极材料扩散抑制层6和栅极绝缘膜2的表面覆盖有绝缘膜7。注意：栅极绝缘膜2也称为第一绝缘膜。绝缘膜7也称为第二绝缘膜。
在源电极4和漏电极5之间设置栅电极3，后续将进行描述。
在本实例中，例如，栅极绝缘膜2和绝缘膜7为AlO膜(例如Al2O3膜)。此外，例如，栅电极3由Al层制成。换言之，栅电极材料为低电阻材料铝。
注意：该MIS-型GaN-HEMT可包括栅极凹陷。例如，该MIS-型GaN-HEMT可包括：通过移除构成GaN-基半导体堆叠结构1的n-GaN层43和n-AlGaN电子供给层42的部分所限定的栅极凹陷。
此外，该MIS-型GaN-HEMT包括：设置在GaN-基半导体堆叠结构1上的源电极4和漏电极5。在本实施方案中，移除构成GaN-基半导体堆叠结构1的n-GaN层43，并且在n-AlGaN电子供给层42上设置源电极4和漏电极5。
在本实施方案中，源电极4和漏电极5为包括Al层的电极，例如其中Ti层和Al层堆叠在一起的电极。
注意：源电极4和漏电极5也称为欧姆电极，包括Al层的欧姆电极，或者含Al欧姆电极。注意：包括Al层的欧姆电极或者含Al欧姆电极可具有任意结构，只要它们在顶部上包括Al层即可。
此外，经由阻挡金属层8，在含Al欧姆电极4和5即包括于含Al欧姆电极4和5中的Al层上设置作为低电阻互连材料的Au互连9。
在本实施方案中，阻挡金属层8具有其中Ti层和Pt层堆叠在一起的结构。注意：阻挡金属层8可由Pt层制成。此外，Au互连9具有其中第一Au层9A和第二Au层9B堆叠在一起的结构。
虽然未示出，但是此处所述表面覆盖有绝缘膜，例如SiN膜。
在本实施方案中，在栅电极3和栅极绝缘膜2之间设置电极材料扩散抑制层6，其中该电极材料扩散抑制层6具有其中依次堆叠TaN层(第一TaN层)6A、Ta层6B和TaN层(第二TaN层)6C的结构。
特别地，第一TaN层6A和第二TaN层6C的氮含量优选大于约48％但是不超过52％。更优选地，氮含量可为约49％以上但是不超过51％。氮含量的该范围可以以可靠的方式抑制Al栅电极材料的扩散。
设置这种电极材料扩散抑制层6的理由如下。
如上所述，发现在GaN-基半导体堆叠结构1和栅电极3之间设置栅极绝缘膜2时，在制造工艺例如在用于产生欧姆特性的退火工艺(例如在600℃以下)期间，在热处理(退火工艺)期间栅电极3的材料扩散入栅极绝缘膜2中，这导致特性劣化。
为抑制栅电极3的材料扩散入栅极绝缘膜2中，如图3所示，考虑在栅极绝缘膜2和栅电极3之间设置作为高熔点金属和非常稳定的金属的TaN层6A。
然而，即使利用设置于栅电极3和栅极绝缘膜2之间的TaN层6A，在器件操作即晶体管操作期间也产生阈移，这导致特性即晶体管特性的劣化。
考虑其原因如下所述。
更具体地，通过在形成栅电极之后的用于减小欧姆电极4和5的接触电阻的退火工艺，或者在晶体管操作期间的生热，铝即栅电极材料通过沿着存在于TaN层6A中的晶粒的边界形成的扩散路径扩散入栅极绝缘膜2中，如图4A和4B所示。这促进正电荷在晶体管操作期间即在栅极电压Vg超过0V时从栅电极3穿过栅极绝缘膜2的通过。结果，在绝缘膜和半导体之间的界面处，易于俘获来自2DEG区域的电子。换言之，在晶体管操作期间，Al栅电极材料扩散入栅极绝缘膜2中促进电子在绝缘膜和半导体之间的界面中的俘获，这产生阈移和使晶体管特性劣化。注意：图4A示出热处理之前的状态(Vg＝0V，Vg＞0V)，而图4B示出热处理之后的状态(Vg＝0V，Vg＞0V)。
此处，例如，单个TaN层6A具有两种粒径，即约8nm和约5nm。具有这种结构的TaN层6A由于如上所述热处理或者生热而不能够抑制Al栅电极材料的扩散。
另一方面，例如，在Ta层上形成的TaN层具有三种粒径，即约8nm、约5nm和约3nm。
出于这种原因，发现其中依次堆叠TaN层、Ta层和TaN层的结构可以抑制Al栅电极材料由于如上所述热处理或者生热而扩散入栅极绝缘膜2中。更具体地，与具有单个TaN层6A的结构相比，具有在Ta层上形成TaN层的结构在Al栅电极材料内部具有更复杂的扩散路径。因此，这种结构可抑制Al栅电极材料由于如上所述热处理或者生热而扩散入栅极绝缘膜2中。
由于上述原因，所以为了避免特性劣化，电极材料扩散抑制层6具有其中依次堆叠TaN层6A、Ta层6B和TaN层6C的结构，如上所述。这可以抑制Al栅电极材料由于如上所述热处理或者生热而扩散入栅极绝缘膜2中。这可以防止来自2DEG区域的电子在绝缘膜和半导体之间的界面中被俘获。结果，防止在晶体管操作期间的阈移，这使得能够进行稳定的晶体管操作，由此防止晶体管特性劣化。
特别地，为确保形成于Ta层6B上的TaN层6C具有三种粒径从而以可靠的方式抑制Al栅电极材料扩散，优选控制TaN层6C的氮含量大于约48％但是不超过52％。例如，优选在利用溅射在Ta层6B上形成TaN层6C期间，控制TaN层6C的氮含量，从而调节粒径。此外，为了增强对Al栅电极材料的扩散的抑制，下部TaN层6A的氮含量也优选大于约48％但是不超过52％。
然后，将参考图5A～5G和6A～6E解释制造根据该实施方案的半导体器件(MIS-型GaN-HEMT)的方法。
首先，如图5A所示，在半导体衬底40上形成GaN-基半导体堆叠结构1。
在该实例中，利用例如金属有机气相外延(MOVPE)技术，在SiC衬底40上，依次生长i-GaN电子传输层41、i-AlGaN层(未示出)、n-AlGaN电子供给层42和n-GaN层43(见图2)。
在该实例中，例如，i-GaN电子传输层41的厚度为约3μm。例如，i-AlGaN层的厚度为约5nm。例如，n-AlGaN电子供给层42的厚度为约20nm，Si掺杂浓度为约5×1018cm-3。例如，n-GaN层43的厚度为约10nm。
在设置栅极凹陷时，利用例如光刻可提供在其中待形成栅电极的区域(以下，栅电极形成区域)具有开口的抗蚀剂。然后，利用例如使用氟基气体的干蚀刻，可移除栅电极形成区域处的n-GaN层43和n-AlGaN电子供给层42。在这种情况下，可移除n-AlGaN电子供给层42的沿厚度方向的全部或者一部分。例如，可保留约1nm的n-AlGaN电子供给层42。可仅仅移除n-GaN层43，而保持保留n-AlGaN电子供给层42。
随后，如图5B所示，在GaN-基半导体堆叠结构1上形成栅极绝缘膜2。
在这种情况下，利用例如原子层沉积(ALD)技术，在GaN-基半导体堆叠结构1上形成AlO膜2(例如Al2O3膜)作为栅极绝缘膜。
然后，在栅极绝缘膜2上堆叠TaN层6A、Ta层6B和TaN层6C，以形成电极材料扩散抑制层6。
在本实施方案中，利用例如溅射在作为栅极绝缘膜的AlO膜2上依次堆叠TaN层6A、Ta层6B和TaN层6C，以形成电极材料扩散抑制层6。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层。
在本实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数如下：例如，真空度(压力)为约1.0Pa，功率为约1kW。例如，靶-衬底距离(T/S)为约200mm。TaN层6A和6C的氮含量为约50％。
然后，利用例如溅射沉积铝即栅电极材料。换言之，在电极材料扩散抑制层6上形成待构成栅电极3的Al层。
在本实例中，用于形成Al层3的溅射参数如下：例如，真空度(压力)为约0.7Pa，功率为0.5kW。例如，靶-衬底距离(T/S)为约200mm。
然后，如图5C所示，利用例如光刻在栅电极形成区域处设置抗蚀剂15，并且利用例如使用氟基气体的干蚀刻移除在除了栅电极形成区域之外的区域处形成的TaN层6A、Ta层6B、TaN层6C和Al层3。由此，在电极材料扩散抑制层6上形成由Al层制成的栅电极3。换言之，形成MIS结构。
然后，在移除抗蚀剂15之后，如图5D所示，利用例如ALD技术，在作为栅极绝缘膜的AlO膜2上形成作为绝缘膜的AlO膜7(例如Al2O3膜)和作为栅电极的Al层3。换言之，形成由AlO膜制成的绝缘膜7，以覆盖栅极绝缘膜2和栅电极3。
然后，如图5E所示，利用例如光刻设置在其中待设置欧姆电极的区域(以下，欧姆电极形成区域)具有开口的抗蚀剂16，并且例如使用Ar气体利用离子减薄技术移除在欧姆电极形成区域处的栅极绝缘膜2和绝缘膜7，如图5F所示。蚀刻绝缘膜2和7的特定方法不限于此，可使用其它技术例如湿蚀刻和干蚀刻。
然后，利用例如使用氯基气体的干蚀刻，移除在欧姆电极形成区域处的n-GaN层43。虽然在本实施方案中可移除在欧姆电极形成区域处的全部n-GaN层43，但是可保留n-GaN层43的一些部分或者可移除n-AlGaN电子供给层42的一些部分。欧姆电极形成区域表示其中待形成源电极的区域(以下，源电极形成区域)和其中待形成漏电极的区域(以下，漏电极形成区域)。欧姆电极形成区域也称为欧姆电极部，源电极形成区域和漏电极形成区域分别称为源电极部和漏电极部。
然后，如图5G所示，在本实施方案中，利用例如光刻、蒸发和剥离技术，在GaN-基半导体堆叠结构1即n-AlGaN电子供给层42上形成例如由Ti/Al制成的含Al欧姆电极(在本实施方案中，源电极和漏电极)4和5。更具体地，在n-AlGaN电子供给层42上依次堆叠Ti层和Al层，以形成包括Al层的欧姆电极(含Al欧姆电极)4和5。然后，通过在例如氮气氛中在约400℃～约1000℃下例如在550℃下的退火工艺，产生欧姆特性。如果在上述干蚀刻期间已经保留n-GaN层43的一些部分，在n-GaN层43上形成含Al欧姆电极4和5。
然后，如图6A所示，在含Al欧姆电极4和5上形成阻挡金属层8之后，形成构成Au互连9的第一Au层9A。
在本实例中，通过利用例如溅射依次堆叠Ti层、Pt层和Au层，在包括于含Al欧姆电极4和5中的Al层上形成由Ti层和Pt层制成的阻挡金属层8、以及第一Au层9A。Ti层、Pt层和Au层也分别称为第一、第二和第三金属层。
在本实例中，用于形成Ti层、Pt层和Au层的溅射参数如下：例如，真空度(压力)为约0.7Pa，功率为0.5kW。例如，靶-衬底距离(T/S)为约200mm。
然后，如图6B所示，利用例如光刻在欧姆电极4和5上设置抗蚀剂17，并且使用例如Ar气利用离子减薄技术移除在除了欧姆电极4和5上的区域之外的区域处形成的阻挡金属层8和第一Au层9A。
然后，在移除抗蚀剂17之后，如图6C所示，利用例如光刻在欧姆电极4和5上形成具有开口的抗蚀剂18，并且利用例如镀覆技术在第一Au层9A上形成第二Au层9B，如图6D所示。由此，在阻挡金属层8上形成由第一Au层9A和第二Au层9B制成的Au互连9。更具体地，在含Al欧姆电极4和5上形成阻挡金属层8，并且在阻挡金属层8上形成Au互连9。
然后，在移除抗蚀剂18之后，利用例如化学气相沉积(CVD)技术形成未示出的SiN膜(绝缘膜)。
在上述工艺中，如图6E所示，制造半导体器件(MIS-型GaN-HEMT)。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：可以抑制电极材料的扩散，由此实现进一步改善的特性。
例如，因为栅电极3的材料在制造工艺(例如，用于产生欧姆特性的退火工艺)期间由于热处理而到栅极绝缘膜2中的扩散得到抑制，所以可以获得改善的特性。此外，例如，因为栅电极3的材料由于在晶体管操作期间的生热而到栅极绝缘膜2中的扩散得到抑制，所以可以获得改善的特性，由此确保较高可靠性。
[第二实施方案]
然后，将参考图7描述根据第二实施方案的半导体器件及其制造方法。
该实施方案具有与上述第一实施方案(见图1)不同的电极材料扩散抑制层6的结构。
如图7所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在栅电极3和栅极绝缘膜2之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Pt层6D。在图7中，与上述第一实施方案中相同的要素(例如，见图1)通过相同的附图标记表示。
更具体地，该半导体器件包括：在栅电极3和栅极绝缘膜2之间，从栅极绝缘膜2侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Pt层6D构成的电极材料扩散抑制层6。
在这种情况下，因为由Al层制成的栅电极3在电极材料扩散抑制层6中的顶部Pt层6D上形成，所以与上述第一实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第一实施方案中的电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第一实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，例如可利用溅射在作为栅极绝缘膜的AlO膜2上依次堆叠TaN层6A、Ta层6B、TaN层6C和Pt层6D。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Pt层6D称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第一实施方案中的那些参数相类似。此外，用于形成Pt层6D的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第三实施方案]
然后，将参考图8描述根据第三实施方案的半导体器件及其制造方法。
该实施方案具有与上述第一实施方案(见图1)不同的电极材料扩散抑制层6的结构。
如图8所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在栅电极3和栅极绝缘膜2之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Ag层6E。在图8中，与上述第一实施方案中相同的要素(例如，见图1)通过相同的附图标记表示。
更具体地，该半导体器件包括：在栅电极3和栅极绝缘膜2之间，从栅极绝缘膜2侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Ag层6E构成的电极材料扩散抑制层6。
在这种情况下，因为由Al层制成的栅电极3在电极材料扩散抑制层6中的顶部Ag层6E上形成，所以与上述第一实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第一实施方案中的电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效的抑制。此外，与上述第二实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对Al栅电极材料的扩散抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第一实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射在作为栅极绝缘膜的AlO膜2上可依次堆叠TaN层6A、Ta层6B、TaN层6C和Ag层6E。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Ag层6E称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第一实施方案中的那些参数相类似。此外，用于形成Ag层6E的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第四实施方案]
然后，将参考图9描述根据第四实施方案的半导体器件及其制造方法。
该实施方案具有与上述第一实施方案(见图1)不同的电极材料扩散抑制层6的结构。
如图9所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在栅电极3和栅极绝缘膜2之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Cu层6F。在图9中，与上述第一实施方案中相同的要素(例如，见图1)通过相同的附图标记表示。
更具体地，该半导体器件包括：在栅电极3和栅极绝缘膜2之间，从栅极绝缘膜2侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Cu层6F构成的电极材料扩散抑制层6。
在这种情况下，因为由Al层制成的栅电极3在电极材料扩散抑制层6中的顶部Cu层6F上形成，所以与上述第一实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第一实施方案中的电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。此外，与上述第二和第三实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少粘合。此外，与上述第三实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对Al栅电极材料的扩散抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第一实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射在作为栅极绝缘膜的AlO膜2上可依次堆叠TaN层6A、Ta层6B、TaN层6C和Cu层6F。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Cu层6F称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第一实施方案中的那些参数相类似。此外，用于形成Cu层6F的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第五实施方案]
然后，将参考图10描述根据第五实施方案的半导体器件及其制造方法。
该实施方案具有与上述第一实施方案(见图1)不同的电极材料扩散抑制层6的结构。
如图10所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在栅电极3和栅极绝缘膜2之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Ti层6G。在图10中，与上述第一实施方案中相同的要素(例如，见图1)通过相同的附图标记表示。
更具体地，该半导体器件包括：在栅电极3和栅极绝缘膜2之间，从栅极绝缘膜2侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Ti层6G构成的电极材料扩散抑制层6。
在这种情况下，因为由Al层制成的栅电极3在电极材料扩散抑制层6中的顶部Ti层6G上形成，所以与上述第一实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第一实施方案中的电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。此外，与上述第二、第三和第四实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少粘合。此外，与上述第二实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对Al栅电极材料的扩散抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第一实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射在作为栅极绝缘膜的AlO膜2上可依次堆叠TaN层6A、Ta层6B、TaN层6C和Ti层6G。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Ti层6G称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第一实施方案中的那些参数相类似。此外，用于形成Ti层6G的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第六实施方案]
然后，将参考11～16E描述根据第六实施方案的半导体器件及其制造方法。
在上述第一实施方案(见图1)中，电极材料扩散抑制层6设置于栅电极3和栅极绝缘膜2之间。与之相比，本实施方案的不同在于：电极材料扩散抑制层6设置在包括于欧姆电极4和5中的Al层与Au互连9之间，如图11所示。在图11中，与上述第一实施方案中相同的要素(例如，见图1)通过相同的附图标记表示。
更具体地，与其中电极材料扩散抑制层6设置在栅电极3和栅极绝缘膜2之间的上述第一实施方案(见图1)不同，在本实施方案中，替代阻挡金属层8，与上述第一实施方案中具有相同堆叠结构的电极材料扩散抑制层6设置于包括于欧姆电极4和5中的Al层和Au互连9之间。
在该半导体器件(MIS-型GaN-HEMT)中，电极材料扩散抑制层6设置于包括于欧姆电极4和5中的Al层和Au互连9之间，其中电极材料扩散抑制层6具有其中依次堆叠TaN层6A(第一TaN层)、Ta层6B和TaN层6C(第二TaN层)的结构。电极材料扩散抑制层6为用于抑制作为欧姆电极4和5的材料的铝(Al)的扩散的层。电极材料扩散抑制层6不仅抑制作为欧姆电极4和5的材料的铝的扩散，而且抑制作为互连9的材料的金(Au)的扩散。因此，电极材料扩散抑制层6也用作互连材料扩散抑制层。
特别地，第一TaN层6A和第二TaN层6C的氮含量优选大于约48％但是不超过52％。更优选地，氮含量可为约49％以上但是不超过51％。氮含量的该范围可以以可靠的方式抑制电极和互连材料的扩散。
设置这种电极材料扩散抑制层6的理由如下。
对作为候选电极材料扩散抑制层的Pt层(厚度为约200nm)；Ta层(氮含量为约0％、厚度为约200nm的TaN层)；氮含量为约44％的TaN层(厚度为约200nm)；氮含量为约50％的TaN层(厚度为约200nm)；以及氮含量为约50％的TaN层(厚度为约100nm)进行热降解加速试验(在450下，450退火试验)，以加速它们的降解。
在试验中，例如，考虑到在用于利用晶粒接合材料例如Au-Sn将半导体芯片接合于基底的晶粒接合步骤中可经受的超过约300℃的较高温度，评价候选电极材料扩散抑制层的热特性。
然后，对于各层，测量直至电极材料扩散抑制层降解和形成Au-Al化合物的持续时间(在图12A～12D中，从图12A中的状态到图12B中的状态的持续时间；反应时间)。
如图12C所示，结果表明：与Pt层相比，Ta层具有较长的反应时间，即提供优异的对电极和互连材料的扩散抑制(热稳定性，阻挡性能)。相比之下，与Pt层相比，氮含量为约44％的TaN层具有较短的反应时间，即提供较差的对电极和互连材料的扩散抑制。另一方面，与Pt层和Ta层相比，氮含量为约50％的TaN层(厚度为约200nm)具有较长的反应时间，即提供优异的对电极和互连材料的扩散抑制。简言之，TaN层的对电极和互连材料的扩散抑制随着氮含量增加直至约44％的氮含量而降低。然而，在氮含量达到接近约50％即氮含量大于约48％但是不超过52％时，TaN层开始对Pt层和Ta层显示出优异的对电极和互连材料的扩散抑制。此处，较长的反应时间和优异的对电极和互连材料的扩散抑制表示晶体管耐受电阻的增加和晶体管特性的劣化。
然后研究电阻率随TaN层中氮含量的变化，其表明：氮含量接近约50％的TaN层提供优异的对电极和互连材料的扩散抑制，但是具有较高的电阻率，如图13所示。此处，较高的电阻率表示在晶体管操作期间增加的生热和功率消耗，表明减低的晶体管特性。
因此，对为减小电阻率而具有减半厚度的TaN层(氮含量为约50％；厚度为约100nm)进行热降解加速试验。结果表明：与Pt层相比，该TaN层具有较短的反应时间，即提供较差的对电极和互连材料的扩散抑制，如图12C所示。
如上所述，难以抑制Al和Au的相互扩散并且防止电阻增加，同时防止这些层的电阻率的增加和防止晶体管操作期间生热以及功率消耗增加，由此进一步改善特性和实现更可靠的晶体管。换言之，利用单个电极材料扩散抑制层，难以实现具有优异的与氮含量为约50％或更高的TaN层(厚度为约200nm)相当的对电极和互连材料的扩散抑制并且具有较低的电阻率的电极材料扩散抑制层。
因此，对于其中依次堆叠Ta层(厚度为约100nm)和氮含量为约50％的TaN层(厚度为约100nm)(Ta/TaN结构)；以及其中依次堆叠Ta层、Ti层、氮含量为约50％的TaN层使得总厚度变为约200nm(Ta/Ti/TaN结构)的电极材料扩散抑制层，再次进行热降解加速试验(在450℃下)。
然后，对于各层，测量直至电极材料扩散抑制层降解和形成Au-Al化合物的持续时间(在图12A～12D中，从图12A中的状态到图12B中的状态的持续时间；反应时间)。
如图12D所示，结果表明：与单个Pt层(厚度为约200nm)或TaN(氮含量为约50％；厚度为约200nm)相比，其中将具有较低电阻率的Ta层和具有优异的对电极和互连材料的扩散抑制的TaN层(氮含量为约50％；厚度为约100nm)组合的具有Ta/TaN结构的电极材料扩散抑制层，具有较长的反应时间，即优异的对电极和互连材料的扩散抑制。此外，如图14所示，发现：具有Ta/TaN结构的电极材料扩散抑制层的电阻率为使用TaN(氮含量为约50％；厚度为约200nm)的电极材料扩散抑制层的电阻率的约60％。更具体地，在假定TaN(氮含量为约50％；厚度为约200nm)的电阻率为1.0时，具有Ta/TaN结构的电极材料扩散抑制层的电阻率可减小为约0.6。
此外，发现：与具有Ta/TaN结构的电极材料扩散抑制层相比，具有Ta/Ti/TaN结构的电极材料扩散抑制层具有较长的反应时间，即优异的对电极和互连材料的扩散抑制。换言之，通过在Ta层和TaN层之间提供Ti层(粘合层)，可以改善Ta层和TaN层之间的粘合，从而增强对电极和互连材料的扩散抑制。
然而，具有Ta/TaN结构的电极材料扩散抑制层在450℃下加热六分钟时降解并且形成Au-Al化合物。这导致电阻增加，并且使晶体管特性劣化。
为进一步改善晶体管特性，需要GaN-基晶体管在高电流密度下操作，并且因此需要电极材料扩散抑制层具有对电极和互连材料的甚至更高的扩散抑制。
由于上述原因，如上所述，通过在上述Ta/TaN结构中另外包括TaN层，电极材料扩散抑制层6具有其中依次堆叠TaN层6A、Ta层6B和TaN层6C的结构。虽然在本实施方案中，电极材料扩散抑制层6构造为使得厚度即TaN层6A、Ta层6B和TaN层6C的总厚度变为约200nm，但是这不是限制性的。利用该结构，可以实现显示出对电极和互连材料具有较高扩散抑制并且具有较低电阻率的电极材料扩散抑制层6。换言之，抑制Al和Au的相互扩散并且防止电阻增加，同时防止电极材料扩散抑制层6的电阻率的增加和防止晶体管操作期间生热以及功率消耗增加，由此进一步改善特性和实现更可靠的晶体管。
其它结构与上述第一实施方案中类似，因而将省略其描述。
以下，将参考图15A～15F和16A～16E解释制造根据该实施方案的半导体器件(MIS-型GaN-HEMT)的方法。
首先，与上述第一实施方案类似，如图15A所示，在半导体衬底40上形成GaN-基半导体堆叠结构1。
然后，如上述第一实施方案一样，利用例如光刻提供在欧姆电极形成区域处具有开口的抗蚀剂，并且利用例如使用氯基气体的干蚀刻，在本实例中，移除在欧姆电极形成区域处的GaN-基半导体堆叠结构1即n-GaN层43。
然后，与上述第一实施方案相同，如图15B和15C所示，利用例如光刻以及蒸发和剥离技术，在GaN-基半导体堆叠结构1即n-AlGaN电子供给层42上形成例如由Ti/Al制成的含Al欧姆电极(在本实施方案中，源电极和漏电极)4和5。更具体地，利用例如光刻，在n-AlGaN电子供给层42上形成在欧姆电极形成区域具有开口的第一抗蚀剂膜20和第二抗蚀剂膜21。然后，例如，利用蒸发在整个表面上，即在第二抗蚀剂膜21的表面上和开口中，依次形成Ti层和Al层。注意：在图15B中，Ti层和Al层一起通过附图标记22表示。在移除第一抗蚀剂护膜20和第二抗蚀剂膜21之后，在开口中形成的Ti层和Al层保留，并且形成例如由Ti/Al制成的含Al欧姆电极4和5。然后，例如在氮气氛中例如通过在约400℃至约1000℃之间例如在550℃下的退火工艺，产生欧姆特性。
与上述第一实施方案中相同，在设置栅极凹陷时，例如可利用光刻设置在其中待形成栅电极的区域(以下，栅电极形成区域)具有开口的抗蚀剂。然后，利用例如使用氟基气体的干蚀刻，可移除栅电极形成区域处的n-GaN层43和n-AlGaN电子供给层42。
然后，与上述第一实施方案相同，如图15D所示，利用例如ALD技术，在GaN-基半导体堆叠结构1上形成AlO膜(例如Al2O3膜)2作为栅极绝缘膜。
然后，如图15E和15F所示，利用例如光刻和蒸发以及剥离技术在作为栅极绝缘膜的AlO膜2上形成例如由Al层制成的栅电极3。更具体地，利用例如光刻，在AlO膜2上形成在栅电极形成区域具有开口的第一抗蚀剂膜23和第二抗蚀剂膜24。然后，利用例如蒸发在整个表面上，即第二保护膜24的表面上和开口中沉积作为栅电极材料的铝，由此形成Al层3。在移除第一抗蚀剂膜23和第二抗蚀剂膜24之后，仅保留在开口中形成的Al层3，并形成由Al层制成的栅电极3。在上述工艺中，形成MIS结构。
然后，与上述第一实施方案相同，再次地，如图15F所示，利用例如ALD技术，在作为栅极绝缘膜的AlO膜2和作为栅电极的Al层3上形成AlO膜7(例如Al2O3膜)作为绝缘膜。
然后，如上述第一实施方案一样，利用例如光刻设置在欧姆电极形成区域处具有开口的抗蚀剂，并且例如使用Ar气体利用离子减薄技术移除在欧姆电极形成区域处的栅极绝缘膜2和绝缘膜7。
然后，如图16A所示，在本实例中，利用例如溅射，在含Al欧姆电极4和5上，即在包括于含Al欧姆电极4和5中的Al层上，依次堆叠TaN层6A、Ta层6B和TaN层6C。在上述工艺中，形成通过依次堆叠TaN层6A、Ta层6B和TaN层6C构成的电极材料扩散抑制层6。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层。
在本实例中，用于形成Ta层6B以及TaN层6A和6C的溅射参数如下：例如，真空度(压力)为约1.0Pa，功率为约1kW。例如，靶-衬底距离(T/S)为约200mm。TaN层6A和6C的氮含量为约50％。
然后，在电极材料扩散抑制层6上形成构成Au互连9的第一Au层9A。在该实例中，利用例如溅射在包括于电极材料扩散抑制层6中的TaN层6C上形成第一Au层9A。
在该实例中，用于形成第一Au层9A的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
然后，如图16B所示，利用例如光刻，在欧姆电极4和5上设置抗蚀剂25，并且使用例如Ar气体利用离子减薄技术移除在除了欧姆电极4和5上的区域之外的区域处形成的TaN层6A、Ta层6B、TaN层6C和第一Au层9A。
然后，与上述第一实施方案相同，如图16C所示，利用例如光刻在欧姆电极4和5上形成具有开口的抗蚀剂26，并且利用例如镀覆技术在第一Au层9A上形成第二Au层9B，如图16D所示。由此，在电极材料扩散抑制层6上形成由第一Au层9A和第二Au层9B制成的Au互连9。更具体地，在含Al欧姆电极4和5上形成电极材料扩散抑制层6，并且在电极材料扩散抑制层6上形成Au互连9。
然后，与上述第一实施方案相同，利用例如CVD技术在整个表面上形成未示出的SiN膜(绝缘膜)。
在上述工艺中，如图16E所示，制造半导体器件(MIS-型GaN-HEMT)。
其它细节与上述第一实施方案中类似，因而将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：可以抑制电极材料的扩散，由此实现进一步改善的特性。
换言之，在包括于欧姆电极4和5中的Al层和Au互连9之间抑制Al和Au的相互扩散，并且防止电阻增加，同时防止电极材料扩散抑制层6的电阻率的增加和防止晶体管操作期间生热以及功率消耗增加，由此进一步改善特性。此外，因为由于晶体管操作期间的生热导致的Al和Au的相互扩散得到抑制，所以可以获得改善的特性，由此确保较高可靠性。
[第七实施方案]
然后，将参考图17描述根据第七实施方案的半导体器件及其制造方法。
该实施方案具有与上述第六实施方案(见图11)不同的电极材料扩散抑制层6的结构。
如图17所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在包括于欧姆电极4和5中的Al层和Au互连9之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Pt层6D。在图17中，与上述第六实施方案中相同的要素(例如，见图11)通过相同的附图标记表示。
更具体地，该半导体器件包括：在包括于欧姆电极4和5中的Al层和Au互连9之间的从欧姆电极4和5侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Pt层6D构成的电极材料扩散抑制层6。
在这种情况下，因为Au互连9在电极材料扩散抑制层6中的顶部Pt层6D上形成，所以与上述第六实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第六实施方案中的电极材料扩散抑制层6相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第六实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射可在包括于欧姆电极4和5中的Al层上依次堆叠TaN层6A、Ta层6B、TaN层6C和Pt层6D。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Pt层6D称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第六实施方案中的那些参数相类似。此外，用于形成Pt层6D的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第六实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第六实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第八实施方案]
将参考图18描述根据第八实施方案的半导体器件及其制造方法。
该实施方案具有与上述第六实施方案(见图11)不同的电极材料扩散抑制层6的结构。
如图18所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在包括于欧姆电极4和5中的Al层和Au互连9之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Ag层6E。在图18中，与上述第六实施方案中相同的要素(例如，见图11)通过相同的附图标记表示。
更具体地，该半导体器件包括：在包括于欧姆电极4和5中的Al层和Au互连9之间的从欧姆电极4和5侧依次堆叠的TaN层6A、Ta层6B和TaN层6C以及Ag层6E构成的电极材料扩散抑制层6。
在这种情况下，因为Au互连9在电极材料扩散抑制层6中的顶部Ag层6E上形成，所以与上述第六实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第六实施方案中的电极材料扩散抑制层6相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。此外，与上述第七实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对包括于欧姆电极4和5中的Al层和Au互连9的材料的扩制抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第六实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射可在包括于欧姆电极4和5中的Al层上依次堆叠TaN层6A、Ta层6B、TaN层6C和Ag层6E。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Ag层6E称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第六实施方案中的那些参数相类似。此外，用于形成Ag层6E的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第六实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第六实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第九实施方案]
将参考图19描述根据第九实施方案的半导体器件及其制造方法。
该实施方案具有与上述第六实施方案(见图11)不同的电极材料扩散抑制层6的结构。
如图19所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在包括于欧姆电极4和5中的Al层和Au互连9之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Cu层6F。在图19中，与上述第六实施方案中相同的要素(例如，见图11)通过相同的附图标记表示。
更具体地，该半导体器件包括：在包括于欧姆电极4和5中的Al层和Au互连9之间的从欧姆电极4和5侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Cu层6F构成的电极材料扩散抑制层6。
在这种情况下，因为Au互连9在电极材料扩散抑制层6中的顶部Cu层6F上形成，所以与上述第六实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第六实施方案中的电极材料扩散抑制层6相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。此外，与上述第七和第八实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少粘合。此外，与上述第八实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对包括于欧姆电极4和5中的Al层和Au互连9的材料的扩制抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第六实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射可在包括于欧姆电极4和5中的Al层上依次堆叠TaN层6A、Ta层6B、TaN层6C和Cu层6F。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Cu层6F称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第六实施方案中的那些参数相类似。此外，用于形成Cu层6F的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第六实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第六实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十实施方案]
将参考图20描述根据第十实施方案的半导体器件及其制造方法。
该实施方案具有与上述第六实施方案(见图11)不同的电极材料扩散抑制层6的结构。
如图20所示，在该半导体器件(MIS-型GaN-HEMT)中，设置在包括于欧姆电极4和5中的Al层和Au互连9之间的电极材料扩散抑制层6还包括在TaN层6C(第二TaN层)上堆叠的Ti层6G。在图20中，与上述第六实施方案中相同的要素(例如，见图11)通过相同的附图标记表示。
更具体地，该半导体器件包括：在包括于欧姆电极4和5中的Al层和Au互连9之间的从欧姆电极4和5侧依次堆叠TaN层6A、Ta层6B和TaN层6C以及Ti层6G构成的电极材料扩散抑制层6。
在这种情况下，因为Au互连9在电极材料扩散抑制层6中的顶部Ti层6G上形成，所以与上述第六实施方案中的电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第六实施方案中的电极材料扩散抑制层6相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。此外，与上述第七、第八和第九实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少粘合。此外，与上述第七实施方案中的电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对包括于欧姆电极4和5中的Al层和Au互连9的材料的扩制抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第六实施方案的半导体器件的方法中，在形成电极材料扩散抑制层6的步骤期间，利用例如溅射可在包括于欧姆电极4和5中的Al层上依次堆叠TaN层6A、Ta层6B、TaN层6C和Ti层6G。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Ti层6G称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第六实施方案中的那些参数相类似。此外，用于形成Ti层6G的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第六实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述第六实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十一实施方案]
将参考图21和22A至22G描述根据第十一实施方案的半导体器件及其制造方法。
更具体地，与上述第一实施方案(见图1)不同，在本实施方案中，替代阻挡金属层8，与上述第一实施方案中具有相同堆叠结构的电极材料扩散抑制层6X设置于包括于欧姆电极4和5中的Al层和Au互连9之间，如图21所示。在图21中，与上述第一实施方案中相同的要素(例如，见图1)通过相同的附图标记表示。
更具体地，该实施方案，通过将上述第一实施方案(见图1)和上述第六实施方案(见图11)组合，在栅电极3下设置电极材料扩散抑制层6(第一电极材料扩散抑制层)，同时在欧姆电极4和5上设置电极材料扩散抑制层6X(第二电极材料扩散抑制层)。
在该半导体器件(MIS-型GaN-HEMT)中，如图21所示，在栅电极3和栅极绝缘层2之间设置第一电极材料扩散抑制层6，其中第一电极材料扩散抑制层6具有其中依次堆叠TaN层6A(第一TaN层)、Ta层6B和TaN层6C(第二TaN层)的结构。
此外，在包括于欧姆电极4和5中的Al层和Au互连9之间设置第二电极材料扩散抑制层6X，其中第二电极材料扩散抑制层6X具有其中依次堆叠TaN层6A(第一TaN层)、Ta层6B和TaN层6C(第二TaN层)的结构。
特别地，包括于第一和第二电极材料扩散抑制层6和6X中的TaN层6A和6C的氮含量优选大于约48％但是不超过52％。更优选地，氮含量可为约49％以上但是不超过51％。氮含量的该范围可以以可靠的方式抑制电极材料的扩散。
然后，将参考图22A至22G描述制造根据该实施方案的半导体器件(MIS-型GaN-HEMT)的方法。
首先，与上述第一实施方案类似，如图22A所示，在半导体衬底40上形成GaN-基半导体堆叠结构1。
然后，如上述第一实施方案一样，如图22B所示，利用例如光刻设置在欧姆电极形成区域处具有开口的抗蚀剂，并且例如利用使用氯基气体的干蚀刻，移除在欧姆电极形成区域处的GaN-基半导体堆叠结构1即在本实例中n-GaN层43。
然后，与上述第一实施方案相同，如图22B和22C所示，利用例如光刻以及蒸发和剥离技术，在GaN-基半导体堆叠结构1即n-AlGaN电子供给层42上形成例如由Ti/Al制成的含Al欧姆电极(在本实施方案中，源电极和漏电极)4和5。更具体地，利用例如光刻，在n-AlGaN电子供给层42上形成在欧姆电极形成区域具有开口的第一抗蚀剂膜30和第二抗蚀剂膜31。然后，例如，利用蒸发在整个表面上，即在第二抗蚀剂膜31的表面上和开口中，依次形成Ti层和Al层。注意：在图22B中，Ti层和Al层一起通过附图标记32表示。在移除第一抗蚀剂护膜30和第二抗蚀剂膜31之后，在开口中形成的Ti层和Al层保留，并且形成例如由Ti/Al制成的含Al欧姆电极4和5。然后，例如通过在氮气氛中、在约400℃～约1000℃例如在550℃下的退火工艺，产生欧姆特性。
与上述第一实施方案中相同，在设置栅极凹陷时，例如可利用光刻设置在其中待形成栅电极的区域(以下，栅电极形成区域)具有开口的抗蚀剂。然后，例如利用使用氟基气体的干蚀刻，可移除栅电极形成区域处的n-GaN层43和n-AlGaN电子供给层42。
然后，与上述第一实施方案相同，如图22D所示，例如利用ALD技术，在GaN-基半导体堆叠结构1上形成AlO膜(例如Al2O3膜)2作为栅极绝缘膜。然后，例如利用光刻设置在欧姆电极4和5上具有开口的抗蚀剂，并且例如使用Ar气体，利用离子减薄技术移除在欧姆电极4和5上的作为栅极绝缘膜的AlO膜2。
然后，例如利用溅射，在欧姆电极4和5(在该实例中，包括于含Al欧姆电极中的Al层)和作为栅极绝缘膜的AlO膜2上依次堆叠TaN层33、Ta层34和TaN层35。
然后，利用例如溅射沉积作为互连材料的金(Au)，以形成Au层36。
然后，例如利用光刻设置在栅电极形成区域具有开口的抗蚀剂，并且例如使用Ar气体利用离子减薄技术移除在栅电极形成区域处形成的Au层36，如图22E所示。
然后，利用例如溅射沉积作为栅电极材料的铝(Al)，以形成Al层37。
然后，利用例如光刻，在栅电极形成区域和欧姆电极4和5上设置抗蚀剂，并且使用例如Ar气体利用离子减薄技术移除在除了栅电极形成区域和欧姆电极4和5上的区域之外的区域处形成的TaN层6A、Ta层6B、TaN层6C、Au层36和Al层37，如图22F所示。
在上述工艺中，在栅极绝缘膜2上形成通过依次堆叠TaN层6A、Ta层6B和TaN层6C构成的第一电极材料扩散抑制层6。此外，在欧姆电极4和5上形成通过依次堆叠TaN层6A、Ta层6B和TaN层6C构成的第二电极材料扩散抑制层6X。在上述工艺中，同时形成第一和第二电极材料扩散抑制层6和6X。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层。虽然第一和第二电极材料扩散抑制层6和6X同时形成，但是它们可在单独的步骤中形成。
此外，在本实例中，在第一电极材料扩散抑制层6上，即在包括于第一电极材料扩散抑制层6中的TaN层6C上，形成由Al层制成的栅电极3。换言之，在GaN-基半导体堆叠结构1上形成由Al层制成的栅电极3，具有AlO膜2作为栅极绝缘膜，并且其间插入第一电极材料扩散抑制层6。以此方式，形成MIS结构。
此外，在本实例中，在第二电极材料扩散抑制层6X上，即在包括于电极材料扩散抑制层6X中的TaN层6C上形成第一Au层9A以构成Au互连9。
然后，与上述第一实施方案相同，再次地，例如利用ALD技术，在作为栅电极的Al层3和第一Au层9A上形成作为绝缘膜的AlO膜7(例如Al2O3膜)。然后，利用例如光刻设置在欧姆电极4和5上的区域处具有开口的抗蚀剂，并且例如使用Ar气体，利用离子减薄技术移除在欧姆电极4和5上的绝缘膜7。
然后，与上述第一实施方案相同，利用例如光刻形成在欧姆电极4和5上的区域处具有开口的抗蚀剂，并且利用例如镀覆技术在第一Au层9A上形成第二Au层9B，如图22G所示。由此，在第二电极材料扩散抑制层6X上形成由第一Au层9A和第二Au层9B制成的Au互连9。更具体地，在含Al欧姆电极4和5上形成第二电极材料扩散抑制层6X，并且在第二电极材料扩散抑制层6X上形成Au互连9。
然后，与上述第一实施方案相同，利用例如CVD技术在整个表面上形成未示出的SiN膜(绝缘膜)。
在上述工艺中，制造半导体器件(MIS-型GaN-HEMT)。
其它细节与上述第一实施方案中类似，因而将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述的第一和第六实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十二实施方案]
将参考图23描述根据第十二实施方案的半导体器件及其制造方法。
该实施方案具有与上述第十一实施方案(见图21)不同的第一和第二电极材料扩散抑制层6和6X的结构。
如图23所示，在该半导体器件(MIS-型GaN-HEMT)中，第一和第二电极材料扩散抑制层6和6X还包括在TaN层(第二TaN层)6C上堆叠的Pt层6D。在图23中，与上述第十一实施方案中相同的要素(例如，见图21)通过相同的附图标记表示。
更具体地，该半导体器件包括：通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Pt层6D构成的第一电极材料扩散抑制层6，通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Pt层6D构成的第二电极材料扩散抑制层6X。
在这种情况下，因为在第一电极材料扩散抑制层6中的顶部Pt层6D上形成由Al层制成的栅电极3，所以与上述第十一实施方案中的第一电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第一电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。
此外，因为在第二电极材料扩散抑制层6X中顶部Pt层6D上形成Au互连9，所以与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，可以改善第二电极材料扩散抑制层6X和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第十一实施方案的半导体器件的方法中，在形成第一和第二电极材料扩散抑制层6和6X的步骤期间，例如可利用溅射在包括于欧姆电极4和5中的Al层和作为栅极绝缘膜的AlO膜2上依次堆叠TaN层6A、Ta层6B、TaN层6C和Pt层6D。注意：TaN层6A称为第一TaN层或者第一金属层，TA层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Pt层6D称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第十一实施方案中的那些参数相类似。此外，用于形成Pt层6D的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第十一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述的第十一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十三实施方案]
将参考图24描述根据第十三实施方案的半导体器件及其制造方法。
该实施方案具有与上述第十一实施方案(见图21)不同的第一和第二电极材料扩散抑制层6和6X的结构。
如图24所示，在该半导体器件(MIS-型GaN-HEMT)中，第一和第二电极材料扩散抑制层6和6X还包括在TaN层(第二TaN层)6C上堆叠的Ag层6E。在图24中，与上述第十一实施方案中相同的要素(例如，见图21)通过相同的附图标记表示。
更具体地，该半导体器件包括：通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Ag层6E构成的第一电极材料扩散抑制层6，通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Ag层6E构成的第二电极材料扩散抑制层6X。
在这种情况下，因为在第一电极材料扩散抑制层6中的顶部Ag层6E上形成由Al层制成的栅电极3，所以与上述第十一实施方案中的第一电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第一电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。此外，与上述第十二实施方案中的第一电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对Al栅电极材料的扩散抑制的水平。
此外，因为在第二电极材料扩散抑制层6X中的顶部Ag层6E上形成Au互连9，所以与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，可以改善第二电极材料扩散抑制层6X和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。此外，与上述第十二实施方案中的第二电极材料扩散抑制层6X相比，制造成本可以减少，并且没有减少对包括于欧姆电极4和5中的Al层和Au互连9的材料的扩制抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第十一实施方案的半导体器件的方法中，在形成第一和第二电极材料扩散抑制层6和6X的步骤期间，例如可利用溅射在包括于欧姆电极4和5中的Al层和作为栅极绝缘膜的AlO膜2上依次堆叠TaN层6A、Ta层6B、TaN层6C和Ag层6E。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Ag层6E称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第十一实施方案中的那些参数相类似。此外，用于形成Ag层6E的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第十一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述的第十一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十四实施方案]
将参考图25描述根据第十四实施方案的半导体器件及其制造方法。
该实施方案具有与上述第十一实施方案(见图21)不同的第一和第二电极材料扩散抑制层6和6X的结构。
如图25所示，在该半导体器件(MIS-型GaN-HEMT)中，第一和第二电极材料扩散抑制层6和6X还包括在TaN层(第二TaN层)6C上堆叠的Cu层6F。在图25中，与上述第十一实施方案中相同的要素(例如，见图21)通过相同的附图标记表示。
更具体地，该半导体器件包括：通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Cu层6F构成的第一电极材料扩散抑制层6，通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Cu层6F构成的第二电极材料扩散抑制层6X。
在这种情况下，因为在第一电极材料扩散抑制层6中的顶部Cu层6F上形成由Al层制成的栅电极3，所以与上述第十一实施方案中的第一电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第一电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。此外，与上述第十二和第十三实施方案中的第一电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少粘合。此外，与上述第十三实施方案中的第一电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对Al栅电极材料的扩散抑制的水平。
此外，因为在第二电极材料扩散抑制层6X中的顶部Cu层6F上形成Au互连9，所以与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，可以改善第二电极材料扩散抑制层6X和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。此外，与上述第十二和第十三实施方案中的第二电极材料扩散抑制层6X相比，制造成本可以减少，并且没有减少粘合。此外，与上述第十三实施方案中的第二电极材料扩散抑制层6X相比，制造成本可以减少，并且没有减少对包括于欧姆电极4和5中的Al层和Au互连9的材料的扩制抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第十一实施方案的半导体器件的方法中，在形成第一和第二电极材料扩散抑制层6和6X的步骤期间，例如可利用溅射在包括于欧姆电极4和5中的Al层和作为栅极绝缘膜的AlO膜2上依次堆叠TaN层6A、Ta层6B、TaN层6C和Cu层6F。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Cu层6F称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第十一实施方案中的那些参数相类似。此外，用于形成Cu层6F的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第十一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述的第十一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十五实施方案]
将参考图26描述根据第十五实施方案的半导体器件及其制造方法。
该实施方案具有与上述第十一实施方案(见图21)不同的第一和第二电极材料扩散抑制层6和6X的结构。
如图26所示，在该半导体器件(MIS-型GaN-HEMT)中，第一和第二电极材料扩散抑制层6和6X还包括在TaN层(第二TaN层)6C上堆叠的Ti层6G。在图26中，与上述第十一实施方案中相同的要素(例如，见图21)通过相同的附图标记表示。
更具体地，该半导体器件包括：通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Ti层6G构成的第一电极材料扩散抑制层6，通过依次堆叠TaN层6A、Ta层6B、TaN层6C和Ti层6G构成的第二电极材料扩散抑制层6X。
第一种情况下，因为在第一电极材料扩散抑制层6中的顶部Ti层6G上形成由Al层制成的栅电极3，所以与上述第十一实施方案中的第一电极材料扩散抑制层6相比，可以改善电极材料扩散抑制层6和栅电极3之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第一电极材料扩散抑制层6相比，Al栅电极材料的扩散可以得到更有效地抑制。此外，与上述第十二、第十三和第十四实施方案中的第一电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少粘合。此外，与上述第十二实施方案中的第一电极材料扩散抑制层6相比，制造成本可以减少，并且没有减少对Al栅电极材料的扩散抑制的水平。
此外，因为在第二电极材料扩散抑制层6X中顶部Ti层6G上形成Au互连9，所以与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，可以改善第二电极材料扩散抑制层6X和Au互连9之间的粘合，从而进一步改善可靠性。此外，与上述第十一实施方案中的第二电极材料扩散抑制层6X相比，包括于欧姆电极4和5中的Al层和Au互连9的材料的扩散可以得到更有效地抑制。此外，与上述第十二、第十三和第十四实施方案中的第二电极材料扩散抑制层6X相比，制造成本可以减少，并且没有减少粘合。此外，与上述第十二实施方案中的第二电极材料扩散抑制层6X相比，制造成本可以减少，并且没有减少对包括于欧姆电极4和5中的Al层和Au互连9的材料的扩制抑制的水平。
具有上述结构的半导体器件(MIS-型GaN-HEMT)可以如下制造。
更具体地，在制造上述第十一实施方案的半导体器件的方法中，在形成第一和第二电极材料扩散抑制层6和6X的步骤期间，例如可利用溅射在包括于欧姆电极4和5中的Al层和作为栅极绝缘膜的AlO膜2上依次堆叠TaN层6A、Ta层6B、TaN层6C和Ti层6G。注意：TaN层6A称为第一TaN层或者第一金属层，Ta层6B称为第二金属层，TaN层6C称为第二TaN层或者第三金属层，Ti层6G称为第四金属层。
在该实例中，用于形成Ta层6B和TaN层6A和6C的溅射参数与上述第十一实施方案中的那些参数相类似。此外，用于形成Ti层6G的溅射参数如下：例如，真空度(压力)为约0.8Pa，功率为约0.8kW。例如，靶-衬底距离(T/S)为约200mm。
其它结构和制造方法的细节与上述第十一实施方案中的那些类似，因此将省略其描述。
如上所述，根据本实施方案的半导体器件及其制造方法的优势在于：与如上所述的第十一实施方案中相同，可以抑制电极材料的扩散，由此实现进一步改善的特性。
[第十六实施方案]
然后，将参考图27和28，描述根据第十六实施方案的半导体器件及其制造方法、以及电源装置。
根据本实施方案的半导体器件为包括根据任一上述实施方案及其变化方案中的半导体器件(GaN-HEMT)的半导体芯片的半导体封装件。注意：这种半导体芯片也称为HEMT芯片。
以下，将参考分立封装件描述实施方案。
如图27所示，该半导体器件包括：安装根据任一上述实施方案及其变化方案中的半导体芯片56的载台50、栅极引线51、源极引线52、漏极引线53、接合线54A至54C(在本实施方案中，为Al线)、以及包封树脂55。注意：这种半导体芯片56也称为HEMT芯片。注意：包封树脂55也称为模制树脂。
安装于载台50上的半导体芯片56中的栅极垫10、源极垫11和漏极垫12通过Al线54A至54C分别与栅极引线51、源极引线52和漏极引线53连接，其然后进行树脂包封。
在本实施方案中，利用晶粒粘合材料57(在该实施方案中，钎料)将载台50与半导体芯片56中的衬底的背面固定，载台50与漏极引线53电连接。注意：所述结构不限于如上所述结构，并且载台50可与源极引线52电连接。
然后，将描述制造根据本实施方案的半导体器件(分立封装件)的方法。
首先，利用晶粒粘合材料57(在本实施方案中，钎料)，将根据任一上述实施方案及其变化方案中的半导体芯片56(GaN-HEMT)固定于引线框的载台50上。
然后，例如利用Al线54A至54C，通过接合，将半导体芯片56中的栅极垫10、漏极垫12和源极垫11分别与栅极引线51、漏极引线53和源极引线52连接。
例如，在使用传递模制技术的树脂包封之后，分离引线框。
根据本实施方案的半导体器件(分立封装件)可以上述步骤制造。
虽然在本实施方案中，已经参考其中半导体芯片56中的垫10-12用作用于引线接合的接合垫的分立封装件描述了本实施方案，但是这不是限制性的，而是也可以使用其它半导体封装件。例如，可使用半导体封装件，例如其中半导体芯片中的垫用作用于无线接合例如倒装芯片接合的接合垫。也可使用晶片级封装件。或者，也可使用除了分立封装件之外的半导体封装件。
然后，将参考图28描述包括：包括上述GaN-HEMT的半导体封装件的电源装置。
以下，将参考其中包括于上述半导体封装件中的GaN-HEMT用于设置于用于服务器的电源装置中的功率因子校正(PFC)电路的实例描述一个实施方案。
如图28所示，该PFC电路包括：二极管桥60、扼流圈61、第一电容器62、包括于上述半导体封装件中的GaN-HEMT 63、二极管64和第二电容器65。
在本实施方案中，该PFC电路构造为包括：安装于电路基板上的二极管桥60、扼流圈61、第一电容器62、包括于上述半导体封装件中的GaN-HEMT 63、二极管64和第二电容器65。
在本实施方案中，将上述半导体封装件中的漏极引线53、源极引线52和栅极引线51分别插入电路基板中的漏极引线槽、源极引线槽和栅极引线槽中，并然后利用例如钎料进行固定。以这种形式，包括于上述半导体封装件中的GaN-HEMT 63与形成在电路基板上的PFC电路连接。
在本PFC电路中，扼流圈61的一个端子和二极管64阳极端子与GaN-HEMT 63中的漏电极5连接。第一电容器62的一个端子与扼流圈61的另一端子连接，第二电容器65的一个端子与二极管64的阴极端子连接。第一电容器62的另一端子、GaN-HEMT 63中的源电极4和第二电容器65的另一端子接地。二极管桥60的一对端子与第一电容器62的两个端子连接，二极管桥60的另一对端子与用于接收交流(AC)电压的输入端子连接。第二电容器65的两个端子与输出端子连接用于输出直流(DC)电压。未示出的栅极驱动器与GaN-HEMT 63中的栅电极3连接。在该PFC电路中，通过经由栅极驱动器激活GaN-HEMT 63，通过输入端子接收的AC电压变为从输出端子输出的DC电压。
因此，根据本实施方案的电源装置的优势在于：改善可靠性。更具体地，因为该电源装置具有根据任一上述实施方案及其变化方案中的半导体芯片56，所以可以构造可靠的电源装置。
虽然已经描述了上述实施方案，其中上述半导体器件(包括GaN-HEMT的半导体封装件或者GaN-HEMT)用于设置于用于服务器的电源装置中的PFC电路，但是这不是限制性的。例如，上述半导体器件(包括GaN-HEMT的半导体封装件或者GaN-HEMT)也可用于电子器具(电子设备)，例如非服务器计算机。或者，上述半导体器件(半导体封装件)也可用于设置于电源装置(例如DC-DC变换器)中的其它电路。
[其它]
注意：本公开不限于以上所述的实施方案及其变化方案的结构，而是可以以各种方式变化，而未脱离本公开的精神。
例如，虽然已经在其中本公开应用于GaN-基晶体管的情况下描述了上述实施方案，但是这不是限制性的。例如，本公开可应用于具有其它结构作为半导体堆叠结构的场效应晶体管。
例如，虽然在上述实施方案中栅电极包括Al层，但是这不是限制性的。例如，栅电极可具有任意结构，只要栅电极包括：包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi(例如CoSi2)、WSi(例如WSi2)、NiSi、MoSi(例如MoSi2)、TiSi(例如TiSi2)、AlSi(例如Al-Si化合物)、Al-Cu(例如Al-Cu化合物)和AlSiCu(例如Al-Si-Cu化合物)中的材料的至少一层即可。
例如，虽然在上述实施方案中栅极绝缘膜为AlO膜，但是这不是限制性的。例如，栅极绝缘膜可为任意膜，只要栅极绝缘膜包括：包括选自AlO(例如Al2O3)、SiN、SiO(例如SiO2)、HfO(例如HfO2)和AlN中的材料的至少一层即可。类似地，虽然在上述实施方案中，覆盖栅极绝缘膜的绝缘膜为AlO膜，但是这不是限制性的。例如，覆盖栅极绝缘膜的绝缘膜可为任意膜，只要它包括：包括选自AlO(例如Al2O3)、SiN、SiO(例如SiO2)、HfO(例如HfO2)和AlN中的材料的至少一层即可。
此外，例如，在上述第一至第五和第十一至第十六实施方案中，可包括在栅电极3和电极材料扩散抑制层6之间、以及在栅极绝缘膜2和电极材料扩散抑制层6之间中的至少之一处设置的层(粘合层)，包括：包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi(例如CoSi2)、WSi(例如WSi2)、NiSi、MoSi(例如MoSi2)、TiSi(例如TiSi2)、AlSi(例如Al-Si化合物)、AlCu(例如Al-Cu化合物)和AlSiCu(例如Al-Si-Cu化合物)中的任意材料的至少一层。
此外，例如，在上述第六至第十六实施方案中，可包括在Au互连9和电极材料扩散抑制层6(第二电极材料扩散抑制层6X)之间、以及包括于欧姆电极4和5中的Al层和电极材料扩散抑制层6(第二电极材料扩散抑制层6X)之间中的至少之一处设置的层(粘合层)，包括：包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru CoSi(例如CoSi2)WSi(例如WSi2)、NiSi、MoSi(例如MoSi2)、TiSi(例如TiSi2)、AlSi(例如Al-Si化合物)、AlCu(例如Al-Cu化合物)和AlSiCu(例如Al-Si-Cu化合物)中的任意材料的至少一层。
此外，例如，在上述第一至第五和第十六实施方案中，可由其它低电阻互连材料制成Au互连。此外，在上述第一至第五和第十六实施方案中，可包括设置在Au互连9和阻挡金属8之间、以及在包括于欧姆电极4和5中的Al层和阻挡金属层8之间中的至少之一处的层(粘合层)，包括：包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi(例如CoSi2)、WSi(例如WSi2)、NiSi、MoSi(例如MoSi2)、TiSi(例如TiSi2)、AlSi(例如Al-Si化合物)、AlCu(例如Al-Cu化合物)和AlSiCu(例如Al-Si-Cu化合物)中的任意材料的至少一层。
此外，例如，在上述第六至第十和第十六实施方案中，可包括设置在栅电极3和栅极绝缘膜2之间的层(粘合层)，其可包括：包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi(例如CoSi2)、WSi(例如WSi2)、NiSi、MoSi(例如MoSi2)、TiSi(例如TiSi2)、AlSi(例如Al-Si化合物)、AlCu(例如Al-Cu化合物)和AlSiCu(例如Al-Si-Cu化合物)中的任意材料的至少一层。
本文记载的所有实例和附条件的措辞均为意图教导目的，以有助于读者理解本发明和本发明人为改进现有技术做出的构思，并且应被认为是不限于这种示例性记载的实例和条件，并且在本说明书中这种实例的组织也不涉及示出本发明的优势和不足。虽然已经详述了本发明的实施方案，但是应理解可对其做出各种改变、替代和变更，而未脱离本发明的精神和范围。

Claims (23)

1.一种半导体器件，包括：
栅电极；
栅极绝缘膜；和
设置在所述栅电极和所述栅极绝缘膜之间的包括依次堆叠的第一TaN层、Ta层和第二TaN层以抑制所述栅电极的材料扩散进入所述栅极绝缘膜的电极材料扩散抑制层，以及
设置在所述栅电极和所述电极材料扩散抑制层之间、以及在所述栅极绝缘膜和所述电极材料扩散抑制层之间的至少之一处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
2.根据权利要求1所述的半导体器件，其中所述栅电极包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
3.根据权利要求1或2所述的半导体器件，其中所述栅极绝缘膜包括至少一层，所述至少一层包括选自AlO、SiN、SiO、HfO和AlN中的任意材料。
4.根据权利要求1或2所述的半导体器件，还包括：包括载流子传输层和载流子供给层的氮化物半导体堆叠结构，
其中所述栅极绝缘膜设置在所述氮化物半导体堆叠结构上。
5.根据权利要求1或2所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Pt层。
6.根据权利要求1或2所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Ag层。
7.根据权利要求1或2所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Ti层。
8.根据权利要求1或2所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Cu层。
9.根据权利要求1或2所述的半导体器件，其中所述第一和第二TaN层的氮含量大于48％但是不大于52％。
10.一种半导体器件，包括：
包括Al层的欧姆电极；
Au互连；和
设置在所述Al层和所述Au互连之间的包括依次堆叠的第一TaN层、Ta层和第二TaN层以抑制作为所述Al层的材料Al扩散进入所述Au互连、以及抑制作为所述Au互连的材料Au扩散进入所述Al层的电极材料扩散抑制层；以及
设置在所述Au互连和所述电极材料扩散抑制层之间、以及在所述Al层和所述电极材料扩散抑制层之间的至少之一处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
11.根据权利要求10所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Pt层。
12.根据权利要求10所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Ag层。
13.根据权利要求10所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Ti层。
14.根据权利要求10所述的半导体器件，其中所述电极材料扩散抑制层还包括在所述第二TaN层上堆叠的Cu层。
15.根据权利要求10所述的半导体器件，其中所述第一和第二TaN层的氮含量大于48％但是不大于52％。
16.一种半导体器件，包括：
设置在栅极绝缘膜上并且在栅电极下的包括依次堆叠的TaN层、Ta层和TaN层以抑制所述栅电极的材料扩散进入所述栅极绝缘膜的第一电极材料扩散抑制层；和
设置在包括于欧姆电极中的Al层上并且在Au互连下的包括依次堆叠的TaN层、Ta层和TaN层以抑制作为所述Al层的材料Al扩散进入所述Au互连、以及抑制作为所述Au互连的材料Au扩散进入所述Al层的第二电极材料扩散抑制层。
17.一种电源装置，包括：
半导体器件，包括：
栅电极；
栅极绝缘膜；和
设置在所述栅电极和所述栅极绝缘膜之间的包括依次堆叠的第一TaN层、Ta层和第二TaN层以抑制所述栅电极的材料扩散进入所述栅极绝缘膜的电极材料扩散抑制层；以及
设置在所述栅电极和所述电极材料扩散抑制层之间、以及在所述栅极绝缘膜和所述电极材料扩散抑制层之间的至少之一处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
18.一种电源装置，包括：
半导体器件，包括：
包括Al层的欧姆电极；
Au互连；和
设置在所述Al层和所述Au互连之间的包括依次堆叠的第一TaN层、Ta层和第二TaN层以抑制作为所述Al层的材料Al扩散进入所述Au互连、以及抑制作为所述Au互连的材料Au扩散进入所述Al层的电极材料扩散抑制层；以及
设置在所述Au互连和所述电极材料扩散抑制层之间、以及在所述Al层和所述电极材料扩散抑制层之间的至少之一处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
19.一种电源装置，包括：
半导体器件，包括：
设置在栅极绝缘膜上并且在栅电极下的包括依次堆叠的TaN层、Ta层和TaN层以抑制所述栅电极的材料扩散进入所述栅极绝缘膜的第一电极材料扩散抑制层；和
设置在包括于欧姆电极中的Al层上并且在Au互连下的包括依次堆叠的TaN层、Ta层和TaN层以抑制作为所述Al层的材料Al扩散进入所述Au互连、以及抑制作为所述Au互连的材料Au扩散进入所述Al层的第二电极材料扩散抑制层。
20.一种制造半导体器件的方法，包括：
形成栅极绝缘膜；
通过在所述栅极绝缘膜上依次堆叠第一TaN层、Ta层和第二TaN层形成电极材料扩散抑制层；
在所述电极材料扩散抑制层上形成栅电极，
其中所述电极材料扩散抑制层抑制所述栅电极的材料扩散进入所述栅极绝缘膜，以及
形成设置在所述栅电极和所述电极材料扩散抑制层之间、以及在所述栅极绝缘膜和所述电极材料扩散抑制层之间的至少之一处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
21.一种制造半导体器件的方法，包括：
形成包括Al层的欧姆电极；
通过在所述Al层上依次堆叠第一TaN层、Ta层和第二TaN层形成电极材料扩散抑制层；和
在所述电极材料扩散抑制层上形成Au互连，
其中所述电极材料扩散抑制层抑制作为所述Al层的材料Al扩散进入所述Au互连、以及抑制作为所述Au互连的材料Au扩散进入所述Al层；以及
形成设置在所述Au互连和所述电极材料扩散抑制层之间、以及在所述Al层和所述电极材料扩散抑制层之间的至少之一处的层，所述层包括至少一层，所述至少一层包括选自Pt、Ir、W、Ni、Ti、Au、Cu、Ag、Pd、Zn、Cr、Al、Mn、Ta、Si、TaN、TiN、Ru、CoSi、WSi、NiSi、MoSi、TiSi、AlSi、AlCu和AlSiCu中的任意材料。
22.一种制造半导体器件的方法，包括：
通过在栅极绝缘膜上依次堆叠TaN层、Ta层和TaN层形成第一电极材料扩散抑制层；
在所述第一电极材料扩散抑制层上形成栅电极；
形成欧姆电极；
通过在包括于所述欧姆电极中的Al层上依次堆叠TaN层、Ta层和TaN层形成第二电极材料扩散抑制层；和
在所述第二电极材料扩散抑制层上形成Au互连；
其中所述第一电极材料扩散抑制层抑制所述栅电极的材料扩散进入所述栅极绝缘膜，以及
所述第二电极材料扩散抑制层抑制作为所述Al层的材料Al扩散进入所述Au互连、以及抑制作为所述Au互连的材料Au扩散进入所述Al层。
23.根据权利要求22所述的制造半导体器件的方法，其中所述第一电极材料扩散抑制层和所述第二电极材料扩散抑制层同时形成。
CN201210044579.2A 2011-02-25 2012-02-23 半导体器件及其制造方法以及电源装置 Active CN102651394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-039949 2011-02-25
JP2011039949A JP5626010B2 (ja) 2011-02-25 2011-02-25 半導体装置及びその製造方法、電源装置

Publications (2)

Publication Number Publication Date
CN102651394A CN102651394A (zh) 2012-08-29
CN102651394B true CN102651394B (zh) 2015-08-19

Family

ID=46693355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210044579.2A Active CN102651394B (zh) 2011-02-25 2012-02-23 半导体器件及其制造方法以及电源装置

Country Status (4)

Country Link
US (2) US20120217591A1 (zh)
JP (1) JP5626010B2 (zh)
CN (1) CN102651394B (zh)
TW (1) TWI475693B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5662367B2 (ja) 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
US8759172B2 (en) * 2012-04-18 2014-06-24 International Business Machines Corporation Etch stop layer formation in metal gate process
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
EP2793265B1 (en) * 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
US8916427B2 (en) * 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement
JP6234122B2 (ja) * 2013-09-04 2017-11-22 トランスフォーム・ジャパン株式会社 半導体装置
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
US9422621B2 (en) * 2013-10-30 2016-08-23 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices
JP2015177055A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
US9397181B2 (en) 2014-03-19 2016-07-19 International Business Machines Corporation Diffusion-controlled oxygen depletion of semiconductor contact interface
US9443772B2 (en) 2014-03-19 2016-09-13 Globalfoundries Inc. Diffusion-controlled semiconductor contact creation
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
CN104538439A (zh) * 2015-01-19 2015-04-22 北京大学 一种耐高温欧姆接触电极结构及其加工方法
TWI626863B (zh) * 2015-04-30 2018-06-11 Circuit board structure
WO2017099770A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Semiconductor devices having ruthenium phosphorus thin films
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
JP6733588B2 (ja) * 2017-03-24 2020-08-05 豊田合成株式会社 半導体装置の製造方法
JP6953886B2 (ja) * 2017-08-10 2021-10-27 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
CN108257911A (zh) * 2018-01-11 2018-07-06 上海华虹宏力半导体制造有限公司 通过成膜机台改善金属间形成桥接短路的方法
TWI646591B (zh) * 2018-01-23 2019-01-01 世界先進積體電路股份有限公司 半導體結構及其製造方法
JP7068577B2 (ja) * 2018-03-28 2022-05-17 日亜化学工業株式会社 窒化物半導体発光素子
US10868128B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Ohmic contact structure, semiconductor device including an ohmic contact structure, and method for forming the same
CN110112068B (zh) * 2019-05-23 2022-09-27 厦门市三安集成电路有限公司 氮化镓器件制作方法及氮化镓器件
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN110687144B (zh) * 2019-10-28 2022-07-22 长江存储科技有限责任公司 一种ped样品及其制备方法
JP7450446B2 (ja) 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1682259A (zh) * 2002-09-20 2005-10-12 株式会社半导体能源研究所 显示器件及其制造方法
CN1917232A (zh) * 1999-04-12 2007-02-21 株式会社半导体能源研究所 半导体器件及其制造方法
US7564106B2 (en) * 2006-02-28 2009-07-21 Sanyo Electric Co., Ltd. Semiconductor device comprising gate electrode

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
JPH10270688A (ja) * 1997-03-28 1998-10-09 Kawasaki Steel Corp Ｍｏｓｆｅｔおよびその製造方法
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
JP2002280523A (ja) 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
JP4615755B2 (ja) * 2001-04-04 2011-01-19 セイコーインスツル株式会社 半導体装置の製造方法
US7473640B2 (en) 2003-01-15 2009-01-06 Sharp Laboratories Of America, Inc. Reactive gate electrode conductive barrier
US6861712B2 (en) 2003-01-15 2005-03-01 Sharp Laboratories Of America, Inc. MOSFET threshold voltage tuning with metal gate stack control
JP3646723B2 (ja) * 2003-08-12 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
KR100548999B1 (ko) * 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
JP2005244186A (ja) * 2004-02-23 2005-09-08 Sharp Corp 反応性ゲート電極導電性バリア
JP4597653B2 (ja) * 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
JP4904472B2 (ja) * 2005-11-18 2012-03-28 東京エレクトロン株式会社 半導体装置の製造方法
JP2007180137A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 半導体装置およびその製造方法
KR100775965B1 (ko) * 2006-08-17 2007-11-15 삼성전자주식회사 모스 트랜지스터 및 그 제조 방법
US20080157382A1 (en) * 2006-12-28 2008-07-03 Chinthakindi Anil K Direct termination of a wiring metal in a semiconductor device
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
JP2009076673A (ja) * 2007-09-20 2009-04-09 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP5237628B2 (ja) 2007-12-28 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7989902B2 (en) * 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
WO2011018942A1 (ja) * 2009-08-13 2011-02-17 昭和電工株式会社 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、半導体発光装置の製造方法、半導体発光装置を用いた照明装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917232A (zh) * 1999-04-12 2007-02-21 株式会社半导体能源研究所 半导体器件及其制造方法
CN1682259A (zh) * 2002-09-20 2005-10-12 株式会社半导体能源研究所 显示器件及其制造方法
US7564106B2 (en) * 2006-02-28 2009-07-21 Sanyo Electric Co., Ltd. Semiconductor device comprising gate electrode

Also Published As

Publication number Publication date
CN102651394A (zh) 2012-08-29
TW201236159A (en) 2012-09-01
US9741662B2 (en) 2017-08-22
US20120217591A1 (en) 2012-08-30
US20150091173A1 (en) 2015-04-02
JP5626010B2 (ja) 2014-11-19
JP2012178419A (ja) 2012-09-13
TWI475693B (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
CN102651394B (zh) 半导体器件及其制造方法以及电源装置
JP4866007B2 (ja) 化合物半導体装置
CN102709319B (zh) 半导体器件及其制造方法以及电源装置
US9653592B2 (en) Method for fabricating semiconductor device and semiconductor device
CN102651388B (zh) 化合物半导体器件及其制造方法
TWI588961B (zh) 具有介於銅與化合物半導體之間之鈦－鉑－鈦總成的銅互連線
US9331155B2 (en) Semiconductor device and manufacturing method
US20160079066A1 (en) Semiconductor device and manufacturing method thereof
CN106486543A (zh) 半导体器件及其制造方法
TW201225295A (en) Semiconductor device and method of manufacturing the same, and power supply apparatus
JP5985495B2 (ja) コンタクトパッドおよびその製造方法
CN103035670A (zh) 化合物半导体器件及其制造方法
JP2014110362A (ja) 炭化珪素半導体装置及びその製造方法
TWI353027B (en) Transistor
JP7436514B2 (ja) 半導体デバイス、その製造方法、及び半導体パッケージ構造
JP2006237430A (ja) 窒化物半導体装置
CN103201841B (zh) 半导体器件及半导体器件的制造方法
JP5877967B2 (ja) 化合物半導体装置
JP5620347B2 (ja) 化合物半導体装置
CN110880452A (zh) 半导体装置
CN114784104A (zh) 基于两步退火的无金欧姆接触的射频器件及其制备方法
CN105047699A (zh) 用于同氮化物形成欧姆接触的金属叠层及其制作方法
CN113224010A (zh) 半导体结构
CN113169055A (zh) 半导体装置及半导体装置的制造方法
KR20140070310A (ko) 전력 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant