JP5985495B2 - コンタクトパッドおよびその製造方法 - Google Patents

コンタクトパッドおよびその製造方法 Download PDF

Info

Publication number
JP5985495B2
JP5985495B2 JP2013538805A JP2013538805A JP5985495B2 JP 5985495 B2 JP5985495 B2 JP 5985495B2 JP 2013538805 A JP2013538805 A JP 2013538805A JP 2013538805 A JP2013538805 A JP 2013538805A JP 5985495 B2 JP5985495 B2 JP 5985495B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
adhesive layer
titanium
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013538805A
Other languages
English (en)
Other versions
JP2014500620A (ja
Inventor
ミエチョースキ，ヴァン
アガーワル，アナント
ガーゲイナス，ジェイソン
ハグレイトナー，ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014500620A publication Critical patent/JP2014500620A/ja
Application granted granted Critical
Publication of JP5985495B2 publication Critical patent/JP5985495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

[0001]本出願は、２０１０年１１月１０日に出願した米国特許出願番号第１２／９４３，５１７号に優先権を主張し、その開示は、その全体が引用により本明細書中に援用される。
[0002]本開示は、コンタクトパッドに関し、特に、半導体デバイスにおいて利用されるコンタクトパッドに関する。
[0003]多くの半導体用途におけるコンタクトパッドは、１つの種類の材料から形成される上部層およびもう１つの種類の材料から形成される底部層を必要とする。上部層が、半導体デバイスを外部素子に電気的に接続するために使用されるのに対して、底部層は、半導体デバイスの下にあるエピタキシャル構造にコンタクトパッドを電気的に接続し機械的に付着させるために使用される。残念ながら、コンタクトパッドの上部層および底部層を形成するために使用される種々の材料は、相互に悪影響を及ぼすことがある。例えば、上部層がアルミニウム（Ａｌ）から形成され、底部層がチタン（Ｔｉ）から形成される場合には、上部層のアルミニウム（Ａｌ）は、高い製造温度および動作温度において底部層のチタン（Ｔｉ）中へと容易に拡散する。かかる拡散は、コンタクトパッドおよび半導体デバイスの全体に関する重大な信頼性の問題をもたらす。拡散に対抗するために、設計者は、コンタクトパッドの上部層と底部層との間にバリア層を設けることができる。バリア層の材料組成は、底部層の材料中への上部層の材料の拡散、およびこの逆を防止する、または少なくとも著しく抑制するように選択される。
[0004]コンタクトパッドの各種の層は、スパッタリングプロセスおよび蒸発堆積プロセスなどの薄膜堆積プロセスを使用して順番に形成される。多数の元素を組み合わせることの相対的な容易さおよび堆積中の化学反応の特質を仮定すると、スパッタリングプロセスが、より有効なバリア層を多くの場合には生成する。しかしながら、スパッタした層は、パターン形成したマスクが金属層を堆積する前に利用され、所望の形状を有するコンタクトパッドを所望の位置のところに形成するために、金属層が堆積された後で除去されるリフトオフ処理に適していない。特に、リフトオフ処理がスパッタリングプロセスとともに使用されるときには、パターンを形成したマスクおよびパターンを形成したマスクの上方に存在する金属層の部分の除去は、困難である。さらに、コンタクトパッドは、残存する切れ端および望ましくない他の人工物とともに残される。スパッタリングプロセスとは対照的に、蒸着プロセスは、リフトオフ処理には適しているが、スパッタプロセスほど有効なバリア層を過去には形成していない。
[0005]したがって、半導体デバイスにおいてコンタクトパッドに対する有効なバリア層についての必要性がある。リフトオフ処理が利用されるときに、信頼性良く形成され得る有効なバリア層についての必要性がさらにある。
[0006]本開示は、半導体デバイス用の多層化したコンタクトパッドを形成することに関し、コンタクトパッドの様々な層は、蒸発プロセスなどの１回または複数回の薄膜堆積プロセスを使用して形成される。各コンタクトパッドは、半導体デバイス用のデバイス構造を覆って形成される接着層、接着層を覆って形成される窒化チタン（ＴｉＮ）バリア層、およびバリア層を覆って形成されるオーバーレイ層を含む。少なくとも窒化チタン（ＴｉＮ）バリア層は、蒸発プロセスを使用して形成される。蒸発させた窒化チタン（ＴｉＮ）バリア層は、オーバーレイ層を形成するために使用した材料が、製造または動作に関係する高温中に接着層中へとまたは接着層を通って拡散することを防止する、または少なくとも実質的に制限する優れたバリアを形成する。
[0007]一実施形態では、コンタクトパッドの各々一連の層は、蒸発プロセスを使用して形成される。したがって、接着層は、半導体デバイス用のデバイス構造を覆って蒸発で形成され、窒化チタン（ＴｉＮ）バリア層は、接着層を覆って蒸発で形成され、オーバーレイ層は、バリア層を覆って蒸発で形成される。コンタクトパッドは、接着層の下方にまたは接着層、バリア層、およびオーバーレイ層のうちの任意の２層間に追加の層を含むことができる。特定の実施形態とは無関係に、バリア層およびおそらくコンタクトパッドの他の層を形成するために蒸発プロセスを利用することと組み合わせてバリア層用に窒化チタン（ＴｉＮ）の使用は、リフトオフプロセスを使用して高品質のコンタクトパッドの製造を可能にする。
[0008]添付した図面と協働して下記の詳細な説明を読んだ後で、当業者なら本開示の範囲を了解し、そのさらなる態様を理解するであろう。
[0009]本明細書に組み込まれ一部を形成する添付した図面は、開示のいくつかの態様を図示するとともに、記載は、本開示の原理を説明するために役立つ。
[0010]本開示の一実施形態による、コンタクトパッドを有する半導体デバイスのブロック図である。 [0011]本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。 本開示の一実施形態による、コンタクトパッドを有する半導体デバイスを製造するためのプロセスの選択したステップを図示する。
[0012]下記に説明する実施形態は、当業者が本開示を実行し、本開示を実行する最良の形態を図説することを可能にするために必要な情報を示す。添付した図面を考慮して下記の説明を読むと、当業者は、本開示の概念を理解し、本明細書中で特に扱っていないこれらの概念の応用例を理解するであろう。これらの概念および応用例が、本開示および別記の特許請求の範囲の範囲内になることを理解すべきである。
[0013]層、領域または基板などの要素が、もう１つの要素の「上に」あるまたは「上へと」延伸すると呼ばれるときには、他の要素の直接上にあるもしくは直接上へと延伸することができ、または介在する要素がやはり存在してもよいことが、理解されるであろう。「上」が、何らかの特定の向きを示唆しないことが、やはり理解されるはずである。対照的に、ある要素が、もう１つの要素の「直接上に」あるまたは「直接上へと」延伸すると呼ばれるときには、介在する要素は存在しない。ある要素が、もう１つの要素に「接続される」または「連結される」と呼ばれるときには、他の要素に直接接続されるもしくは連結されてもよく、または介在する要素が存在してもよいことが、やはり理解されるであろう。対照的に、ある要素が、もう１つの要素に「直接接続される」または「直接連結される」と呼ばれるときには、介在する要素は存在しない。
[0014]「下方に」もしくは「上方に」または「上側」もしくは「下側」または「水平」もしくは「垂直」などの相対的な用語は、図に図示したように、１つの要素、層または領域のもう１つの要素、層または領域に対する関係を説明するように本明細書中では使用されることがある。これらの用語は、図に図示した向きに加えて、デバイスの違った向きを包含するように見なされることが、理解されるであろう。
[0015]下記の開示は、炭化ケイ素（ＳｉＣ）材料系内に嵌め込まれる実施形態に特に脚光を当てる。しかしながら、本明細書中に提供した概念は、窒化ガリウム（ＧａＮ）材料系、ガリウムヒ素（ＧａＡｓ）材料系、酸化亜鉛（ＺｎＯ）材料系、等の他の材料系に及ぶ。さらに、特定の化合物への参照は、第一化合物ならびに第一化合物の任意の三元化合物および四元化合物を含むように考えられる。例えば、窒化ガリウム系化合物または構造への言及は、窒化ガリウム（ＧａＮ）ならびに、限定しないがアルミニウム（Ａｌ）およびインジウム（Ｉｎ）などの任意の窒化ガリウムの三元化合物および四元化合物を含むように考えられる。というわけで、窒化ガリウム系化合物または構造は、窒化ガリウム（ＧａＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、または窒化インジウムガリウム（ＩｎＧａＮ）層の任意の組み合わせを含むことができる。異なる材料系からの化合物が、所与の構造内に含まれてもよい。さらに、特定の層または材料が窒化チタン（ＴｉＮ）などの特定の化合物から形成されることを述べることは、その層または材料中での他の元素または他の化合物の存在を排除しないだけでなく、基本的に化合物からもやはり構成されるように、層または材料用の選択肢を少なくとも含むように解釈されるべきである。
[0016]特に、本開示は、半導体デバイス用の多層化したコンタクトパッドを形成することに関し、ここではコンタクトパッドの様々な層が、蒸発プロセスなどの１回または複数回の薄膜堆積プロセスを使用して形成される。各コンタクトパッドは、半導体デバイス用のデバイス構造を覆って形成される接着層、接着層を覆って形成される窒化チタン（ＴｉＮ）バリア層、およびバリア層を覆って形成されるオーバーレイ層を含む。少なくとも窒化チタン（ＴｉＮ）バリア層は、蒸発プロセスを使用して形成される。蒸発させた窒化チタン（ＴｉＮ）バリア層は、製造または動作に関連する高温中に、オーバーレイ層を形成するために使用される材料が接着層中へとまたは接着層を通って拡散することを防止するまたは実質的に制限する優れたバリアを形成する。
[0017]一実施形態では、コンタクトパッドの各層は、蒸発プロセスを使用して形成される。したがって、接着層は、半導体デバイス用のデバイス構造を覆って蒸発で形成され、窒化チタン（ＴｉＮ）バリア層は、接着層を覆って蒸発で形成され、オーバーレイ層は、バリア層を覆って蒸発で形成される。コンタクトパッドは、接着層の下方に、または接着層、バリア層、オーバーレイ層のうちの任意の２層間に追加の層を含むことができる。特定の実施形態とは無関係に、バリア層およびおそらくコンタクトパッドの他の層を形成するために蒸発プロセスを利用することと組み合わせてバリア層用の窒化チタン（ＴｉＮ）の使用は、リフトオフプロセスを使用して高品質のコンタクトパッドの製造を可能にする。
[0018]一般に、蒸発プロセスおよびスパッタリングプロセスなどの堆積プロセスが、所与の表面を覆って所望の材料の薄膜、または層を形成するために使用される。様々な材料の多重層を形成するために、それぞれの層は、順に堆積されてもよい。例えば、接着層、バリア層、およびオーバーレイ層は、コンタクトパッドを形成するときに蒸発堆積プロセスを使用して順に堆積される。下記に説明されるリフトオフプロセスは、堆積した層またはそれ以外では設けられた層から、所望の寸法を有するコンタクトパッドなどの特定の構造を形成するための技法である。そのために、リフトオフ処理は、多くの場合に堆積プロセスとともに行われて、半導体デバイスの様々な態様を形成する。
[0019]典型的には、リフトオフプロセスは、コンタクトパッドが上に形成されるデバイス構造の表面を覆って除去可能なマスクを形成することを必要とする。マスクは、デバイス構造の表面の一部を露出させる開口部を有する。デバイス構造の表面のこれらの露出した部分は、形成しようとするコンタクトパッドの位置および基本寸法に対応する。コンタクトパッドの各層は、マスクを覆って、特にデバイス構造の表面の露出した部分上へとマスク内の開口部を介して順に堆積される。一旦、コンタクトパッド用の各層が形成されると、マスクが溶解され、マスク上にまたは上方に存在する堆積した層ならびに何らかのマスク残留物は、デバイス構造の表面から容易に除去される。結果として、堆積した層は、開口部が除去可能なマスク内に設けられた場所を除いたあらゆる所のデバイス構造の表面から除去される、すなわちリフトオフされる。所望のコンタクトパッドは、開口部がマスク内に設けられた前に露出したデバイス構造の表面上に残り、しっかりと付けられる。
[0020]述べたように、蒸発プロセスは、薄膜堆積プロセスであり、半導体デバイスのある種の層を形成するために使用される。特に、蒸発プロセスは、真空中で所与の層のために要求される１つまたは複数の材料を蒸発させることを必要とする。層が上に付けられようとしている表面に、得られた気相粒子が接触すると、気相粒子は、固体状態へと凝集して、所望の１つまたは複数の材料の層を徐々に形成する。層の厚さは、一般に、気相粒子の濃度、および表面が気相粒子に曝される時間の長さに対応する。例示的な蒸発プロセスは、電子線蒸発プロセスおよび抵抗（またはフラッシュ）蒸発プロセスを含む。
[0021]蒸発プロセスは、層を堆積するためのスパッタリングプロセスとは異なる。スパッタリングプロセスは、特定の材料の原子を移動するためにイオン化させたガス分子を利用する。移動した原子は、露出した表面に原子レベルで結合し、露出した表面上に層を生成する。一般的に大雑把に言えば、スパッタリングプロセスは、リフトオフ処理に役立たない、ところが蒸発プロセスは、一般的にリフトオフ処理とより相性がよい。
[0022]図１を参照すると、半導体デバイス１０が、本開示の一実施形態にしたがって図示される。半導体デバイス１０は、基板１４およびエピタキシャル構造１６から形成されるデバイス構造１２を含み、これは、１つまたは複数の半導体層、金属層または誘電体層を表すことができる。典型的には、エピタキシャル構造１６は、単独でまたは基板１４と組み合わせて、当業者には認識されるように、ダイオード、サイリスタ、およびトランジスタなどの１つまたは複数の半導体デバイス用の能動領域のすべてまたは一部を形成するために必要な１つまたは複数の必須のエピタキシャル層を提供する。デバイス構造１２は、半導体ウェハによって一般的に形成され、表側および裏側を有すると考えられ、表側は、ウェハの表側または上部側に対応し、裏側は、ウェハの裏側または底部側に対応する。半導体デバイス１０の表側は、必ずしもそうであるとは限らないが、典型的には、エピタキシャル構造１６が上に存在するウェハの側であり、したがってその上に、半導体デバイス１０の能動部分が一般に形成される。
[0023]エピタキシャル構造１６中に形成される半導体デバイス１０のある部分は、一般に、コンタクトパッド１８などの１つまたは複数の金属コンタクトパッドに電気的に接続される必要がある。コンタクトパッド１８を必要とするこれらの部分は、ダイオードのアノードおよびカソードまたは電界効果型トランジスタ（ＦＥＴ）のソース、ゲート、およびドレインに対応することがある。各コンタクトパッド１８は、ボンディングワイヤまたは他の素子のコンタクトパッド用のはんだ付け等の接続点として働く。コンタクトパッド１８の底面が、エピタキシャル構造１６の下にある部分と低抵抗かつ機械的に安定な接続を形成することを確実にするように、注意すべきである。コンタクトパッド１８の上部部分は、はんだ付けすることまたはそれ以外にはボンディングワイヤもしくは他の素子のコンタクトパッドを接続することが容易である表面を形成するはずである。図示していないが、コンタクトパッド１８はまた、デバイス構造１２の表側の上に形成したものと同じ方式または異なる方式でデバイス構造１２の裏側上に形成されてもよい。
[0024]図示したように、コンタクトパッド１８は、３層の基本層：エピタキシャル構造１６を覆って存在する接着層２０、接着層２０を覆って存在するバリア層２２、およびバリア層２２を覆って存在するオーバーレイ層２４を有する。追加の層が、これらの基本層の下方にまたは間に設けられることがある。接着層２０用の材料は、エピタキシャル構造１６への低抵抗の電気的な接続および構造的に堅固な機械的な接続を与える能力に基づいて通常選択される。オーバーレイ層２４用の材料は、ボンディングワイヤまたは他の素子もしくはデバイスのコンタクトパッドをはんだ付けするまたは接続する優れた表面を形成する能力に基づいて通常選択される。コンタクトパッド１８は、ワイヤボンディングプロセスにおいてボールボンド用またはウェッジボンド用に使用されることがある。多くの場合には、接着層２０およびオーバーレイ層２４を形成するために使用する材料は、異なる。
[0025]例えば、炭化ケイ素（ＳｉＣ）材料系を利用するときには、チタン（Ｔｉ）は、接着層２０を形成するための優れた材料を与える、ところが一方で、アルミニウム（Ａｌ）は、コンタクトパッド１８のオーバーレイ層２４を形成するために優れた材料である。チタン（Ｔｉ）は、大きな仕事関数を有し、炭化ケイ素系のエピタキシャル構造１６にうまく結合する、ところが一方で、アルミニウム（Ａｌ）は、比較的安価であり、コンタクトパッド１８用にさらに非常に効果的であり強固な表面を与える。製造中のまたは動作条件下の高温において、１つの層のアルミニウム（Ａｌ）は、隣接する層中へと拡散することがある。アルミニウム（Ａｌ）オーバーレイ層２４のアルミニウム（Ａｌ）がチタン（Ｔｉ）接着層２０中へとまたは接着層を通ってエピタキシャル構造１６中へと拡散するとすれば、コンタクトパッド１８および下にある半導体デバイスの性能および信頼性が、著しく損なわれることがある。
[0026]バリア層２２は、接着層２０とオーバーレイ層２４との間に設けられ、オーバーレイ層２４を形成するために使用した材料が接着層２０中へと拡散することを防止する、または少なくとも実質的に制限する。そのために、バリア層２２は、オーバーレイ層２４を形成するために使用した材料が拡散することに耐える材料から形成される。本開示に関して、接着層２０、バリア層２２、およびオーバーレイ層２４は、上に述べたような蒸発プロセスを使用して形成されることがあり、コンタクトパッド１８を製造するためにリフトオフ処理の使用を可能にする。
[0027]蒸発させた窒化チタン（ＴｉＮ）から形成したバリア層２２が、種々の金属間の思いがけなく優れた拡散バリアを形成し、比較的安価であり、コンタクトパッド１８を形成するときに都合のよいリフトオフ処理技術に役立つことを、出願人は発見した。蒸発プロセスを使用して窒化チタン（ＴｉＮ）バリア層２２を形成するために、チタン（Ｔｉ）は、窒素（Ｎ２）が存在する真空中で蒸発される。チタン（Ｔｉ）原子および窒素（Ｎ２）原子は、相互に衝突し反応して、窒化チタン（ＴｉＮ）を形成し、これが固体状態へと凝集して、接着層２０の表面などの固体表面と接触するとバリア層２２を形成する。特に、チタン（Ｔｉ）および窒素（Ｎ２）は反応して、窒化チタン（ＴｉＮ）および二原子（未反応の）窒素（Ｎ２）を詰め込まれたチタン（Ｔｉ）を形成する。堆積プロセス中の窒素（Ｎ２）注入からのバックグラウンドガス圧に由来する原子の散乱がバリア層２２のカバレッジを著しく向上させることを、さらに発見した。原子の散乱は、堆積中にアルゴン（Ａｒ）およびクリプトン（Ｋｒ）などの１種または複数種の不活性ガスの注入によってさらに増加させるまたは変えられることがあり、リフトオフ処理を依然として可能にするであろう。
[0028]リフトオフ処理が望まれるときに、窒化チタン（ＴｉＮ）バリア層２２の使用は、特に、オーバーレイ層２４がアルミニウム（Ａｌ）であり、接着層２０がチタン（Ｔｉ）であるときには、プラチナ（Ｐｔ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、およびタンタル（Ｔａ）から主に形成される層に対して勝ることを示している。しかしながら、窒化チタン（ＴｉＮ）バリア層２２は、オーバーレイ層２４が金（Ａｕ）であり、接着層２０がチタン（Ｔｉ）またはニッケル（Ｎｉ）である実施形態に対しては、非常に優れたバリアを形成する。追加の非限定的な例は、炭化ケイ素（ＳｉＣ）系デバイス、窒化ガリウム（ＧａＮ）系デバイス、または窒化アルミニウム（ＡｌＮ）系デバイスにおいて、窒化チタン（ＴｉＮ）バリア層２２、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、またはニッケル（Ｎｉ）から形成された接着層２０、および金（Ａｕ）または銅（Ｃｕ）から形成されたオーバーレイ層２４を使用することを含む。
[0029]原子数（原子量ではない）に基づいて、窒化チタン（ＴｉＮ）バリア層２２中のチタン（Ｔｉ）と窒素（Ｎ２）の比率は、１：５０から７０：５０までの範囲であってもよく、一実施形態では、チタン（Ｔｉ）と窒素（Ｎ２）の比率は、１０：５０から４０：５０である。蒸発プロセス中により少ない量の窒素（Ｎ２）を使用することは、チタン（Ｔｉ）のバルク抵抗率と同様なバルク抵抗率を有する金属的である窒化チタン（ＴｉＮ）バリア層２２を結果としてもたらす。蒸発プロセス中により多くの量の窒素（Ｎ２）を使用することは、得られる窒化チタン（ＴｉＮ）バリア層２２をより透明にする傾向があり、バルク抵抗率ならびに層の化学的不活性度を大きくする。
[0030]加えて、バリア層２２は、チタン（Ｔｉ）と窒素（Ｎ２）の比率がバリア層２２のすべてまたは一部にわたって堆積の方向に変化するように、勾配を付けることができる。例えば、接着層２０上に初期に形成するバリア層２２の最初の（下側の）部分が、チタンで実質的に形成されることがあり、少なくとも意図的には窒素（Ｎ２）を含まない。バリア層２２が第１の厚さに達した後で、窒素（Ｎ２）が、導入されてもよく、チタン（Ｔｉ）と窒素（Ｎ２）の所望の比率が第２の厚さのところで実現されるまで、徐々に増加させることができる。結果は、チタン（Ｔｉ）と窒素（Ｎ２）の勾配を付けた比率を含むバリア層２２の第２の部分である。チタン（Ｔｉ）と窒素（Ｎ２）のこの所望の比率は、バリア層２２が第３の厚さに達するまで維持されてもよく、チタン（Ｔｉ）と窒素（Ｎ２）の比率が実質的に一様であるバリア層２２の第３の部分を作り出す。一旦、第３の厚さが実現されると、チタン（Ｔｉ）と窒素（Ｎ２）の比率が、徐々に減少されてもよく、第４の厚さのところで、窒素（Ｎ２）は導入されない。そのような訳で、第４の厚さが実現された後で、バリア層２２は、チタン（Ｔｉ）から実質的に形成されるように戻り、少なくとも意図的に窒素（Ｎ２）を含むことがない。この点のところで、オーバーレイ層２４が形成される。
[0031]上に説明した勾配を付ける方策は、１回行ってもよい、または所与のバリア層２２のために複数回繰り返すことができる。当業者が認識するように、他の勾配を付ける方策が、上に開示したものの代わりにまたは加えて利用されてもよい。上に開示した多重ステップの勾配を付ける方策は、単に例示であり、単独でまたは相互に組み合わせて利用されてもよい様々な形式の勾配を付けることを説明するために選択される。例えば、バリア層２２は、基本的なチタン（Ｔｉ）の層を窒化チタン（ＴｉＮ）の層と交互にすることを含むことができる、またはチタン（Ｔｉ）と窒素（Ｎ２）の異なる比率を有する窒化チタン（ＴｉＮ）の複数の層を交互にすることを含むことができる。
[0032]図２Ａから図２Ｋに関連して、下記の記載は、少なくとも１つのコンタクトパッド１８を有する半導体デバイス１０を形成するための例示的であり非限定的な製造プロセスを説明する。最初に、図２Ａに図示したように、ウェハは、基板１４およびエピタキシャル構造１６を含むように用意される。この例では、製造プロセスが、炭化ケイ素（ＳｉＣ）材料系用に行われると仮定する。しかしながら、プロセスステップは、他の材料系に同等に適用可能である。さらに、製造しようとするデバイスが、大電力用途用に設計された垂直集積型ショットキーダイオードであり、単一層または多層エピタキシャル構造１６が、必要に応じて処理され、ドープされ、操作されてきており、ショットキーダイオードの能動部分を形成すると仮定する。ショットキーダイオードが一例として提供されるが、ショットキーダイオード用のコンタクトパッド１８を形成するプロセスは、限定しないがトランジスタ、サイリスタ、抵抗器、およびコンデンサなどの他の種類の受動デバイスおよび能動デバイスに同等に適用可能である。
[0033]記載した例が、垂直集積型ショットキーダイオードであるので、コンタクトは、デバイスの上部および底部上に最終的には必要とされる。図示したプロセスが進むにつれて、コンタクトパッド１８が、半導体デバイス１０の表側上に最初に形成され、一方で、裏側コンタクト構造が、半導体デバイス１０の裏側上に順に形成される。しかしながら、表側上にコンタクトパッド１８を形成するステップの前に、基板１４の裏側は、裏側コンタクトを形成するステップのために準備される。図２Ｂに図示したように、ニッケル（Ｎｉ）のコンタクト膜２６が、スパッタリングプロセスを使用して形成される。一旦形成されると、ニッケルコンタクト膜２６は、アニールされて、ニッケルシリサイド（ＮｉＳｉ）のオーミックコンタクト２８を形成する（図２Ｃ）。図示した実施形態では、オーミックコンタクト２８は、アニールした後で約８００オングストローム（Å）（８０ｎｍ）近くである、しかしながら、オーミックコンタクト２８の厚さについての例示的であり非限定的な範囲は、１００から３０００Å（１０から３００ｎｍ）および６００から１０００Å（６０から１００ｎｍ）であってもよい。
[0034]一旦、オーミックコンタクト２８が形成されると、ウェハの表側上の処理が再び始まる。特に、フォトレジスト（ＰＲ）膜が、エピタキシャル構造１６の表面を覆って付けられ、ＰＲマスク３０を形成するためにエッチングされ、ＰＲマスク３０は、図２Ｄに図示したように、エピタキシャル構造１６の一部が露出される開口部を含む。エピタキシャル構造１６の表面のこれらの露出した部分は、形成しようとするコンタクトパッド１８の位置および基本寸法に対応する。
[0035]図２Ｅに図示したように、チタン（Ｔｉ）の接着層２０が、ＰＲマスク３０を覆い、そしてＰＲマスク３０内の開口部を介してエピタキシャル構造１６の表面の露出した部分上へと堆積される。図２Ｆに図示したように、窒化チタン（ＴｉＮ）のバリア層２２は、ＰＲマスク３０の残っている部分およびエピタキシャル構造１６の表面の前に露出させた部分を覆って存在する表面を含む接着層２０の全表面を覆って続いて堆積される。図２Ｇに図示したように、アルミニウム（Ａｌ）のオーバーレイ層２４は、ＰＲマスク３０の残っている部分およびエピタキシャル構造１６の表面の前に露出させた部分を覆って存在する表面を含むバリア層２２の全表面を覆って続いて堆積される。図示した実施形態では、接着層２０、バリア層２２、オーバーレイ層２４および任意の所望の中間層（図示せず）は、蒸発プロセスを使用して堆積され、ＰＲマスク３０の残っている部分を覆って存在するこれらの層の部分のやがて行われるリフトオフを可能にする。
[0036]一旦、コンタクトパッド１８用の所望の層が堆積されると、ＰＲマスク３０は、ＰＲマスク３０を溶解することができる溶剤に曝される。例えば、ウェハは、ＰＲマスク３０用の溶剤として知られるＮ−メチルピロリドン（ＮＭＰ）の槽中に沈められてもよい。ＰＲマスク３０の残っている部分が溶解されるので、ＰＲマスク３０の残っている部分を覆って存在する積み重ねた層が、離される、すなわちリフトオフされる。ウェハは、次に高圧洗浄を受けて、層の離された部分および溶解したＰＲマスク３０のすべての残留物を除去する。ＰＲマスク３０の開口部内に形成された層の離れていない部分は、エピタキシャル構造１６上に残り、しっかりとくっついて、図２Ｈに図示したように、コンタクトパッド１８を形成する。
[0037]ショットキーダイオードを実現する図示した実施形態について、接着層２０は、ショットキー層として作用することができ、ここでは金属−半導体接合が、接着（ショットキー）層２０とエピタキシャル構造１６との接合部のところに実現される。ショットキーダイオード構成について、基板１４およびある種の応用例ではエピタキシャル構造１６は、必要に応じてＮ型物質またはＰ型物質でドープされてもよく、所望の性能特性および性能パラメータを実現する。図示した実施形態について、基板１４は、約１×１０１４と１×１０１９ｃｍ−１との間の濃度でＮ型物質によりドープされる。接着層２０は、チタン（Ｔｉ）から形成され、約１０００Å（１００ｎｍ）近くの厚さであるが、接着層２０の厚さについての例示的であり非限定的な範囲は、１００から５０００オングストローム（Å）（１０から５００ｎｍ）および５００から１５００Å（５０から１５０ｎｍ）であってもよい。
[0038]バリア層２２は、窒化チタン（ＴｉＮ）から形成され、約８００Å（８０ｎｍ）近くの厚さであるが、バリア層２２の厚さについての例示的であり非限定的な範囲は、５０から１０，０００オングストローム（Å）（５から１０００ｎｍ）および１００から１０００Å（１０から１００ｎｍ）であってもよい。特に、バリア層２２は、上に説明したように勾配を付けられる等であってもよい。オーバーレイ層２４は、アルミニウム（Ａｌ）から形成され、約４０，０００Å（４０００ｎｍ）近くの厚さであるが、オーバーレイ層２４の厚さについての例示的であり非限定的な範囲は、１０，０００から１００，０００オングストローム（Å）（１０００から１０，０００ｎｍ）および３０，０００から６０，０００Å（３０００から６０００ｎｍ）であってもよい。これらの材料および厚さが具体的に与えられているが、開示および特許請求の範囲は、これに限定されない。
[0039]次に、図２Ｉに示したように、パッシベーション構造３２が、コンタクトパッド１８の周囲に形成されることがあり、水分または他の環境要素からコンタクトパッド１８および下にあるエピタキシャル構造１６を保護する。パッシベーション構造３２は、様々な形状を持つことができ、任意の適した材料から形成することができるが、図示したパッシベーション構造３２は、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、および／またはポリイミド（ＰＩ）の第１のパッシベーション層３４、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、および／またはポリイミド（ＰＩ）の第２のパッシベーション層３６、ならびに二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、および／またはポリイミド（ＰＩ）から形成された第３の最終パッシベーション層３８から形成される。ポリイミド（ＰＩ）は、イミドモノマーのポリマーである。この点のところで、コンタクトパッド１８が形成され、周囲を囲んでいるパッシベーション構造３２で効果的に封止され、プロセスは、ここでウェハの裏側上のコンタクトを作ることに転じる。
[0040]図２Ｊを参照して、少なくとも裏側接着層４０、裏側バリア層４２、およびオーミックコンタクト２８上の接続層４４の逐次堆積が、裏側コンタクト層構造４６を形成するために使用される。これらの層は、スパッタリングまたは蒸発堆積を介して形成されてもよい。図示した実施形態について、裏側接着層４０は、蒸発させたチタン（Ｔｉ）から形成され、約８００Å（８０ｎｍ）近くの厚さであるが、裏側接着層４０の厚さについての例示的であり非限定的な範囲は、１００から５０００（Å）（１０から５００ｎｍ）および５００から１５００Å（５０から１５０ｎｍ）であってもよい。裏側バリア層４２は、ニッケル（Ｎｉ）またはニッケルバナジウム（ＮｉＶ）から形成され、約４０００Å（４００ｎｍ）近くの厚さであるが、裏側バリア層４２の厚さについての例示的であり非限定的な範囲は、５００から１０，０００Å（５０から１０００ｎｍ）および２０００から８０００Å（２００から８００ｎｍ）であってもよい。接続層４４は、銀（Ａｇ）から形成され、約２０００Å（２００ｎｍ）近くの厚さであるが、接続層４４の厚さについての例示的であり非限定的な範囲は、２０００から１５，０００オングストローム（Å）（２００から１５００ｎｍ）および６０００から１０，０００Å（６００から１０００ｎｍ）であってもよい。これらの材料および厚さが具体的に与えられているとは言え、本開示および特許請求の範囲は、これらに限定されない。
[0041]図２Ｋに図示したように、この例では垂直集積型ショットキーダイオードである半導体構造１０は、パッケージ４８にはんだ付けされてもよい、そうでなければ接続されてもよい。特に、パッケージ４８は、パッケージコンタクト５２を設けるパッケージ本体５０を含むことができる。はんだ５４を用いると、接続層４４は、パッケージコンタクト５２に直接はんだ付けされる。さらに、ボンディングワイヤ５６は、コンタクトパッド１８のオーバーレイ層２４にはんだ付けされてもよい、またはそうでなければ接続されてもよい。
[0042]当業者は、本開示の実施形態に対する改善形態および変更形態を認識するであろう。すべてのかかる改善形態および変更形態は、本明細書中に開示した概念および別記の特許請求の範囲の範囲内であると考える。

Claims (15)

  1. 第１の表面を備えた半導体構造を用意するステップと、
    前記第１の表面上の少なくとも１箇所の選択領域を露出させる開口部を有する除去可能なマスクを前記第１の表面上に形成するステップと、
    前記第１の表面の少なくとも１箇所の選択領域上に接着層を設けるステップと、
    蒸発プロセスを使用して前記接着層上に窒化チタンのバリア層を設けるステップであって、該蒸発プロセスが
    前記半導体構造の周囲に真空を作り出すステップと、
    前記接着層が設けられた後で、窒素及び不活性ガスの注入の間に窒化チタンの前記バリア層が接着層を覆って形成されるように、チタンを蒸発させ、前記チタンが蒸発するにつれて、前記真空中へと窒素及び不活性ガスの両方を注入するステップとを含む、バリア層を設けるステップと、
    前記バリア層上にオーバーレイ層を設けるステップであって、コンタクトパッドが、前記接着層、前記バリア層、および前記オーバーレイ層を含む、オーバーレイ層を設けるステップと
    を含む、方法。
  2. 前記バリア層が、窒化チタンから構成される、請求項１に記載の方法。
  3. 前記バリア層の少なくとも一部分の全体にわたって、チタンと窒素の比率が、前記バリア層内に勾配を付けた部分を設けるために実質的に連続して変化する、請求項１に記載の方法。
  4. 前記オーバーレイ層が、アルミニウムを含む、請求項１に記載の方法。
  5. 前記オーバーレイ層が、チタンを含む、請求項４に記載の方法。
  6. 前記オーバーレイ層が、アルミニウムから構成される、請求項１に記載の方法。
  7. 前記半導体構造が、前記コンタクトパッドを有するショットキーダイオードを形成するために使用され、前記接着層は、金属−半導体接合が前記接着層と前記第１の表面との接合部のところに形成されるようにショットキー層を設ける、請求項１に記載の方法。
  8. 前記半導体構造が、前記コンタクトパッドを有するショットキーダイオードを形成するために使用され、前記接着層は、金属−半導体接合が前記接着層と前記第１の表面との接合部のところに形成されるようにショットキー層を設ける、請求項１に記載の方法。
  9. 前記接着層、前記バリア層、および前記オーバーレイ層が形成された後で、前記第１の表面上の前記少なくとも１箇所の選択領域を覆って存在しない前記接着層、前記バリア層、および前記オーバーレイ層の部分が、前記除去可能なマスクを用いて除去され、前記コンタクトパッドが残るように、前記除去可能なマスクを除去するステップと
    を含む、請求項１に記載の方法。
  10. 前記オーバーレイ層がアルミニウムを含み、前記接着層がチタンを含む、請求項９に記載の方法。
  11. 前記オーバーレイ層がアルミニウムを含み、前記接着層がチタンを含み、前記バリア層が、前記接着層上に直接形成され、前記オーバーレイ層が前記バリア層上に直接形成される、請求項１に記載の方法。
  12. 前記半導体構造が、炭化ケイ素材料系から形成される、請求項１に記載の方法。
  13. 前記オーバーレイ層が、アルミニウム、金、および銅からなる群のうちの１つを含み、前記接着層が、アルミニウム、チタン、白金、およびニッケルからなる群のうちの１つを含む、請求項１に記載の方法。
  14. 前記バリア層が、１００と５０００オングストローム（１０と５００ｎｍ）厚の間である、請求項１に記載の方法。
  15. 前記バリア層が、５００と１５００オングストローム（５０と１５０ｎｍ）厚の間である、請求項１に記載の方法。
JP2013538805A 2010-11-10 2011-11-07 コンタクトパッドおよびその製造方法 Active JP5985495B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/943,517 US9607955B2 (en) 2010-11-10 2010-11-10 Contact pad
US12/943,517 2010-11-10
PCT/US2011/059542 WO2012064636A2 (en) 2010-11-10 2011-11-07 Contact pad

Publications (2)

Publication Number Publication Date
JP2014500620A JP2014500620A (ja) 2014-01-09
JP5985495B2 true JP5985495B2 (ja) 2016-09-06

Family

ID=44993193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013538805A Active JP5985495B2 (ja) 2010-11-10 2011-11-07 コンタクトパッドおよびその製造方法

Country Status (5)

Country Link
US (1) US9607955B2 (ja)
EP (1) EP2638571A2 (ja)
JP (1) JP5985495B2 (ja)
TW (1) TWI643272B (ja)
WO (1) WO2012064636A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799733B2 (en) 2012-06-06 2017-10-24 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a schottky metal
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
KR101764468B1 (ko) * 2014-07-17 2017-08-02 주식회사 동부하이텍 쇼트키 다이오드 및 그 제조 방법
DE102015120668B4 (de) * 2015-11-27 2022-08-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
JP6528793B2 (ja) * 2017-02-22 2019-06-12 サンケン電気株式会社 半導体装置
WO2019107571A1 (ja) * 2017-12-01 2019-06-06 日本電信電話株式会社 平面光波路型光デバイス
EP3975265A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846631A (ja) 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS59112654A (ja) 1982-12-18 1984-06-29 Toshiba Corp 砒化ガリウム半導体装置
AU3994785A (en) * 1984-02-13 1985-08-27 Schmitt, J.J. 111 Method and apparatus for the gas jet deposition of conductingand dielectric thin solid films and products produced there by
JPS6135517A (ja) 1984-07-27 1986-02-20 Toshiba Corp 半導体装置の形成方法
JPS62209835A (ja) 1986-03-10 1987-09-16 Nec Corp 表面電極形成方法
JPS6351630A (ja) 1986-08-21 1988-03-04 Sanken Electric Co Ltd シリコン基板への電極形成法
JPH04177764A (ja) 1990-11-13 1992-06-24 Nikko Kyodo Co Ltd ショットキ―電極の形成方法
US5426000A (en) * 1992-08-05 1995-06-20 Alliedsignal Inc. Coated reinforcing fibers, composites and methods
KR0174878B1 (ko) 1995-11-17 1999-04-01 양승택 확산 장벽층 형성방법
JP3315302B2 (ja) * 1995-12-18 2002-08-19 株式会社神戸製鋼所 真空アーク蒸着方法
JP2959493B2 (ja) 1996-10-25 1999-10-06 サンケン電気株式会社 半導体発光素子
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
JP2003069048A (ja) 2001-08-30 2003-03-07 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
US7084058B2 (en) * 2001-04-17 2006-08-01 Micron Technology Inc. Method of forming low-loss coplanar waveguides
EP1280210A3 (en) 2001-07-27 2005-04-06 Sanyo Electric Co., Ltd. Schottky barrier diode and manufacturing method of schottky barrier diode
JP3735550B2 (ja) * 2001-09-21 2006-01-18 Ｔｄｋ株式会社 弾性表面波装置およびその製造方法
TWI220770B (en) * 2003-06-11 2004-09-01 Ind Tech Res Inst Method for forming a conductive layer
TWI229436B (en) 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
US7195952B2 (en) 2005-03-22 2007-03-27 Micrel, Inc. Schottky diode device with aluminum pickup of backside cathode
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
FR2917893B1 (fr) * 2007-06-22 2009-08-28 Commissariat Energie Atomique Procede de fabrication d'une connexion electrique a base de nanotubes de carbone
JP2009081177A (ja) 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
US7727882B1 (en) * 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications

Also Published As

Publication number Publication date
JP2014500620A (ja) 2014-01-09
US20120115319A1 (en) 2012-05-10
WO2012064636A2 (en) 2012-05-18
WO2012064636A3 (en) 2012-08-09
WO2012064636A4 (en) 2012-10-26
US9607955B2 (en) 2017-03-28
TW201227853A (en) 2012-07-01
TWI643272B (zh) 2018-12-01
EP2638571A2 (en) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5985495B2 (ja) コンタクトパッドおよびその製造方法
EP2428983B1 (en) Semiconductor device and method of producing same
TWI475693B (zh) 半導體裝置及其製造方法，以及電源供應裝置
US6531383B1 (en) Method for manufacturing a compound semiconductor device
TW201131762A (en) Low ohmic contacts containing germanium for gallium nitride or other nitride-based power devices
US9331155B2 (en) Semiconductor device and manufacturing method
US20190051624A1 (en) Solder Metallization Stack and Methods of Formation Thereof
JP2003243323A (ja) 半導体素子およびその製造方法
US6809352B2 (en) Palladium silicide (PdSi) schottky electrode for gallium nitride semiconductor devices
CN107871784B (zh) 半导体器件
JP2020017647A (ja) 半導体装置の製造方法
KR20010014013A (ko) 비실리콘 기술에서 사용하기 위한 티타늄 질화물 확산장벽 및 금속화 방법
RU2407104C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ МНОГОСЛОЙНОГО ОМИЧЕСКОГО КОНТАКТА К n-GaAs
US10475743B2 (en) Semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device
JP3344416B2 (ja) 半導体装置およびその製造方法
US7569911B2 (en) Semiconductor device having an improved wiring or electrode structure
US10020244B2 (en) Polymer via plugs with high thermal integrity
US20170053879A1 (en) Method, a semiconductor device and a layer arrangement
WO2006006529A1 (ja) 窒化物半導体装置のショットキー電極及びその製造方法
JPH01166556A (ja) ｎ型ＧａＡｓオーム性電極およびその形成方法
JP3823826B2 (ja) 半導体素子の製造方法
CN114784104A (zh) 基于两步退火的无金欧姆接触的射频器件及其制备方法
JP2007109682A (ja) 半導体素子及びその製造方法
JP2010192558A (ja) 電子デバイス及びオーミック電極形成方法
JP2011014676A (ja) 電子デバイス及びオーミック電極形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160803

R150 Certificate of patent or registration of utility model

Ref document number: 5985495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250