JP2007109682A - 半導体素子及びその製造方法 - Google Patents

Abstract

【課題】 高い信頼性を有し且つｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層と良好な低抵抗接触が得られる電極構造を備えた半導体素子及びその製造方法を提供する。
【解決手段】 ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に、前記半導体層と低抵抗接触する電極を備えた半導体素子であって、前記電極を、少なくともＧｅを含むＣｒからなる構成としている。
【選択図】 図１

Description

本発明は、ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に低抵抗接触な電極を備えた半導体素子及びその製造方法に関する。

ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等に代表されるＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体（ＩＩＩ−Ｖ族窒化物系化合物半導体）は、禁制帯幅が大きく（バンドギャップが広く）、且つ熱的に働く荷電粒子（電子と正孔）が少ないことから、高温動作や高耐圧性に優れている。

Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体を用いたものとして、発光ダイオードやレーザダイオード等の発光素子、フォトダイオードやフォトトランジスタ等の受光素子、バイポーラトランジスタ（ＨＢＴ）、電解効果トランジスタ（ＦＥＴ）、高移動度トランジスタ（ＨＥＭＴ）等の電子デバイスが知られている。また、これらの半導体素子では、前記半導体層と低抵抗接触（接触抵抗の小さなオーミック接触、又はオーミック接触）となる電極が切望されている。

Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体において、上述のような低抵抗接触を実現する電極材料として、仕事関数の小さいチタン−アルミニウム（Ｔｉ／Ａｌ）若しくはチタン−アルミニウム−チタン−金（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）が多く利用されている。しかしながら、これらの何れかを使用した場合であっても、接触抵抗は一般に１×Ｅ^−５（Ω・ｃｍ^２）程度と高い。また、これらの何れかを使用した電極はアルミニウム（Ａｌ）を含むため、大電流を流すとエレクトロマイグレーションが発生し、信頼性が低下してしまう。

上述のようなエレクトロマイグレーションが発生せず、且つＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層に低抵抗接触する電極として、クロム（Ｃｒ）を用いた電極がある。しかしながら、Ｃｒ単体では良好な信頼性を有する電極特性が得られない。そこで、特許文献１及び２に記載されるような、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体層の上にＣｒを積層し、その上にニッケル（Ｎｉ）を積層して電極をなす構成とした半導体素子が提案されている。

しかしながら、特許文献１及び２に記載の材料からなる電極を高温でアニール処理（熱処理）すると、ＮｉがＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体層の方へ少なからず浸透、または反応してしまう。Ｎｉは仕事関数が比較的大きく、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体に対してショットキー接合となる金属材料であるため、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体層に対して良好な低抵抗接触となる電極が得られないという問題がある。

特許文献３には、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体の上に、仕事関数の小さいＣｒ、ニオブ（Ｎｂ）、Ｔｉ等の何れかの金属、及びシリコンを構成元素とするシリサイドを形成し、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体と低抵抗接触となる電極構造を有する半導体素子が記載されている。上記金属の何れかを構成元素としてシリサイド化された電極は、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体との接着強度が強く、電極上面の荒れが少ないという点で優れている。
しかしながら、特許文献３に記載の半導体素子に備えられた電極では、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体に対して所望される良好な低抵抗接触が得られないという問題がある。

また、特許文献４には、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体層上に、Ｔｉ、ジルコニウム（Ｚｒ）、タングステン（Ｗ）より選択された少なくとも１種以上を含有してなる第１の電極と、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）から選択された少なくとも１種を含有してなる第２の電極が形成され、前記第１の電極が前記半導体層に接して形成された半導体素子が記載されている。
しかしながら、特許文献４に記載の半導体素子では、ＩＩＩ-Ｖ族ｎ型窒化物系化合物半導体層に対して所望する程度に良好な低抵抗接触が得られないという問題がある。
特許第２８０３７４１号公報 特許第３３８４７００号公報 特許第３３６０９４５号公報 特許第３０４７９６０号公報

本発明は、上記問題に鑑みてなされたものであり、ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層の上に、高い信頼性を有し且つ前記半導体層と良好な低抵抗接触が得られる電極構造を備えた半導体素子及びその製造方法を提供することを目的としている。
特に、ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層の上にＧｅを含み、Ｃｒを電極の構成元素とすることで高い信頼性を有し且つ前記半導体層と所望する程度に良好な低抵抗接触を得ることができる半導体素子及びその製造方法を提供する。

上記目的を達成するため、本発明の半導体素子は、ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に、前記半導体層と低抵抗接触する電極を備えた半導体素子であって、前記電極は、Ｇｅを含む、Ｃｒからなる電極であることを特徴とする。
本発明によれば、電極上面の荒れが少なく、良好な低抵抗接触を得ることが可能な電極構造とすることが可能となる。特に、Ｇｅを含む電極を形成することにより、ｎ型又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層に対して電極上面の荒れが少なく、前記半導体層と所望する程度に良好な低抵抗接触が得られる電極を備えた半導体素子を提供することができる。

また、本発明の半導体素子は、電極に含まれるＧｅが、電極上面側に比べて電極下面側に多く含まれている構成とすることが好ましい。
また、本発明の半導体素子は、電極上面側にＡｕが含まれた構成とすることが好ましい。
また、本発明の半導体素子は、電極の中間部が、ＣrとＡｕとＧｅとが混合されてなる構成とすることが好ましい。

本発明の半導体素子の製造方法は、ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又は、ノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に、前記半導体層と低抵抗接触する電極を備えた半導体素子の製造方法であって、前記半導体層上に、Ｃｒからなる第１の電極を形成する工程と、前記第１の電極に積層して、Ｇｅを含む第２の電極を形成する工程と、を備えたことを特徴とする。
本発明によれば、ｎ型又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上において、電極表面の荒れが少なく、前記半導体層とより良好なオーミック接触が得られる電極を有する半導体素子の製造方法を提供することができる。

また、本発明の半導体素子の製造方法は、更に、前記第２の電極に積層して、Ａｕを含む第３の電極を形成する工程を備えて製造する方法としても良い。
また、本発明の半導体素子の製造方法は、前記第２の電極が、ＡｕとＧｅとが混合されてなる構成として製造する方法としても良い。

本発明はの半導体素子の製造方法は、前記半導体層上に前記第１の電極、及び第２の電極を形成した後、４００℃以上１０００℃以下の温度で熱処理することを特徴とする。
本発明によれば、ｎ型又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層に対して、電極表面側の荒れが少なく、より良好な低抵抗接触が得ることが可能な電極を有する半導体素子における製造方法を提供することができる。

本発明の半導体素子によれば、ｎ型又はノンドープのＡｌ_ＸＧａＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層とその上に形成される電極との間の低抵抗性が向上し、電極上面の荒れが少なく信頼性の高い半導体素子が得られる。

以下、本発明の半導体素子の実施の形態について、図面を参照しながら説明する。ただし、本発明は以下の各実施形態に限定されるものではなく、例えばこれら実施形態の構成要素同士を適宜組み合わせてもよい。

本実施形態では、図１に示すようなショットキーバリアダイオードの半導体素子２０を例に説明する。
この半導体素子２０は、ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に、前記半導体層と低抵抗接触する電極を備えており、該電極は、Ｇｅを含む、Ｃｒからなる電極で構成されている。
また、半導体素子２０は、シリコン等の導電性基板又はＳｉＣやサファイア等の絶縁基板からなる基板１と、該基板１上に形成され、低温成長のＧａＮ層が順次積層されたバッファ層２と、該バッファ層２上に形成されたＧａＮからなる第１半導体層３と、該第１半導体層３上に形成され、ｎ型又はノンドープのＡｌＧａＮからなる第２半導体層４とが、順に積層して形成されている。第２半導体層４の主面２００上には、第２半導体層４とショットキー接合を有する電極５と、第２半導体層４と低抵抗接触（オーミック接触）を有する電極６が形成され、図１に示すようなショットキーバリアダイオードとして概略構成されている。

基板１は、半導体素子２０の基板として設けられ、基板１上にはバッファ層２を介して半導体層が積層される。
基板１の材質は、上述したように、シリコン等の導電性基板、又はＳｉＣやサファイア等の絶縁基板を用いることができ、適宜選択して採用することができる。

バッファ層２は、基板１上に積層して形成されるとともに、該基板１と半導体層との間に配されている。
バッファ層２は、低温成長のＧａＮ層とＧａＮ層とからなり、これらの各層が順次積層されてなる。

第１半導体層３は、バッファ層２上に形成される半導体層である。
第１半導体層３は、上述したように、ＧａＮからなり、第２半導体層４とともに、本実施形態の半導体素子２０を形成している。
また、第１半導体層３には、後述の第２半導体層４との境界であるヘテロ界面２０１付近に、窒化物系化合物半導体の自発分極及びピエゾ電気分極に基づく２次元キャリア（２次元電子ガス層又は２次元ホールガス層ともいう）２０２が発生している。

第２半導体層４は、第１半導体層３上に形成され、該第１半導体層３とともに、本実施形態の半導体素子２０の半導体層を形成している。
第２半導体層４は、ｎ型、またはノンドープの窒化物系化合物半導体｛Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）｝からなる。

電極５は、第２半導体層４の主面２００上に形成され、第２半導体層４との間でショットキー接合される。

電極６は、第２半導体層４の主面２００上に、第２半導体層４と低抵抗接触（オーミック接触）を有して形成されており、Ｇｅを含むＣｒからなる電極である。
以下、本実施形態の電極６について詳しく説明する。

電極６に含まれるＧｅは、ｎ型、またはノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ半導体からなる第２半導体層４のドナーとなる。
電極６に含まれるＧｅは、電極６の上面６ａ側に比べて、電極６と第２半導体層４との界面である下面６ｂ側に多く含まれていることが望ましい。
第２半導体層４と、その上に形成された電極６とが低抵抗接触するメカニズムについては、以下のように考えられる。第２半導体層４の主面２００は、結晶格子の終端部であるため不飽和結合が存在し、第２半導体層４の主面２００近傍に表面準位が発生しやすい。この表面準位に電子が捕獲されると、第２半導体層４内部の正孔が界面２００に引き寄せられ、第２半導体層４の主面２００近傍の正孔濃度が高くなってしまう。

本発明では、Ｇｅを含み、Ｃｒを主たる構成元素とする電極６を、第２半導体層４の主面２００に配した構成している。Ｇｅは、融点が９５８℃であり、Ｃｒの融点（１８９０℃）よりも低い。一般的に金属は、融点の１／１０程度の温度で自己表面拡散が起こり始め、融点の１／３程度の温度で合金化が始まるといわれている。このため、電極のアニール処理を行った場合、電極６の構成元素であるＧｅはＣｒよりも容易に自己拡散し、電極６の下面６ｂ側に存在する一部のＧｅと主面２００近傍の第２半導体層４内の正孔とが打ち消しあう。この結果、電極６と第２半導体層４との界面においてバリア障壁の幅が狭まり、トンネル効果が生じて電子が第２半導体層４とその上に形成された電極６との間を通り抜けやすくなる。従って、第２半導体層４と電極６との間に良好な低抵抗接触が得られる。

また、ＣｒにＧｅを加えることによって、Ｃｒ単体の場合に比べ、第２半導体層４とその上に形成される電極６との密着性が促進され、電極６と第２半導体層４との間の強度が増す。さらに、電極６の上面６ａの電極荒れが抑制されるため、上面６ａ側に絶縁膜を積層した後に上面６ａを露出してボンディングワイヤ（図示略）を熱圧着法及び超音波法で接続する際、ボンディングワイヤを上面６ａに良好に接続することができる。特に、電極６の上面６ａ側に比べて下面６ｂ側にＧｅを多く含む構成とすることにより、第２半導体層４と電極６との密着性がより促進され、本発明の効果を得ることができる。

また、電極６の上面６ａ側はＡｕ（金）を含むことが望ましい。これにより、第２半導体層４と、該第２半導体層４上に形成される電極６との間の低抵抗接触が可能となり、さらに、電極６と、該電極６の上面６ａに接続されるボンディングワイヤとの密着性を向上させることができる。

また、本実施形態の半導体素子２０に用いられる電極６は、電極６の下面６ｂと上面６ａとの間の中間部６ｃにおいて、Ｃｒ、Ａｕ、Ｇｅが混合されてなる構成としてもよい。これにより、第２半導体層４と電極６との間の、より良好な低抵抗接触が可能となる。

電極６に含まれるＣｒの重量含有率は、３０ｗ％未満とすることが好ましい。
電極６のＣｒの含有率が３０Ｗ％を超えると、電極６におけるＧｅの占める重量含有率が小さくなってしまい、ＣｒにＧｅを含ませることによる本発明の効果が低下してしまう。これは、第２半導体層４の上に、Ｃｒ又はＣｒとＡｕからなる電極を形成した場合、所望する程度の良好な低抵抗接触が得られないことから確認することができる。
よって、電極６に含まれるＣｒの含有量は、重量含有率で３０ｗ％以下とすることが好ましい。

一方、電極６に含まれるＣｒの重量含有率を５ｗ％未満とした場合も、本発明の効果が得られなくなる。
この点に関するメカニズムは、本発明者が鋭意研究したところによれば、半導体素子をアニール処理することにより、電極６の構成元素であるＧｅはＣｒよりも容易に自己拡散するが、Ｇｅの第２半導体層４への浸透を電極６の構成元素であるＣｒが抑制し、電極６の下面６ｂ側（界面２００近傍）にＧｅを残存させることで、界面２００における電極６と第２半導体層４との低抵抗接触を可能とし、電極６と第２半導体層４との密着性をも良好とし、さらに電極６上面の荒れをも抑制することができると考えられる。
従って、後述の本発明の半導体素子の製造方法で説明するが、電極６は、Ｃｒをある程度厚く積層し、その上にＧｅを含む電極層を積層して形成することが望ましく、且つ電極６に含まれるＣｒの重量含有率が５ｗ％以上であることが望ましい。

図１に示すような本実施形態の半導体素子２０では、上述の構成によってショットキーダイオードを成しているが、本発明の半導体素子はこれに限らない。また、第２半導体層４はＡｌＧａＮ層に限らない。本発明は、ｎ型又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体に低抵抗で且つ信頼性の高い電極を形成した半導体素子を提供するものであり、例えばＬＥＤ、ＦＥＴ、ＨＦＥＴ、ＩＧＢＴ、サイリスタ、トランジスタ等、ｎ型又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）からなる半導体層と、この半導体層上に形成されて該半導体層と低抵抗接触する電極を備える全ての半導体素子に適用することができる。

なお、本実施形態の電極６を構成している、Ｇｅを含むＣｒからなる電極は、Ｍｏ、Ｗ、Ｔａ、Ｎｂ等の高融点の電極材料を構成元素として含んでいても良く、それら何れかを含む混合物又は合金化された物からなる電極であっても良い。上述したような、高融点の電極材料を電極６の構成元素に含ませることで、より高温で半導体素子をアニール処理することが可能となり、第２半導体層４と電極６との密着性等をさらに向上することができる。

以下に、本発明の半導体素子の製造方法の一例について、図２を参照しながら説明する。
本実施形態の半導体素子２０の製造方法は、ｎ型又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層を上面に有する半導体基体１０上に電極を形成する方法であって、例えば、基板１、バッファ層２、第１半導体層３、第２半導体層４を、この順で積層して形成した半導体基体１０上に、該半導体基体１０と低抵抗接触する電極６を形成する方法である。つまり、半導体基体１０上に、スパッタ法又は真空蒸着法によってＣｒからなる第１の電極６１を形成する工程と、スパッタ法又は真空蒸着法によって第１の電極６１の上にＧｅを含む第２の電極６２を積層する工程と、を備えてなる製造方法であることを特徴としている。
また、本実施形態の半導体素子２０の製造方法では、更に、前記第２の電極６２に積層して、Ａｕを含む第３の電極６３を形成する工程を備えたことを特徴としている。
また、本実施形態の半導体素子２０の製造方法では、第２の電極６２を、ＡｕとＧｅとが混合されてなる電極として構成することができる。
また、本実施形態の半導体素子２０の製造方法では、半導体基体１０上に前記電極を形成する積層工程の後、４００℃以上１０００℃以下の温度でアニール処理（熱処理）する方法とすることができる。
なお、図２に示す半導体基体１０は一例であって、本例の説明には限定されない。

まず、シリコンなどの導電性基板、又はＳｉＣやサファイアなどの絶縁性基板からなる基板１の上に、ＧａＮからなるバッファ層２と、膜厚３ｎｍのノンドープのＧａＮからなる第１半導体層３と、膜厚２０ｎｍのＡｌＧａＮからなる第２半導体層４とを順に積層し、半導体基体１０を形成する。
次に、半導体基体１０の主面２００上に、スパッタ法又は真空蒸着法によってＣｒからなる第１の電極６１を形成し、該第１の電極６１上に積層して、Ｇｅを含む第２の電極６２を形成する。第２の電極６２を形成する方法としては、Ａｕ及びＧｅを同時にスパッタ法又は真空蒸着法によって積層する方法としても良い。また、第２の電極６２を、ＡｕＧｅを電極材料として、スパッタ法又は真空蒸着法によって積層する方法としても良い。また、図３に示すように、ボンディングワイヤとの密着性を高めるため、第２の電極６２上に、Ａｕを含む第３の電極６３をスパッタ法又は真空蒸着法によって形成してもよい。

このようにして形成した第１の電極６１及び第２の電極６２（第３の電極がある場合には、第３の電極６３も含み、以下同様）をフォトマスクとエッチングにて不要な部分を除去する。
その後、アニーリング装置（熱処理装置）に入れて、４００℃以上１０００℃以下、より好ましくは７００℃以上１０００℃以下の温度でアニール処理して、第２半導体層４、第１の電極６１、第２の電極６２のそれぞれが接する界面における反応を促進させ、電極６を形成する。
アニール処理の温度を上記範囲とすることによって、電極６上面の電極荒れを防止すると共に、低抵抗接触を得ることができる。アニール温度が４００℃以下だと、低抵抗接触が得られにくい。逆に、アニール温度が１０００℃を超えると、Ｇｅの融点を超えてしまい、好ましくない。

次に、Ｎｉ、白金(Ｐｔ)等の仕事関数が大きい金属を、主面２００上にスパッタ法又は真空蒸着法によって積層した後、フォトマスクとエッチングにて不要な部分を除去し、さらにアニール処理して半導体層４とショットキー接合を有する電極５を形成する。

本実施形態の半導体素子における電極６の製造方法は、例えば、Ｃｒからなる第１の電極６１を７０ｎｍ、ＡｕＧｅからなる第２の電極６２を４０ｎｍ、Ａｕからなる第３の電極６３を１００ｎｍの膜厚で順に形成する。
その後、約８００℃で１０分間、アニール処理を行う。これにより、第２の電極６２の構成元素であるＧｅは、第１の電極６１の構成元素であるＣｒの方へ浸透して行く。これにより、第２半導体層４上に、Ｇｅを含むＣｒからなる電極６が形成される。

なお、本実施形態の製造方法において、第２の電極６２を形成する工程と第３の電極６３を形成する工程との間に、高融点の電極材料であるＭｏ、Ｗ、Ｔａ、Ｎｂ等を構成元素とする中間電極を形成する工程を設けても良い。また、第２の電極６２を形成する工程を、上記何れかの高融点の電極材料とＧｅを含む混合材料または合金から形成する工程としても良い。
上記高融点の電極材料をＣｒの上に積層することによって、アニール処理後の電極６の上面側にＣｒが露出することを抑制する効果（バリアのような効果）を有する。従って、より高温でアニール処理を行うことが可能となり、第２半導体層４と電極６との密着性を向上することができる。また、Ｃｒと上記高融点の電極材料とが混合、合金化するか、又はＣｒの表面が高融点の電極材料で覆われるため、電極６上面の荒れを防止し、電極６の上面に接続されるボンディングワイヤとの密着性を高めることができる。

以下、本発明の半導体素子の実施例について説明するが、本発明の半導体素子は、これらの実施例にのみ限定されるものでは無い。
本発明者は、特に本発明の半導体素子と特許文献４（特許第３０４７９６０号公報）に記載の半導体素子とを比較するため、以下に示すようなサンプル作製及び実験を行った。

［半導体素子のサンプル作製］
ノンドープのＡｌＧａＮ半導体層の上に、第１の電極／第２の電極／第３の電極を、それぞれＣｒ（７０ｎｍ）／ＡｕＧｅ（４０ｎｍ）／Ａｕ（１００ｎｍ）の材料及び膜厚で形成し、さらに、所定の温度でアニールすることで本発明に係る低抵抗接触な電極を有する半導体素子（実施例）を得た。また、この際の電極の構成元素の重量含有率は、それぞれ、Ｃｒ：１６ｗ％／Ｇｅ：１ｗ％／Ａｕ：８３ｗ％とした。

また、ノンドープのＡｌＧａＮ半導体層の上に、第１の電極／第２の電極／第３の電極を、それぞれＴｉ（１０ｎｍ）／ＡｕＧｅ（４０ｎｍ）／Ａｕ（１００ｎｍ）の材料及び膜厚で形成した後、所定の温度でアニールした電極、及び、それぞれＴｉ（１０ｎｍ）／ＡｕＳｉ（４０ｎｍ）／Ａｕ（１００ｎｍ）の材料及び膜厚で形成した後、所定の温度でアニールした電極を作製し、従来の半導体素子（比較例：特許文献４に記載の半導体素子）を得た。また、この際の電極の構成元素の重量含有率は、それぞれ、Ｔｉ：１．６８ｗ％／Ｇｅ：０．９５ｗ％／Ａｕ：９７．４ｗ％、及び、Ｔｉ：１．６５ｗ％／Ｓｉ：０．０７ｗ％／Ａｕ：９８．２ｗ％とした。
上述のようにして作製した各実施例及び比較例のサンプルを、それぞれ５００℃、６５０℃、８００℃、９００℃、１１００℃の各温度でアニール処理を行い、後述の評価を行った。

なお、実施例サンプルのＣｒを厚く形成しているのは、上述したようにＣｒを厚くすることによって低抵抗接触となるからである。また、比較例サンプルにおいて、Ｔｉの厚さを１０ｎｍとしたのは、特許文献４に記載された半導体素子の電極のＴｉの厚さは５０ｎｍ以下とあり、より薄く形成するのが好ましいと記載されていることからである。

［サンプルの評価］
上記各温度でアニール処理したサンプルについて、半導体層と電極との間の接触抵抗値を測定するとともに、電極上面の状態について光学顕微鏡を用いて、電極の荒れの有無を確認した。

［評価結果］
電極の材料をＣｒ／ＡｕＧｅ／Ａｕとし、アニール処理温度を６５０℃、８００℃、９００℃とした本発明の半導体素子のサンプルは、電極上面の荒れも無く、また、半導体層と電極との間の接触抵抗も０．７６〜１．４４Ω・ｍｍと、低い範囲の数値を示した。
これに対し、電極の材料をＣｒ／ＡｕＧｅ／Ａｕとし、アニール処理温度を５００℃としたサンプルでは、所望する程度の低抵抗接触が得られなかった。

また、電極の材料をＣｒ／ＡｕＧｅ／Ａｕとし、アニール処理温度を１１００℃としたサンプルでは、電極上面が荒れる結果となった。

また、電極の材料をＴｉ／ＡｕＧｅ／Ａｕとした従来の半導体素子のサンプルでは、アニール処理温度を５００℃、６５０℃、８００℃、９００℃、１１００℃のいずれとした場合も、電極上面に荒れが生じ、且つ低抵抗接触がまったく得られなかった。
また、電極の材料をＴｉ／ＡｕＳｉ／Ａｕとした従来の半導体素子のサンプルでは、アニール処理温度を８００℃とした場合には、約６．０Ω・ｍｍという接触抵抗値が得られたが、本発明の半導体素子に比べて高い数値であり、８００℃も高い温度でアニール処理した場合には電極上面が荒れる結果となった。

以上の結果により、ｎ型又はノンドープのＡｌ_ＸＧａＮ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層の上に、Ｃｒ／ＡｕＧｅ／Ａｕからなる電極を形成した本発明の半導体素子は、電極上面の荒れが少なく、ｎ型又はノンドープのＡｌ_ＸＧａＮ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層と良好な低抵抗接触が得られることが明らかである。

本発明の半導体素子の一例を模式的に示す断面図である。 本発明の半導体素子のアニール処理前における一例を模式的に示す断面図である。 本発明の半導体素子のアニール処理前における他例を模式的に示す断面図である。

符号の説明

１…基板、２…バッファ層、３…第１半導体層、４…ｎ型半導体層、５…電極（ショットキー電極）、６…電極（低抵抗電極）、６ａ…上面、６ｂ…下面、６ｃ…中間部、６１…第１の電極、６２…第２の電極、６３…第３の電極

Claims (8)

1. ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又はノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に、前記半導体層と低抵抗接触する電極を備えた半導体素子であって、
   前記電極は、Ｇｅを含む、Ｃｒからなる電極であることを特徴とする半導体素子。
2. 前記電極に含まれるＧｅは、電極上面側に比べて電極下面側に多く含まれていることを特徴とする請求項１に記載の半導体素子。
3. 前記電極は、上面側にＡｕが含まれていることを特徴とする請求項１又は２に記載の半導体素子。
4. 前記電極の中間部は、ＣrとＡｕとＧｅとが混合されてなることを特徴とする請求項１乃至３の何れかに記載の半導体素子。
5. ｎ型Ａｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層、又は、ノンドープのＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１）半導体層上に、前記半導体層と低抵抗接触する電極を備えた半導体素子の製造方法であって、
   前記半導体層上に、Ｃｒからなる第１の電極を形成する工程と、前記第１の電極に積層して、Ｇｅを含む第２の電極を形成する工程と、
   を備えたことを特徴とする半導体素子の製造方法。
6. 更に、前記第２の電極に積層して、Ａｕを含む第３の電極を形成する工程を備えたことを特徴とする請求項５に記載の半導体素子の製造方法。
7. 前記第２の電極は、ＡｕとＧｅとが混合されてなる電極であることを特徴とする請求項５又は６に記載の半導体素子の製造方法。
8. 前記半導体層上に、請求項５〜７の何れかに記載の電極を形成した後、４００℃以上１０００℃以下の温度で熱処理することを特徴とする半導体素子の製造方法。
   

Images