CN102709319B - 半导体器件及其制造方法以及电源装置 - Google Patents

半导体器件及其制造方法以及电源装置 Download PDF

Info

Publication number
CN102709319B
CN102709319B CN201110415537.0A CN201110415537A CN102709319B CN 102709319 B CN102709319 B CN 102709319B CN 201110415537 A CN201110415537 A CN 201110415537A CN 102709319 B CN102709319 B CN 102709319B
Authority
CN
China
Prior art keywords
type nitride
semiconductor layer
semiconductor device
nitride semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110415537.0A
Other languages
English (en)
Other versions
CN102709319A (zh
Inventor
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN102709319A publication Critical patent/CN102709319A/zh
Application granted granted Critical
Publication of CN102709319B publication Critical patent/CN102709319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件，包括：包括载流子传输层3和载流子供给层5的氮化物半导体堆叠结构；提供在所述氮化物半导体堆叠结构上方并包括活化区域10和非活化区域10A的p-型氮化物半导体层6；提供在所述p-型氮化物半导体层中的所述非活化区域上的n-型氮化物半导体层7；以及提供在所述p-型氮化物半导体层中的所述活化区域上方的栅电极13。

Description

半导体器件及其制造方法以及电源装置
技术领域
本文中讨论的实施方案涉及半导体器件及其制造方法以及电源装置。
背景技术
氮化物半导体器件特征在于其较高的饱和电子速度和较宽的带隙。通过利用这类特征开发具有较高耐受电压和较高输出的器件的努力很活跃。
特别地，用于具有较高耐受电压和较高输出的这类器件的一类氮化物半导体器件为场效应晶体管，特别是高电子迁移率晶体管(HEMT)。
例如，存在包括HEMT结构的GaN-HEMT，其中AlGaN电子供给层堆叠在GaN电子传输层上。在GaN-HEMT中，由于AlGaN和GaN的晶格常数差异，所以在AlGaN中产生应变，该应变将诱导压电极化。通过AlGaN的压电极化和自发极化产生高密度二维电子气(2DEG)。由此，GaN-HEMT可提供具有较高耐受电压和较高输出的器件。
已开发出各种技术来在提供较高密度2DEG的GaN-HEMT中实现常闭操作。
例如，一种技术通过蚀刻栅电极正下方的电子供给层实现常闭操作。下文称该技术为第一技术。
或者，(有意注入载流子)存在在有意注入载流子这点上基于完全不同于结型场效应晶体管(JFET)的原理进行操作的器件。具体地，器件中的另一技术通过仅在栅电极正下方提供具有p-型导电性的半导体层实现常闭操作。下文称该技术为第二技术。另一技术提供了一种包括在栅电极正下方具有p-型导电性的区域而在其余区域中提供高电阻区的氮化物半导体层。在该技术中，在该较高电阻区上提供了氢阻挡膜或氢扩散膜。下文称该技术为第三技术。
发明内容
然而，在以上描述的上述第一技术中，蚀刻引起沟道区域附近受损，这使得沟道区域中的电阻和漏电流增加。
在上述第二技术中，需要通过蚀刻等移除在栅电极正下方之外的区域中形成的具有p-型导电性的半导体层。这引起沟道区域附近受损，导致沟道区域中电阻的增加。
根据实施方案的一个方面，本发明的半导体器件和电源装置包括：包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；提供在所述氮化物半导体堆叠结构上方并包括活化区域和非活化区域的p-型氮化物半导体层；提供在所述p-型氮化物半导体层中的非活化区域上的n-型氮化物半导体层；以及提供在所述p-型氮化物半导体层中的活化区域上方的栅电极。
根据实施方案的另一方面，本发明的制造半导体器件的方法包括：形成包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；在所述氮化物半导体堆叠结构上方形成p-型氮化物半导体层；在所述p-型氮化物半导体层上形成n-型氮化物半导体层；移除所述n-型氮化物半导体层的一部分；通过进行热处理在所述p-型氮化物半导体层的一部分中形成活化区域；以及在所述p-型氮化物半导体层中的活化区域上方形成栅电极。
附图说明
图1为示出根据第一实施方案的半导体器件(GaN-HEMT)的结构的横截面示意图；
图2A为AlGaN/GaN-HEMT的能带结构概图；
图2B为其中在栅电极正下方的AlGaN层上提供p-GaN层(具有p-型导电性的GaN层)的能带结构概图；
图2C为其中在除了栅电极正下方之外的区域上方、即沟道区域上方存在i-GaN的能带结构概图；
图3为根据第一实施方案的半导体器件(GaN-HEMT)的能带结构概图；
图4A-4C为示出制造根据第一实施方案的半导体器件(GaN-HEMT)的方法的横截面示意图；
图5A-5D为示出制造根据第一实施方案的半导体器件(GaN-HEMT)的方法的横截面示意图；
图6为示出根据第一实施方案的变化方案的半导体器件(GaN-HEMT)的结构的横截面示意图；
图7为示出根据第二实施方案的半导体器件(半导体封装)的结构的平面示意图；和
图8为示出根据第二实施方案的电源装置中包括的PFC电路的结构的示意图。
具体实施方式
上述第三技术难以在沟道区域中保持低电阻。
因此，需要实现常闭操作同时在沟道区域中保持低电阻。
下文将结合附图描述根据实施方案的半导体器件及其制造方法以及电源装置。
[第一实施方案]
下面结合图1-5D描述根据第一实施方案的半导体器件及其制造方法。
根据该实施方案的半导体器件为化合物半导体器件，特别是使用氮化物半导体材料的具有较高耐受电压和较高输出的器件。注意，这种半导体器件也称为氮化物半导体器件。
此外，该半导体器件包括使用氮化物半导体材料的场效应晶体管。在本实施方案中，半导体器件包括结型场效应晶体管。注意，该晶体管也称为氮化物半导体场效应晶体管。
具体地，该实施方案的半导体器件包括使用基于GaN的半导体材料并实现常闭操作的GaN-HEMT。注意，该器件也称为基于GaN的器件。
如图1中所示，该实施方案的半导体器件包括氮化物半导体堆叠结构，其中在半绝缘的SiC基板1上方堆叠成核层2、i-GaN电子传输层3、i-AlGaN间隔层4和n-AlGaN电子供给层5。
注意，该氮化物半导体堆叠结构也称为化合物半导体堆叠结构或GaN-HEMT结构或AlGaN/GaN-HEMT结构或GaN-HEMT晶体。所述电子传输层也称为载流子传输层。所述电子供给层也称为载流子供给层。
特别地，在此半导体器件中，在如上所述的氮化物半导体堆叠结构上方提供p-GaN层6和n-GaN层7。
在本实施方案中，p-GaN层6为掺杂有p-型杂质如Mg的GaN层并包括其中p-型杂质被活化的活化区域(活化的区域)10；以及活化区域10之外的区域即其中p-型杂质通过结合氢而无活性的非活化区域10A。换言之，在p-GaN层6中，p-型杂质被部分活化。因此，p-GaN层6中的活化区域10为具有固定电荷的区域，而非活化区域10A为没有固定电荷的区域。换言之，p-GaN层6中的活化区域10为显示出p-型导电性的区域，而非活化区域10A为不显示出p-型导电性的区域。注意，p-GaN层6也称为p-型氮化物半导体层。由于非活化区域10A不显示出导电性且在能带结构中的能级与未掺杂GaN层的能级相当，故p-GaN层6中的非活化区域10A也称为i-GaN层。
n-GaN层7为掺杂有n-型杂质的GaN层并提供在p-GaN层6中的非活化区域10A上。相反，在p-GaN层6中的活化区域10上不提供n-GaN层7。换言之，n-GaN层7覆盖p-GaN层6中的非活化区域10A但不覆盖p-GaN层6中的活化区域10。注意，n-GaN层7也称为n-型氮化物半导体层。
上述氮化物半导体堆叠结构还包括：在氮化物半导体堆叠结构上方的源极11、漏极12和栅电极13。在本实施方案中，源极11和漏极12提供在n-AlGaN电子供给层5上。栅电极13提供在p-GaN层6中的活化区域10上。此处，p-GaN层6中的活化区域10和栅电极13彼此肖特基接触(肖特基结)。虽未示出，但表面覆盖有钝化膜例如SiN膜，并还提供互连、垫等。
如上所述，本实施方案的半导体器件包括：在氮化物半导体堆叠结构的沟道区域即电子(载流子)行进的区域上方的p-GaN层6，并且在p-GaN层6的活化区域10上提供栅电极13。在这种结构中，p-GaN层6在栅电极13下的区域中被耗尽，并如图2A和2B中所示，能带因p-GaN层6中的固定电荷(-)而升高。结果，AlGaN/GaN-HEMT结构中GaN层和AlGaN层间的界面中导带的能级EC超过费米能级EF，抑制2DEG的产生，从而实现常闭操作。注意，图2A示出了AlGaN/GaN-HEMT结构中GaN和AlGaN层的能带结构，表明由于在AlGaN层处发生的压电极化和自发极化使得在GaN层和AlGaN层间的界面中产生较高密度的2DEG。
相反，p-GaN层6中除了活化区域10之外的区域10A未活化，并且在未活化的区域(非活化区域)10A上提供n-GaN层7。更具体地，在漏极12和栅电极13之间以及在源极11和栅电极13之间的沟道区域上方提供p-GaN层6中的未活化区域10A，并且在未活化区域10A上提供n-GaN层7。
下面讨将论采用这种结构的原因。
更具体地，存在于AlGaN/GaN-HEMT结构上方的在p-GaN层6中的未活化区域10A，即i-GaN层可升高能带，如图2A和2C中所示。这使得漏极12和栅电极13之间以及源极11和栅电极13之间的沟道区域中的电阻升高。这种电阻增加将降低器件性能。因此，在p-GaN层6中的未活化区域10A即i-GaN层上提供n-GaN层7以使能带降低，如图2C和3中所示。更具体地，因AlGaN/GaN-HEMT结构上存在的i-GaN层而升高的能带将因耗尽n-GaN层7中的固定电荷(+)而降低。因此，AlGaN/GaN-HEMT结构中GaN层和AlGaN层间的界面中导带的能级EC将变为与不存在p-GaN层6和n-GaN层7的AlGaN/GaN-HEMT结构中的相当(参见图2A)。这可在漏极12和栅电极13之间以及源极11和栅电极13之间的沟道区域中保持低电阻。
如上所述，通过在漏极12和栅电极13之间以及源极11和栅电极13之间的p-GaN层6中的未活化区域10A上提供n-GaN层7，可在沟道区域中保持低电阻。换言之，提供p-GaN层6和n-GaN层7使得能够实现常闭操作而不降低器件性能。
如将在后面描述的，在半导体器件制造过程中，在p-GaN层6中形成活化区域10后，n-GaN层7用作用于防止氢从其余区域中的p-GaN层6解吸的膜。这意味着n-GaN层用于在沟道区域中保持低电阻以及用作氢解吸抑制膜。
如上所述，其上方堆叠有p-GaN层6和n-GaN层7的氮化物半导体堆叠结构限定氮化物半导体堆叠结构，作为一个整体，包括p-GaN层6和n-GaN层7。在这种结构中，因为氮化物半导体堆叠结构的表面距离沟道区域较远，所以电流崩塌现象也可被抑制。
此外，如将在后面描述的，为了部分活化p-GaN层6中的p-型杂质，使用光电化学蚀刻在n-GaN层7中形成开口，这使得能够制造高品质器件而不在沟道区域附近造成任何受损。或者，如果利用干蚀刻在n-GaN层7中形成开口，则p-GaN层6可能受损。然而，由于p-GaN层6远离沟道区域，所以对器件特性的影响小并且可在沟道区域中仍保持低电阻。
如上所述，在本实施方案中，在氮化物半导体堆叠结构上方提供的p-型氮化物半导体层和n-型氮化物半导体层为包括相同的氮化物半导体材料的GaN层6和7。因此，晶体缺陷减少，这也有助于获得高品质器件。
接下来将结合图4A-4C和5A-5D描述制造根据该实施方案的半导体器件的方法。
初始，如图4A中所示，利用例如金属有机气相外延(MOVPE)等依次在半绝缘的SiC基板1上方形成成核层2、i-GaN电子传输层3、i-AlGaN间隔层4、n-AlGaN电子供给层5、p-GaN层6和n-GaN层7。
更具体地，在半绝缘的SiC基板1上方形成包括成核层2、i-GaN电子传输层3、i-AlGaN间隔层4和n-AlGaN电子供给层5的氮化物半导体堆叠结构(GaN-HEMT晶体)。随后，在氮化物半导体堆叠结构上形成p-GaN层6，然后在p-GaN层6上形成n-GaN层7。这样，依次形成氮化物半导体堆叠结构、p-GaN层6和n-GaN层7。此外，在此实施方案中，由于在氮化物半导体堆叠结构上方形成的p-型氮化物半导体层和n-型氮化物半导体层为包括相同的氮化物半导体材料的GaN层6和7，所以晶体缺陷减少，由此获得高品质器件。
此处，i-GaN电子传输层3的厚度为例如约3μm。i-AlGaN间隔层4的厚度为例如约5nm。n-AlGaN电子供给层5的厚度为例如约30nm，其中使用例如Si作为n-型杂质，掺杂浓度为例如约5×1018cm-3。p-GaN层6的厚度为例如约50nm，其中使用例如Mg作为p-型杂质，掺杂浓度为例如约2×1019cm-3。n-GaN层7的厚度为例如约10nm，其中使用例如Si作为n-型杂质，掺杂浓度为例如约5×1018cm-3。
接着利用例如溅射在晶片的整个表面上方即在n-GaN层7的表面上方形成SiO2膜8。随后利用例如光刻法形成光刻胶掩模(未示出)，所述掩模在位于待形成栅电极的区域(下文称为“栅电极形成区域”)下的区域中具有开口。如图4B中所示，移除位于栅电极形成区域下的区域中的SiO2膜8。由此，SiO2膜8形成在n-GaN层7上，其在位于栅电极形成区域下的区域中具有开口。在此过程中，将形成在整个表面上方的SiO2膜8的周边的一部分(未示出)也移除。
随后，利用SiO2膜8作为掩模移除n-GaN层7的一部分。更具体地，移除位于栅电极形成区域下的区域中的n-GaN层7。这提供在位于栅电极形成区域下的区域中具有开口的n-GaN层7。
在本实施方案中，利用光电化学(PEC)蚀刻选择性地仅移除n-GaN层7。在此蚀刻过程中，将晶片边缘处暴露的n-GaN层7与电极连接，将晶片浸没在氢氧化钾(KOH)水溶液中同时施加紫外辐射。紫外辐射的波长短于与GaN的带隙相对应的波长。因此，在GaN中产生电子-空穴对。电子被所施加的偏压所吸引，余下的空穴则向GaN表面迁移。通过与KOH水溶液中的OH-离子反应以反复的氧化和溶解循环来蚀刻GaN的表面。这样，由于选择性仅移除n-GaN层7而未对p-GaN层6造成任何损伤，所以获得高品质的常闭型器件(常闭型GaN-HEMT)而未对沟道区域附近造成任何损伤。
虽然在上面的实例中利用光电化学蚀刻移除n-GaN层7，但这不是限制性的。例如，可以利用干蚀刻移除n-GaN层7。在这种情况下，p-GaN层6可能受损。然而，由于p-GaN层6远离沟道区域，所以对器件特性的影响小并仍可在沟道区域中保持低电阻。
随后，如图4C中所示，利用例如溅射在晶片的整个表面上即位于栅电极形成区域下的区域中的p-GaN层6的表面、n-GaN层7的侧面和SiO2膜8的表面上形成SiO2膜(保护膜)9。换言之，利用SiO2膜9覆盖整个表面。
在热处理以限定活化区域10(这将在后面进行描述)之前，通过利用作为保护膜的SiO2膜9来覆盖p-GaN层6和n-GaN层7的表面，可防止热处理期间氮从GaN解吸(蒸发)。因此，作为保护膜的SiO2膜9也称为氮解吸抑制膜。由于SiO2膜9可渗透氢，所以其不用作氢解吸抑制膜。
随后，进行热处理，以活化在p-GaN层6的一部分中即位于栅电极形成区域下的区域中的p-GaN层6中的p-型杂质(此处为Mg)，由此在p-GaN层6的该部分中限定活化区域10。注意，该热处理也称为杂质活化处理。
例如，在氮气氛中于约600℃到约1000℃(例如于约750℃)下进行热处理，以活化位于栅电极形成区域下的区域中的p-GaN层6中的p-型杂质，由此在p-GaN层6中限定活化区域10。
如上所述，形成在p-GaN层6上的n-GaN层7在位于栅电极形成区域下的区域中具有开口。更具体地，位于栅电极形成区域下的区域中的p-GaN层6未覆盖有n-GaN层7，而其它区域覆盖有n-GaN层7。注意，p-GaN层6中的p-型杂质(此处为Mg)因氢的存在而是非活性的，所述氢在形成p-GaN层6时引入。
当该结构进行热处理时，n-GaN层7防止氢从覆盖有n-GaN层7的区域中的p-GaN层6即位于除了栅电极形成区域下的区域之外的区域中的p-GaN层6解吸。结果，在覆盖有n-GaN层7的区域中，掺杂到p-GaN层6中的p-型杂质未被活化而仍保持非活性。相反，在未覆盖有n-GaN层7的区域中，即在位于栅电极形成区域下的区域中的p-GaN层6中，氢从p-GaN层6解吸和掺杂到p-GaN层6中的p-型杂质被活化。如上所述，通过利用n-GaN层7覆盖除了位于栅电极形成区域下的区域之外的区域中的p-GaN层6，可选择性地活化仅掺杂到位于栅电极形成区域下的区域中的p-GaN层6中的p-型杂质。更具体地，通过利用n-GaN层7覆盖除了位于栅电极形成区域下的区域之外的区域中的p-GaN层6，仅在位于栅电极形成区域下的区域中的p-GaN层6中限定活化区域10，而限定其它区域为非活化区域10A。在这种情况下，n-GaN层7用作防止氢从p-GaN层6解吸的膜或用作防止p-GaN层6活化的膜。因此，n-GaN层7也称为氢解吸抑制膜或活化抑制膜。
在进行如上所述热处理后，利用例如湿蚀刻移除Si02膜8和9，如图5A中所示。
随后，虽然未示出，但是利用例如光刻法形成在元件隔离区域中具有开口的光刻胶掩模，并使用该掩模通过利用例如基于氯的气体的干蚀刻或离子注入来产生元件隔离。
随后，利用例如光刻法形成在待形成源极和漏极的区域中具有相应开口的光刻胶掩模(未示出)。然后，利用该光刻胶掩模通过例如利用基于氯的气体的干蚀刻移除待形成源极和漏极的区域中的p-GaN层6和n-GaN层7，如图5B中所示。
随后，利用例如光刻法、蒸发和剥离技术分别在待形成源极和漏极的区域中形成源极11和漏极12，如图5C中所示。更具体地，通过在n-AlGaN电子供给层5上依次堆叠Ta和Al形成由Ta/Al层制成的源极11和漏极12。在本实施方案中，Ta的厚度可为例如约20nm，Al的厚度可为例如约200nm。其后，通过在例如氮气氛中于约400℃到约1000℃(例如于550℃)下进行热处理产生欧姆接触特性。
随后，利用例如光刻法、蒸发和剥离技术在栅电极形成区域中形成栅电极13，如图5D中所示。更具体地，通过在p-GaN层6中的活化区域10上依次堆叠Ni和Au形成由Ni/Al制成的栅电极13。在本实施方案中，Ni的厚度可为例如约30nm，Au的厚度可为例如约400nm。在上述过程中，形成与活化区域10肖特基接触的栅电极13。这样，通过在p-GaN层6中的活化区域10上形成栅电极13，可实现常闭操作。
其后，虽然未示出，但是利用钝化膜例如SiN膜覆盖该表面，并还形成互连、垫等，以制造半导体器件(GaN-HEMT)。
如上所述，根据本实施方案的半导体器件及其制造方法的有利之处在于，可实现常闭操作同时在沟道区域中保持低电阻。
虽然在上述实施方案中在氮化物半导体堆叠结构上方提供p-GaN层6和n-GaN层7，但这不是限制性的。可在所述氮化物半导体堆叠结构上方提供任何适合的p-型氮化物半导体层和n-型氮化物半导体层。此处，p-型氮化物半导体层可以是包括GaN、AlN或InN晶体或其混合晶体的任何适合的层，n-型氮化物半导体层可以是包括GaN、AlN或InN晶体或其混合晶体的任何适合的层。例如，p-型氮化物半导体层可以是包括氮化物半导体材料如AlGaN、InAlN、InGaN、InN和AlInGaN的任何适合的层。此外，n-型氮化物半导体层可以是包括氮化物半导体材料如AlGaN、InAlN、InGaN、InN和AlInGaN的任何适合的层。当p-型氮化物半导体层和n-型氮化物半导体层包括相同的氮化物半导体材料时，晶体缺陷减少，这使得电阻和电流崩塌减减少，由此获得高品质器件。
此外，虽然在上述实施方案中栅电极13形成在p-GaN层6中的活化区域10上，但这不是限制性的。栅电极13可提供在活化区域10上方。更具体地，上述实施方案已经以结型场效应晶体管进行描述，其中栅电极13与p-GaN层6中的活化区域10肖特基接触，但这不是限制性的。例如，如图6中所示，实施方案可构造为金属绝缘体半导体(MIS)-型场效应晶体管，其中在栅电极13和p-GaN层6中的活化区域10之间提供了栅极绝缘膜14。在图6中，与上述实施方案(参见图1)中的那些相同的元件用相同的附图标记表示。
对于MIS-型场效应晶体管，在根据上述实施方案制造半导体器件的方法中，在形成源极11和漏极12并进行热处理以产生欧姆接触特性之后，在形成栅电极13之前，可形成栅极绝缘膜14。
例如，可在晶片的整个表面上即p-GaN层6中活化区域10的表面、n-GaN层7的表面、以及源极11和漏极12的表面上形成栅极绝缘膜14。然后，可以以与上述实施方案相似方式在栅极绝缘膜14上形成栅电极13。
注意，栅极绝缘膜14的厚度可为约2nm到约200nm，例如约10nm。此外，栅极绝缘膜14可利用例如ALD、等离子体CVD和溅射技术形成。可使用例如Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氧氮化物作为栅极绝缘膜14的材料。例如，栅极绝缘膜14可以是AlO膜。
此外，氮化物半导体堆叠结构不限于上述实施方案中的那种，还可使用任何其它氮化物半导体堆叠结构，只要该氮化物半导体堆叠结构包括载流子传输层和载流子供给层即可。例如，可使用可用于构建场效应晶体管如使用氮化物半导体的场效应晶体管的氮化物半导体堆叠结构。例如，氮化物半导体堆叠结构的材料可以是任何材料，包括GaN、AlN或InN晶体或其混合晶体。注意，氮化物半导体堆叠结构也称为半导体外延结构。
此外，虽然在上述实施方案中使用SiC基板，但这不是限制性的。例如，也可使用其它半导体基板如蓝宝石基板、Si基板和GaN基板。此外，虽然在上述实施方案中使用半绝缘的基板，但这不是限制性的。例如，也可使用具有n-型或p-型导电性的基板。
此外，上述实施方案中的源极、漏极和栅电极的层结构不限于上述实施方案中的特定层结构，也可使用任何其它层结构。例如，上述实施方案中的源极、漏极和栅电极的层结构可以是单层的或多层的。此外，所述形成源极、漏极和栅电极的技术仅是示例性的，也可使用任何其它技术。
此外，例如，虽然在上述实施方案中进行热处理以产生源极和漏极的欧姆接触特性，但这不是限制性的。用于产生源极和漏极的欧姆接触特性的热处理可省略，只要没有热处理也产生欧姆接触特性即可。此外，虽然在上述实施方案中栅电极未进行热处理，但可对栅电极进行热处理。
[第二实施方案]
接下来将结合图7和8描述根据第二实施方案的半导体器件及其制造方法以及电源装置。
根据本实施方案的半导体器件为半导体封装，其包括根据上述第一实施方案及其变化方案中任一项所述的半导体器件(GaN-HEMT)作为半导体芯片。注意，这种半导体芯片也称为HEMT芯片。
下文结合分立封装作为实例描述本实施方案。
如图7中所示，该半导体器件包括：安装根据上述第一实施方案及其变化方案中任一项所述的半导体芯片14的载台30、栅极引线17、源极引线19、漏极引线18、接合线16(在本实施方案中为Al线)和封装树脂20。注意，封装树脂也称模塑树脂。
安装在载台30上的半导体芯片14中的栅极垫31、源极垫32和漏极垫33分别通过Al线16与栅极引线17、源极引线19和漏极引线18连接，其然后进行树脂封装。
在此实施方案中，利用晶粒贴装材料15(在本实施方案中为钎料)将半导体芯片14中的基板的背面固定于载台(stage)30，载台30与漏极引线18电连接。注意，构造不限于上述那种，载台30可以与源极引线19电连接。
接下来将描述制造根据本实施方案的半导体器件(分立封装)的方法。
初始，利用例如固晶材料15(在本实施方案中为钎料)将根据上述第一实施方案及其变化方案中任一项所述的半导体芯片14(GaN-HEMT)固定在引线框的载台30上。
随后，通过利用例如Al线16接合将半导体芯片14中的栅极垫31、漏极垫33和源极垫32分别与栅极引线17、漏极引线18和源极引线19连接。
在用例如传递模塑技术进行树脂封装后，分离引线框。
可在上述步骤中制造根据本实施方案的半导体器件(分立封装)。
虽然已经结合分立封装描述了本实施方案，其中半导体芯片14中的垫31-33用作本实施方案中线接合的接合垫，但这不是限制性的，也可采用其它半导体封装。例如，可采用其中半导体芯片中的垫用作无线接合例如倒装芯片接合的接合垫的半导体封装。也可使用晶片级封装。或者，也可使用除分立封装之外的半导体封装。
接下来将结合图8描述包括具有上述GaN-HEMT的半导体封装的电源装置。
下文将结合其中包括在上述半导体封装中的GaN-HEMT(见图1)用在用于服务器的电源装置中提供的功率因数校正(PFC)电路中的实例，来描述实施方案。
如图8中所示，该PFC电路包括：二极管桥26、扼流圈22、第一电容器24、包括在上述半导体封装中的GaN-HEMT21、二极管23和第二电容器25。
在此实施方案中，该PFC电路构造为包括：安装在电路基板上方的二极管桥26、扼流圈22、第一电容器24、包括在上述半导体封装中的GaN-HEMT21、二极管23和第二电容器25。
在此实施方案中，将上述半导体封装中的漏极引线18、源极引线19和栅极引线17分别插入电路基板中的漏极引线槽、源极引线槽和栅极引线槽中，然后利用例如钎料固定。这样，包括在上述半导体封装中的GaN-HEMT21与形成在电路基板上的PFC电路连接。
在此PFC电路中，扼流圈22的一个端子和二极管23的阳极端子与GaN-HEMT21中的漏电极D连接。第一电容器24的一个端子与扼流圈22的另一端子连接，第二电容器25的一个端子与二极管23的阴极端子连接。第一电容器24的另一端子、GaN-HEMT21中的源电极S和第二电容器25的另一端子接地。二极管桥26的一对端子与第一电容器24的两个端子连接，二极管桥26的另一对端子与输入端子连接以接收交流(AC)电压。第二电容器25的两个端子与输出端子连接以输出直流(DC)电压。栅极驱动器(未示出)与GaN-HEMT21中的栅电极G连接。在此PFC电路中，通过由栅极驱动器激活GaN-HEMT21，将从输入端接收的AC电压转化为从输出端输出的DC电压。
因此，根据本实施方案的电源装置具有可靠性得到改善的优势。更具体地，由于该电源装置具有根据上述第一实施方案及其变化方案中任一项所述的半导体芯片56，所以可构建可靠的电源装置。
虽然在上述实施方案的描述中，上述半导体器件(GaN-HEMT或包括GaN-HEMT的半导体封装)用在用于服务器的电源装置中提供的PFC电路中，但这不是限制性的。例如，上述半导体器件(GaN-HEMT或包括GaN-HEMT的半导体封装)也可用在电子设备(电子装置)如非服务器计算机中。或者，上述半导体器件(半导体封装)也可用于电源装置(例如DC-DC转换器)中提供的其它电路。
本文中提及的所有实例和条件性语言均出于教导目的，以帮助阅读者理解本发明和本发明人在现有技术基础上做出的构思，而不应解释为对例如这种提及的实例和条件的限制，说明书中这种实例的组织也不涉及示意本发明的优劣。虽然已详细描述实施方案，但应理解可对其进行各种改变、替代和变更而不偏离本发明的精神和范围。

Claims (20)

1.一种半导体器件，包括：
包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；
提供在所述氮化物半导体堆叠结构上方并包括活化区域和非活化区域的p-型氮化物半导体层；
提供在所述p-型氮化物半导体层中的所述非活化区域上的n-型氮化物半导体层；和
提供在所述p-型氮化物半导体层中的所述活化区域上方的栅电极。
2.根据权利要求1所述的半导体器件，其中所述活化区域为具有固定电荷的区域，所述非活化区域为没有固定电荷的区域。
3.根据权利要求1或2所述的半导体器件，其中所述p-型氮化物半导体层和所述n-型氮化物半导体层包括相同的氮化物半导体材料。
4.根据权利要求1或2所述的半导体器件，其中所述p-型氮化物半导体层包括GaN、AlN或InN晶体或其混合晶体，所述n-型氮化物半导体层包括GaN、AlN或InN晶体或其混合晶体。
5.根据权利要求1或2所述的半导体器件，其中所述p-型氮化物半导体层为p-型GaN层，所述n-型氮化物半导体层为n-型GaN层。
6.根据权利要求1或2所述的半导体器件，其中所述p-型氮化物半导体层中的所述活化区域与所述栅电极肖特基接触。
7.根据权利要求1或2所述的半导体器件，还包括：在所述p-型氮化物半导体层中的所述活化区域与所述栅电极之间的栅极绝缘膜。
8.根据权利要求1或2所述的半导体器件，其中所述氮化物半导体堆叠结构包括GaN、AlN或InN晶体或其混合晶体。
9.一种半导体器件，包括：
安装包括具有根据权利要求1或2所述半导体器件的芯片的载台；
与所述芯片中半导体器件的栅极垫连接的栅极引线；
与所述芯片中半导体器件的源极垫连接的源极引线；
与所述芯片中半导体器件的漏极垫连接的漏极引线；和
封装树脂。
10.一种包括根据权利要求1或2所述的半导体器件的电源装置。
11.一种制造半导体器件的方法，包括：
形成包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；
在所述氮化物半导体堆叠结构上方形成p-型氮化物半导体层；
在所述p-型氮化物半导体层上形成n-型氮化物半导体层；
移除所述n-型氮化物半导体层的一部分；
通过进行热处理在所述p-型氮化物半导体层的一部分中形成活化区域；和
在所述p-型氮化物半导体层中的所述活化区域上方形成栅电极。
12.根据权利要求11所述的制造半导体器件的方法，其中所述移除所述n-型氮化物半导体层的一部分包括用光电化学蚀刻移除所述n-型氮化物半导体层的所述部分。
13.根据权利要求11或12所述的制造半导体器件的方法，还包括：
在形成所述活化区域之前，形成覆盖所述p-型氮化物半导体层和所述n-型氮化物半导体层的表面的保护膜；和
在形成所述活化区域之后移除所述保护膜。
14.根据权利要求11或12所述的制造半导体器件的方法，其中所述氮化物半导体堆叠结构、所述p-型氮化物半导体层和所述n-型氮化物半导体层依次形成。
15.根据权利要求11或12所述的制造半导体器件的方法，其中形成所述n-型氮化物半导体层包括：使用与所述p-型氮化物半导体层相同的氮化物半导体材料形成所述n-型氮化物半导体层。
16.根据权利要求11或12所述的制造半导体器件的方法，其中形成所述p-型氮化物半导体层包括：形成包括GaN、AlN或InN晶体或其混合晶体的p-型氮化物半导体层，并且形成所述n-型氮化物半导体层包括：形成包括GaN、AlN或InN晶体或其混合晶体的n-型氮化物半导体层。
17.根据权利要求11或12所述的制造半导体器件的方法，其中形成所述p-型氮化物半导体层包括形成p-型GaN层，形成所述n-型氮化物半导体层包括形成n-型GaN层。
18.根据权利要求11或12所述的制造半导体器件的方法，其中形成所述栅电极包括形成与所述p-型氮化物半导体层中的所述活化区域肖特基接触的栅电极。
19.根据权利要求11或12所述的制造半导体器件的方法，还包括在形成所述活化区域之后并且在形成所述栅电极之前形成栅极绝缘膜。
20.根据权利要求11或12所述的制造半导体器件的方法，其中形成所述氮化物半导体堆叠结构包括：形成包括GaN、AlN或InN晶体或其混合晶体的氮化物半导体堆叠结构。
CN201110415537.0A 2011-02-17 2011-12-13 半导体器件及其制造方法以及电源装置 Active CN102709319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-032042 2011-02-17
JP2011032042A JP5775321B2 (ja) 2011-02-17 2011-02-17 半導体装置及びその製造方法、電源装置

Publications (2)

Publication Number Publication Date
CN102709319A CN102709319A (zh) 2012-10-03
CN102709319B true CN102709319B (zh) 2015-12-02

Family

ID=46652016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110415537.0A Active CN102709319B (zh) 2011-02-17 2011-12-13 半导体器件及其制造方法以及电源装置

Country Status (4)

Country Link
US (3) US8603880B2 (zh)
JP (1) JP5775321B2 (zh)
CN (1) CN102709319B (zh)
TW (1) TWI470793B (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9379195B2 (en) 2012-05-23 2016-06-28 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US9000484B2 (en) 2012-05-23 2015-04-07 Hrl Laboratories, Llc Non-uniform lateral profile of two-dimensional electron gas charge density in type III nitride HEMT devices using ion implantation through gray scale mask
US8680536B2 (en) 2012-05-23 2014-03-25 Hrl Laboratories, Llc Non-uniform two dimensional electron gas profile in III-Nitride HEMT devices
US10700201B2 (en) 2012-05-23 2020-06-30 Hrl Laboratories, Llc HEMT GaN device with a non-uniform lateral two dimensional electron gas profile and method of manufacturing the same
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
JP2014090033A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6126354B2 (ja) 2012-10-31 2017-05-10 株式会社東芝 半導体装置及びその製造方法
JP6119215B2 (ja) * 2012-12-03 2017-04-26 日亜化学工業株式会社 電界効果トランジスタ
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9111956B2 (en) 2013-03-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Rectifier structures with low leakage
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
KR102080745B1 (ko) * 2013-04-16 2020-04-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
KR20150019723A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN104393045B (zh) * 2014-11-28 2017-04-05 中国科学院半导体研究所 一种新型GaN基增强型HEMT器件及其制备方法
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
WO2016157718A1 (ja) * 2015-04-02 2016-10-06 パナソニック株式会社 窒化物半導体装置
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6659283B2 (ja) * 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6560117B2 (ja) * 2015-12-25 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US20170278960A1 (en) * 2016-03-24 2017-09-28 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
TWI662687B (zh) * 2017-04-06 2019-06-11 Powerchip Technology Corporation 半導體裝置及其製造方法
JP6952983B2 (ja) * 2017-05-12 2021-10-27 国立大学法人北海道大学 エッチング方法及びエッチング装置
JP6978151B2 (ja) * 2017-09-28 2021-12-08 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
CN108231880B (zh) * 2017-12-22 2021-03-05 苏州闻颂智能科技有限公司 一种增强型GaN基HEMT器件及其制备方法
JP7112857B2 (ja) * 2018-03-02 2022-08-04 株式会社サイオクス ＧａＮ材料および半導体装置の製造方法
EP3816330A4 (en) * 2018-06-26 2022-10-05 Flosfia Inc. CRYSTALLINE OXIDE FILM
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
WO2020188846A1 (ja) * 2019-03-20 2020-09-24 パナソニック株式会社 窒化物半導体装置
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
WO2020215322A1 (zh) * 2019-04-26 2020-10-29 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
WO2020228018A1 (zh) * 2019-05-16 2020-11-19 苏州晶湛半导体有限公司 一种半导体结构的制备方法
WO2020252623A1 (zh) * 2019-06-17 2020-12-24 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN110504250B (zh) * 2019-08-26 2022-11-18 珠海镓旦科技有限公司 级联增强型GaNHEMT功率模块封装结构及封装方法
CN110690284A (zh) * 2019-11-19 2020-01-14 南方科技大学 一种氮化镓基场效应晶体管及其制备方法
US11244866B2 (en) 2020-02-26 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low dimensional material device and method
CN111446296B (zh) * 2020-04-03 2022-10-18 中国科学院半导体研究所 p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
US11887948B2 (en) * 2021-08-02 2024-01-30 Stmicroelectronics S.R.L. Integrated circuit chip including a passivation nitride layer in contact with a high voltage bonding pad and method of making

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212297A (zh) * 1997-09-19 1999-03-31 财团法人工业技术研究院 氮化物材料的蚀刻方法
CN101692444A (zh) * 2008-02-29 2010-04-07 株式会社瑞萨科技 半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US7274092B2 (en) * 2005-09-13 2007-09-25 Infineon Technologies, Ag Semiconductor component and method of assembling the same
JP5231719B2 (ja) * 2006-03-30 2013-07-10 富士通株式会社 電界効果トランジスタの製造方法
JP2008010461A (ja) * 2006-06-27 2008-01-17 Sharp Corp ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009081177A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP2009289827A (ja) * 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc へテロ接合を有する半導体装置とその製造方法
JP2010110174A (ja) * 2008-10-31 2010-05-13 Sharp Corp 電源装置
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
TWI514567B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 逆擴散抑制結構
US8816497B2 (en) * 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212297A (zh) * 1997-09-19 1999-03-31 财团法人工业技术研究院 氮化物材料的蚀刻方法
CN101692444A (zh) * 2008-02-29 2010-04-07 株式会社瑞萨科技 半导体器件

Also Published As

Publication number Publication date
US20120211760A1 (en) 2012-08-23
US20140054606A1 (en) 2014-02-27
JP2012174714A (ja) 2012-09-10
US9006787B2 (en) 2015-04-14
TW201324771A (zh) 2013-06-16
CN102709319A (zh) 2012-10-03
US20150187907A1 (en) 2015-07-02
TWI470793B (zh) 2015-01-21
JP5775321B2 (ja) 2015-09-09
US9231075B2 (en) 2016-01-05
US8603880B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
CN102709319B (zh) 半导体器件及其制造方法以及电源装置
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
TWI452696B (zh) 化合物半導體裝置及其製造方法
TWI515874B (zh) 半導體裝置及其製造方法、電源供應器與高頻放大器
JP5595685B2 (ja) 半導体装置
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
TWI492378B (zh) 化合物半導體裝置及其製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
JP2009182107A (ja) 半導体装置
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
CN102487081B (zh) 化合物半导体器件及其制造方法
TW201421648A (zh) 半導體裝置
JP2014017423A (ja) 化合物半導体装置及びその製造方法
CN112185959B (zh) 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
JP6839362B2 (ja) 半導体装置及びその製造方法
JP2012069978A (ja) 化合物半導体装置
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
CN111384164B (zh) 一种半导体器件及其制备方法
JP6020043B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant