TWI515874B - 半導體裝置及其製造方法、電源供應器與高頻放大器 - Google Patents

半導體裝置及其製造方法、電源供應器與高頻放大器 Download PDF

Info

Publication number
TWI515874B
TWI515874B TW102139774A TW102139774A TWI515874B TW I515874 B TWI515874 B TW I515874B TW 102139774 A TW102139774 A TW 102139774A TW 102139774 A TW102139774 A TW 102139774A TW I515874 B TWI515874 B TW I515874B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
nitride semiconductor
hemt
electron
Prior art date
Application number
TW102139774A
Other languages
English (en)
Other versions
TW201426976A (zh
Inventor
山田敦史
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201426976A publication Critical patent/TW201426976A/zh
Application granted granted Critical
Publication of TWI515874B publication Critical patent/TWI515874B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)
  • Amplifiers (AREA)

Description

半導體裝置及其製造方法、電源供應器與高頻放大器 發明領域
於此中所討論的實施例係有關於一種半導體裝置、一種用於製造半導體裝置的方法、一種電源供應器、及一種高頻放大器。
發明背景
氮化物半導體裝置具有諸如展現高飽和電子速率與寬帶隙般的特性。如此的特性業已被利用來促進具有高耐受電壓與高功率之裝置的研究發展。用於具有高耐受電壓與高功率之如此之裝置之研究發展之氮化物半導體裝置的範例包括場效電晶體，特別是，高電子移動率電晶體(HEMTs)。
HEMTs的一範例是為一具有一HEMT結構的GaN-HEMT，在其中，一AlGaN電子供應層是置於一GaN電子轉渡層上。在該GaN-HEMT中，應變(strain)是由於在AlGaN與GaN間之間格常數上的差異而產生在AlGaN，而該應變引起壓電極化。這壓電極化與AlGaN的自發性極化引致高濃度二維電 子氣(2DEG)被產生。因此，該GaN-HEMT致使具有高耐受電壓與高功率之裝置的研究發展。
然而，在該GaN-HEMT中，高濃度2DEG使得在一常-關模式下的運作困難。在一用於致使在一常-關模式下之運作的技術中，例如，電子供應層之位於閘極電極下方的部份是被蝕刻俾可中斷2DEG的流動。這技術於此是被稱為第一技術。再者，在用於致使在一常-關模式下之運作的另一技術中，例如，一p-型GaN層是被形成正好在一閘極電極下方來對2DEG起反作用。這技術於此中是被稱為一第二技術。如此之結構也被稱為一p-GaN閘極結構。再者，例如，在一用於致使在一常-關模式下之運作以及致使低來源電阻與在高運作電壓之運作的技術中，一個以一p-型摻雜物摻雜的2DEG-減少層與一個以n-型摻雜物摻雜的低-電阻層是被形成俾可置於在源極電極與閘極電極之間之電子供應層的部份上。這技術於此中是被稱為一第三技術。此外，例如，在一個用於致使在一常-關模式下之運作以及致使一低導通-電阻與一高耐受電壓的技術中，在源極電極與閘極電極之間之電子轉渡層的部份是以一p-型摻雜物摻雜。這技術於此中是被稱為一第四技術。
然而，在該第一技術中，蝕刻損害一常-關電晶體之在閘極電極下方的部份，其引致在導通-電阻與漏電流上的增加。因此，該第一技術是無法實現在一低導通-電阻之下於一常-關模式下的穩定運作。在該第二技術中，為了在常-關模式下的運作，2DEG之由該p-型GaN層所作用的反作用需要在電子供應層之厚度上的縮減；然而，在這情況中，是難以致使一低 導通-電阻與一高耐受電壓。特別地，在電子供應層之厚度為了致使在一常-關模式下的運作而被縮減的情況中，於該閘極電極與該汲極電極之間的距離是被增加俾可獲得一高耐受電壓；然而，在其之間之距離上的增加導致在導通-電阻上的增加。因此，該第二技術是不適於致使在一常-關模式下的運作以及致使一低導通-電阻與一高耐受電壓。
在該第三技術中，由於被加入至該2DEG-減少層的p-型摻雜物在其之晶體長成期間是擴散到該電子供應層或者該電子轉渡層。因此，該第三技術是無法實現在一常-關模式下的運作以及一低導通-電阻與一高耐受電壓。在該第三技術中，例如，縱使該電子供應層的厚度以及在該閘極電極與該汲極電極之間的距離是被增加來獲得一高耐受電壓以及一低導通-電阻，如此的手段無法運作良好來保持該導通-電阻在一低位準。此外，由於該第三技術涉及一種結構，在其中，該2DEG-減少層與該低-電阻層只是被層疊，該電子移動率是低，而該通道電阻是高；因此，該導通-電阻不被成功地縮減。
在該第四技術中，加入至該電子轉渡層之一部份的p-型摻雜物在其之晶體長成期間是擴散至該電子轉渡層的其他部份。因此，該第四技術無法實現在一常-關模式下的運作以及一低導通-電阻和一高耐受電壓。在該第四技術中，例如，縱使該電子供應層的厚度以及在該閘極電極與該汲極電極之間的距離是被增加來獲得一高耐受電壓與一低導通-電阻，如此的手段無法運作良好來保持該導通-電阻在一低位準。
後面是參考文件： [文件1]日本早期公開專利公告第2009-76845號，[文件2]日本早期公開專利公告第2007-19309號，[文件3]國際公開第WO 2010-016564號，及[文件4]日本早期公開專利公告第2004-260140號。
發明概要
根據本發明之一特徵，一種半導體裝置包括：一個第一電晶體，其包括一第一閘極電極、一第一源極電極、一第一汲極電極、與一包括一第一電子轉渡層與一第一電子供應層之第一氮化物半導體疊層；一個第二電晶體，其包括一第二閘極電極、一第二源極電極、一第二汲極電極、與一包括一第二電子轉渡層與一第二電子供應層之第二氮化物半導體疊層，該第二汲極電極為一個也作用為該第一源極電極的共同電極，該第二電子轉渡層具有位於該第二閘極電極下方且包含p-型摻雜物的部份；及一p-型-摻雜物-擴散-阻擋層，其中，該第二氮化物半導體疊層以該p-型-摻雜物-擴散-阻擋層介於該等第一與第二氮化物半導體疊層之間而被設置比該第一氮化物半導體疊層高，且該第一閘極電極與該第二源極電極是彼此電氣地耦接以建立該第一電晶體與該第二電晶體的串聯連接(cascode connection)。
本發明之目的和優點將會藉著在申請專利範圍中所特別指出的元件與組合來實現與達成。
應要了解的是，前面的大致描述與後面的詳細說明是為範例與說明而已，並非是本發明的限制。
1‧‧‧GaN-HEMT
2‧‧‧GaN-HEMT
3‧‧‧i-GaN電子轉渡層
4‧‧‧n-AlGaN電子供應層
5‧‧‧第一氮化物半導體疊層
6‧‧‧閘極電極
7‧‧‧源極電極
8‧‧‧汲極電極
9A‧‧‧n-型接觸區域
9B‧‧‧n-型接觸區域
9C‧‧‧n-型接觸區域
9D‧‧‧n-型接觸區域
9E‧‧‧n-摻雜區域
10‧‧‧AlN雜質-擴散-阻擋層
11‧‧‧SiN薄膜
12‧‧‧p-GaN電子轉渡層
13‧‧‧n-AlGaN電子供應層
14‧‧‧第二氮化物半導體疊層
15‧‧‧閘極電極
16‧‧‧源極電極
17‧‧‧汲極電極
18‧‧‧共用電極
20‧‧‧半-絕緣SiC基體
21‧‧‧核心層
22‧‧‧緩衝器層
23‧‧‧i-AlGaN層
24‧‧‧i-AlGaN層
25A‧‧‧n-型半導體層
25B‧‧‧n-型半導體層
25C‧‧‧n-型半導體層
26‧‧‧SiO2薄膜
30‧‧‧台
31‧‧‧閘極墊
32‧‧‧源極墊
33‧‧‧汲極墊
34‧‧‧半導體晶片
36‧‧‧導線
37‧‧‧閘極引線
38‧‧‧汲極引線
39‧‧‧源極引線
40‧‧‧密封樹脂
41‧‧‧數位預失真電路
42a‧‧‧混合器
42b‧‧‧混合器
43‧‧‧功率放大器
51‧‧‧電晶體電路
52‧‧‧扼流線圈
53‧‧‧二極體
54‧‧‧第一電容器
55‧‧‧第二電容器
56‧‧‧二極體橋
D‧‧‧汲極電極
S‧‧‧源極電極
G‧‧‧閘極電極
圖1是為一描繪一第一實施例之半導體裝置之結構的示意橫截面圖；圖2A至2D是為描繪一種用於製造該第一實施例之半導體裝置之方法的示意橫截面圖；圖3A至3C是為描繪一種用於製造該第一實施例之變化之半導體裝置之方法的示意橫截面圖；圖4A和4B是為描繪該用於製造該第一實施例之變化之半導體裝置之方法以及該半導體裝置之結構的示意橫截面圖；圖5A和5B是為描繪一種用於製造該第一實施例之第一變化之半導體裝置之方法以及該半導體裝置之結構的示意橫截面圖；圖6A與6B是為描繪一種用於製造該第一實施例之第二變化之半導體裝置之方法以及該半導體裝置之結構的示意橫截面圖；圖7是為一描繪一第二實施例之半導體裝置(半導體封裝體)之結構的示意平面圖；圖8示意地描繪一被包括在該第二實施例之電源供應器內之功率因子校正(PFC)電路之結構；及圖9示意地描繪一第三實施例之高頻放大器之結構。
較佳實施例之詳細說明
本發明之實施例的一種半導體裝置、一種用於製造半導體裝置的方法、一種電源供應器、及一種高頻放大器將會 於此後配合圖式來作描述。
[第一實施例]
一第一實施例之半導體裝置及用於製造半導體裝置的方法現在將會配合圖1至4B來作描述。
該第一實施例的半導體裝置是為一化合物半導體裝置，特別地，是為一種使用氮化物半導體材料而且具有一高耐受電壓與高功率的裝置。如此之半導體裝置也被稱為氮化物半導體裝置。該第一實施例的半導體裝置包括一使用氮化物半導體材料的場效電晶體。如此之場效電晶體也被稱為氮化物半導體場效電晶體。特別地，該第一實施例的半導體裝置是為一使用GaN半導體材料的GaN裝置；請參閱圖1所示，該半導體裝置包括一個是為一常-開式電晶體的GaN-HEMT 1和一個是為一常-關式電晶體的GaN-HEMT 2。在圖1中，虛線表示2DEG，而箭頭表示電流路徑。
該是為常-開式電晶體的GaN-HEMT也被稱為一常-開式HEMT、一常-開式HEMT區域、或者一第一電晶體。該是為常-關式電晶體的GaN-HEMT也被稱為一常-關式HEMT、一常-關式HEMT區域、或者一第二電晶體。在該第一實施例的半導體裝置中，該常-開式HEMT 1與該常-關式HEMT 2是被設置俾可置於相同的半導體基體上，該常-關式HEMT 2是被定位比該常-開式HEMT 1高，而該常-開式HEMT 1與該常-關式HEMT 2是彼此串聯連接(cascode-connected)。
該常-開式HEMT 1包括一第一氮化物半導體疊層5、一閘極電極6、一源極電極7、與一汲極電極8，包括一i-GaN 電子轉渡層3與n-AlGaN電子供應層4的該第一氮化物半導體疊層5是被形成俾可置於一半導體基體(圖中未示)上。在該第一實施例中，位於該源極電極7正下方之n-AlGaN電子供應層4的部份與i-GaN電子轉渡層3的部份是以n-型摻雜物摻雜，而這些n-摻雜部份是作用如一n-型接觸區域9A。該源極電極7是形成在該n-型接觸區域9A上(在該第一實施例中，於該n-AlGaN電子供應層4的n-型接觸區域上)。相似地，位於該汲極電極8正下方之n-AlGaN電子供應層4的另一部份和i-GaN電子轉渡層3的另一部份是以n-型摻雜物摻雜，而這些n-型部份是作用如一n-型接觸區域9B。該汲極電極8是形成在該n-型接觸區域9B上(在該第一實施例中，在該n-AlGaN電子供應層4的n-型接觸區域上)。該等n-型接觸區域9A和9B可以是藉，例如，諸如Si般之n-型摻雜物的離子植入來被形成。在這情況中，該等n-型接觸區域9A和9B是為植入有n-型摻雜物之離子的區域。一AlN雜質-擴散-阻擋層10是設置在該第一氮化物半導體疊層5上，而該AlN雜質-擴散-阻擋層10的表面是由，例如，一SiN薄膜11(鈍化薄膜、閘極絕緣體、或絕緣薄膜)覆蓋。該閘極電極6是設置在該SiN薄膜11上。如此的結構是為一金屬絕緣體半導體(MIS)結構而且可以是為一肖特基結構(Schottky structure)，在其中，位於該閘極電極6正下方之SiN薄膜11的部份已被移除。在該第一實施例中雖然該等n-型接觸區域9A和9B是分別設置在該源極電極7與該汲極電極8正下方，該等n-型接觸區域9A和9B的形成是可以被省略。此外，該源極電極7和該汲極電極8可以是在該n-AlGaN電子供應層4之位於該等要形成有源極電極7和汲極電 極8之位置下方之部份的移除之後被形成。
該第一氮化物半導體疊層5也被稱為一化合物半導體疊層、一GaN-HEMT結構、一AlGaN/GaN-HEMT結構、或一GaN-HEMT晶體。該第一氮化物半導體疊層5可以包括至少一電子轉渡層與一電子供應層而且可以包括其他半導體層。該第一氮化物半導體疊層5可以是，例如，一氮化物半導體疊層，其致使諸如一在其內一氮化物半導體被使用之場效電晶體般之場效電晶體的形成。該i-GaN電子轉渡層3也被稱為一第一電子轉渡層。該n-AlGaN電子供應層4也被稱為一第一電子供應層。該閘極電極6也被稱為一第一閘極電極。該源極電極7也被稱為一第一源極電極。該汲極電極8也被稱為一第一汲極電極。
在該第一實施例的半導體裝置中，該AlN雜質-擴散-阻擋層10是設置在該第一氮化物半導體疊層5上。該AlN雜質-擴散-阻擋層10在其之晶體長成期間作用來阻擋p-型摻雜物從一個形成在它上面之p-GaN電子轉渡層12至該n-AlGaN電子供應層4和該i-GaN電子轉渡層3的擴散。該AlN雜質-擴散-阻擋層10是因此也被稱為一p-型-摻雜物-擴散-阻擋層。
該p-型-摻雜物-擴散-阻擋層10在該第一實施例中是為該AlN層但並不受限為這樣；例如，該p-型-摻雜物-擴散-阻擋層10可以是一AlGaN層。換句話說，該p-型-摻雜物-擴散-阻擋層10可以是任一層，倘若該層包含AlGaN或AlN。該p-型-摻雜物-擴散-阻擋層10最好是包含具有至少0.5之Al含量的AlGaN或AlN。特別地，該Al含量(Al含量比率)在該p-型-摻雜物-擴散-阻擋層10中最好是比在形成於該p-型-摻雜物-擴散-阻 擋層10下方之n-AlGaN電子供應層4中的大。在該第一實施例中，例如，形成在該p-型-摻雜物-擴散-阻擋層10下方之n-AlGaN電子供應層4的Al含量是為0.3；由於該p-型-摻雜物-擴散-阻擋層10是為該AlN層，該Al含量在該p-型-摻雜物-擴散-阻擋層10中是比在該位於該p-型-摻雜物-擴散-阻擋層10下方之n-AlGaN電子供應層4中的大。因此，這結構致使一p-型摻雜物的擴散被進一步有效阻擋。再者，具有比該n-AlGaN電子供應層4大之Al含量的該p-型-摻雜物-擴散-阻擋層10展現大程度的自發性極化和壓電極化，其也給予在產生於該常-開式HEMT 1中之2DEG之量上之增加的效應。在這情況中，該2DEG的量會與在該p-型-摻雜物-擴散-阻擋層10中之Al含量上的增加成比例地增加。
該常-關式HEMT 2是被設置俾可置於該AlN雜質-擴散-阻擋層10的一部份上。該常-關式HEMT 2包括一個具有一由該p-GaN電子轉渡層12與一n-AlGaN電子供應層13形成之層疊結構的第二氮化物半導體疊層14。該第二氮化物半導體疊層14被定位比該被包括在該常-開式HEMT 1內的第一氮化物半導體疊層5高，而該AlN雜質-擴散-阻擋層10是介於該第一氮化物半導體層5與該第二氮化物半導體疊層14之間。
一閘極電極15與一源極電極16是被設置俾可置於該第二氮化物半導體疊層14上，而一汲極電極17是設置在該第二氮化物半導體疊層14的側邊。該汲極電極是為一個也作用為該常-開式HEMT 1之源極電極的共用電極18。在這情況中，該常-開式HEMT 1的源極電極7與該常-關式HEMT 2的汲極電極 17，它們是該共用電極18，是由與用於形成該常-開式HEMT 1之汲極電極8和該常-關式HEMT 2之源極電極16的相同金屬形成。
在該第一實施例中，位於該源極電極16正下方之該n-AlGaN電子供應層13的部份與該p-GaN電子轉渡層12的部份是以一n-型摻雜物摻雜，而這些n-摻雜部份是作用為一n-型接觸區域9C。該源極電極16是形成在該n-型接觸區域9C上(在該第一實施例中，於該n-AlGaN電子供應層13的n-型接觸區域上)。該n-AlGaN電子供應層13與該p-GaN電子轉渡層12之與該汲極電極17接觸的部份是以一n-型摻雜物摻雜，而這些n-摻雜部份是作用為一n-型接觸區域9D。該汲極電極17被形成俾可與該n-型接觸區域9D接觸。該等n-型接觸區域9C和9D可以是藉，例如，諸如Si般之n-型摻雜物的離子植入來被形成。在這情況中，該等n-型接觸區域9C和9D是為已有n-型摻雜物之離子被植入至它們裡面的區域。該第二氮化物半導體疊層14的表面，即，被包括在該第二氮化物半導體疊層14內之n-AlGaN電子供應層13的表面是由，例如，該SiN薄膜11(鈍化薄膜、閘極絕緣體、或絕緣薄膜)覆蓋。該閘極電極15是設置在該SiN薄膜11上。如此之結構是為一MIS結構而且可以是一肖特基結構，在其中，該SiN薄膜11之位於該閘極電極15正下方的部份已被移除。
在如此的結構中，該p-GaN電子轉渡層12之在該源極電極16側的部份是為n-型，其之位於該閘極電極15正下方的另一部份是為p-型，而其之在該汲極電極17側的另一部份是為 n-型；因此，該常-關式HEMT 2具有一npn結構。該等n-型接觸區域9C和9D皆最好是延伸至一個在該閘極電極15正下方的區域。以這種方式該常-關式HEMT 2的電子轉渡層12可以具有包含一位於該閘極電極15正下方之p-型摻雜物的部份。
該第二氮化物半導體疊層14也被稱為一化合物半導體疊層、一GaN-HEMT結構、一AlGaN/GaN-HEMT結構、或一GaN-HEMT晶體。該第二氮化物半導體疊層14可以包括至少一電子轉渡層和一電子供應層而且可以包括其他半導體層。該第二氮化物半導體層14可以是，例如，一氮化物半導體疊層，其致使諸如一在其內一氮化物半導體被使用之場效電晶體般之場效電晶體的形成。該p-GaN電子轉渡層12也被稱為一第二電子轉渡層。該n-AlGaN電子供應層13也被稱為一第二電子供應層。該閘極電極15也被稱為一第二閘極電極。該源極電極16也被稱為一第二源極電極。該汲極電極17也被稱為一第二汲極電極。
在該第一實施例中，特別地，該p-GaN層作為該電子轉渡層12的使用致使在一常-關模式下的運作。特別地，該p-GaN層作為該電子轉渡層12的使用導致在該閘極電極15正下方之能帶的升高。能帶的升高使得位於該p-GaN電子轉渡層12與該n-AlGaN電子供應層13之間之導帶(conductive band)的能階(energy level)比費米能階(Fermi level)高，其結果是2DEG的產生被抑制，藉此致使在一常-關模式下的運作。在這情況中，與一p-GaN層是設置於一閘極電極與一電子供應層之間的傳統p-GaN閘極結構比較起來，該p-GaN電子轉渡層12是被定位接 近該通道區域(電子在它裡面移動的區域)，而因此該第一實施例更容易地致使在一常-關模式下的運作。此外，由於該常-關式HEMT 2之臨界電壓的大小是與被加入至該p-GaN電子轉渡層12之p-型摻雜物的濃度成比例，該臨界電壓依據被加入至該p-GaN電子轉渡層12之p-型摻雜物的濃度是可控制的。因此，與傳統p-GaN閘極結構比較起來，該第一實施例致使該臨界電壓的容易控制。
在該第一實施例中，由於用於在一常-關模式下之運作的電晶體包括該包含p-型摻雜物的電子轉渡層12而該電晶體具有一包括該電子轉渡層12與該電子供應層13的HEMT結構，該電子移動率是高的，其致使一個運作比一般金屬氧化物半導體場效電晶體(MOSFETs)快且具有比一般金屬氧化物半導體場效電晶體更高性能的常-關式電晶體。在該第一實施例中，該p-GaN電子轉渡層12是以是為p-型摻雜物的Mg摻雜。被加入到該p-GaN電子轉渡層12的p-型摻雜物不被限定為Mg；例如，Be、Fe、與C是可以被使用。特別地，該p-GaN電子轉渡層12可以包含GaN及任何從Be、Mg、Fe、與C選擇出來的p-型摻雜物。在該第一實施例中，AlGaN是用於電子供應層13，但是該電子供應層13的材料不受限為AlGaN；例如，該電子供應層13可以包含AlGaN、InAlN、與AlInGaN中之任一者。
在該第一實施例中，例如，除了形成在該常-開式HEMT 1之第一氮化物半導體疊層5上之AlN雜質-擴散-阻擋層10的表面以及該常-關式HEMT 2之第二氮化物半導體疊層14的表面之外，該共同電極18的表面，其作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17，也是由，例如，該SiN薄膜11(鈍化薄膜、閘極絕緣體、或絕緣薄膜)覆蓋。
在該第一實施例中，該常-開式HEMT 1的汲極電極8與該常-關式HEMT 2的閘極電極15和源極電極是連接到，例如，導線與墊。該常-開式HEMT 1的閘極電極6是電氣地連接到該常-關式HEMT 2的源極電極16俾可建立該常-開式HEMT 1至該常-關式HEMT 2的串聯連接。在這情況中，該常-關式HEMT 2的源極電極16是接地，而該常-開式HEMT 1的閘極電極6是電氣地連接到它那裡。換句話說，該共用-源極常-關式HEMT 2是串聯地連接到該共用-閘極常-開式HEMT 1俾可建立該常-開式HEMT 1至該常-關式HEMT 2的串聯連接。
在具有如此之結構之該第一實施例的半導體裝置中，由於該常-關式HEMT 2的電子轉渡層12，其業已以p-型摻雜物摻雜，是在該p-型-摻雜物-擴散-阻擋層10介於該常-開式HEMT 1的電子供應層4與電子轉渡層3之間之下設置在該常-開式HEMT 1的電子供應層4與電子轉渡層3上，包含在該常-關式HEMT 2之電子轉渡層12內之p-型摻雜物在其之晶體長成期間至該常-開式HEMT 1之電子供應層4與電子轉渡層3的擴散是可以被阻擋。如上所述，具有一個比該n-AlGaN電子供應層4大之Al含量之該p-型-摻雜物-擴散-阻擋層10的使用導致在產生於該常-開式HEMT 1內之2DEG之量上的量加。因此，一低通導-電阻與一高耐受電壓被致能時，在一常-關模式下的運作被致能。
該常-關式HEMT 2包括該是為該包含p-型摻雜物之 p-GaN層的電子轉渡層12而該常-關式HEMT 2具有該包括該電子轉渡層12與該電子供應層13的HEMT結構。因此，該電子移動率是高，而該通道電阻是低，其致能一低導通-電阻。因此，一高耐受電壓被致能，一常-開模式下的運作被致能。
該常-關式HEMT 2未由於如下所述的蝕刻而受到損害。由於因蝕刻而起之損害而在導通-電阻和漏電流上的增加因此不發生。因此，在一常-關模式下的運作以及低導通-電阻是被穩定地致能。在該常-關式HEMT 2中，該電子轉渡層12是為一p-GaN層。在這情況中，由於該常-關式HEMT 2之臨界電壓的大小是與被加入至該p-GaN電子轉渡層12之p-型摻雜物的濃度成比例，該臨界電壓依據被加入至該p-GaN電子轉渡層12之p-型摻雜物的濃度是可控制的。因此，該第一實施例致能臨界電壓的容易控制。與，例如，傳統p-GaN閘極結構作比較，該臨界電壓的容閉控制與在一常-關模式下的運作是被穩定地致能。
與，例如，被形成俾可置於不同之半導體基體上之一Si-MOSFET與GaN-HEMT是彼此串聯連接(混合式串聯連接(hybrid cascode connection))的結構比較起來，該結構，在其中，被形成俾可置於相同之半導體基體上的該常-開式HEMT 1與常-關式HEMT 2是彼此串聯連接(單片式串聯連接(monolithic cascode connection))，致使在互連線之長度上的縮減；因此，該電路的電抗可以被降低，其導致在該電路之運作之速度上的提升。
在具有如上所述之結構之第一實施例的半導體裝置 中，由於在一常-關模式下的運作是由該該常-關式HEMT 2獨自致能，該常-開式HEMT 1可以不管在一常-關模式下的運作被獨立地構築。特別地，由於該常-開式HEMT 1可以被構築俾不有助於在一常-關模式下的運作，2DEG的量，即，該電子供應層4的厚度是可以被獨立地決定來降低導通-電阻。因此，在該常-開式HEMT 1中，該電子供應層4的厚度可以被增加來增加2DEG的量，藉此降低該導通-電阻。換句話說，該常-開式HEMT 1的電子供應層4最好具有一大厚度來降低導通-電阻。最好的是，例如，該常-開式HEMT 1之電子供應層4的厚度是比該常-關式HEMT 2之電子供應層13的厚度大。在該常-開式HEMT 1之電子供應層4被構築俾可具有一大厚度的情況中，該等n-型接觸區域9A和9B最好是分別正好位於該源極電極7和該汲極電極8下方俾可降低因該電子供應層4而產生的電阻。然而，由於在該電子供應層4之厚度上的增加引致2DEG的量被增加，該等n-型接觸區域9A和9B的形成是可以被省略。在該常-開式HEMT 1中，在該閘極電極6與該汲極電極8之間之距離上的增加致能在一耐受電壓上的增加。換句話說，在該常-開式HEMT 1中，例如，該閘極電極6、該汲極電極8、與該源極電極7最好是被形成以致於在該閘極電極6與該汲極電極8之間的距離是比在該閘極電極6與該源極電極7之間的距離大。
在該常-開式HEMT 1中，在該閘極電極6與該汲極電極8之間之距離是被增加來增加該耐受電壓的情況中，該電子供應層4的厚度是被增加來抑制因如此之增加距離而造成之在該導通-電阻上的增加。換句話說，一低導通-電阻被致能時， 一耐受電壓可以被增升。因此，該常-開式HEMT 1也被稱為一高耐受電壓的功能區域。
如上所述，是為高耐受電壓之功能區域的該常-開式HEMT 1是與是為在一常-關模式下之運作之功能區域之致能在該常-關模式下之運作也同時致能一低導通-電阻與一高耐受電壓的該常-關式HEMT 2結合。特別地，在一常-關模式下之運作的功能區域與高耐受電壓的功能區域是獨立且是彼此串聯連接，其致能一個在一低導通-電阻與一高耐受電壓皆被致能時在一常-關模式下運作之裝置的生產。
特別地，被包含於該常-關式HEMT 2之電子轉渡層12內之p-型摻雜物在其之晶體長成期間至該常-開式HEMT 1之電子供應層4與電子轉渡層3的擴散是如上所述可以被阻擋，其致能該常-開式HEMT 1的導通-電阻被保持在低水平。一種用於製造該第一實施例之半導體裝置的方法現在將會配合圖2A至4B來作描述。
如在圖2A中所示，一個作用為該第一電子轉渡層的i-GaN層3、一個作用為該第一電子供應層的n-AlGaN層4、一個作用為一p-型-摻雜物-擴散-阻擋層的AlN層10、一個作用為該第二電子轉渡層的p-GaN層12、及一作用為該第二電子供應層的n-AlGaN層13是被形成俾可置於一半導體基體(圖中未示)上。在這情況中，該半導體基體可以是，例如，半-絕緣SiC基體20(見圖3A)。再者，例如，一核心層21與一緩衝器層22可以被形成在該半導體基體20與該作用為該第一電子轉渡層的i-GaN層3之間(見圖3A)。作用為該第一電子轉渡層之i-GaN層3 的厚度可以是，例如，大約3μm。再者，一個作用為一第一間隙子層的i-AlGaN層23可以是形成在該作用為第一電子轉渡層的i-GaN層3與該作用為第一電子供應層的n-AlGaN層4之間(見圖3A)。在這情況中，該作用為該第一間隙子層之i-AlGaN層23的厚度可以是，例如，大約5nm。在該作用為第一電子供應層的n-AlGaN層4中，例如，其之厚度可以是大約30nm，Al含量可以是0.3，特別地，在AlxGa1-xN的方程式中，x是為0.3，要被加入至它那裡的n-型摻雜物可以是Si，而摻雜物濃度可以是大約5x1018cm-3。作用為p-型-摻雜物-擴散-阻擋層的該AlN層10(在AlxGa1-xN的方程式中，x是為1)可以具有一個，例如，大約5nm的厚度。在作用為第二電子轉渡層的該p-GaN層12中，例如，其之厚度可以是大約100nm，加入至它那裡的p-型摻雜物可以是Mg，而摻雜物濃度可以是大約1x1021cm-3。此外，作用為第二間隙子層的一i-AlGaN層24可以是形成在該作用為第二電子轉渡層的p-GaN層12與該作用為第二電子供應層的n-AlGaN層13之間(見圖3A)。在這情況中，該作用為第二間隙子層之i-AlGaN層24的厚度可以是，例如，大約5nm。在該作用為第二電子供應層的n-AlGaN層13中，例如，其之厚度可以是大約30nm，加入至它那裡的n-型摻雜物可以是Si，而摻雜物濃度可以是大約5x1018cm-3。一晶體長成方法的範例是為金屬有機氣相磊晶(MOVPE)。用於形成每一氮化物半導體層的來源氣體可以是一由三甲基鋁(TMA)、三甲基鎵(TMG)、與氨(NH3)形成的混合氣體，而作為Al源的TMA或作為Ga源的TMG的供應與流動速率可以是端視要被形成之氮化物半導體層的類型 而定來被適當地調整。
該半-絕緣SiC基體20是被準備作為一半導體基體，而該核心層21、該緩衝器層22、該作用為第一電子轉渡層的i-GaN層3、該作用為第一間隙子層的i-AlGaN層23、該作用為第一電子供應層的n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層的AlN層10、該作用為第二電子轉渡層的p-GaN層12、該作用為第二間隙子層的i-AlGaN層24、及該作用為第二電子供應層的n-AlGaN層13是被形成俾可置於該半導體基體上，藉此形成在圖3A中所示的結構。
被包含在該作用為第二電子轉渡層之p-GaN層12內的p-型摻雜物(例如，Mg)在其之晶體長成期間是高度地擴散。然而，作用為p-型-摻雜物-擴散-阻擋層的該AlN層10是設置在該作用為第二電子轉渡層的p-GaN層12下方，而作用為第一電子供應層的該n-AlGaN層4與作用為第一電子轉渡層的該i-GaN層3是位在該作用為p-型-摻雜物-擴散-阻擋層的AlN層10下方，俾可由它覆蓋。因此，於該用於形成該作用為第二電子轉渡層之p-GaN層12的晶體長成期間，被包含在該作用第二電子轉渡層之p-GaN層12內的p-型摻雜物(例如，Mg)會被禁止擴散到該作用第一電子供應層的n-AlGaN層4與該作用為第一電子轉渡層的i-GaN層3，該n-AlGaN層4與該i-GaN層3位於該p-GaN層12下方。如此的結構會防止該裝置的性能受損，像是在導通-電阻上的增加般。此外，該作用為p-型-摻雜物-擴散-阻擋層的AlN層10也致能在產生於該常-開式HEMT 1中之2DEG的量上的增加。
在該第一實施例中，雖然該AlN層被形成作為該p-型-摻雜物-擴散-阻擋層10，該p-型-摻雜物-擴散-阻擋層10不受限定為這樣；例如，該p-型-摻雜物-擴散-阻擋層10可以是一AlGaN層。換句話說，該p-型-摻雜物-擴散-阻擋層10可以是由AlGaN或AlN形成。特別地，該p-型-摻雜物-擴散-阻擋層10最好是由具有不小於0.5之Al含量的AlGaN或AlN形成。在該第一實施例中，該第二電子轉渡層12是為一以是為p-型摻雜物之Mg摻雜的p-GaN層但不被受限為這樣；該第二轉渡層12可以是一以另一諸如Be、Fe、或C般之p-型摻雜物摻雜的p-GaN層。揍句話說，該是為第二電子轉渡層的p-GaN層12可以是一個包含GaN與從Be、Mg、Fe、和C中選擇出來之p-型摻雜物中之任一者的層。在該第一實施例中，該第二電子供應層是為該AlGaN層13但不受限定為這樣；一個包含AlGaN、InAlN、與AlInGaN中之任一者的層是可以被形成。該第一電子供應層4最好具有一個大厚度。該第一電子供應層4最好是被形成，例如，俾可具有一個比該第二電子供應層13之厚度大的厚度。這結構致能2DEG的量被增加，導致在該導通-電阻上的降低。該閘極電極6與該汲極電極8最好是被設置俾可彼此分隔一個大距離。這結構致能一高耐受電壓。該閘極電極6、該汲極電極8、與該源極電極7最好是被形成，例如，以致於在該閘極電極6與該汲極電極8之間的距離是比在該閘極電極6與該源極電極7之間的距離大。
然後，如在圖2B中所示，該n-AlGaN層13與p-GaN層12之對應於一個除了一個在它裡面要形成有一常-關式 HEMT之區域之外之區域，換句話說，對應於一個在它裡面要形成有一常-開式HEMT(在圖2B中的右側)之區域的部份是透過，例如，藉光刻法的蝕刻來被移除。在這製程中，要成為該p-型-摻雜物-擴散-阻擋層的AlN層10是作用為一蝕刻擋止層。因此，作用為第一電子供應層的該n-AlGaN層4與作用為第一電子轉渡層的該i-GaN層3，即，一通道區域(存取區域(access region))是被保護免於受到因蝕刻而起的損害，該n-AlGaN層4與該i-GaN層3是被包括在該常-開式HEMT 1內。再者，作用為p-型-摻雜物-擴散-阻擋層之AlN層10的部份是透過，例如，藉光刻法的蝕刻來被移除，這些部份是對應於在它們裡面要形成有該常-開式HEMT 1之源極電極與汲極電極的區域。
透過這些製程，一個具有一由i-GaN電子轉渡層3(第一電子轉渡層)與n-AlGaN電子供應層4(第一電子供應層)形成之層疊結構的氮化物半導體疊層業已被形成作為被包括在該常-開式HEMT 1內的第一氮化物半導體疊層5。一個具有一由p-GaN電子轉渡層12(第二電子轉渡層)與n-AlGaN電子供應層13(第二電子供應層)形成之層疊結構的氮化物半導體疊層是被形成作為被包括在該常-關式HEMT 2內的第二氮化物半導體疊層14俾可被定位比被包括在該常-開式HEMT 1內的第一氮化物半導體疊層5高，該作用為p-型-摻雜物-擴散-阻擋層的AlN雜質-擴散-阻擋層10是介於該第一氮化物半導體疊層5與該第二氮化物半導體疊層14之間。
在該半-絕緣SiC基體20被準備作為一半導體基體以及該核心層21、該緩衝器層22、該作用為第一電子轉渡層之 i-GaN層3、該作用為第一間隙子層之i-AlGaN層23、該作用為第一電子供應層之n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層之AlN層10、該作用為第二電子轉渡層之p-GaN層12、該作用為第二間隙子層之i-AlGaN層24、與該作用為第二電子供應層之n-AlGaN層13被形成俾可置於該半導體基體上的情況中，該n-AlGaN層13、i-AlGaN層24、與p-GaN層12之對應於一個除了一個在它裡面要形成有該常-關式HEMT之區域之外之區域的部份是以蝕刻來被移除，而該是為p-型-摻雜物-擴散-阻擋層之AlN層10之對應於在一個在它那裡要形成有常-開式HEMT之區域中之在它們那裡要形成有源極電極與汲極電極之部份的部份是以蝕刻來被移除，藉此提供在圖3B中所示的結構。
在這情況中，一個具有一由核心層21、緩衝器層22、i-GaN電子轉渡層3(第一電子轉渡層)、i-AlGaN第一間隙子層23、與n-AlGaN電子供應層4(第一電子供應層)形成之層疊結構的氮化物半導體疊層是被形成作為被包括在該常-開式HEMT 1內的第一氮化物半導體疊層5。除此之外，一個具有一由p-GaN電子轉渡層12(第二電子轉渡層)、i-AlGaN第二間隙子層24、與n-AlGaN電子供應層13(第二電子供應層)形成之層疊結構的氮化物半導體疊層是被形成作為被包括在該常-關式HEMT 2內的該第二氮化物半導體疊層14俾可被定位比被包括在該常-開式HEMT 1內的第一氮化物半導體疊層5高，作為p-型-摻雜物-擴散-阻擋層的該AlN雜質-擴散-阻擋層10是介於該第一氮化物半導體疊層5與該第二氮化物半導體疊層14之間。
然後，如在圖2C中所示，諸如Si般之n-型摻雜物的離子是被植入至一個要接觸該常-開式HEMT 1之汲極電極8的區域、一個要接觸該常-關式HEMT 2之源極電極16的區域、及要接觸作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18的區域內，而然後該成品是經歷諸如熱處理般的激活處理，藉此形成是為n-摻雜區域的n-型接觸區域9A至9D。
在這製程中，諸如Si般之n-型摻雜物的離子是被植入至該n-AlGaN電子供應層4與i-GaN電子轉渡層3之置於該常-開式HEMT 1之汲極電極8下方的部份。此外，諸如Si般之n-型摻雜物的離子是被植入至該n-AlGaN電子供應層13與p-GaN電子轉渡層12之置於該常-關式HEMT 2之源極電極16下方的部份。此外，諸如Si般之n-型摻雜物的離子是被植入至該n-AlGaN電子供應層4與i-GaN電子轉渡層3之置於該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18下方的部份內以及被植入至該n-AlGaN電子供應層13與p-GaN電子轉渡層之位於該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18側邊的部份內。然後，諸如熱處理般的一激活處理是被執行來形成該等是為n-摻雜區域的n-型接觸區域9A至9D。透過這製程，一npn結構被提供給該常-關式HEMT 2。
在該半-絕緣SiC基體20被準備作為一半導體基體且該核心層21、該緩衝器層22、該作用為第一電子轉渡層之i-GaN層3、該作用為第一間隙子層之i-AlGaN層23、該作用為第一電 子供應層之n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層之AlN層10、該作用為第二電子轉渡層之p-GaN層12、該作用為第二間隙子層之i-AlGaN層24、與該作用為第二電子供應層之n-AlGaN層13被形成俾可置於該半導體基體上的情況中，諸如Si般之n-型摻雜物的離子是被植入至該n-AlGaN電子供應層4、i-AlGaN第一間隙子層23、與i-GaN電子轉渡層3之置於該常-開式HEMT 1之汲極電極8下方的部份內。諸如Si般之n-型摻雜物的離子是被植入至該n-AlGaN電子供應層13、i-AlGaN第二間隙子層24、與i-GaN電子轉渡層12之置於該常-關式HEMT 2之源極電極16下方的部份內。諸如Si般之n-型摻雜物的離子是被植入至該n-AlGaN電子供應層4、i-AlGaN第一間隙子層23、與i-GaN電子轉渡層3之置於該作用為常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18下方的部份內以及被植入至該n-AlGaN電子供應層13、i-AlGaN第二間隙子層24、與p-GaN電子轉渡層12之位於該作用為該常-開式HEMT 1之源極電極7下方與該常-關式HEMT 2之汲極電極17之共用電極之側邊的部份內。然後，諸如熱處理般的激活處理是被執行俾可形成該等是不n-摻雜區域的n-型接觸區域9A至9D。透過這製程，一npn結構被提供給該常-關式HEMT 2。在這情況中，在圖3C中所示的結構是被提供。
在沒有形成該等n-型接觸區域9A和9B之下，例如，該n-AlGaN電子供應層4之正好在該在它那裡要形成有該常-開式HEMT 1之汲極電極之位置下方的部份以及該n-AlGaN電子供應層之正好在該在它那裡要形成有該共用電極18之位置下 方的部份會被移除，該共用電極18作用為該常-開式HEMT 1的源極電極7與該常-關式HEMT 2的汲極電極17。
雖然未被顯示，一個具有一對應於一裝置隔離區域之開孔的光阻光罩是藉，例如，光刻法來被形成，而裝置隔離是藉，例如，使用氯-基氣體的乾蝕刻或透過該光阻光罩的離子植入來被執行。然後，如在圖2D中所示，該常-開式HEMT 1的汲極電極8、該常-關式HEMT 2的源極電極16、與該作用為該常-開式HEMT 1之源極電極7和該常-關式HEMT 2之汲極電極17的共用電極18是被形成。特別地，該常-開式HEMT 1的汲極電極8是形成在該常-開式HEMT 1的第一氮化物半導體疊層5上，該常-關式HEMT 2的源極電極16是形成於該常-關式HEMT 2的第二氮化物半導體疊層14上，而該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18是形成於該常-開式HEMT 1的第一氮化物半導體疊層5上俾可被定位在該常-關式HEMT 2之第二氮化物半導體疊層14的側邊。
Ta與Al是藉，例如，光刻法與沉積和剝離技術來相繼地沉積於一個在它那裡要形成有該常-開式HEMT 1之汲極電極8的區域內、一個在它那裡要形成有該常-關式HEMT 2之源極電極16的區域內、以及一個在它那裡要形成有該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18的區域內，藉此分別形成由Ta/Al形成的汲極電極8、源極電極16、和共用電極18。特別地，汲極電極8、源極電極16、和共用電極18是由Ta/Al形成俾可分別接觸如上所述形 成的n-型接觸區域9B、9C、和9A與9D。在這情況中，例如，Ta是沉積到大約20nm的厚度，而Al是沉積到大約200nm的厚度。然後，例如，該成品是在氮大氣下於大約400℃至1000℃(例如，550℃)下被加熱來形成歐姆特性。在該第一實施例中，該共用電極18是以這形式由與用於形成汲極電極8和第二源極電極16相同的金屬形成。
在該半-絕緣SiC基體20被準備作為一半導體基體且該核心層21、該緩衝器層22、該作用為第一電子轉渡層之i-GaN層3、該作用為第一間隙子層之i-AlGaN層23、該作用為第一電子供應層之n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層之AlN層10、該作用為第二電子轉渡層之p-GaN層12、該作用為第二間隙子層之i-AlGaN層24、與該作用為第二電子供應層之n-AlGaN層13被形成俾可置於該半導體基體上的情況中，該常-開式HEMT 1的汲極電極8、該常-關式HEMT 2的源極電極16、與該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18是被形成，藉此提供在圖4A中所示的結構。該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18可以具有一個在圖2D中所示的形狀或者一個在圖4A中所示的形狀。換句話說，該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18可以被形成俾可接觸僅在其之側表面或者在其之側表面與上表面之該常-關式HEMT 2的n-型接觸區域9D。
然後，如在圖2D中所示，例如，一SiN薄膜11(鈍化 薄膜、閘極絕緣體、或者絕緣薄膜)是形成該成品的表面上，而該常-開式HEMT 1的閘極電極6和該常-關式HEMT 2的閘極電極15是相繼地形成於該SiN薄膜11上。在這情況中，一MIS結構業已被形成。特別地，該常-開式HEMT 1的閘極電極6是形成在該常-開式HEMT 1的第一氮化物半導體疊層5之上，而該常-關式HEMT 2的閘極電極15是形成在該常-關式HEMT 2的第二氮化物半導體疊層14上。在這情況中，該常-關式HEMT 2的閘極電極15是形成在被包括於該常-關式HEMT 2之第二氮化物半導體疊層14內之p-GaN電子轉渡層12的p-型-摻雜物-包含區域之上，即，在該等以n-型摻雜物摻雜之區域之外的區域之上。
Ni與Au是藉，例如，光刻法與沉積和剝離技術來相繼地沉積於在它們那裡要形成有該等閘極電極的區域內，藉此形成由Ni/Au形成的閘極電極6和15。在這情況中，例如，Ni可以是沉積到大約30nm的厚度，而Au可以是沉積到大約400nm的厚度。在該半-絕緣SiC基體20被準備作為一半導體基體且該核心層21、該緩衝器層22、該作用為第一電子轉渡層之i-GaN層3、該作用為第一間隙子層之i-AlGaN層23、該作用為第一電子供應層之n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層之AlN層10、該作用為第二電子轉渡層之p-GaN層12、該作用為第二間隙子層之i-AlGaN層24、與該作用為第二電子供應層之n-AlGaN層13被形成俾可置於該半導體基體上的情況中，在沒有該SiN薄膜11的形成之下形成該常-開式HEMT 1的閘極電極6與該常-關式HEMT 2的閘極電極15，換句話說，一肖特基結 構的形成提供在圖4B中所示的結構。
然後，該常-開式HEMT 1的汲極電極8與該常-關式HEMT 2的閘極電極15和源極電極16是連接到，例如，導線與墊。此外，該常-開式HEMT 1的閘極電極6是電氣地連接到該常-關式HEMT 2的源極電極16俾可建立該常-開式HEMT 1至該常-關式HEMT 2的串聯連接。
以這形式，該第一實施例之半導體裝置的製造業已被完成，在其中，在該p-型-摻雜物-擴散-阻擋層10是介於該常-開式HEMT 1與該常-關式HEMT 2之間之下該常-關式HEMT 2是被設置比該常-開式HEMT 1高且在其中，該常-開式HEMT 1業已串聯連接到該常-關式HEMT 2。在該第一實施例中，該SiC基體20被使用作為半導體基體的範例，然而該半導體基體不受限制為這樣；例如，諸如包括藍寶石基體、Si基體、與GaN基體之半導體基體般的其他基體是可以被使用。再者，在該第一實施例中，該基體20是為一半-絕緣基體但不受限為這樣；例如，該基體20可以是一n-型導電基體或者一p-型導電基體。
包括該源極電極16、該汲極電極8、該共用電極18、與該等閘極電極6和15之以上所述的層疊結構是為一範例，而其他的層疊結構是可以在沒有限制之下被使用。包括由源極電極16、汲極電極8、共用電極18、與閘極電極6和15形成之層之以上所述的結構可以是，例如，一單層結構或者一多層結構。用於形成源極電極16、汲極電極8、共用電極18、與閘極電極6和15之以上所述的製程僅是為範例而且可以是透過任何其他製程來形成。
雖然一熱處理被執行來形成源極電極16、汲極電極8、與共用電極18的歐姆特性，歐姆特性可以是以任何其他技術來形成；在歐姆特性在沒有熱處理之下被形成的情況中，形成源極電極16、汲極電極8、共用電極18之歐姆特性的熱處理可以被省略。在該第一實施例中，雖然該等閘極電極6和15未經歷熱處理，該等閘極電極6和15可以經歷熱處理。
該第一實施例的半導體裝置以及用於製造該第一實施例之半導體裝置的方法提供有利的效果為在一低導通-電阻與一高耐受電壓被致能時，在一常-開模式下的運作被致能。該第一實施例的半導體裝置的結構以及用於製造該第一實施例之半導體裝置的方法可以在沒有限制之下如下面所述被變化。一第一變化現在將會配合圖5A與5B來作描述。
該第一變化與該第一實施例不同的地方是在於該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18不是一金屬電極而是一如在圖5B中所示的n-摻雜區域9E。在該第一變化中，例如，該半-絕緣SiC基體20被準備作為一半導體基體而該核心層21、該緩衝器層22、該作用為第一電子轉渡層之i-GaN層3、該作用為第一間隙子層之i-AlGaN層23、該作用為第一電子供應層之n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層之AlN層10、該作用為第二電子轉渡層之p-GaN層12、該作用為第二間隙子層之i-AlGaN層24、與該作用為第二電子供應層之n-AlGaN層13被形成俾可置於該半導體基體上。
在該第一變化中，該是為該共用電極18的n-摻雜區 域9E可以被形成如下：作用為p-型-摻雜物-擴散-阻擋層之AlN層10之屬於一個在一個要形成有該常-開式HEMT 1之區域中之要形成成源極電極之區域的部份未以蝕刻移除；諸如Si般之n-型摻雜物的離子是如在圖5A中所示被植入至一個要被形成成一作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極的區域內；及諸如熱處理般的激活處理是被執行。換句話說，作用為該共用電極18的n-摻雜區域9E(n-型摻雜物之離子業已被植入到它裡面的區域)是可以被形成如下：在一個要被形成成一作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極的區域中，諸如Si般之n-型雜質的離子是被植入至該常-關式HEMT 2之n-AlGaN電子供應層13、i-AlGaN第二間隙子層24、與p-GaN電子轉渡層12的部份內；至該AlN雜質-擴散-阻擋層10的部份內；及至該常-開式HEMT 1之n-AlGaN電子供應層4、i-AlGaN第一間隙子層23、與i-GaN電子轉渡層3的部份內；及然後諸如熱處理般的激活處理是被執行。以這形式，該共用電極18可以是從該常-關式HEMT 2之第二氮化物半導體疊層14之表面(在該第一變化中，該n-AlGaN電子供應層13之表面)延伸到被包括在該常-開式HEMT 1之第一氮化物半導體疊層5內之i-GaN電子轉渡層3(第一電子轉渡層)的n-摻雜區域9E。換句話說，從該第二氮化物半導體疊層14之表面延伸至被包括在該常-開式HEMT 1之第一氮化物半導體疊層5內之i-GaN電子轉渡層3(第一電子轉渡層)的n-摻雜區域9E可以被形成為該共用電極18。如在圖5A中所示，作用為該共用電極18的該n-摻雜區域9E可以是 在分別形成該等n-型接觸區域9B和9C於在它上面要形成有該常-開式HEMT 1之汲極電極8與在它上面要形成有該常-關式HEMT 2之源極電極16的區域中時被形成。在這情況中，一個用於形成該常-開式HEMT 1之汲極電極與該常-關式HEMT 2之源極電極16的製程是與一個用於形成該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18的製程不同。相對地，在該第一實施例中，這些電極是透過相同的製程來被形成。然後，如在圖5B中所示，該常-開式HEMT 1的汲極電極8與該常-關式HEMT 2的源極電極16可以被形成，而該常-開式HEMT 1的閘極電極6與該常-關式HEMT 2的閘極電極15是可以被形成。該結構的其他部份以及製造方法的細節是與在該第一實施例中的那些相同。
一第二變化現在將會配合圖6A與6B來被描述。該第二變化與該第一實施例不同的地方是在於該等n-型半導體層25A至25C是如在圖6B中所示被形成作為n-型接觸層代替形成該等n-摻雜區域9A至9D作為n-型接觸區域。在該第二變化中，例如，該半-絕緣SiC基體20被準備作為一半導體基體；該核心層21、該緩衝器層22、該作用為第一電子轉渡層之i-GaN層3、該作用為第一間隙子層之i-AlGaN層23、該作用為第一電子供應層之n-AlGaN層4、該作用為p-型-摻雜物-擴散-阻擋層之AlN層10、該作用為第二電子轉渡層之p-GaN層12、該作用為第二間隙子層之i-AlGaN層24、與該作用為第二電子供應層之n-AlGaN層13被形成俾可置於該半導體基體上；及n-GaN層被形成作為該等n-型半導體層25A至25C。該等n-型半導體層25A 至25C不受限為n-GaN層而可以是，例如，n-InGaN層。
在該第二變化中，代替用於形成在該第一實施例中之n-型接觸區域的製程(見圖2C和3C)，如在圖6A中所示，n-GaN可以被長成(再長成)於一個在它那裡要形成有該常-開式HEMT 1之汲極電極8的位置、於一個在它那裡要形成有該常-關式HEMT 2之源極電極16的位置、及於一個在它那裡要形成有作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18的位置，藉此形成該等是為n-型接觸層的n-GaN層25A至25C。在該第二變化中，從該常-關式HEMT 2之第二氮化物半導體疊層14之表面延伸到該常-開式HEMT 1之第一氮化物半導體疊層5之表面的n-GaN層25B(n-型半導體層)可以被形成為設置在一個在它那裡要形成有該共用電極之位置的該n-型接觸層。該等是為n-型接觸層的n-GaN層25A至25C可以被形成，例如，如下：一個具有對應於一個在它那裡要形成有該常-開式HEMT 1之汲極電極8之區域、一個在它那裡要形成有該常-關式HEMT 2之源極電極16之區域、及一個在它那裡要形成有該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18之區域之開孔的SiO2薄膜26是以光刻法及熱CVD法來形成；而n-GaN是依據GaN不太可能長成於該SiO2薄膜26上的特性來以，例如，MOVPE法來選擇地外延長成在該等開孔。然後，如在圖6B中所示，該常-關式HEMT 2的源極電極16、該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18、及該常-開式HEMT 1的汲極電極8可以是分別形成 於該等是為n-型接觸層的n-GaN層25A至25C上；被使用作為該光罩的SiO2薄膜26可以被留下來作為一絕緣薄膜(鈍化薄膜或閘極絕緣體)；而該常-開式HEMT 1的閘極電極6和該常-關式HEMT 2的閘極電極15可以是形成於該SiO2薄膜26上。在這情況中，一MIS結構業已被形成。該結構的其他部份以及該製造方法的細節是與在該第一實施例中的那些相同。
在該等n-型半導體層25A至25C是這樣被形成作為該等n-型接觸層代替形成該等n-摻雜區域9A至9D作為n-型接觸區域的情況中，是為該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極之金屬電極的形成可以被省略。在這情況中，該n-型半導體層25B替代該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17的共用電極18。換句話說，從該第二氮化物半導體疊層14之表面延伸到該第一氮化物半導體疊層5之表面的n-型半導體層25B運作如是為該共用電極18的源極電極7與汲極電極17。在這情況中，一個用於形成該常-開式HEMT 1之汲極電極8與該常-關式HEMT 2之源極電極16的製程是與一個用於形成該作用為該常-開式HEMT 1之源極電極7與該常-關式HEMT 2之汲極電極17之共用電極18的製程不同。換句話說，透過一個與該用於形成該常-開式HEMT 1之汲極電極8與該常-關式HEMT 2之源極電極16之製程不同的製程，作用為該共用電極18且從該第二氮化物半導體疊層14之表面延伸至該第一氮化物半導體疊層5之表面的該n-型半導體層25B是被形成。
在該第二變化中，雖然被使用作為光罩的該SiO2薄 膜26是被留下作為一絕緣薄膜來形成一MIS結構，該第二變化的結構不受限為這樣；例如，被使用作為光罩的該SiO2薄膜26可以被移除，而然後該常-開式HEMT 1的閘極電極6與該常-關式HEMT 2的閘極電極15可以被形成。在這情況中，一肖特基結構被提供。再者，例如，被使用作為光罩的該SiO2薄膜26可以被移除，另一絕緣薄膜(諸如SiN薄膜、鈍化薄膜、或者閘極絕緣體)是可以被相繼地形成，而該常-開式HEMT 1的閘極電極6與該常-關式HEMT 2的閘極電極15是可以被形成在它上面。在這情況中，一MIS結構被提供。
[第二實施例]
一第二實施例之半導體裝置、用於製造半導體裝置之方法、及電源供應器現在將會配合圖7和8來作描述。
該第二實施例的半導體裝置是為一個包括一是為該第一實施例與其之變化中之任一者之半導體裝置之半導體晶片(包括一個具有彼此串聯連接之該常-開式HEMT 1與常-關式HEMT 2之電晶體電路)的半導體封裝體。該半導體晶片也被稱為一HEMT晶片或者一電晶體晶片。一分離封裝體(discrete package)現在將會被描述作為一範例。
請參閱圖7所示，該第二實施例的半導體裝置包括一是為該第一實施例與其之變化中之任一者之半導體裝置(包括一個具有彼此串聯連接之該常-開式HEMT 1與常-關式HEMT 2的電晶體電路)的半導體晶片34、一個在它上面是設置有該半導體晶片34的台30、一閘極引線37、一源極引線38、一汲極引線38、導線36(於此後稱為Al導線)、及一密封樹脂40。該密封 樹脂也被稱為一模塑樹脂。
設置於該台30上的半導體晶片34具有透過Al導線36分別連接至該閘極引線37、源極引線39、與汲極引線38的一閘極墊31、源極墊32、與汲極墊33，而這些是以樹脂密封。在該半導體晶片34中，該常-關式HEMT 2的閘極電極15和源極電極16以及該常-開式HEMT 1的汲極電極8是分別連接到該閘極墊31、該源極墊32、和該汲極墊33。該常-開式HEMT 1的閘極電極6是電氣地連接到該常-關式HEMT 2的源極電極16。因此，該常-關式HEMT 2的閘極電極15和源極電極16以及該常-開式HEMT 1的汲極電極8是分別透過該閘極墊31、該源極墊32、與該汲極墊33來連接到該閘極引線37、該源極引線39、與該汲極引線38。
該半導體晶片34之基體的後表面是以一晶片-連接材料35(在這情況中為焊錫)來固定到該台30，而該台30是電氣地連接到該汲極引線38。該第二實施例不受限為如此之結構，而該台30可以是電氣地連接到該源極引線39。一種用於製造該第二實施例之半導體裝置(分離封裝體)的方法現在將會作描述。
是為該第一實施例與其之變化中之任一者之半導體裝置的半導體晶片34是以，例如，晶片-連接材料35(在這情況中為焊錫)來被固定到該台30上，該台30是為一導線架。然後，該半導體晶片34的閘極墊31、汲極墊33、與源極墊32是，例如，分別利用Al導線36以打線分式來連接到該閘極引線37、該汲極引線38、與該源極引線39。
然後，該成品是透過，例如，轉移模塑製程來以樹脂密封。該導線架隨後是被移除。該半導體裝置(分離封裝體)可以以這形式製成。雖然該在它裡面該半導體晶片34之墊31至33是被使用作為供打線用之焊墊之分離封裝體的範例業已於此中作描述，該第二實施例不受限為這樣，而具有其他結構的半導體封裝體是可以被使用。例如，一個在它裡面一半導體晶片之墊是被使用作為供諸如覆晶黏接般之無線黏接用之焊墊的半導體封裝體是可以被使用。再者，晶圓級封裝體(wafer-level packages)是可以被使用。此外，除了分離封裝體之外的半導體封裝體是可以被使用。
一個包括以上所述之具有該包括一在它裡面該常-開式HEMT 1與該常-關式HEMT 2是彼此串聯連接之電晶體電路之半導體晶片34之半導體封裝體的電源供應器現在將會配合圖8來作描述。後面的描述是以一個在它裡面被包括在以上所述之半導體封裝體內且具有彼此串聯連接之該常-開式HEMT 1與該常-關式HEMT 2之電晶體電路是被使用作為一個被包括於一被使用於一伺服器內之電源供應器內之功率因子校正(PFC)電路的範例為基礎。
請參閱圖8所示，該第二實施例的PFC電路包括一二極體橋56、一扼流線圈(choke coil)52、一第一電容器54、與一被包括於以上所述之半導體封裝體內之電晶體電路51、一二極體53、與一第二電容器55。由於該在它裡面該常-開式HEMT 1與該常-關式HEMT 2是如上所述彼此串聯連接的電晶體電路51具有三個包括該常-開式HEMT 1電極之汲極電極8與該常-關 式HEMT 2之源極電極16和閘極電極15，該電晶體電路51在圖8中是被顯示為一個具有三個分別為一汲極電極D、一源極電極S、與一閘極電極G之電極的電晶體。
在該第二實施例的PFC電路中，該二極體橋56、該扼流線圈52、該第一電容器54、該被包括在以上所述之半導體封裝體內之電晶體51、該二極體53、與該第二電容器55是被安裝在一電路板上。在該第二實施例中，以上所述之半導體封裝體的汲極引線38、源極引線39、和閘極引線37是分別被插入至該電路板的汲極引線入口、源極引線入口、和閘極引線入口，並且是以，例如，焊錫來被固定。在該形成於電路板上的PFC電路中，被包括在以上所述之半導體封裝體內之電晶體51的連接是以這形式建立。
在該第二實施例的PFC電路中，該扼流線圈52的一個電極與該二極體53的陽極電極是連接到該電晶體51的汲極電極D(在這情況中該常-開式HEMT 1的汲極電極8，見圖1)。該扼流線圈52的另一電極是連接到該第一電容器54的一個電極，而該二極體53的陰極電極是連接到該第二電容器55的一個電極。該第一電容器54的另一電極、該電晶體51的源極電極S(在這情況中該常-關式HEMT 2的源極電極16，見圖1)、與該第二電容器55的另一電極是接地。該第一電容器54的兩電極也是連接到該二極體橋56的一對電極，而該二極體橋56的另一對電極是連接到施加有交流(AC)電壓的輸入電極。該第二電容器55的兩電極也是連接到輸出直流(DC)電壓的輸出電極。該電晶體51的閘極電極G(在這情況中該常-關式HEMT 2的閘極電極 15，見圖1)是連接到一閘極驅動器(圖中未示)。在該第二實施例的PFC電路中，該電晶體51是由一閘極驅動器驅動俾可把從輸入電極施加的AC電壓轉換成DC電壓，而該DC電壓是從該等輸出電極輸出。
該第二實施例的電源供應器因此具有在可靠度上之提升的有利效果。特別地，是為該第一實施例與其之變化中之任一者之半導體裝置的半導體晶片34是被使用於該電源供應器，其有利地致能提供給該電源供應器的高可靠度。在該第二實施例中，一個在它裡面以上所述之半導體裝置(半導體晶片或半導體封裝體)被使用於一個被包括在一被使用於伺服器之電源供應器內之PFC電路中的範例業已被描述；然而，該第二實施例不受限定為這樣。以上所述的半導體裝置(半導體晶片或半導體封裝體)可以被使用於，例如，除了伺服器之外的電子設備(電子裝置)，諸如電腦般。再者，以上所述的半導體裝置(半導體晶片或半導體封裝體)可以被使用於任何其他被包括在一電源供應器內的電路(例如，DC-DC轉換器)。
[第三實施例]
該第三實施例的高頻放大器現在將會配合圖9來作描述。
該第三實施例的高頻放大器是為一包括該第一實施例與其之變化中之任一者之半導體裝置的高頻放大器(高功率放大器)。請參閱圖9所示，該第三實施例的高頻放大器包括一數位預失真電路41、混合器42a和42b、與一功率放大器43。該功率放大器也被簡單地稱為一放大器。
該數位預失真電路41補償輸入訊號的非線性失真。 該等混合器42a和42b把該等經歷非線性失真之補償的輸入訊號與交流訊號混合。該功率放大器43把該等業已與該等交流訊號混合一起的輸入訊號放大而且包括該第一實施例與其之變化中之任一者的半導體裝置，即，一個包括一在它裡面該常-開式HEMT 1與該常-關式HEMT 2業已彼此串聯連接之電晶體電路的半導體晶片。該半導體晶片也被稱為一HEMT晶片或一電晶體晶片。
在圖9中所示的結構中，例如，切換運作允許該混合器42b把輸出訊號與交流訊號混合而然後把混合訊號傳送到該數位預失真電路41。在該第三實施例的高頻放大器中，該第一實施例與其之變化中之任一者的半導體裝置是應用到該功率放大器43，其有利地致能被提供給一高頻放大器的高可靠度。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
1‧‧‧GaN-HEMT
2‧‧‧GaN-HEMT
3‧‧‧i-GaN電子轉渡層
4‧‧‧n-AlGaN電子供應層
5‧‧‧第一氮化物半導體疊層
6‧‧‧閘極電極
7‧‧‧源極電極
8‧‧‧汲極電極
9A‧‧‧n-型接觸區域
9B‧‧‧n-型接觸區域
9C‧‧‧n-型接觸區域
9D‧‧‧n-型接觸區域
10‧‧‧AlN雜質-擴散-阻擋層
11‧‧‧SiN薄膜
12‧‧‧p-GaN電子轉渡層
13‧‧‧n-AlGaN電子供應層
14‧‧‧第二氮化物半導體疊層
15‧‧‧閘極電極
16‧‧‧源極電極
17‧‧‧汲極電極
18‧‧‧共用電極

Claims (18)

  1. 一種半導體裝置，包含：一第一電晶體，其包括一第一閘極電極、一第一源極電極、一第一汲極電極、與一包括一第一電子轉渡層和一第一電子供應層之第一氮化物半導體疊層；一第二電晶體，其包括一第二閘極電極、一第二源極電極、一第二汲極電極、與一包括一第二電子轉渡層和一第二電子供應層之第二氮化物半導體疊層，該第二汲極電極為一個也作用為該第一源極電極的共用電極，該第二電子轉渡層具有位在該第二閘極電極下方且包含p-型摻雜物的部份；及一p-型-摻雜物-擴散-阻擋層，其中該第二氮化物半導體疊層以該p-型-摻雜物-擴散-阻擋層介於該等第一與第二氮化物半導體疊層之間而被設置比該第一氮化物半導體疊層高，且該第一閘極電極與該第二源極電極是彼此電氣地耦接以建立該第一電晶體至該第二電晶體的串聯連接。
  2. 如請求項1之半導體裝置，其中該第一電子供應層是比該第二電子供應層厚。
  3. 如請求項1之半導體裝置，其中在該第一閘極電極與該第一汲極電極之間的距離是比在該第一閘極電極與該第一源極電極之間的距離大。
  4. 如請求項1之半導體裝置，其中該p-型-摻雜物-擴散-阻擋層包含具有不小於0.5之Al含量的AlGaN與AlN中之任一者。
  5. 如請求項1之半導體裝置，其中作用為該第一源極電極與該第二汲極電極的該共用電極是由與用於形成該第一汲極電極和該第二源極電極相同的金屬所形成。
  6. 如請求項1之半導體裝置，其中作用為該第一源極電極與該第二汲極電極的該共用電極為一個從該第二氮化物半導體疊層之表面延伸至該第一電子轉渡層的n-摻雜區域。
  7. 如請求項1之半導體裝置，其中作用為該第一源極電極與該第二汲極電極的該共用電極為一個從該第二氮化物半導體疊層之表面延伸至該第一氮化物半導體疊層之表面的n-型半導體層。
  8. 如請求項1之半導體裝置，其中該第一電子轉渡層包含GaN，該第一電子供應層包含AlGaN，該p-型-摻雜物-擴散-阻擋層包含AlGaN與AlN中之任一者，該第二電子轉渡層包含GaN與作為該p-型摻雜物之Be、Mg、Fe、與C中之任一者，且該第二電子供應層包含AlGaN、InAlN、與AlInGaN中之任一者。
  9. 一種電源供應器，包含：一電晶體晶片，其包括一第一電晶體，其包括一第一閘極電極、一第一源極電極、一第一汲極電極、與一包括一第一電子轉渡層和一第一電子供應層之第一氮化物半導體疊層；一第二電晶體，其包括一第二閘極電極、一第二源極電極、一第二汲極電極、與一包括一第二電子轉渡層和一第二電子供應層之第二氮化物半導體疊層，該第二汲極電極為一個也作用為該第一源極電極的共用電極，該第二電子轉渡層具有位在該第二閘極電極下方且包含p-型摻雜物的部份；及一p-型-摻雜物-擴散-阻擋層，其中該第二氮化物半導體疊層以該p-型-摻雜物-擴散-阻擋層介於該等第一與第二氮化物半導體疊層之間而被設置比該第一氮化物半導體疊層高，且該第一閘極電極與該第二源極電極是彼此電氣地耦接來建立該第一電晶體至該第二電晶體的串聯連接。
  10. 一種高頻放大器，包含：一放大器，其把一輸入訊號放大，該放大器包括一電晶體晶片，該電晶體晶片包括一第一電晶體，其包括一第一閘極電極、一第一源極電極、一第一汲極電極、與一包括一第一電子轉 渡層和一第一電子供應層之第一氮化物半導體疊層；一第二電晶體，其包括一第二閘極電極、一第二源極電極、一第二汲極電極、與一包括一第二電子轉渡層和一第二電子供應層之第二氮化物半導體疊層，該第二汲極電極為一個也作用為該第一源極電極的共用電極，該第二電子轉渡層具有位在該第二閘極電極下方且包含p-型摻雜物的部份；及一p-型-摻雜物-擴散-阻擋層，其中該第二氮化物半導體疊層以該p-型-摻雜物-擴散-阻擋層介於該等第一與第二氮化物半導體疊層之間而被設置比該第一氮化物半導體疊層高，且該第一閘極電極與該第二源極電極是彼此電氣地耦接來建立該第一電晶體至該第二電晶體的串聯連接。
  11. 一種用於製造半導體裝置的方法，該方法包含下列步驟：形成一包括一第一電子轉渡層與一第一電子供應層的第一氮化物半導體疊層、一p-型-摻雜物-擴散-阻擋層、及一包括一第二電子轉渡層與一第二電子供應層的第二氮化物半導體疊層，每一個層是疊置於一半導體基體上，該第二電子轉渡層包含一p-型摻雜物；移除該第二氮化物半導體疊層之對應於一第一電晶體要被形成之一區域的部份，該第一電晶體包括一第一 閘極電極、一第一源極電極、一第一汲極電極、和該第一氮化物半導體疊層；形成該第一汲極電極以使該第一汲極電極疊置於在該第一電晶體要被形成之該區域內的該第一氮化物半導體疊層上及形成一第二源極電極以使該第二源極電極疊置於在一第二電晶體要被形成之一區域內的該第二氮化物半導體疊層上，該第二電晶體包括一第二閘極電極、該第二源極電極、一第二汲極電極，和該第二氮化物半導體疊層；形成一個作用為該第一源極電極和該第二汲極電極的共用電極；形成該第一閘極電極以使該第一閘極電極疊置於該第一氮化物半導體疊層上及形成該第二閘極電極以使該第二閘極電極疊置於該第二氮化物半導體疊層上；以及電氣地耦接該第一閘極電極到該第二源極電極俾可建立該第一電晶體至該第二電晶體的串聯連接。
  12. 如請求項11之方法，其中該第一電子供應層被形成俾可是比該第二電子供應層厚。
  13. 如請求項11之方法，其中該第一閘極電極、該第一汲極電極，與該第一源極電極被形成以使在該第一閘極電極與該第一汲極電極之間的距離是比在該第一閘極電極與該第一源極電極 之間的距離大。
  14. 如請求項11之方法，其中該p-型-摻雜物-擴散-阻擋層是由具有不少於0.5之Al含量的AlGaN與AlN中之任一者所形成。
  15. 如請求項11之方法，其中作用為該第一源極電極與該第二汲極電極的該共用電極是由與用於形成該第一汲極電極與該第二源極電極相同的金屬所形成。
  16. 如請求項11之方法，其中一個從該第二氮化物半導體疊層之表面延伸至該第一電子轉渡層的n-摻雜區域被形成作為該作用為該第一源極電極與該第二汲極電極的共用電極。
  17. 如請求項11之方法，其中一個從該第二氮化物半導體疊層之表面延伸至該第一氮化物半導體疊層之表面的n-型半導體層被形成作為該作用為該第一源極電極與該第二汲極電極的共用電極。
  18. 如請求項11之方法，其中該第一電子轉渡層包含GaN，該第一電子供應層包含AlGaN，該p-型-摻雜物-擴散-阻擋層包含AlGaN與AlN中之任一者，該第二電子轉渡層包含GaN與作為該p-型摻雜物之Be、Mg、Fe，與C中之任一者，且 該第二電子供應層包含AlGaN、InAlN、與AlInGaN中之任一者。
TW102139774A 2012-12-21 2013-11-01 半導體裝置及其製造方法、電源供應器與高頻放大器 TWI515874B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012279707A JP5949527B2 (ja) 2012-12-21 2012-12-21 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (2)

Publication Number Publication Date
TW201426976A TW201426976A (zh) 2014-07-01
TWI515874B true TWI515874B (zh) 2016-01-01

Family

ID=50956133

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139774A TWI515874B (zh) 2012-12-21 2013-11-01 半導體裝置及其製造方法、電源供應器與高頻放大器

Country Status (3)

Country Link
US (1) US9054170B2 (zh)
JP (1) JP5949527B2 (zh)
TW (1) TWI515874B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JPWO2011161791A1 (ja) * 2010-06-24 2013-08-19 富士通株式会社 半導体装置
WO2014147720A1 (ja) * 2013-03-18 2014-09-25 株式会社安川電機 電力変換装置
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9978844B2 (en) 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9425301B2 (en) 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9960157B2 (en) * 2015-10-15 2018-05-01 Infineon Technologies Austria Ag Bidirectional normally-off III-V high electron mobility transistor (HEMT)devices and circuits
CN105702565B (zh) * 2016-04-11 2019-08-23 杭州士兰微电子股份有限公司 用于生长GaN外延材料的衬底结构及其制作方法
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
US10601300B2 (en) 2017-05-19 2020-03-24 Efficient Power Conversion Corporation Integrated gallium nitride based DC-DC converter
JP6716517B2 (ja) * 2017-09-20 2020-07-01 株式会社東芝 半導体装置
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
JP7273299B2 (ja) 2019-07-11 2023-05-15 富士通株式会社 半導体装置、半導体モジュール及び半導体装置の動作方法
CN112310210A (zh) * 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
WO2022217436A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
CN117936532A (zh) * 2024-03-19 2024-04-26 深圳智芯微电子科技有限公司 级联型GaN HEMT封装结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JPH0210746A (ja) * 1988-06-28 1990-01-16 Nec Corp 半導体集積装置及びその製造方法
DE68928395T2 (de) * 1988-06-28 1998-05-14 Nec Corp Halbleitervorrichtung mit Verbindungshalbleiterfet mit E/D-Struktur mit hoher Geräuschmarge
JP4645034B2 (ja) 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4832768B2 (ja) * 2005-02-09 2011-12-07 日本電信電話株式会社 半導体装置
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7875907B2 (en) * 2007-09-12 2011-01-25 Transphorm Inc. III-nitride bidirectional switches
JPWO2010016564A1 (ja) 2008-08-07 2012-01-26 日本電気株式会社 半導体装置
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5888064B2 (ja) * 2012-03-29 2016-03-16 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5949527B2 (ja) 2016-07-06
US9054170B2 (en) 2015-06-09
US20140175453A1 (en) 2014-06-26
TW201426976A (zh) 2014-07-01
CN103887309A (zh) 2014-06-25
JP2014123665A (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
TWI515874B (zh) 半導體裝置及其製造方法、電源供應器與高頻放大器
TWI452696B (zh) 化合物半導體裝置及其製造方法
TWI521695B (zh) 半導體裝置及其製造方法
TWI470803B (zh) 化合物半導體裝置及其製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
US9224848B2 (en) Compound semiconductor device and manufacturing method of the same
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
TWI492378B (zh) 化合物半導體裝置及其製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
KR20140124737A (ko) 화합물 반도체 장치 및 그 제조 방법
TW201413961A (zh) 化合物半導體裝置及其製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
KR101437274B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP2018085414A (ja) 化合物半導体装置
KR101302847B1 (ko) 화합물 반도체 장치 및 그의 제조 방법
US10665710B2 (en) Compound semiconductor device and fabrication method
US9954091B2 (en) Compound semiconductor device and method of manufacturing the same
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
CN103887309B (zh) 半导体器件、制造半导体器件的方法、电源及高频放大器
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP2020167275A (ja) 半導体装置、半導体装置の製造方法及び電子装置