JP2019125802A - ガリウム窒化物電界効果トランジスタ - Google Patents

ガリウム窒化物電界効果トランジスタ Download PDF

Info

Publication number
JP2019125802A
JP2019125802A JP2019044822A JP2019044822A JP2019125802A JP 2019125802 A JP2019125802 A JP 2019125802A JP 2019044822 A JP2019044822 A JP 2019044822A JP 2019044822 A JP2019044822 A JP 2019044822A JP 2019125802 A JP2019125802 A JP 2019125802A
Authority
JP
Japan
Prior art keywords
metal
layer
gate
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019044822A
Other languages
English (en)
Other versions
JP7000641B2 (ja
Inventor
マフムード ハイダー アサド
Mahmood Haider Asad
マフムード ハイダー アサド
ジョー ジュンウォー
Jungwoo Joh
ジョー ジュンウォー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2019125802A publication Critical patent/JP2019125802A/ja
Application granted granted Critical
Publication of JP7000641B2 publication Critical patent/JP7000641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】信頼性の高いソース及びドレインコンタクトを有するガリウム窒化物電界効果トランジスタを提供する。【解決手段】半導体層１０４の上にシリコン含有ゲート誘電体層１０８を形成することにより、半導体デバイス１００が形成される。ゲート誘電体層１０８の上にゲート金属層が形成され、ゲート金属層は、形成の間２原子パーセント〜１０原子パーセントのシリコンを含む。ゲート金属層は、金属ゲート１１２を形成するようにパターニングされる。ソース及びドレインコンタクトホール１１６が続いて形成され、コンタクトホール１１６においてコンタクト金属１１８が形成され、パターニングされる。後続のコンタクトアニールが、コンタクト金属１１８及び金属ゲート１１２を少なくとも７５０℃の温度で少なくとも３０秒間加熱する。【選択図】図１Ｅ

Description

本願は、概して半導体デバイスに関し、特にガリウム窒化物電界効果トランジスタに関連する。
ガリウム窒化物電界効果トランジスタ（ＧａＮ ＦＥＴ）は、絶縁された金属ゲート及びトンネリングソース及びドレインコンタクトを有し得る。信頼性の高いソース及びドレインコンタクトを形成することは、ゲート誘電体層を劣化させる温度でのアニーリングを必要とし得る。
２原子パーセント〜１０原子パーセントのシリコンを有する金属ゲートを形成することにより、半導体デバイスが形成され得る。金属ゲートは、シリコンを含むゲート誘電体層の上に形成される。後続のコンタクトアニールが、少なくとも７５０℃の温度で少なくとも３０秒間加熱することを含み得る。
製造の連続する段階で示す半導体デバイスの断面である。 製造の連続する段階で示す半導体デバイスの断面である。 製造の連続する段階で示す半導体デバイスの断面である。 製造の連続する段階で示す半導体デバイスの断面である。 製造の連続する段階で示す半導体デバイスの断面である。
２原子パーセント〜１０原子パーセントのシリコンを有するＧａＮ ＦＥＴの金属ゲートを形成するための例示のプロセスを示す。 ２原子パーセント〜１０原子パーセントのシリコンを有するＧａＮ ＦＥＴの金属ゲートを形成するための例示のプロセスを示す。 ２原子パーセント〜１０原子パーセントのシリコンを有するＧａＮ ＦＥＴの金属ゲートを形成するための例示のプロセスを示す。
以下は、関連する主題を記載しており、参照のため本願に組み込まれる。米国特許出願番号ＵＳ １３／８８６，３７８、米国特許公開番号ＵＳ ２０１４／００４２４５２ Ａ１、米国特許出願番号ＵＳ １３／８８６，４２９（本願と同時に出願のＰＣＴ出願ＴＩ−７１２０９ＷＯに対応する）、米国特許出願番号ＵＳ １３／８８６，６５２（本願と同時に出願のＰＣＴ出願ＴＩ−７１４９２ＷＯに対応する）、米国特許出願番号ＵＳ １３／８８６，７０９、及び米国特許出願番号ＵＳ １３／８８６，６８８（本願と同時に出願のＰＣＴ出願ＴＩ−７２４１７ＷＯに対応する）。
米国特許出願番号１３／８８６，３７８ 米国特許公開番号２０１４／００４２４５２ Ａ１ 米国特許出願番号１３／８８６，４２９ 米国特許出願番号１３／８８６，６５２ 米国特許出願番号１３／８８６，７０９ 米国特許出願番号１３／８８６，６８８
半導体層の上に、シリコン窒化物などのシリコン含有ゲート誘電体層を形成することにより、半導体デバイスが形成され得る。ゲート誘電体層の上にゲート金属層が形成され、ゲート金属層は、形成の間２原子パーセント〜１０原子パーセントのシリコンを含む。ゲート金属層は、金属ゲートを形成するようにパターニングされる。コンタクト金属が、形成され、また場合によっては、ソース及びドレインコンタクトを形成するようにパターニングされる。後続のコンタクトアニールが、コンタクト金属及びゲートを少なくとも７５０℃の温度で少なくとも３０秒間加熱する。
ＩＩＩ−Ｎ半導体材料は、ＩＩＩ族（ボロン族）要素（ボロン、アルミニウム、ガリウム、インジウム）がその半導体材料における原子の一部を提供し、窒素原子がその残りを提供する材料である。ＩＩＩ−Ｎ半導体材料の例は、ガリウム窒化物、ボロンガリウム窒化物、アルミニウムガリウム窒化物、インジウム窒化物、及びインジウムアルミニウムガリウム窒化物である。ＩＩＩ−Ｎ材料は、可能な化学量の範囲を示すために可変の下付添え字と共に書くことができる。例えば、アルミニウムガリウム窒化物はＡｌｘＧａ１−ｘＮと書くことができ、インジウムアルミニウムガリウム窒化物はＩｎｘＡｌｙＧａ１−ｘ−ｙＮと書くことができる。ＧａＮ ＦＥＴは、ＩＩＩ−Ｎ半導体材料を含む電界効果トランジスタの一例である。
スパッタリングによって形成されるアルミニウム（スパッタされたアルミニウム）の一例において、スパッタされたアルミニウムは更に、アルミニウムのエレクトロマイグレーション特性を改善するように、数パーセントまでの、銅、シリコン、チタン、及び／又はその他の要素を含む。
図１Ａ〜図１Ｅは製造の連続段階で示した半導体デバイスの断面である。図１Ａを参照すると、半導体デバイス１００が基板１０２上に形成され、基板１０２は、例えば、ガリウム窒化物の非意図的にドープされた層であり得る頂部表面においてＩＩＩ−Ｎ半導体材料の低欠陥層を有し得る。基板１０２の頂部表面上にＩＩＩ−Ｎ半導体材料の障壁層１０４が形成される。障壁層１０４は、２〜３０ナノメートルの厚みのＡｌｘＧａ１−ｘＮ又はＩｎｘＡｌｙＧａ１−ｘ−ｙＮを含み得る。基板１０２の頂部表面におけるＩＩＩ−Ｎ半導体材料の低欠陥層上の障壁層１０４を形成することで、例えば、１×１０１２〜２×１０１３ｃｍ−２の電子密度で、障壁層１０４のすぐ下の低欠陥層に二次元電子ガスが生成される。障壁層１０４の上に、２〜５ナノメートルのガリウム窒化物の任意選択のキャップ層１０６が形成され得る。
障壁層１０４の上に、及び存在する場合キャップ層１０６の上に、シリコン含有ゲート誘電体層１０８が形成される。ゲート誘電体層１０８は、例えば、低圧化学気相成長（ＬＰＣＶＤ）又はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）によって形成される１０〜２０ナノメートルのシリコン窒化物であり得る。本例のその他のバージョンにおいて、ゲート誘電体層１０８は、シリコン窒化物、二酸化シリコン、及び／又はシリコンオキシナイトライドの１つ又は複数の層を含み得る。
フィールド誘電体１１０の層が、ゲート誘電体層１０８上に形成され、半導体デバイス１００のチャネル領域に近接して傾斜した端部を有するようにパターニングされる。フィールド誘電体１１０は、例えば、ＬＰＣＶＤ又はＰＥＣＶＤによって形成される、１００〜３００ナノメートルのシリコン窒化物を含み得る。金属ゲート１１２が、チャネル領域の上に、及びフィールド誘電体１１０の傾斜した端部に重なって、ゲート誘電体層１０８上に形成される。金属ゲート１１２は、少なくとも１０パーセントのチタン、例えばチタンタングステン合金、を含み得る。金属ゲート１１２は更に、２原子パーセント〜１０原子パーセントのシリコンを含む。金属ゲート１１２は、例えば、エッチングプロセス又はリフトオフプロセスにより形成され得る。
図１Ｂを参照すると、金属ゲート１１２、フィールド誘電体１１０、及びゲート誘電体層１０８の上にパッシベーション誘電体層１１４が形成される。パッシベーション誘電体層１１４は、例えば、ＰＥＣＶＤによって形成される２００〜３００ナノメートルのシリコン窒化物を含み得る。ソース及びドレインコンタクトホール１１６が、パッシベーション誘電体層１１４、ゲート誘電体層１０８、及びキャップ層１０６を介して、及び二次元電子ガスに近接する障壁層１０４内に、エッチングされる。ソース及びドレインコンタクトホール１１６は１〜１０ミクロン幅であり得る。
図１Ｃを参照すると、コンタクト金属１１８が、ソース及びドレインコンタクトホール１１６内に形成され、パターニングされる。コンタクト金属１１８は、例えば、ソース及びドレインコンタクトホール１１６内にスパッタされた４０〜１００ナノメートル厚みのチタンの層１２０、チタン層１２０上に形成される５０〜２００ナノメートル厚みのスパッタされたアルミニウムの層１２２、及び、物理気相成長（ＰＶＤ）としても知られている反応性スパッタリングにより、スパッタされたアルミニウム層１２２上に形成される３０〜８０ナノメートル厚みのチタン窒化物の層１２４を含み得る。本例の１つのバージョンにおいて、コンタクト金属１１８は、ソース及びドレインコンタクトホール１１６の各々において開口キャビティを提供するように形成される。ソース及びドレインコンタクトホール１１６及びコンタクト金属１１８を形成する前に金属ゲート１１２及びパッシベーション誘電体層１１４を形成することは、金属ゲート１１２と干渉することなくコンタクト金属１１８がパッシベーション誘電体層１１４の頂部表面に重なり得るため、一層近いゲート・ソース間隔と一層大きな製造プロセス許容範囲とを有利に可能にする。本例の代替のバージョンにおいて、ＩＩＩ−Ｎ半導体材料の既存の頂部表面上にコンタクト金属１１８が形成されるように、ソース及びドレインコンタクトホール１１６の形成は省かれ得る。
図１Ｄを参照すると、コンタクトアニールプロセス１２６が、コンタクト金属１１８を少なくとも３０秒間少なくとも７５０℃まで加熱する。コンタクトアニールプロセス１２６は、電気的接続のインピーダンスを低減することにより、及び電気的接続を一層オーミックにすること、即ち、電気的接続の電流電圧関係を一層線形にすることにより、コンタクト金属１１８と二次元電子ガスとの間の電気的接続を改善する。コンタクトアニールプロセス１２６の温度を上げることで、電気的接続が更に改善される。本実施例の１つのバージョンにおいて、コンタクトアニールプロセス１２６は、コンタクト金属１１８を少なくとも３０秒間少なくとも８００℃まで加熱する。別のバージョンにおいて、コンタクトアニールプロセス１２６は、コンタクト金属１１８を少なくとも３０秒間少なくとも８５０℃まで加熱する。更なるバージョンにおいて、コンタクトアニールプロセス１２６は、コンタクト金属１１８を少なくとも３０秒間少なくとも９００℃まで加熱する。コンタクトアニールプロセス１２６は、例えば、白熱電球を用いて半導体デバイス１００を加熱する急速サーマルプロセッサ（ＲＴＰ）ツールにおいて実施され得る。２原子パーセント〜１０原子パーセントのシリコンを有するように金属ゲート１１２を形成することで、シリコン含有ゲート誘電体層１０８から金属ゲート１１２へのシリコンの正味（ｎｅｔ）のフローが低減され、それにより、ゲート誘電体層１０８の誘電体完全性（ｉｎｔｅｇｒｉｔｙ）が有利に改善される。
図１Ｅを参照すると、コンタクト金属１１８上に第１のメタライゼーション層１２８が形成される。第１のメタライゼーション層１２８は、例えば、スパッタされたチタンタングステンの５０〜１５０ナノメートルの接着層１３０、接着層１３０上に形成される２００〜５００ナノメートルのスパッタされたアルミニウムのメイン金属層１３２、及びメイン金属層１３２上に形成される２０〜４０ナノメートルのチタン窒化物の抗反射（ａｎｔｉ−ｒｅｆｅｃｔｉｏｎ）層１３４を含み得る。第１のメタライゼーション層１２８は、ソース及びドレインコンタクトホール１１６に重なるようにパターニングされる。
図２〜図４は、２原子パーセント〜１０原子パーセントのシリコンを有するＧａＮ ＦＥＴの金属ゲートを形成するための例示のプロセスを示す。図２を参照すると、半導体デバイス２００の基板２０２が、スパッタリングツール２３６内に配置される。スパッタリングツール２３６は、金属ターゲット２３８に含まれるシリコンを有する金属ターゲット２３８を含む。金属ターゲット２３８と基板２０２との間のスパッタリングツール２３６に、アルゴンなどのスパッタリングガス２４０が導入される。プラズマがスパッタリングガス２４０に形成され、電気的バイアスが金属ターゲット２３８に印加され、そのため、金属ターゲット２３８から基板２０２上に金属及びシリコンがスパッタされて、基板２０２上にシリコンを含む金属ゲート層２４２が形成される。金属ゲート層２４２が２原子パーセント〜１０原子パーセントのシリコンを有するように、金属ターゲット２３８におけるシリコンの濃度が選択される。金属ゲート層２４２が所望の厚みまで形成された後、金属ゲート層２４２は、図１Ａ〜図１Ｅに示した金属ゲート１１２などの金属ゲートを形成するようにパターニングされ得る。
図３を参照すると、半導体デバイス３００の基板３０２が、スパッタリングツール３３６内に配置される。スパッタリングツール３３６は、１原子パーセント未満のシリコンを有する金属ターゲット３３８を含む。アルゴンなどの不活性ガス及びシランなどのシリコン種３４４を含むスパッタリングガス３４０が、金属ターゲット３３８と基板３０２との間のスパッタリングツール３３６に導入される。プラズマがスパッタリングガス３４０に形成され、電気的バイアスが金属ターゲット３３８に印加され、そのため、金属が金属ターゲット３３８から基板３０２上にスパッタされ、シリコン種３４４からのシリコンが、スパッタされた金属に含まれて、基板３０２上のシリコンを含む金属ゲート層３４２が形成される。金属ゲート層３４２が２原子パーセント〜１０原子パーセントのシリコンを有するように、圧力及びシリコン種３４４の流量が選択される。金属ゲート層３４２が所望の厚みまで形成された後、金属ゲート層３４２は、図１Ａ〜図１Ｅに示した金属ゲート１１２などの金属ゲートを形成するようにパターニングされ得る。
図４を参照すると、半導体デバイス４００の基板４０２が、スパッタリングツール４３６内に配置される。スパッタリングツール４３６は、金属ターゲット４３８及び別個のシリコンターゲット４４６を含む。アルゴンなどのスパッタリングガス４４０が、金属ターゲット４３８及びシリコンターゲット４４６と基板４０２との間のスパッタリングツール４３６に導入される。プラズマがスパッタリングガス４４０に形成され、電気的バイアスが金属ターゲット４３８に及びシリコンターゲット４４６に印加され、そのため、金属及びシリコンが、それぞれ、金属ターゲット４３８及びシリコンターゲット４４６から基板４０２上にスパッタされて、基板４０２上のシリコンを含む金属ゲート層４４２が形成される。本実施例の１つのバージョンにおいて、基板４０２は、ターゲット４３８及び４４６両方において同時にスパッタリングが起こる一方で、金属ゲート層４４２の形成の間金属ターゲット４３８及びシリコンターゲット４４６に対して静止したままであり得る。別のバージョンにおいて、基板４０２は、基板４０２上に主として金属がスパッタされる金属ターゲット４３８の下の第１の位置と、基板４０２上に主としてシリコンがスパッタされるシリコンターゲット４４６の下の第２の位置との間を交互に動き得る。金属ターゲット４３８及びシリコンターゲット４４６からのスパッタ速度などのプロセスパラメータは、金属ゲート層４４２が２原子パーセント〜１０原子パーセントのシリコンを有するように選択される。金属ゲート層４４２が所望の厚みまで形成された後、金属ゲート層４４２は、図１Ａ〜図１Ｅに示した金属ゲート１１２などの金属ゲートを形成するようにパターニングされ得る。
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims (20)

  1. 半導体デバイスであって、
    基板であって、前記基板の頂部表面の上に配置される半導体層を有する、前記基板、
    前記半導体層の上に配置され、シリコンを含む、ゲート誘電体層、
    前記ゲート誘電体層の上に配置される金属ゲートであって、２原子パーセント〜１０原子パーセントのシリコンを含む、前記金属ゲート、及び
    前記金属ゲートに近接するソース及びドレインコンタクトホールに配置されるコンタクト金属、
    を含む、半導体デバイス。
  2. 半導体デバイスであって、
    基板であって、前記基板の頂部表面の上に配置されるＩＩＩ−Ｎ半導体材料を含む半導体層を有する、前記基板、
    前記半導体層の上に配置され、シリコンを含む、ゲート誘電体層、
    前記ゲート誘電体層の上に配置される金属ゲートであって、２原子パーセント〜１０原子パーセントのシリコンを含む、前記金属ゲート、及び
    前記金属ゲートに近接して配置されるソース及びドレイントンネリングコンタクト、
    を含み、
    前記ソース及びドレイントンネリングコンタクトが、ソース及びドレインコンタクトホールに配置されるコンタクト金属を有し、前記ソース及びドレインコンタクトホールが、前記ＩＩＩ−Ｎ半導体材料内に配置される二次元電子ガスへのトンネリング接続を成す、半導体デバイス。
  3. 請求項２に記載の半導体デバイスであって、
    前記金属ゲートが４原子パーセント〜６原子パーセントのシリコンを含む、半導体デバイス。
  4. 請求項２に記載の半導体デバイスであって、
    前記ゲート誘電体層がシリコン窒化物を含む、半導体デバイス。
  5. 請求項２に記載の半導体デバイスであって、
    前記金属ゲートが少なくとも１０パーセントのチタンを含む、半導体デバイス。
  6. 請求項２に記載の半導体デバイスであって、
    前記金属ゲートがチタンタングステンを含む、半導体デバイス。
  7. 請求項２に記載の半導体デバイスであって、
    前記コンタクト金属が、前記半導体層に接するチタン層を含む、半導体デバイス。
  8. 請求項７に記載の半導体デバイスであって、
    前記コンタクト金属が、前記チタン層上に配置されるスパッタされたアルミニウム層を含む、半導体デバイス。
  9. 半導体デバイスを形成するプロセスであって、
    基板を提供すること、
    前記基板の頂部表面の上に半導体層を形成すること、
    前記半導体層の上にゲート誘電体層を形成することであって、前記ゲート誘電体層がシリコンを含むこと、
    前記ゲート誘電体層の上に金属ゲートを形成することであって、前記金属ゲートが２原子パーセント〜１０原子パーセントのシリコンを含むこと、
    続いて前記基板上にコンタクト金属を形成すること、及び 前記金属コンタクトを少なくとも７５０℃の温度で少なくとも３０秒間アニーリングすること、
    を含む、プロセス。
  10. 請求項９に記載のプロセスであって、
    前記金属ゲートが４原子パーセント〜６原子パーセントのシリコンを含む、プロセス。
  11. 請求項９に記載のプロセスであって、
    前記ゲート誘電体層がシリコン窒化物を含む、プロセス。
  12. 請求項９に記載のプロセスであって、
    前記半導体層がＩＩＩ−Ｎ半導体材料を含む、プロセス。
  13. 請求項９に記載のプロセスであって、
    前記金属ゲートがチタンタングステンを含む、プロセス。
  14. 請求項９に記載のプロセスであって、
    前記コンタクト金属が、前記半導体層に接するチタン層を含む、プロセス。
  15. 請求項１４に記載のプロセスであって、
    前記コンタクト金属が、前記チタン層上に配置されるスパッタされたアルミニウム層を含む、プロセス。
  16. 請求項９に記載のプロセスであって、
    アニーリングすることが、前記コンタクト金属を少なくとも８００℃の温度で少なくとも３０秒間加熱することを含む、プロセス。
  17. 請求項９に記載のプロセスであって、
    アニーリングすることが、前記コンタクト金属を少なくとも８５０℃の温度で少なくとも３０秒間加熱することを含む、プロセス。
  18. 請求項９に記載のプロセスであって、
    前記金属ゲートを形成することが、前記金属ターゲットに含まれるシリコンを有する金属ターゲットから金属ゲート層をスパッタリングすることを含む、プロセス。
  19. 請求項９に記載のプロセスであって、
    前記金属ゲートを形成することが、不活性ガス及びシリコン種を含むスパッタリングガスを用いて、１原子パーセント未満のシリコンを有する金属ターゲットから金属ゲート層をスパッタリングすることを含む、プロセス。
  20. 請求項９に記載のプロセスであって、
    前記金属ゲートを形成することが、金属ターゲット及び別個のシリコンターゲットから金属ゲート層をスパッタリングすることを含む、プロセス。
JP2019044822A 2013-05-03 2019-03-12 ガリウム窒化物電界効果トランジスタ Active JP7000641B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/886,744 2013-05-03
US13/886,744 US8916427B2 (en) 2013-05-03 2013-05-03 FET dielectric reliability enhancement

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016512994A Division JP6562559B2 (ja) 2013-05-03 2014-05-05 ガリウム窒化物電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2019125802A true JP2019125802A (ja) 2019-07-25
JP7000641B2 JP7000641B2 (ja) 2022-01-19

Family

ID=51841004

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016512994A Active JP6562559B2 (ja) 2013-05-03 2014-05-05 ガリウム窒化物電界効果トランジスタ
JP2019044822A Active JP7000641B2 (ja) 2013-05-03 2019-03-12 ガリウム窒化物電界効果トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016512994A Active JP6562559B2 (ja) 2013-05-03 2014-05-05 ガリウム窒化物電界効果トランジスタ

Country Status (5)

Country Link
US (2) US8916427B2 (ja)
EP (1) EP2992557A4 (ja)
JP (2) JP6562559B2 (ja)
CN (1) CN105164810B (ja)
WO (1) WO2014179809A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916427B2 (en) * 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
JP2021120966A (ja) * 2018-04-27 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 スイッチングトランジスタ及び半導体モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053185A (ja) * 2005-08-17 2007-03-01 Oki Electric Ind Co Ltd オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
JP2008243943A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2009088537A (ja) * 2001-03-27 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010113360A (ja) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置
JP2012178419A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2013500606A (ja) * 2009-07-27 2013-01-07 クリー インコーポレイテッド Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP2013012735A (ja) * 2011-06-20 2013-01-17 Imec Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置
JP2016522991A (ja) * 2013-05-03 2016-08-04 日本テキサス・インスツルメンツ株式会社 ガリウム窒化物電界効果トランジスタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323376B2 (en) * 2003-01-22 2008-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device including a group III nitride semiconductor
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications
US7195999B2 (en) * 2005-07-07 2007-03-27 Micron Technology, Inc. Metal-substituted transistor gates
JP2007088342A (ja) * 2005-09-26 2007-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TW200818271A (en) * 2006-06-21 2008-04-16 Tokyo Electron Ltd Method of forming TaSiN film
KR100835521B1 (ko) * 2006-12-27 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 구조 및 그의 제조방법
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
WO2009012536A1 (en) * 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
JPWO2009084376A1 (ja) * 2007-12-28 2011-05-19 日本電気株式会社 半導体装置及びその製造方法
WO2010118087A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gan hemt device and method for fabricating the same
US9991360B2 (en) * 2009-06-26 2018-06-05 Cornell University Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation
KR20110092836A (ko) * 2010-02-10 2011-08-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8933461B2 (en) 2012-08-09 2015-01-13 Texas Instruments Incorporated III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US9525054B2 (en) * 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088537A (ja) * 2001-03-27 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007053185A (ja) * 2005-08-17 2007-03-01 Oki Electric Ind Co Ltd オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
JP2008243943A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2013500606A (ja) * 2009-07-27 2013-01-07 クリー インコーポレイテッド Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP2010113360A (ja) * 2009-11-27 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置
JP2012178419A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2013012735A (ja) * 2011-06-20 2013-01-17 Imec Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置
JP2016522991A (ja) * 2013-05-03 2016-08-04 日本テキサス・インスツルメンツ株式会社 ガリウム窒化物電界効果トランジスタ

Also Published As

Publication number Publication date
CN105164810A (zh) 2015-12-16
US20140327047A1 (en) 2014-11-06
JP2016522991A (ja) 2016-08-04
US9112011B2 (en) 2015-08-18
WO2014179809A1 (en) 2014-11-06
JP7000641B2 (ja) 2022-01-19
EP2992557A1 (en) 2016-03-09
CN105164810B (zh) 2019-01-01
US8916427B2 (en) 2014-12-23
JP6562559B2 (ja) 2019-08-21
EP2992557A4 (en) 2017-07-12
US20150060949A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP7000641B2 (ja) ガリウム窒化物電界効果トランジスタ
US20110140173A1 (en) Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices
US9536967B2 (en) Recessed ohmic contacts in a III-N device
US10079296B2 (en) High electron mobility transistor with indium nitride layer
CN100449784C (zh) 半导体器件及其制造方法
US9934978B2 (en) Method of fabricating an electrical contact for use on a semiconductor device
Ao et al. Thermally stable TiN Schottky contact on AlGaN/GaN heterostructure
JP2008130949A (ja) 半導体装置及びその製造方法
US20160013305A1 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
TW201431084A (zh) ＧａＮ半導體裝置及其形成方法
US20140124837A1 (en) Nitride semiconductor device and method for manufacturing same
US10658186B2 (en) Method of forming semiconductor device using titanium-containing layer and device formed
US20080093631A1 (en) Contact structure for semiconductor devices
WO2020192303A1 (zh) 半导体器件及制作方法
JP5437114B2 (ja) 半導体トランジスタの製造方法
TWI740058B (zh) 半導體裝置及其製造方法
Wang et al. A novel method for the fabrication of AlGaN/GaN HEMTs on Si (111) substrates
WO2016169202A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
US20150287819A1 (en) Semiconductor device and formation thereof
CN104409340A (zh) 自对准金属硅化物的形成方法
KR100822630B1 (ko) 반도체 소자의 금속 배선 형성방법
US20050227469A1 (en) Method of manufacturing semiconductor device
KR20050039166A (ko) 반도체 소자의 게이트 전극 및 그 형성방법
CN104362086A (zh) 自对准金属硅化物的形成方法
JP2004055840A (ja) Ｉｉｉ−ｖ族窒化物系化合物半導体装置、その装置への電極形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201214

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201216

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210108

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210609

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210713

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211013

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211117

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211117

R150 Certificate of patent or registration of utility model

Ref document number: 7000641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150