CN111769044A - 高电子迁移率晶体管及其制造方法 - Google Patents
高电子迁移率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN111769044A CN111769044A CN202010462349.2A CN202010462349A CN111769044A CN 111769044 A CN111769044 A CN 111769044A CN 202010462349 A CN202010462349 A CN 202010462349A CN 111769044 A CN111769044 A CN 111769044A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation
- drain
- source
- blind hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 31
- 238000002161 passivation Methods 0.000 claims abstract description 138
- 239000000463 material Substances 0.000 claims abstract description 109
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000005496 tempering Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910000676 Si alloy Inorganic materials 0.000 claims description 6
- 150000002484 inorganic compounds Chemical group 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 6
- -1 titanium aluminum silicon Chemical compound 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 125000000123 silicon containing inorganic group Chemical group 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011265 semifinished product Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
- H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种高电子迁移率晶体管的制造方法，包括：提供初始基板，所述初始基板包括沿厚度方向依次层叠的衬底、沟道层、势垒层和栅极；在栅极所在层背离势垒层的一侧形成钝化材料层；对所述钝化材料层进行图形化，以形成初始钝化层，所述初始钝化层包括源极盲孔和漏极盲孔；形成源漏图形层，所述源漏图形层包括位于所述源极盲孔内的源极和所述漏极；对形成有源漏图形层的初始基板进行回火处理，以使得所述源极盲孔的底壁扩散形成为源极过孔、所述漏极盲孔的底壁扩散形成为漏极过孔，并获得钝化层。本发明还提供一种高电子迁移率晶体管。所述高电子迁移率晶体管转化率较高。
Description
技术领域
本发明涉及微电子领域，具体地，涉及一种高电子迁移率晶体管以及该高电子迁移率晶体管的制造方法。
背景技术
作为第三代半导体材料的典型代表，宽禁带半导体材料氮化镓 (GaN)具有许多硅材料所不具备的有异性能，是高频、高压、高温和大功率应用的优良半导体材料，在民用和军事领域具有广阔的应用前景。
随着GaN技术(特别是大直径硅基GaN外延技术)的逐步成熟，已经产生了包括GaN材料的功率器件。但是，目前GaN功率器件的转换效率并不是很理想。
因此，如何提高GaN功率器件的转化效率成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种高电子迁移率晶体管的制造方法一种该制造方法所制得的高电子迁移率晶体管。利用所述制造方法制得的高电子迁移率晶体管转换效率较高。
为了实现上述目的，作为本发明的第一个方面，提供一种高电子迁移率晶体管的制造方法，其中，所述制造方法包括：
提供初始基板，所述初始基板包括沿厚度方向依次层叠的衬底、沟道层、势垒层和栅极；
在栅极所在层背离势垒层的一侧形成钝化材料层；
对所述钝化材料层进行图形化，以形成初始钝化层，所述初始钝化层包括源极盲孔和漏极盲孔；
形成源漏图形层，所述源漏图形层包括位于所述源极盲孔内的源极和所述漏极；
对形成有源漏图形层的初始基板进行回火处理，以使得所述源极盲孔的底壁扩散形成为源极过孔、所述漏极盲孔的底壁扩散形成为漏极过孔，并获得钝化层，所述源极通过所述源极过孔与所述势垒层接触，所述漏极通过所述漏极过孔与所述势垒层接触。
优选地，所述源极盲孔的底壁和所述漏极盲孔的底壁厚度均在 10埃至100埃之间。
优选地，所述钝化层材料层的材料包括含硅无机物。
优选地，在栅极所在层背离势垒层的一侧形成钝化材料层的步骤包括：
形成第一钝化材料层；
形成刻蚀终止层；
形成第二钝化材料层，其中，所述刻蚀终止层对第一刻蚀气体的刻蚀选择比大于所述第二钝化材料层对第一刻蚀气体的刻蚀选择比；其中，
对所述钝化材料层进行图形化的步骤包括：
以第一刻蚀气体为工艺气体对所述钝化材料层进行初始干刻，以形成第一源极盲孔和第一漏极盲孔；
对形成有第一源极盲孔和第一漏极盲孔得钝化材料层进行二次刻蚀，以蚀除第一源极盲孔底部的刻蚀终止层材料获得源极盲孔、蚀除第一漏极盲孔底部的刻蚀终止层材料获得漏极盲孔。
优选地，所述第一钝化材料层和所述第二钝化材料层的材料为硅的无机化合物，所述刻蚀终止层的材料包括钛铝硅合金。
优选地，第一钝化材料层的厚度为10埃至100埃，刻蚀终止层的厚度为10埃至300埃。
以第一刻蚀气体为工艺气体对所述钝化材料层进行初始干刻的步骤中，第一刻蚀气体为含F气体；
对形成有第一源极盲孔和第一漏极盲孔的钝化材料层进行二次刻蚀得步骤包括：利用含Cl得第二刻蚀气体进行干刻，或者，利用含Cl-1的溶液进行湿刻。
作为本发明的第二个方面，提供一种高电子迁移率晶体管，其中，所述高电子迁移率晶体管由本发明所提供的上述制造方法制得。
优选地，所述钝化层包括层叠设置的第一钝化层、刻蚀终止钝化层和第二钝化层，所述第一钝化层与所述势垒层贴合，所述刻蚀终止钝化层相对于第一刻蚀气体的刻蚀选择比高于所述第一钝化层相对于第一刻蚀气体的刻蚀选择比。
优选地，所述第一钝化层和所述第二钝化层的材料为硅的无机化合物；
第二钝化层的材料为钛铝硅合金。
优选地，所述第一钝化层的厚度为10埃～100埃；
所述刻蚀终止钝化层的厚度为10埃～300埃。
在本发明所提供的制造方法中，并没有在钝化材料层上直接形成贯穿钝化材料层的过孔，而是形成源极盲孔和漏极盲孔，源极盲孔和漏极盲孔的底壁可以保护势垒层，因此不会对势垒层造成损伤，不会降低2DEG。
在进行回火工艺时，该源极盲孔底壁的材料和漏极盲孔底壁的材料发生扩散，在源极和势垒层之间、以及漏极和势垒层之间形成很好的欧姆接触。
由于在对钝化材料层进行图形化的时候不会损伤势垒层、且经过回火工艺后可以在源极与势垒层之间形成良好的欧姆接触、并且可以在漏极和势垒层之间形成良好的欧姆接触，因此，利用本发明所提供的制造方法制得的高电子迁移率晶体管中，源极和势垒层之间的欧姆接触电阻以及漏极和势垒层之间的欧姆接触电阻均较低，从而可以提高利用所述制造方法制得的高电子迁移率晶体管的转换率。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1中(a)至(d)是制造相关技术中高电子迁移率晶体管的流程图，其中：
(a)是初始基板上形成了钝化材料层后获得的半成品的结构示意图；
(b)是钝化材料层上形成了源极过孔、和漏极过孔后获得的半成品的示意图；
(c)是源漏材料层后获得的半成品的示意图；
(d)是经过构图工艺、回火后获得的高电子迁移率晶体管的示意图；
图2是本发明所提供的制造方法的流程图；
图3是本发明所提供的制造方法的第一种实施方式的示意图；
图4所示是本发明所提供的制造方法的第二种实施方式的示意图；
图5是本发明所提供的高迁移率晶体管的一种实施方式的结构示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
经本发明的发明人反复研究发现，GaN器件的欧姆接触(OHMIC contact)对GaN器件的转换效率影响较大。
下面结合图1(d)中所示的高电子迁移率晶体管(HEMT，High Electron MobilityTransistor)进行解释。如图1(d)所示，高电子迁移率晶体管包括沿高电子迁移率晶体管的厚度方向依次层叠设置的衬底110、沟道层120、势垒层130、栅极140、钝化层150和源漏层，源漏层包括源极161和漏极162，其中，源极161和漏极162通过贯穿钝化层150的过孔与势垒层130接触。
下面简单介绍制造相关技术中高电子迁移率晶体管：
如图1(a)所示，在衬底110上形成依次形成沟道层120、势垒层130、栅极140和钝化材料层150’；
如图1(b)中所示，对钝化材料层进行图形化，形成贯穿钝化材料层的源极过孔151和漏极过孔152，以获得钝化层150；
如图1(c)所示，在钝化层150上形成源漏材料层160，以使得源漏材料填充所述源极过孔和漏极过孔；
如图1(d)所示，对源漏材料层进行图形化，获得源极161和漏极162，源极161通过源极过孔与势垒层130接触，漏极162通过漏极过孔与势垒层130接触；
对进行了上述步骤后获得的半成品进行回火。
经本发明的发明人反复研究发现，造成高电子迁移率晶体管的转化率低的原因有以下两个：
1、在开设贯穿钝化层的源极过孔和漏极过孔时损伤势垒层，从而降低二维电子气(2DEG)的浓度，提高了源极与势垒层之间、以及漏极与势垒层之间的欧姆接触电阻；
2、形成了源漏图形层后，进行回火工艺时，源极和漏极无法与势垒层之间形成良好的欧姆接触。
有鉴于此，作为本发明的一个方面，提供一种高电子迁移率晶体管的制造方法，如图2所示，所述制造方法包括：
在步骤S110中，提供初始基板，所述初始基板包括沿厚度方向依次层叠的衬底110、沟道层120、势垒层130和栅极140；
在步骤S120中，在栅极140所在层背离势垒层130的一侧形成钝化材料层150’；
在步骤S130中，对钝化材料层150’进行图形化，以形成初始钝化层150”，初始钝化层150”包括源极盲孔161a和漏极盲孔162a；
在步骤S140中，形成源漏图形层，该源漏图形层包括位于所述源极盲孔内的源极161和漏极162；
在步骤S150中，对形成有源漏图形层的衬底基板进行回火处理，以使得所述源极盲孔的底壁扩散形成为源极过孔、所述漏极盲孔的底壁扩散形成为漏极过孔，并获得钝化层150，源极161通过所述源极过孔与势垒层130接触，漏极162通过所述漏极过孔与势垒层130 接触。
在本发明所提供的制造方法中，并没有在钝化材料层上直接形成贯穿钝化材料层的过孔，而是形成源极盲孔和漏极盲孔，源极盲孔和漏极盲孔的底壁可以保护势垒层130，因此不会对势垒层130造成损伤，不会降低2DEG。
在进行步骤S150中所述的回火工艺时，该源极盲孔底壁的材料和漏极盲孔底壁的材料发生扩散，在源极161和势垒层130之间、以及漏极162和势垒层130之间形成很好的欧姆接触。
由于在对钝化材料层150’进行图形化的时候不会损伤势垒层 130、且经过回火工艺后可以在源极161与势垒层130之间形成良好的欧姆接触、并且可以在漏极162和势垒层130之间形成良好的欧姆接触，因此，利用本发明所提供的制造方法制得的高电子迁移率晶体管中，源极161和势垒层130之间的欧姆接触电阻以及漏极162和势垒层130之间的欧姆接触电阻均较低，从而可以提高利用所述制造方法制得的高电子迁移率晶体管的转换率。
在本发明中，对如何提供初始基板并不做特殊的限定。作为一种可选实施方式，衬底110为硅衬底，沟道层120的材料为GaN，势垒层130的材料为AlGaN，栅极140的材料为金属材料。相应地，提供初始基板的步骤可以包括：
提供衬底110；
通过外延生长的方式在衬底110上形成沟道层120；
通过外延生长的方式在沟道层120上形成势垒层130；
通过构图工艺在沟道层120上形成栅极140。
在本发明中，对在步骤S130中形成的源极盲孔161a和漏极盲孔162a的底壁厚度不做特殊的限定，只要能够在回火步骤中发生扩散、使得源极与势垒层之间、漏极与势垒层之间形成良好的欧姆接触即可。作为一种优选实施方式，源极盲孔161a和漏极盲孔162a得底壁厚度均在10埃至100埃之间。
钝化层150的主要作用是对栅极140、以及势垒层130进行保护。在本发明中，对钝化层130的具体结构和具体材料均不做特殊限定，只要能够对栅极140以及势垒层130进行保护即可。
在图3中所示的实时方式中，制造钝化层130的材料为硅的氧化物或者硅的氮化物(或者硅的氧化物和硅的氮化物的混合)。
在图4所示的实施方式中，钝化层150包括第一钝化层151、刻蚀终止层152和第二钝化层153。
下面结合图3和图4对两种实施方式进行详细介绍。
图3中所示的是本发明所提供的制造方法的第一种实施方式的示意图。
在步骤S120中，在初始基板上形成由硅的化合物制成的钝化材料层150’(例如，可以通过化学气相沉积的方式形成钝化材料层)；
在步骤S130中，通过干刻工艺在钝化材料层150’上形成源极盲孔161a和漏极盲孔162a，以获得初始钝化层150”；
在步骤S140中：在初始钝化层150”上形成源漏材料层160；以及，对源漏材料层160进行图形化，以获得源极161和漏极162；
在步骤S150中，对图形化后的源极和漏极进行回火处理，以使得源极盲孔的底壁材料、以及漏极盲孔的底壁材料扩散，以分别在源极161与势垒层130之间、漏极162与势垒层130之间形成欧姆接触，并获得高电子迁移率晶体管。
为了在步骤S130中形成具有源极盲孔和漏极盲孔的初始钝化层，可以在钝化材料层上形成掩膜图形，并通过控制干刻工艺的工艺参数，形成源极盲孔和漏极盲孔。
图4所示的是本发明所提供的制造方法的第二种实施方式的示意图。
在步骤S120中，形成钝化材料层150’，该钝化材料层为三层结构。具体地，步骤S210可以包括
形成第一钝化材料层151’；
形成刻蚀终止层152’；
形成第二钝化材料层153’，其中，所述刻蚀终止层对第一刻蚀气体的刻蚀选择比大于所述第二钝化材料层对第一刻蚀气体的刻蚀选择比。
在步骤S130中，对具有三层结构的钝化材料层150’进行图形化，以获得钝化层150。具体地，步骤S130可以包括：
在步骤S131中，以第一刻蚀气体为工艺气体对所述钝化材料层进行初始干刻，以形成第一源极盲孔和第一漏极盲孔；
在步骤S132中，以第二刻蚀气体为工艺气体对形成有第一源极盲孔和第一漏极盲孔得钝化材料层进行二次干刻，以蚀除第一源极盲孔底部的刻蚀终止层材料获得源极盲孔、蚀除第一漏极盲孔底部的刻蚀终止层材料获得漏极盲孔。
在步骤S140中，形成源漏材料层160；
在步骤S150中，对源漏材料层进行图形化，以获得源极161和漏极162；以及，对形成有源极161和漏极162的基板进行回火，以使得源极盲孔的底壁扩散，在源极161和势垒层130之间形成欧姆接触，并使得漏极盲孔的底壁扩散，在漏极162和势垒层130之间形成欧姆接触。
在这种实施方式中，第一钝化材料层151’与栅极140、以及势垒层130直接接触，起到保护作用，因此，可以利用硅的氧化物或者硅的氮化物(或者二者的混合物)来制成第一钝化材料层。第二钝化材料层153’位于钝化材料层的最外侧，可以在初始干刻得步骤中利用第一刻蚀气体对其进行刻蚀。
刻蚀终止层152’对第一刻蚀气体的刻蚀比相对较高，因此，可以刻蚀第二钝化层153’的第一刻蚀气体对刻蚀终止层的刻蚀速度较慢，甚至无法对其进行刻蚀，因此刻蚀终止层152’可以避免干刻的进一步进行，从而可以形成源极盲孔和漏极盲孔。
在步骤S132中，利用第二刻蚀气体对刻蚀终止层152’进行刻蚀，可以蚀除刻蚀终止层152’位于第一源极盲孔和第二源极盲孔中的材料，而不会对第一钝化材料层造成过多损伤，进而可以避免势垒层130受到损伤。
在本发明中，对刻蚀终止层的材料不做特殊的限定，只要其相对于第一刻蚀气体的刻蚀选择比大于第二钝化材料层对第一刻蚀气体的刻蚀选择比、且刻蚀终止层可以被第二刻蚀气体刻蚀即可。
作为一种优选实施方式，所述刻蚀终止层的材料包括钛铝硅合金。
所述第一钝化材料层和所述第二钝化材料层的材料为硅的无机化合物，所述刻蚀终止层的材料包括钛铝硅合金。
优选地，第一钝化材料层的厚度为10埃至100埃，刻蚀终止层的厚度为10埃至300埃。
优选地，以第一刻蚀气体为工艺气体对所述钝化材料层进行初始干刻，的步骤中，第一刻蚀气体为含F气体；
对形成有第一源极盲孔和第一漏极盲孔的钝化材料层进行二次刻蚀的步骤包括：利用含Cl的第二刻蚀气体进行干刻，或者，利用含Cl-1的溶液进行湿刻。
作为本发明的第二个方面，提供一种高电子迁移率晶体管，其中，所述高电子迁移率晶体管为本发明所提供的上述制造方法制得。
在图5中所示的实施方式中，所述钝化层包括层叠设置的第一钝化层、刻蚀终止钝化层和第二钝化层，所述第一钝化层与所述势垒层贴合，所述刻蚀终止钝化层相对于第一刻蚀气体的刻蚀选择比高于所述第一钝化层相对于第一刻蚀气体的刻蚀选择比。
优选地，所述第一钝化层和所述第二钝化层的材料为硅的无机化合物；
第二钝化层的材料为钛铝硅合金。
优选地，所述第一钝化层的厚度为10埃～100埃；
所述刻蚀终止钝化层的厚度为10埃～300埃。
对比例
利用以下方法制备高电子迁移率晶体管：
如图1(a)所示，在衬底110上形成依次形成沟道层120、势垒层130、栅极140和钝化材料层150’；
如图1(b)中所示，对钝化材料层进行图形化，形成贯穿钝化材料层的源极过孔151和漏极过孔152，以获得钝化层150；
如图1(c)所示，在钝化层150上形成源漏材料层160，以使得源漏材料填充所述源极过孔和漏极过孔；
如图1(d)所示，对源漏材料层进行图形化，获得源极161和漏极162，源极161通过源极过孔与势垒层130接触，漏极162通过漏极过孔与势垒层130接触；
对进行了上述步骤后获得的半成品进行回火，获得高电子迁移率晶体管。
实施例
利用以下方法植被高电子迁移率晶体管：
提供初始基板，所述初始基板包括沿厚度方向依次层叠的衬底110、沟道层120、势垒层130和栅极140；
在栅极140所在层背离势垒层130的一侧形成钝化材料层150’；
对钝化材料层150’进行图形化，以形成初始钝化层150”，初始钝化层150”包括源极盲孔161a和漏极盲孔162a；
形成源漏图形层，该源漏图形层包括位于所述源极盲孔内的源极161和漏极162；
对形成有源漏图形层的衬底基板进行回火处理，以使得所述源极盲孔的底壁扩散形成为源极过孔、所述漏极盲孔的底壁扩散形成为漏极过孔，并获得钝化层150，源极161通过所述源极过孔与势垒层 130接触，漏极162通过所述漏极过孔与势垒层130接触。
采用条形TLM测试结构，对比测试欧姆接触电阻结果如表1所示：
表1
| Condition | 对比例 | 实施例 |
| 欧姆接触电阻RC(Ω*mm) | 大于0.9 | 小于0.5 |
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种高电子迁移率晶体管的制造方法，其特征在于，所述制造方法包括：
提供初始基板，所述初始基板包括沿厚度方向依次层叠的衬底、沟道层、势垒层和栅极；
在栅极所在层背离势垒层的一侧形成钝化材料层；
对所述钝化材料层进行图形化，以形成初始钝化层，所述初始钝化层包括源极盲孔和漏极盲孔；
形成源漏图形层，所述源漏图形层包括位于所述源极盲孔内的源极和所述漏极；
对形成有源漏图形层的初始基板进行回火处理，以使得所述源极盲孔的底壁扩散形成为源极过孔、所述漏极盲孔的底壁扩散形成为漏极过孔，并获得钝化层，所述源极通过所述源极过孔与所述势垒层接触，所述漏极通过所述漏极过孔与所述势垒层接触。
2.根据权利要求1所述的制造方法，其特征在于，所述源极盲孔的底壁和所述漏极盲孔的底壁厚度均在10埃至100埃之间。
3.根据权利要求1所述的制造方法，其特征在于，所述钝化层材料层的材料包括含硅无机物。
4.根据权利要求1所述的制造方法，其特征在于，在栅极所在层背离势垒层的一侧形成钝化材料层的步骤包括：
形成第一钝化材料层；
形成刻蚀终止层；
形成第二钝化材料层，其中，所述刻蚀终止层对第一刻蚀气体的刻蚀选择比大于所述第二钝化材料层对第一刻蚀气体的刻蚀选择比；其中，
对所述钝化材料层进行图形化的步骤包括：
以第一刻蚀气体为工艺气体对所述钝化材料层进行初始干刻，以形成第一源极盲孔和第一漏极盲孔；
对形成有第一源极盲孔和第一漏极盲孔的钝化材料层进行二次刻蚀，以蚀除第一源极盲孔底部的刻蚀终止层材料获得源极盲孔、蚀除第一漏极盲孔底部的刻蚀终止层材料获得漏极盲孔。
5.根据权利要求4所述的制造方法，其特征在于，所述第一钝化材料层和所述第二钝化材料层的材料为硅的无机化合物，所述刻蚀终止层的材料包括钛铝硅合金。
6.根据权利要求5所述的制造方法，其特征在于，第一钝化材料层的厚度为10埃至100埃，刻蚀终止层的厚度为10埃至300埃。
7.根据权利要求4至6中任意一项所述的制造方法，其特征在于，以第一刻蚀气体为工艺气体对所述钝化材料层进行初始干刻，的步骤中，第一刻蚀气体为含F气体；
对形成有第一源极盲孔和第一漏极盲孔的钝化材料层进行二次刻蚀的步骤包括：利用含Cl的第二刻蚀气体进行干刻，或者，利用含Cl-1的溶液进行湿刻。
8.一种高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管由权利要求1或2所述的制造方法制得。
9.根据权利要求8所述的高电子迁移率晶体管，其特征在于，所述钝化层包括层叠设置的第一钝化层、刻蚀终止钝化层和第二钝化层，所述第一钝化层与所述势垒层贴合，所述刻蚀终止钝化层相对于第一刻蚀气体的刻蚀选择比高于所述第一钝化层相对于第一刻蚀气体的刻蚀选择比。
10.根据权利要求9所述的高电子迁移率晶体管，其特征在于，所述第一钝化层和所述第二钝化层的材料为硅的无机化合物。
11.根据权利要求10所述的高电子迁移率晶体管，其特征在于，所述第一钝化层的厚度为10埃～100埃；
所述刻蚀终止钝化层的厚度为10埃～300埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010462349.2A CN111769044A (zh) | 2020-05-27 | 2020-05-27 | 高电子迁移率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010462349.2A CN111769044A (zh) | 2020-05-27 | 2020-05-27 | 高电子迁移率晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111769044A true CN111769044A (zh) | 2020-10-13 |
Family
ID=72720521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010462349.2A Pending CN111769044A (zh) | 2020-05-27 | 2020-05-27 | 高电子迁移率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769044A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513762A (ja) * | 1991-07-05 | 1993-01-22 | Sharp Corp | 薄膜トランジスタにおけるコンタクトホールの形成方法 |
| EP1612866A2 (en) * | 2004-06-30 | 2006-01-04 | Interuniversitair Microelektronica Centrum ( Imec) | ALGaN/GaN Hemt Devices |
| JP2007311537A (ja) * | 2006-05-18 | 2007-11-29 | National Institute Of Information & Communication Technology | ＧａＮ系電界効果トランジスタ |
| EP1865561A1 (en) * | 2006-06-07 | 2007-12-12 | Interuniversitair Microelektronica Centrum (IMEC) | An enhancement mode field effect device and the method of production thereof |
| JP2010118463A (ja) * | 2008-11-12 | 2010-05-27 | Sharp Corp | 電界効果型トランジスタ |
| JP2010135399A (ja) * | 2008-12-02 | 2010-06-17 | Nec Corp | ヘテロ接合電界効果トランジスタおよびその製造方法 |
| CN102569144A (zh) * | 2010-12-22 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种通孔刻蚀方法 |
| CN102723358A (zh) * | 2012-05-30 | 2012-10-10 | 程凯 | 绝缘栅场效应晶体管及其制造方法 |
| US20130248873A1 (en) * | 2012-03-26 | 2013-09-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device and method for manufacturing same |
| US20150333141A1 (en) * | 2013-03-25 | 2015-11-19 | Fudan University | A high electron mobility device based on the gate-first process and the production method thereof |
| WO2017036025A1 (zh) * | 2015-09-01 | 2017-03-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
| CN108140646A (zh) * | 2016-12-24 | 2018-06-08 | 深圳市柔宇科技有限公司 | 阵列基板制造方法 |
| CN110429132A (zh) * | 2019-08-16 | 2019-11-08 | 广东省半导体产业技术研究院 | 栅极结构、栅极结构的制造方法和增强型半导体器件 |
-
2020
- 2020-05-27 CN CN202010462349.2A patent/CN111769044A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513762A (ja) * | 1991-07-05 | 1993-01-22 | Sharp Corp | 薄膜トランジスタにおけるコンタクトホールの形成方法 |
| EP1612866A2 (en) * | 2004-06-30 | 2006-01-04 | Interuniversitair Microelektronica Centrum ( Imec) | ALGaN/GaN Hemt Devices |
| JP2007311537A (ja) * | 2006-05-18 | 2007-11-29 | National Institute Of Information & Communication Technology | ＧａＮ系電界効果トランジスタ |
| EP1865561A1 (en) * | 2006-06-07 | 2007-12-12 | Interuniversitair Microelektronica Centrum (IMEC) | An enhancement mode field effect device and the method of production thereof |
| JP2010118463A (ja) * | 2008-11-12 | 2010-05-27 | Sharp Corp | 電界効果型トランジスタ |
| JP2010135399A (ja) * | 2008-12-02 | 2010-06-17 | Nec Corp | ヘテロ接合電界効果トランジスタおよびその製造方法 |
| CN102569144A (zh) * | 2010-12-22 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种通孔刻蚀方法 |
| US20130248873A1 (en) * | 2012-03-26 | 2013-09-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device and method for manufacturing same |
| CN102723358A (zh) * | 2012-05-30 | 2012-10-10 | 程凯 | 绝缘栅场效应晶体管及其制造方法 |
| US20150333141A1 (en) * | 2013-03-25 | 2015-11-19 | Fudan University | A high electron mobility device based on the gate-first process and the production method thereof |
| WO2017036025A1 (zh) * | 2015-09-01 | 2017-03-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
| CN108140646A (zh) * | 2016-12-24 | 2018-06-08 | 深圳市柔宇科技有限公司 | 阵列基板制造方法 |
| CN110429132A (zh) * | 2019-08-16 | 2019-11-08 | 广东省半导体产业技术研究院 | 栅极结构、栅极结构的制造方法和增强型半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890239B2 (en) | Semiconductor device and method for producing the same | |
| KR101168824B1 (ko) | 자기 정렬된 전계판을 가진 인헨스먼트-모드 ｈｅｍｔ 를 제조하는 방법 | |
| CN101853881A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN104067384A (zh) | 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统 | |
| JP3784393B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007317794A (ja) | 半導体装置およびその製造方法 | |
| CN104701359B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| TWI701835B (zh) | 高電子遷移率電晶體 | |
| CN112635544A (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| JP2016100450A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| CN107293587B (zh) | 一种GaN/AlGaN栅槽低损伤刻蚀的方法 | |
| JP2010503994A (ja) | 電界効果ヘテロ構造トランジスタ | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN111933709A (zh) | 一种具有高可靠性的氮化物器件及其制备方法 | |
| JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
| JP2014099523A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| CN111769044A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN112289683B (zh) | 高电子迁移率晶体管及其制造方法 | |
| US11810910B2 (en) | Group III nitride transistor structure capable of reducing leakage current and fabricating method thereof | |
| CN115588616B (zh) | 一种增强型氮化镓高电子迁移率晶体管制造方法及器件 | |
| CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| CN116364548A (zh) | Hemt器件及其制备方法 | |
| CN116344612B (zh) | 垂直功率器件及其制作方法 | |
| JP2018107407A (ja) | 化合物半導体の縦型ｍｏｓｆｅｔおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |