TW201431078A - 半導體裝置及其製造方法、電源供應裝置與高頻放大器 - Google Patents

半導體裝置及其製造方法、電源供應裝置與高頻放大器 Download PDF

Info

Publication number
TW201431078A
TW201431078A TW102142983A TW102142983A TW201431078A TW 201431078 A TW201431078 A TW 201431078A TW 102142983 A TW102142983 A TW 102142983A TW 102142983 A TW102142983 A TW 102142983A TW 201431078 A TW201431078 A TW 201431078A
Authority
TW
Taiwan
Prior art keywords
insulating film
disposed
gate electrode
film
electrode
Prior art date
Application number
TW102142983A
Other languages
English (en)
Inventor
Kozo Makiyama
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201431078A publication Critical patent/TW201431078A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置，其包括：一複合半導體堆疊結構，其包括堆疊在一半導體基體上方之複數個複合半導體層；一第一絕緣薄膜，其覆蓋該複合半導體堆疊結構之表面；以及一傳導薄膜，其設置在該第一絕緣薄膜之表面上。

Description

半導體裝置及其製造方法、電源供應裝置與高頻放大器/ 發明領域
本文所討論之實施例係有關於半導體裝置及其製造方法、電源供應裝置與高頻放大器。
發明背景
具有GaN之高電子移動性電晶體(HEMT)(GaN-HEMT)為具有一複合半導體堆疊結構之半導體裝置之一實例，該複合半導體堆疊結構包括諸如氮化物半導體之複合半導體。例如，具有GaN-HEMT之高輸出裝置可使用在電源供應裝置中，而具有GaN-HEMT之高頻裝置可使用在高頻放大器中。
此等裝置之高壓操作導致電流崩潰的發生，其為增加導通電組以減低汲極電流(源極-汲極電流)之現象。此電流崩潰的發生減少裝置的輸出特性，諸如輸出及效率。
一種用以降低電流崩潰的技術係提供一覆蓋一複合半導體堆疊結構之表面的絕緣薄膜。
然而，已發現當如上述技術所教示提供一絕緣薄膜來覆蓋一複合半導體堆疊結構之表面時，在高壓操作期間電子被呈現在該 絕緣薄膜之表面的陷阱抓住，因而致使汲極電流的減少。
亦即，已發現用以增強裝置之輸出特性之上述裝置之高汲 極電壓的應用產生一強大電場，其被施加至閘極電極的附近，而某些運行通過通道的電子由此強大電場加速並運送至該複合半導體堆疊結構之表面，結果已被運送的某些電子被呈現在覆蓋該複合半導體堆疊結構表面之絕緣薄膜表面的陷阱抓住，因而致使汲極電流的減少。
因此，已發現雖然一如上述技術所教示之覆蓋複合半導體 堆疊結構表面之絕緣薄膜的形成相較於沒有此一絕緣薄膜時可降低電流崩潰，但是足夠的電流崩潰之降低為不可實行的，因為呈現在該絕緣薄膜之表面的陷阱抓住電子而此致使汲極電流之減少。
以下為參考文獻：[文獻1]日本公開專利出版號2010-287605。
發明概要
根據本發明之一方面，一半導體裝置包括：一複合半導體堆疊結構，其包括堆疊在一半導體基體上方之複數個複合半導體層；一第一絕緣薄膜，其覆蓋該複合半導體堆疊結構之表面；以及一傳導薄膜，其設置在該第一絕緣薄膜之表面上。
本發明之目的及好處將藉由特別指出在申請專利範圍中的元件及組合實現並達到。
應了解到前面的一般描述及下面的詳細描述係示例性及說明性而非限制本發明，如同所界定者。
1‧‧‧半導體基體(SiC基體)
2‧‧‧複合半導體堆疊結構
3‧‧‧閘極電極
3A‧‧‧精細閘極部分
3B‧‧‧過閘極部分
3X‧‧‧T形閘極電極
3XA‧‧‧精細閘極部分
3XB‧‧‧過閘極部分
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧第一絕緣薄膜
6A‧‧‧閘極開口
7‧‧‧傳導薄膜
8‧‧‧緩衝層
9‧‧‧GaN電子傳送層
10‧‧‧AlGaN電子供應層
11‧‧‧GaN表面層
12‧‧‧元件劃分區域
13、14‧‧‧抗蝕圖案
15‧‧‧閘極開口形成抗蝕圖案
16‧‧‧多層抗蝕
16A‧‧‧下抗蝕層
16B‧‧‧上抗蝕層
16BX‧‧‧開口
17‧‧‧閘極金屬
18‧‧‧第二絕緣薄膜
19‧‧‧傳導薄膜
21‧‧‧高壓主要電路
22‧‧‧低壓次要電路
23‧‧‧變壓器
24‧‧‧交流電電源供應
25‧‧‧橋式整流電路
26a~26e、27a~27c‧‧‧切換元件
31‧‧‧數位預失真電路
32a、32b‧‧‧混合器
33‧‧‧電源放大器
圖1為根據一第一實施例之闡明一半導體裝置之一組配的一示意剖面圖；圖2A至圖2L為根據該第一實施例之闡明一半導體裝置製造方法的一示意剖面圖；圖3A為根據一第一實施例之闡明一半導體裝置之IV特性的一圖表，及圖3B為闡明無一傳導薄膜之一半導體裝置之IV特性的一圖表；圖4為根據該第一實施例之一第一修改例之闡明一半導體裝置之一組配的一示意剖面圖；圖5為根據該第一實施例之一第二修改例之闡明一半導體裝置之一組配的一示意剖面圖；圖6為根據該第一實施例之一第三修改例之闡明一半導體裝置之一組配的一示意剖面圖；圖7為根據一第二實施例之闡明一電源供應裝置之一組配的一示意圖；圖8為根據一第三實施例之闡明一高頻放大器之一組配的一示意圖。
較佳實施例之詳細說明
此後，根據實施例之半導體裝置、其製造方法、電源供應裝置、及高頻放大器將參照圖式來描述。
[第一實施例]
首先，根據該第一實施例的半導體裝置及其製造方法將參照圖1至3B來描述。
本實施例中之一半導體裝置為一複合半導體裝置，其具有 諸如氮化物半導體之複合半導體。此處，一具有氮化物半導體之肖特基(Schottky)場效電晶體(FET)，詳言之，一肖特基GaN-HEMT，將描述作為一實例，其使用於諸如高輸出裝置及高頻裝置之裝置中且具有一具GaN作為一電子傳送層及具AlGaN作為一電子供應層之氮化物半導體堆疊結構(一HEMT結構)。
該半導體裝置包括，例如，如圖1中所闡明者，一包括堆疊在一半導體基體1上之複數個複合半導體層的複合半導體堆疊結構2、一與該複合半導體堆疊結構2肖特基接觸之閘極電極3、一對與該複合半導體堆疊結構2歐姆接觸之歐姆電極4及5、一覆蓋該複合半導體堆疊結構2之表面的第一絕緣薄膜6、及一設置在該第一絕緣薄膜6之表面上的傳導薄膜7。
此處，該複合半導體堆疊結構2為一氮化物半導體堆疊結構，其中一緩衝層8、一GaN電子傳送層9、一AlGaN電子供應層10及一GaN表面層(一帽層)11順序地堆疊在半絕緣之SiC基體1上。在此例中，如圖1中以一虛線所指出者，一二維電子氣體(2DEG)係形成於該GaN電子傳送層9與該AlGaN電子供應層10之間的界面附近。進一步地，該閘極電極3係配置在該GaN表面層11上，及該對歐姆電極，即一源極電極4和一汲極電極5，係配置在該AlGaN電子供應層10上的兩側上，其間插入有該閘極電極3。
該第一絕緣薄膜6配置來覆蓋該複合半導體堆疊結構2中之該複合半導體層之表面(在闡明的例子中，該GaN表面層11)與該源極電極4之表面和該汲極電極5之表面。但是組配並不限於此，只要該第一絕緣薄膜6覆蓋至少該複合半導體堆疊結構2之表面。在闡明的例子中，該第一絕緣薄膜6配置來與該複合半導體堆疊結構2之表 面接觸。
此處，該第一絕緣薄膜6為，例如，一氮化矽薄膜(一SiN薄膜)。作為該第一絕緣薄膜6之SiN薄膜為一具有極好絕緣性質之絕緣薄膜，即一具有一正確化學計量比率(N/Si=4/3)之化學計量氮化矽薄膜。作為該第一絕緣薄膜6之SiN薄膜的折射率(針對633nm波長光之折射率)為或接近2.0(即大於1.9且低於2.1之範圍中)。利用此組配，可確保高絕緣性質。該第一絕緣薄膜6不限於SiN薄膜。該第一絕緣薄膜6可為一單一層或一多層結構。
該傳導薄膜7係提供在該第一絕緣薄膜6之表面的一區域上，排除該閘極電極3所配置之區域上及在那區域附近的區域。雖然未闡明，該傳導薄膜7係連接至可經由其釋放電子之導線及電極。在闡明的例子中，該傳導薄膜7與該第一絕緣薄膜6之表面接觸，該第一絕緣薄膜6之表面與該複合半導體堆疊結構2之表面接觸。
此處，該傳導薄膜7為一傳導氮化矽薄膜(一傳導SiN薄膜)。亦即，該傳導薄膜7為一具有傳導性質之傳導SiN薄膜，其包括與配置在其下面之該第一絕緣薄膜6相同與該SiN薄膜相同的材料。進一步地，作為該傳導薄膜7之傳導SiN薄膜為一富含Si之SiN薄膜。該富含Si之SiN薄膜的折射率(針對633nm波長光之折射率)不小於2.3。對比於該化學計量SiN薄膜，其係一具有極好絕緣性質之絕緣薄膜，該富含Si之SiN薄膜為一容許微小電流之流動(漏電流)的傳導薄膜。亦即，該富含Si之SiN薄膜相對於該化學計量SiN薄膜更具傳導性。因此，該富含Si之SiN薄膜也將被稱為弱傳導薄膜。該傳導薄膜7不限於一傳導SiN薄膜。
在本實施例中，該第一絕緣薄膜6具有一閘極開口(一閘極 電極形成開口)6A，其延伸至該複合半導體堆疊結構2之表面(在闡明的例子中，該GaN表面層11之表面)。亦即，該複合半導體堆疊結構2之表面(肖特基表面；在闡明的例子中，該GaN表面層11之表面)暴露在該第一絕緣薄膜6中之該閘極開口6A的底部。該閘極電極3為一突出閘極電極，其配置成突出於該第一絕緣薄膜6中之閘極開口6A之上，且與該複合半導體堆疊結構2之表面肖特基接觸(在闡明的例子中，該GaN表面層11之表面)。進一步地，該閘極電極3具有一設置在該閘極開口6A中之精細閘極部分3A(一第一部分)，及一提供在該精細閘極部分上之過閘極(over-gate)部分3B(一第二部分)以朝該源極電極4和該汲極電極5延伸並與該第一絕緣薄膜6之表面接觸。該傳導薄膜7設置在該第一絕緣薄膜6之表面的一區域上，排除該過閘極部分3B配置於上的區域及在那區域附近的區域。在闡明的例子中，該傳導薄膜7從該閘極電極3的附近(在闡明的例子中，該汲極電極5側上之過閘極部分3B的末端；汲極電極側過閘極末端)延伸至該汲極電極5之表面頂部，且在另一側上從該閘極電極3之附近(在闡明的例子中，該源極電極4側上之過閘極部分3B的末端；源極電極側過閘極末端)延伸至該源極電極4之表面頂部以使其不與該閘極電極3接觸。雖然未闡明，該傳導薄膜7係連接至可經由其釋放(排放)電子之導線及電極。例如，該傳導薄膜7可連接至該汲極電極5和該源極電極4。
在上述方式中，電流崩潰可藉由提供該第一絕緣薄膜6來覆蓋該複合半導體堆疊結構2之表面而降低。進一步地，提供在該第一絕緣薄膜6之表面上的該傳導薄膜7容許由該第一絕緣薄膜6表面上之陷阱所抓住的電子經由其被釋放(排放)。根據此組配，因此能夠降低因為由呈現在該第一絕緣薄膜6表面上之陷阱所抓住的電子之 汲極電流之減少。所以，足夠的電流崩潰之降低變得可行。頻帶調變的發生可藉由在該第一絕緣薄膜6表面上提供該傳導薄膜7以容許被該第一絕緣薄膜6表面之陷阱抓住的電子快速釋放來補救。所以，能夠降低電流崩潰，電流崩潰係電流因電子被呈現在該第一絕緣薄膜6表面之陷阱抓住由空乏層之擴張而減少之現象。
其次，一種根據本實施例之製造半導體裝置的方法將參照圖2A至2L描述。
首先，如圖2A中所闡明者，一緩衝層8、一GaN電子傳送層9、一AlGaN電子供應層10及一GaN表面層11藉由，例如，有機金屬氣相磊晶(MOVPE)順序地外延地生長在一半絕緣SiC基體1(一半導體基體)上，藉以形成一複合半導體堆疊結構2，其為複數個複合半導體層8至11之堆疊。該緩衝層8具有阻擋該SiC基體1之表面上的晶格缺陷之傳播至該電子傳送層9的作用。
其次，如同圖2B中所闡明者，整個堆疊藉由選擇性注射，例如，Ar進入該複合半導體堆疊結構2以及該SiC基體1之表面部分而劃分成元件。因此，形成界定出主動區之元件劃分區域12。
其次，如同圖2C中所闡明者，一抗蝕圖案13藉由，例如，光蝕刻法而形成在該複合半導體堆疊結構2上，使得該抗蝕圖案13具有於一源極電極形成區域及一汲極電極形成區域中之開口。
其次，如同圖2D中所闡明者，該源極電極形成區域及該汲極電極形成區域中之該GaN表面層11藉由，例如，以諸如Cl2氣體之惰性氣體及含氯氣體的乾式蝕刻來移除且同時使用該抗蝕圖案13作為一遮罩。雖然該GaN表面層11被闡明為已移除所有厚度，但是此蝕刻並不限於此。例如，該GaN表面層11可移除至一深度使得部 分之GaN表面層11餘留。替代性地，蝕刻可穿過該GaN表面層11至該AlGaN電子供應層10中的一深度來達成。
其次，如同圖2E中所闡明者，一源極電極4及一汲極電極5係形成在各別開口中，該等開口建造在該GaN表面層11之源極電極形成預定區域及汲極電極形成預定區域中。此處，該源極電極4及該汲極電極5用一沉積方法藉由，例如，順序的沉積Ti(例如20nm之厚度)及Al(例如200nm之厚度)並剝離，也就是，移除具有該等開口之抗蝕圖案13來形成作為該AlGaN電子供應層10上之一對歐姆電極。 其後，在例如大約550℃之溫度下進行熱處理以在該AlGaN電子供應層10與該等歐姆電極，即該源極電極4和該汲極電極5，之間建立一歐姆接觸。
其次，如同圖2F中所闡明者，作為一第一絕緣薄膜6之氮化矽薄膜(SiN薄膜)係形成以覆蓋具有該源極電極4和該汲極電極5作為歐姆電極之複合半導體堆疊結構2的整個表面。
詳細地，作為該第一絕緣薄膜6之氮化矽薄膜係藉由，例如，具有該源極電極4和該汲極電極5作為歐姆電極之複合半導體堆疊結構2之表面上的電漿化學氣相沉積(PCVD)形成。亦即，一氮化矽薄膜係形成作為該第一絕緣薄膜6以覆蓋該複合半導體堆疊結構2之表面。
此處，一具有極好絕緣性質之化學計量氮化矽薄膜係形成作為該第一絕緣薄膜6。為此目的，例如，作為材料之矽烷及氮氣係在薄膜生產條件下沉積，其中氣流速率為SiH4/N=大約2.5sccm/大約500sccm、壓力大約為1000mTorr、薄膜生產溫度大約為300℃及RF電源大約為50W，藉以形成一厚度為，例如，50nm之氮化矽薄膜。 如此形成之氮化矽薄膜的折射率(針對633nm波長光之折射率)發現為接近2.0。折射率係使用橢圓偏振測量術測量。因為該氮化矽薄膜的折射率為或接近2.0(即在大於1.9且小於2.1之範圍中)，該氮化矽薄膜實質上是化學計量正確的，即N/Si比值為4/3。亦即，形成具有極好絕緣性質之目標化學計量氮化矽薄膜。
其次，如圖2F中所闡明者，一傳導薄膜7藉由，例如，電漿化學氣相沉積(PCVD)而形成在該第一絕緣薄膜6上。亦即，該傳導薄膜7形成在該第一絕緣薄膜6之表面上。
此處，一傳導氮化矽薄膜(一傳導SiN薄膜；一弱傳導薄膜)形成作為該傳導薄膜7。為此目的，例如，作為材料之矽烷及氮氣係在薄膜生產條件下沉積，其中氣流速率為SiH4/N=大約3.0sccm/大約500sccm、壓力大約為1000mTorr、薄膜生產溫度大約為300℃及RF電源大約為50W，藉以形成一厚度為，例如，2nm之傳導氮化矽薄膜。 如此形成之傳導氮化矽薄膜的折射率(針對633nm波長光之折射率)發現為接近2.3。折射率係使用橢圓偏振測量術測量。進一步地，這些傳導氮化矽薄膜為富含Si之氮化矽薄膜，其具有不小於2.3之折射率且亦展示弱傳導性質。亦即，形成目標傳導氮化矽薄膜。
在本實施例中，如同上述所討論者，該第一絕緣薄膜6在供應SiH4作為一Si材料氣體的同時形成以形成一化學計量氮化矽薄膜，而該傳導薄膜7在增加SiH4之流動速率作為Si材料氣體的同時形成以形成一具有較高折射率及較低N/Si比值之富含Si的傳導氮化矽薄膜。在此例中，該傳導薄膜7可被輕易地形成。
其次，如圖2G中所闡明者，一抗蝕圖案14係形成有一開口，該開口包括(突出閘極電極3之)一閘極上(over-gate)部分形成預定 區域且該開口大於(例如大約0.2μm)此形成預定區域。例如，施加一抗蝕層(由Sumitomo化學有限公司所製造之PFI-32)至整個表面上；接著，施加UV射線以光暴露(photoexpose)一區域，該區域包括(該突出閘極電極3之)一閘極上部分形成預定區域且該區域大於此形成預定區域大約0.2μm；並以顯影溶液(由TOKYO OHKA KOGYO有限公司所製造之顯影溶液NMD-W)顯影一潛在圖案來形成具有一開口之一抗蝕圖案14，該開口包括(該突出閘極電極3之)該閘極上部分形成預定區域且該開口大於此形成預定區域大約0.2μm。
其次，如圖2H中所闡明者，當使用該抗蝕圖案14作為遮罩移除該包括(該突出閘極電極3之)該閘極上部分形成預定區域且大於此形成預定區域大約0.2μm之區域中的傳導薄膜7時，該傳導薄膜7係藉由，例如，以SF6作為蝕刻氣體之乾式蝕刻來處理。其後，該抗蝕圖案14係用一釋放液體移除。
其次，如圖2I中所闡明者，一閘極開口形成抗蝕圖案15被形成。例如，施加一抗蝕層(由Sumitomo化學有限公司所製造之PFI-32)至整個表面上；接著，施加UV射線以光暴露一閘極開口形成區域(例如長度大約600nm)；並以顯影溶液(由TOKYO OHKA KOGYO有限公司所製造之顯影溶液NMD-W)顯影潛在圖案來形成具有該閘極開口形成區域中之一開口的一閘極開口形成抗蝕圖案15。該閘極開口也將被稱為精細閘極開口或肖特基閘極電極形成開口。
當使用該閘極開口形成抗蝕圖案15作為遮罩時，作為該第一絕緣薄膜6之氮化矽薄膜係以，例如，SF6作為蝕刻氣體乾蝕刻，以形成一具有，例如，大約600nm長度之閘極開口6A(開口寬度：大 約600nm)。其後，該閘極開口形成抗蝕圖案15係用一釋放液體移除。
其次，如圖2J中所闡明者，一多層抗蝕16(在所闡明的例子中，一兩層抗蝕)被形成，其係由一下抗蝕層16A(由MicroChem公司(USA)所製造之PMGI)及一上抗蝕層16B(由Sumitomo化學有限公司所製造之PFI32-A8)組成；且該抗蝕係以諸如UV射線之輻射照射並以顯影溶液(由TOKYO OHKA KOGYO有限公司所製造之顯影溶液NMD-W)顯影，以在該上抗蝕層16B中形成一具有長度為，例如，1.5μm之開口16BX(開口寬度：1.5μm)。該下抗蝕層16A在該上抗蝕層16B之顯影期間被側面蝕刻，而形成一具有遮篷形狀之多層抗蝕16。
其次，如圖2K中所闡明者，當使用該遮篷形狀之多層抗蝕16作為一遮罩時，閘極金屬17(Ni：厚度為，例如，大約10nm/Au：厚度為，例如，大約300nm)係沉積在整個表面上。為方便闡明，沉積在該上抗蝕層16B上之該等閘極金屬17係不被闡明。
其次，該多層抗蝕16及不希望得到的閘極金屬17係藉由以熱的有機溶劑剝離而移除。因此，如圖2L中所闡明者，一閘極電極3係形成在該GaN表面層11上。
其後，雖然未闡明，步驟係被進行以形成諸如層間絕緣薄膜、接觸孔及各種導線之組件，因而完成半導體裝置。
如上述所討論者，根據本實施例之半導體裝置及其製造方法之好處為藉由降低因電子被呈現在該第一絕緣薄膜6表面之陷阱抓住而減少的汲極電流而可充分地降低電流崩潰。亦即，具有良好的電流崩潰特性之半導體裝置可被有利地實現。
當具有上述結構之半導體裝置由前述製造方法實際製造 時，落入該第一絕緣薄膜6表面上之陷阱的電子經由該傳導薄膜7快速地釋放，且電流崩潰現象相較於不具有該傳導薄膜7之半導體裝置顯著地降低。亦即，電流崩潰現象發生於不具有該傳導薄膜7之半導體裝置中，如圖3B中所闡明之脈衝IV特性所示。相較之下，包括如上所述之該傳導薄膜7的半導體裝置展示出如圖3A中所闡明之脈衝IV特性所示之顯著降低的電流崩潰現象。在圖3A及3B中，虛線表示在低電壓應用期間之電流-電壓特性(汲極電流-汲極電壓特性)，而實線表示在高電壓應用期間之電流-電壓特性(汲極電流-汲極電壓特性)。
雖然上述實施例中之該傳導薄膜7係闡明為設置在兩側，即在相對於該閘極電極3之該汲極電極5側與該源極電極4側上，配置並不限於此且可以是這樣的，例如，如圖4中所闡明之該傳導薄膜7僅設置在相對於該閘極電極3之該汲極電極5側上。亦即，該傳導薄膜7可設置以僅從該閘極電極3的附近(在闡明的例子中，汲極電極側過閘極末端)延伸至該汲極電極5的表面頂部。此一配置符合目的，因為一強電場施加在該閘極電極末端與該汲極電極末端之間，而電子更可能被困在相對於該閘極電極3之該汲極電極5側上的該第一絕緣薄膜6之表面。此配置將稱作為第一修改例。替代性地，例如，該傳導薄膜7可不延伸至該汲極電極5與該源極電極4之表面頂部以覆蓋該汲極電極5與該源極電極4。例如，該傳導薄膜7可僅設置在該閘極電極3與該汲極電極5之間及設置在該閘極電極3與該源極電極4之間。亦即，該傳導薄膜7可設置來從該閘極電極3之附近延伸至該汲極電極5與該源極電極4的附近。又或者，例如，該傳導薄膜7可僅設置在該閘極電極3與該汲極電極5之間。亦即，該傳導薄膜7可設置來 僅從該閘極電極3之附近延伸至該汲極電極5的附近。
在前述之實施例中，一第二絕緣薄膜18可進一步設置來覆蓋該第一絕緣薄膜6及該傳導薄膜7，例如，如圖5中所闡明者。此配置將稱作為第二修改例。例如，諸如SiN薄膜的第二絕緣薄膜18可被設置來覆蓋整個表面，即該第一絕緣薄膜6、該傳導薄膜7及該閘極電極3。在此方式中，諸如抗潮性的可靠性性質可得到改善。在此例子中，如圖5中之虛線所表示，一傳導薄膜19可設置在該第二絕緣薄膜18的表面上。雖然此種配置已被闡明為前述實施例的修改例，該配置也可應用作為該第一修改例的修改例。亦即，覆蓋該第一絕緣薄膜6及該傳導薄膜7的該第二絕緣薄膜18可設置在其中該傳導薄膜7僅設置在相對於該閘極電極3之汲極電極5側上的半導體裝置中(參見圖4)。
在前述實施例中，一場板可設置成使得至少部分的該場板位於該閘極電極3與該汲極電極5之間。例如，可設置覆蓋該第一絕緣薄膜6及該傳導薄膜7之第二絕緣薄膜18，且一具有與源極相同電位的源極場板可設置在該第二絕緣薄膜18上，使得該源極場板的末端位於該閘極電極3與該汲極電極5之間的上方。
雖然該突出閘極電極3係用於前述實施例中，該閘極電極3並不限於此，且可為一T形閘極電極3X，例如，如圖6中所闡明者。在此例子中，展示諸如高頻特性之極好性質的半導體裝置可被實現。此種配置將稱作為第三修改例。此T形閘極電極3X具有一設置在該閘極開口6A中之精細閘極部分3XA(一第一部分)且向上延伸超出該第一絕緣薄膜6，及一過閘極部分3XB(一第二部分)，其在該精細閘極部分3XA上方朝該源極電極4及該汲極電極5延伸且設置成不 與該第一絕緣薄膜6之表面接觸。在此例子中，該傳導薄膜7可適當地設置在該第一絕緣薄膜6表面上的一區域中，該區域包括該過閘極部分3XB下面建立的區域。亦即，該傳導薄膜7可適當地設置以從該T形閘極電極3X之精細閘極部分3XA的附近延伸至該汲極電極5側及延伸至該源極電極4側。例如，該傳導薄膜7可延伸至遠離該精細閘極部分3XA大約0.1μm的位置。具有此一T形閘極電極3X之半導體裝置具有一介於該T形閘極電極3X之過閘極部分3XB與該傳導薄膜7及該第一絕緣薄膜6之間的空間。雖然此配置已闡明作為上述實施例的修改例，該配置也可應用作為該第一修改例之修改例。亦即，該T形閘極電極3X可用在其中該傳導薄膜7僅設置在相對於該閘極電極3之汲極電極5側上的半導體裝置中(參見圖4)。進一步地，上述配置可應用作為該第二修改例之修改例。亦即，該T形閘極電極3X可用在其中該第二絕緣薄膜18設置來覆蓋該第一絕緣薄膜6及該傳導薄膜7的半導體裝置中(參見圖5)。
前述實施例中之結構為肖特基結構，其中該閘極電極3與該複合半導體堆疊結構2之表面(在闡明的例子中，該GaN表面層11之表面)肖特基接觸。然而，結構並不限於此，且可為，例如，一金屬絕緣半導體(MIS)結構，其中該複合半導體堆疊結構2的整個表面係以諸如SiN薄膜、Al2O3薄膜、AlN薄膜或HfO2薄膜之絕緣薄膜覆蓋，且該閘極電極3設置在該絕緣薄膜上。雖然此配置已闡明作為前述實施例之修改例，該配置也可應用作為該第一修改例至該第三修改例任一者的修改例。亦即，MIS結構可被採用於此等修改例中。
雖然在前述實施例中的半導體基體1為一SiC基體作為實例，該半導體基體1並不限於此，且可為任何其他基體，例如，諸如 藍寶石基體、Si基體及GaN基體之基體。進一步地，該等基體不限於半絕緣基體，且可為，例如，n型傳導基體或p型傳導基體。
進一步地，前述實施例中之源極電極4、汲極電極5和閘極電極3的層結構為示例性而非限制性。也可用其他層結構。例如，前述實施例中之源極電極4、汲極電極5和閘極電極3可具有單層結構或多層結構。此外，前述實施例中之源極電極4、汲極電極5和閘極電極3的形成方法僅為示例性，且此等層可由任何其他方法形成。
前述實施例中之構成GaN-HEMT的複合半導體堆疊結構2不限於上面所描述者，且可為任何結構，只要結構包括至少一GaN電子傳送層及一AlGaN電子供應層。例如，表面層可為由另一材料所組成之層或可為多層結構。進一步地，例如，該複合半導體堆疊結構2可無一表面層。此外，該電子供應層不限於AlGaN，且可為包括AlGaN、InAlN及AlInGaN任一者的任何電子供應層。
雖然前述實施例中構成半導體裝置之複合半導體堆疊結構2由GaN複合半導體材料組成，該等材料並不限於此。例如，該複合半導體堆疊結構2可由InP複合半導體材料組成。在此例子中，例如，該複合半導體堆疊結構2可為一結構，其中一緩衝層、一InGaAs電子傳送層、一InAlAs電子供應層、一InP蝕刻阻止層及一InGaAs低電阻率層順序地堆疊在一半絕緣之InP基體上。在這種例子中，該複合半導體堆疊結構2非為限制性，只要該結構包括至少一電子傳送層及一電子供應層。例如，可使用任何複合半導體堆疊結構，其可構成諸如複合半導體場效電晶體之場效電晶體。
在前述實施例中，一閘極凹處可設置在該複合半導體堆疊結構2中及該閘極電極3可設置在此閘極凹處中。
[第二實施例]
其次，根據第二實施例之電源供應裝置將參照圖7描述。
本實施例中之電源供應裝置包括根據上述第一實施例及修改例之半導體裝置(HEMT)的任一者。
如圖7中所闡明者，該電源供應裝置包括一高壓主要電路(高壓電路)21、一低壓次要電路(低壓電路)22及一配置在該主要電路21及該次要電路22之間的變壓器23。
該主要電路21包括一交流電電源供應24、一所謂的橋式整流電路25及複數個(在闡明的例子中為四個)切換元件26a、26b、26c及26d。該次要電路22包括複數個(在闡明的例子中為三個)切換元件27a、27b及27c。
在本實施例中，該主要電路21之切換元件26a、26b、26c、26d及26e為根據上述第一實施例及修改例之任一者的半導體裝置(HEMT)。另一方面，該次要電路22之切換元件27a、27b及27c為具有矽之普通的MIS-FET。
在本實施例之電源供應裝置中，根據上述第一實施例及修改例之任一者的半導體裝置(HEMT)係應用至該高壓電路21。因此，該等電源供應裝置有利地實現高可靠性。
[第三實施例]
其次，根據第三實施例之高頻放大器將參照圖8描述。
本實施例中之高頻放大器包括根據上述第一實施例及修改例之半導體裝置(HEMT)的任一者。
如圖8中所闡明者，該高頻放大器包括一數位預失真電路31、混合器32a及32b、和一電源放大器33。該電源放大器可簡稱為 放大器。該數位預失真電路31補償一輸入信號之非線性失真。該等混合器32a及32b進行一交流電信號與其非線性失真已補償之該輸入信號的混合。該電源放大器33放大與該交流電流信號混合之輸入信號且包括根據上述第一實施例及修改例之半導體裝置(HEMT)的任一者。
在圖8中，該高頻放大器組配成使得輸出側上之信號可在該混合器32b與一交流電流信號混合，並可藉由，例如，切換切換器而傳送至該數位預失真電路31。
在本實施例之高頻放大器中，根據上述第一實施例及修改例任一者之半導體裝置(HEMT)係應用至該電源放大器33。因此，該等高頻放大器有利地實現高可靠性。
本文列舉的所有實例和條件性語言旨在教導的目的，來幫助讀者理解發明者所貢獻之發明及概念以促進該領域之技術，且應解釋為不限於此等具體列舉之實例及條件，說明書中此等實例之組織也與本發明之優勢及劣勢的顯示無關。雖然本發明之實施例已詳細地描述，但應當理解到可以作出各種改變、替換及變更而不脫離本發明的精神和範圍。
1‧‧‧半導體基體(SiC基體)
2‧‧‧複合半導體堆疊結構
3‧‧‧閘極電極
3A‧‧‧精細閘極部分
3B‧‧‧過閘極部分
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧第一絕緣薄膜
6A‧‧‧閘極開口
7‧‧‧傳導薄膜
8‧‧‧緩衝層
9‧‧‧GaN電子傳送層
10‧‧‧AlGaN電子供應層
11‧‧‧GaN表面層

Claims (13)

  1. 一種半導體裝置，其包含：一複合半導體堆疊結構，其包括堆疊在一半導體基體上方之複數個複合半導體層；一第一絕緣薄膜，其覆蓋該複合半導體堆疊結構之表面；以及一傳導薄膜，其設置在該第一絕緣薄膜之表面上。
  2. 如請求項1之半導體裝置，其中該第一絕緣薄膜為一氮化矽薄膜；以及該傳導薄膜為一傳導氮化矽薄膜。
  3. 如請求項1之半導體裝置，其中該第一絕緣薄膜為一化學計量氮化矽薄膜，該化學計量氮化矽薄膜具有針對633nm波長光之2.0或接近2.0的折射率；並且該傳導薄膜為一傳導氮化矽薄膜，該傳導氮化矽薄膜具有針對633nm波長光之不小於2.3的折射率。
  4. 如請求項1之半導體裝置，進一步包含：一第二絕緣薄膜，其覆蓋該第一絕緣薄膜與該傳導薄膜。
  5. 如請求項1之半導體裝置，進一步包含：一閘極電極，其設置在該複合半導體堆疊結構上方；以及一源極電極與一汲極電極，其等設置在有該閘極電極插入其間之兩側上，其中該傳導薄膜係相對於該閘極電極設置在該汲極電極側上。
  6. 如請求項1之半導體裝置，進一步包含： 一閘極電極，其設置在該複合半導體堆疊結構上方；以及一源極電極與一汲極電極，其等設置在有該閘極電極插入其間之兩側上，其中該傳導薄膜係相對於該閘極電極設置在該汲極電極側與該源極電極側兩者上。
  7. 如請求項1之半導體裝置，進一步包含：一閘極電極，其設置在該複合半導體堆疊結構上方；以及一源極電極與一汲極電極，其等設置在有該閘極電極插入其間之兩側上，其中該第一絕緣薄膜具有一閘極電極形成開口，該閘極電極具有設置在該閘極電極形成開口中之一第一部分，及設置在該第一部分上之一第二部分用以朝該源極電極和該汲極電極延伸並與該第一絕緣薄膜之表面接觸；並且其中該傳導薄膜係設置在排除該第二部分所配置於其上之區域的該第一絕緣薄膜之表面的一區域，及在該第二部分所配置於其上之區域附近的一區域上。
  8. 如請求項1之半導體裝置，進一步包含：一閘極電極，其設置在該複合半導體堆疊結構上方；以及一源極電極與一汲極電極，其等設置在有該閘極電極插入其間之兩側上，其中該第一絕緣薄膜具有一閘極電極形成開口，該閘極電極具有一第一部分，該第一部分設置在該閘極電極形成開口中且向上延伸超出該第一絕緣薄膜，及一第二部分，該第二部分在該第一部分上方朝該源極電極和該汲極電極延伸且設置成不與該第一絕 緣薄膜之表面接觸，並且其中該傳導薄膜係設置在該第一絕緣薄膜之表面的一區域上，其包括在該第二部分下面建立的一區域。
  9. 一種半導體裝置製造方法，其包含下列步驟：藉由在一半導體基體上方堆疊複數個複合半導體層來形成一複合半導體堆疊結構；形成一第一絕緣薄膜以覆蓋該複合半導體堆疊結構之表面；以及形成在該第一絕緣薄膜之表面上的一傳導薄膜。
  10. 如請求項9之半導體裝置製造方法，其中該第一絕緣薄膜的形成包含在供應SiH4作為一Si材料氣體的同時形成一氮化矽薄膜；並且該傳導薄膜的形成包含在相較於該第一絕緣薄膜形成期間的流動速率增加SiH4之流動速率的同時形成一傳導氮化矽薄膜。
  11. 如請求項9之半導體裝置製造方法，進一步包含：形成一第二絕緣薄膜以覆蓋該第一絕緣薄膜與該傳導薄膜。
  12. 一種電源供應裝置，其包含：一變壓器；以及一高壓電路與一低壓電路，其配置有該變壓器插入其間，該高壓電路包含一電晶體，該電晶體包括：一複合半導體堆疊結構，其包括堆疊在一半導體基體上方之複數個複合半導體層；一第一絕緣薄膜，其覆蓋該複合半導體堆疊結構之表面；及 一傳導薄膜，其設置在該第一絕緣薄膜之表面上。
  13. 一種高頻放大器，其包含：一組配來放大一輸入信號之放大器，該放大器包含一電晶體，該電晶體包括：一複合半導體堆疊結構，其包括堆疊在一半導體基體上方之複數個複合半導體層；一第一絕緣薄膜，其覆蓋該複合半導體堆疊結構之表面；及一傳導薄膜，其設置在該第一絕緣薄膜之表面上。
TW102142983A 2013-01-17 2013-11-26 半導體裝置及其製造方法、電源供應裝置與高頻放大器 TW201431078A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006460A JP2014138111A (ja) 2013-01-17 2013-01-17 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (1)

Publication Number Publication Date
TW201431078A true TW201431078A (zh) 2014-08-01

Family

ID=51164698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142983A TW201431078A (zh) 2013-01-17 2013-11-26 半導體裝置及其製造方法、電源供應裝置與高頻放大器

Country Status (4)

Country Link
US (1) US20140197889A1 (zh)
JP (1) JP2014138111A (zh)
CN (1) CN103943675A (zh)
TW (1) TW201431078A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
KR102385502B1 (ko) * 2018-06-27 2022-04-11 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
US11258270B2 (en) * 2019-06-28 2022-02-22 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC converter for high power density charging application
US10630080B1 (en) * 2019-06-28 2020-04-21 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC Converter for high power density charging application
CN111370472A (zh) * 2020-03-19 2020-07-03 中国科学院半导体研究所 混合栅p-GaN增强型氮化镓基晶体管结构及制作方法
WO2023162521A1 (ja) * 2022-02-22 2023-08-31 ローム株式会社 窒化物半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130631A (ja) * 1990-09-20 1992-05-01 Fuji Electric Co Ltd 半導体装置の製造方法
JP2974003B2 (ja) * 1998-04-22 1999-11-08 富士電機株式会社 半導体装置およびその製造方法
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2007048866A (ja) * 2005-08-09 2007-02-22 Toshiba Corp 窒化物半導体素子
WO2007069601A1 (ja) * 2005-12-14 2007-06-21 Nec Corporation 電界効果トランジスタ
US8193591B2 (en) * 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP5186661B2 (ja) * 2007-09-28 2013-04-17 富士通株式会社 化合物半導体装置
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
JP2009253126A (ja) * 2008-04-09 2009-10-29 Sanken Electric Co Ltd 半導体装置
JP5472293B2 (ja) * 2009-04-20 2014-04-16 富士通株式会社 化合物半導体装置及びその製造方法
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
US9306050B2 (en) * 2009-06-26 2016-04-05 Cornell University III-V semiconductor structures including aluminum-silicon nitride passivation
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140197889A1 (en) 2014-07-17
CN103943675A (zh) 2014-07-23
JP2014138111A (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
US10468514B2 (en) Semiconductor device and method for producing the same, power supply device, and high-frequency amplifier
US9514930B2 (en) Method for manufacturing semiconductor HEMT device with stoichiometric silicon nitride layer
TW201431078A (zh) 半導體裝置及其製造方法、電源供應裝置與高頻放大器
TWI487102B (zh) 化合物半導體裝置
TW201413944A (zh) 半導體裝置及半導體裝置的製造方法
JP2008288289A (ja) 電界効果トランジスタとその製造方法
TW201401373A (zh) 原位障壁氧化技術與架構
WO2011148443A1 (ja) 電界効果トランジスタ
JP6540461B2 (ja) 半導体装置及び半導体装置の製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
TWI488302B (zh) 化合物半導體裝置及其製造方法
JP2014222724A (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
US10134854B2 (en) High electron mobility transistor and fabrication method thereof
JP4815020B2 (ja) 窒化物半導体装置
TWI509797B (zh) 化合物半導體裝置及其製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP6966689B2 (ja) 窒化物半導体装置及びその製造方法
JP5673501B2 (ja) 化合物半導体装置
JP2011142358A (ja) 窒化物半導体装置
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
US9893210B2 (en) Semiconductor device and method of manufacturing the same
JP2010278150A (ja) 化合物半導体装置及びその製造方法
JP5725749B2 (ja) 半導体装置の製造方法
KR102280623B1 (ko) 전계효과 트랜지스터 및 그 제조방법