JP2017028312A - トランジスタの製造方法、増幅器の製造方法 - Google Patents
トランジスタの製造方法、増幅器の製造方法 Download PDFInfo
- Publication number
- JP2017028312A JP2017028312A JP2016198944A JP2016198944A JP2017028312A JP 2017028312 A JP2017028312 A JP 2017028312A JP 2016198944 A JP2016198944 A JP 2016198944A JP 2016198944 A JP2016198944 A JP 2016198944A JP 2017028312 A JP2017028312 A JP 2017028312A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- nitride
- gate
- manufacturing
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】ゲート電流に起因する特性変動が抑制されたトランジスタを製造することができるトランジスタの製造方法、およびこのトランジスタを用いた増幅器の製造方法を提供する。
【解決手段】窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置を用いて前記開口に露出した前記窒化物絶縁膜をエッチングして、前記窒化物半導体層を露出させるエッチング工程と、前記エッチング工程の後、前記窒化物半導体層における前記窒化物絶縁膜から露出した部分に、ゲート電極を形成する工程と、を備え、前記エッチング工程において、エッチング種を前記半導体基板に引き寄せるための高周波電力を前記半導体基板に与えない。
【選択図】図8
【解決手段】窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置を用いて前記開口に露出した前記窒化物絶縁膜をエッチングして、前記窒化物半導体層を露出させるエッチング工程と、前記エッチング工程の後、前記窒化物半導体層における前記窒化物絶縁膜から露出した部分に、ゲート電極を形成する工程と、を備え、前記エッチング工程において、エッチング種を前記半導体基板に引き寄せるための高周波電力を前記半導体基板に与えない。
【選択図】図8
Description
本発明は、トランジスタの製造方法および増幅器の製造方法に関する。
従来の窒化物半導体高周波トランジスタとして、基板上にGaN層およびAlGaN層をエピタキシャル成長させ、その上に、ソース電極、ゲート電極、ドレイン電極を形成し、最後に窒化膜を保護膜として設けたものが知られている(例えば、非特許文献1参照)。この文献ではシリコン基板を用いているが、SiC基板でも同様の積層構造、電極および保護膜を備えたトランジスタを形成できる。
D. Marcon等著、A Comprehensive Reliability Investigation of the Voltage−, Temperature− and Device Geometry−Dependence of the Gate Degradation on state−of−the−art GaN−on−Si HEMTs, IEEE International Electron Devices Meeting (IEDM)、2010年12月、p472
上記従来のトランジスタでは、ゲート電流に起因する特性変動が問題となっていた。ショットキー接合型の電界効果トランジスタ(FET)では、ゲート電極とドレイン電極間に、一定範囲の電圧が、ショットキー障壁に対し逆の電位差となるように印加される。この場合、電子がゲート電極から半導体層に向かって流れ込み、ゲート電流として観察される。
この種のトランジスタを実際に回路内で使用する際に、ゲート電極に対して直列にゲート抵抗を接続することがある。典型的には、増幅器に用いる場合である。ゲート電流が大きいと、このゲート抵抗における電圧降下が大きくなる。ゲート電流の変化によりゲート電圧が変化してしまうことで、トランジスタの動作に影響を与えてしまう問題があった。
本発明は、上述のような課題を解決するためになされたもので、ゲート電流に起因する特性変動が抑制されたトランジスタを製造することができるトランジスタの製造方法、およびこのトランジスタを用いた増幅器の製造方法を提供することを目的とする。
第1の発明にかかるトランジスタの製造方法は、
窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、
前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置を用いて前記開口に露出した前記窒化物絶縁膜をエッチングして、前記窒化物半導体層を露出させるエッチング工程と、
前記エッチング工程の後、前記窒化物半導体層における前記窒化物絶縁膜から露出した部分に、ゲート電極を形成する工程と、
を備え、
前記エッチング工程において、エッチング種を前記半導体基板に引き寄せるための高周波電力を前記半導体基板に与えないことを特徴とする。
窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、
前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置を用いて前記開口に露出した前記窒化物絶縁膜をエッチングして、前記窒化物半導体層を露出させるエッチング工程と、
前記エッチング工程の後、前記窒化物半導体層における前記窒化物絶縁膜から露出した部分に、ゲート電極を形成する工程と、
を備え、
前記エッチング工程において、エッチング種を前記半導体基板に引き寄せるための高周波電力を前記半導体基板に与えないことを特徴とする。
第2の発明にかかるトランジスタの製造方法は、
窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、
前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置内においてプラズマ生成および前記半導体基板への高周波電力の印加を行うことで、前記開口に露出した前記窒化物絶縁膜をエッチングし、前記窒化物半導体層の一部を露出させるエッチング工程と、
前記エッチング工程の後、前記窒化物半導体層の前記一部に、ゲート電極を形成してトランジスタを形成する工程と、
を備え、
前記エッチング工程において、前記トランジスタの動作電圧および動作電流下で安定状態となる結晶欠陥を、前記窒化物半導体層の前記一部に一様に形成することを特徴とする。
窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、
前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置内においてプラズマ生成および前記半導体基板への高周波電力の印加を行うことで、前記開口に露出した前記窒化物絶縁膜をエッチングし、前記窒化物半導体層の一部を露出させるエッチング工程と、
前記エッチング工程の後、前記窒化物半導体層の前記一部に、ゲート電極を形成してトランジスタを形成する工程と、
を備え、
前記エッチング工程において、前記トランジスタの動作電圧および動作電流下で安定状態となる結晶欠陥を、前記窒化物半導体層の前記一部に一様に形成することを特徴とする。
第3の発明にかかる増幅器の製造方法は、
上記第1または第2の発明にかかるトランジスタの製造方法で製造したトランジスタを用いて増幅器を製造することを特徴とする。
上記第1または第2の発明にかかるトランジスタの製造方法で製造したトランジスタを用いて増幅器を製造することを特徴とする。
本発明によれば、ゲート電流に起因する特性変動が抑制されたトランジスタおよびこれを用いた増幅器を製造することができる。
実施の形態1.
図1は、本発明の実施の形態1にかかるトランジスタの製造方法のバーンイン工程を示す図である。図2は、本発明の実施の形態1にかかるトランジスタの製造方法のフローチャートである。上記図1の構成は、図2のステップS110の工程中の様子を示している。実施の形態1では、図1に示す状態でトランジスタTrに対してバーンイン工程を実施するものである。
図1は、本発明の実施の形態1にかかるトランジスタの製造方法のバーンイン工程を示す図である。図2は、本発明の実施の形態1にかかるトランジスタの製造方法のフローチャートである。上記図1の構成は、図2のステップS110の工程中の様子を示している。実施の形態1では、図1に示す状態でトランジスタTrに対してバーンイン工程を実施するものである。
先ず、実施の形態1においてバーンインの対象となるトランジスタTrを説明する。本実施の形態にかかるトランジスタTrは高電子移動度トランジスタ(HEMT)であり、図1はHEMTの一般的な断面模式図を示している。トランジスタTrは、SiC基板3上に成長したAlGaNバリア層1およびGaNバッファ層2を備えている。AlGaNバリア層1およびGaNバッファ層2はいずれも本発明にかかる「半導体基板上に成長した窒化物半導体層」に相当している。
AlGaNバリア層1上には、ソース電極5およびドレイン電極7、並びにAlGaNバリア層1にショットキー接合したゲート電極6が設けられている。ソース電極5、ドレイン電極7およびゲート電極6の所定部位は、保護膜としての窒化膜8によって覆われている。窒化膜8は、SiN膜とする。AlGaNバリア層1とGaNバッファ層2のヘテロ接合により自発分極とピエゾ効果を奏することで、二次元電子ガス(2DEG)4が発生する。
次に、トランジスタTrの動作を説明する。ソース電極5をアースに接地し、ゲート電極6に対してゲート電源10により−4Vから−1Vの電圧を印加し、ドレイン電極7に対してドレイン電源9により10Vから100Vの電圧を印加する。
そうすると、二次元電子ガス(2DEG)4の電子が流れ、ドレイン電流Idが流れる。ゲート電源10の電圧を調整することでドレイン電流Idを制御できる。ゲート電極6に高周波信号を印加することで、ドレイン電流がその周波数で変調され信号の増幅を行うことができる。
図1のバーンイン工程の図には示していないが、高周波トランジスタを用いて製造される増幅器は、通常、発振防止のために回路内にゲート抵抗Rgを直列に挿入している。トランジスタTrでも、増幅器としてパッケージ化等される際には、ゲート抵抗Rgが直列に挿入される。窒化膜8はトランジスタTrを湿度や汚染、酸素などから保護するための保護膜として機能する。
次に、図2のフローチャートを用いて、実施の形態1にかかる製造工程を説明する。
(ステップS100)
図2のフローチャートでは、先ず、半導体層成長工程が実施される。このステップでは、半導体ウェハの段階におけるSiC基板3の上に、ガリウム、窒素で構成されたGaNバッファ層2およびアルミニウム、ガリウム、窒素で構成されたAlGaNバリア層1を成長させる。
図2のフローチャートでは、先ず、半導体層成長工程が実施される。このステップでは、半導体ウェハの段階におけるSiC基板3の上に、ガリウム、窒素で構成されたGaNバッファ層2およびアルミニウム、ガリウム、窒素で構成されたAlGaNバリア層1を成長させる。
(ステップS102)
次に、電極形成工程が実施される。このステップでは、AlGaNバリア層1に、ソース電極5、ドレイン電極7、およびゲート電極6を形成する。
次に、電極形成工程が実施される。このステップでは、AlGaNバリア層1に、ソース電極5、ドレイン電極7、およびゲート電極6を形成する。
(ステップS104)
次に、保護膜形成工程が実施される。このステップでは、上記電極形成後の半導体ウェハに、SiN膜を選択的に設けることで、窒化膜8を形成する。
次に、保護膜形成工程が実施される。このステップでは、上記電極形成後の半導体ウェハに、SiN膜を選択的に設けることで、窒化膜8を形成する。
(ステップS106)
次に、ダイシングが実施される。このステップでは、上記ステップS100〜S104により複数のトランジスタ素子が形成された半導体ウェハをダイシングして、半導体チップ化する。個々の半導体チップに、トランジスタTrが形成されている。
次に、ダイシングが実施される。このステップでは、上記ステップS100〜S104により複数のトランジスタ素子が形成された半導体ウェハをダイシングして、半導体チップ化する。個々の半導体チップに、トランジスタTrが形成されている。
(ステップS108)
その後、実施の形態1では、ダイシング後の半導体チップに対してパッケージ組込工程を実施する。樹脂封止等の一般的なパッケージ組込み工程が実施されることで、複数のパッケージが製造される。製品の典型例としては、高周波半導体増幅器の内部回路におけるトランジスタとしてトランジスタTrを組み込んで、他の回路要素とともに樹脂封止等によりパッケージ化してもよい。
その後、実施の形態1では、ダイシング後の半導体チップに対してパッケージ組込工程を実施する。樹脂封止等の一般的なパッケージ組込み工程が実施されることで、複数のパッケージが製造される。製品の典型例としては、高周波半導体増幅器の内部回路におけるトランジスタとしてトランジスタTrを組み込んで、他の回路要素とともに樹脂封止等によりパッケージ化してもよい。
(ステップS110)
次に、実施の形態1では、上記パッケージ組込工程を経て完成した半導体パッケージに対して、バーンイン工程を実施する。図1には、この半導体パッケージ内のトランジスタTrのみを抜き出して模式的に図示し、ドレイン電源9等との電気接続を行った様子が示されている。
次に、実施の形態1では、上記パッケージ組込工程を経て完成した半導体パッケージに対して、バーンイン工程を実施する。図1には、この半導体パッケージ内のトランジスタTrのみを抜き出して模式的に図示し、ドレイン電源9等との電気接続を行った様子が示されている。
なお、従来、半導体素子に対してドレイン電流を流さずに高温および高電圧印加してバーンインを行う技術があったが、窒化物半導体に対してこのようなバーンインを行っても、ゲート電流の低減効果は得られていなかった。本実施の形態にかかるバーンインによりゲート電極低減効果が得られることは、本願発明者が発見した新規な事実である。
実施の形態1にかかるバーンイン工程では、トランジスタTrにゲート電圧を与えてドレイン電流を流し、且つドレイン電圧を与えることでトランジスタTrを加熱してバーンインを行う。このバーンインを実施することで、バーンイン前よりもトランジスタTrのゲート電流を低減する。
すなわち、本願発明者は、窒化物半導体トランジスタに一定値以上のドレイン電圧、ドレイン電流、および熱を与えてバーンインすることで、ゲート電流を低減できることを見出した。トランジスタTrにおいてドレイン電圧Vdを比較的高い電圧、例えば30Vに設定し、ドレイン電流Idを200mA/mm流す。そうすると、電力消費のためチャネル温度(Tch)が上昇し、ゲート電流Igが熱励起で一時的に増加する。その一時的増加の数秒後には、ゲート電流Igが減少に転じることが初めて明らかになった。
そこで、実施の形態1にかかるバーンイン工程では、バーンイン開始後にトランジスタTrのゲート電流Igが一時的に増加した後で減少に転ずる程度の大きさのドレイン電流Idを、トランジスタTrに流すものとする。
また、上記バーンインの初期段階では急激にゲート電流Igが減少し、その後は徐々に飽和し、10分程度でほぼ一定値に落ち着くことも判明した。そこで、実施の形態1にかかるバーンイン工程では、バーンイン初期段階でゲート電流Igが減少に転じた後に、ゲート電流Igが飽和する程度の時間、実施の形態1にかかるバーンインを継続する。これにより、ゲート電流を安定的に抑制する効果を確実に発生させることができる。
特に、高いドレイン電圧Vd、高いドレイン電流Id、および高温をトランジスタTrに与えることで、このゲート電流抑制現象が加速されることが分かった。従って、好ましくは、トランジスタTrが破壊しない範囲内において、トランジスタTrに対してなるべく高いドレイン電圧、高いドレイン電流Id、および高熱を与えることが好ましい。
なお、通常、トランジスタTrを動作させる場合は、ドレイン電圧を20V〜60V程度に設定し、ドレイン電流Idを10mA/mm〜100mA/mmに設定する。この通常動作条件での電流電圧範囲では、特に大きなゲート電流Igの変化は生じない。この点、本実施の形態のバーンインにおける電流電圧範囲は、ドレイン電圧Vdを比較的高い電圧、例えば30Vに設定し、ドレイン電流Idを200mA/mm流しており、明らかに、その電流電圧範囲が異なっている。
実施の形態1にかかるバーンイン工程は、バーンイン時の電力供給によるトランジスタTrの自己発熱のみにより、トランジスタTrを加熱するものである。すなわち、従来技術で一般的に行われているバーンインは、デバイスを高温環境下に置くために、高温雰囲気を作り出した上でその中でデバイスに電気ストレスを与えている。これに対し、実施の形態1にかかるバーンイン工程は、トランジスタTrに与える電流および電圧が十分に大きいので、高温環境下を作り出す必要が無く、室温での設備によっても実施することができるという利点がある。
実施の形態1にかかるバーンインで流すべきドレイン電流Idの大きさには、トランジスタTrのゲート幅(Wg)に依存性があることも見出された。ゲート幅Wgは、図1では紙面の奥行き方向のゲート電極6の長さであり、この定義はこの分野の技術常識と同じである。
図3は、本発明の実施の形態1にかかるトランジスタの製造方法において、バーンイン工程で印加されるドレイン電流Idの範囲を示すグラフである。図3において、横軸はゲート幅Wg、縦軸は単位ゲート幅あたりのドレイン電流(単位mA/mm)である。単位ゲート幅あたりのドレイン電流(単位mA/mm)を、便宜上、「単位ドレイン電流」とも称す。
図3には、IdH1,IdL1、IdH2、およびIdL2という4つの点が代表的にプロットされている。IdH2は、ゲート幅Wgが10mmである場合における、トランジスタTrが壊れない程度の上限の電流すなわち最高電流である。IdL2は、ゲート電流抑制効果を得るための下限の電流すなわち最低電流である。IdH1およびIdL1は、IdH2およびIdL1よりも小さなゲート幅Wgのときに計測した最高電流および最低電流である。
電流範囲15が、ゲート電流Igを減少させる効果が得られるとともにトランジスタTrに悪影響を与えない範囲のバーンイン電流範囲である。この電流範囲15は、ドレイン電流Idが高いと全体的に低くなるという傾向を示し、また、周辺温度が高くなることでも全体的に低くなる傾向を示す。トランジスタTr構造やトランジスタTr作製プロセスが異なることで最適範囲は変化するが、概ね、ゲート幅Wgに対しては、図3の電流範囲15のごとく右肩下がりの傾向を示す。
Wg=500μmのトランジスタTrではドレイン電圧を30Vに固定すると300mA/mm以上でゲート電流低減現象が起こり始める。Wg=10mmのトランジスタTrではドレイン電圧30Vで200mA/mm以上でゲート電流低減現象起こり始める。Wg=100μmのトランジスタTrではドレイン電圧30Vで400mA/mm流してもゲート電流低減現象が起こり難いが、さらにドレイン電圧を40Vまで上げることでゲート電流低減現象が発生することも判明した。なお、本実施の形態では、ゲート電極6のゲート長Lgは0.5μmである。ゲート長とは、図1で言えば、ゲート電極6における紙面左右方向の寸法である。
本願発明者が得た上述した傾向は、明確なWg依存性を示している。その傾向は、Wgが小さいトランジスタTrほど高いドレイン電圧と高いドレイン電流Idが必要であることを示している。そこで、実施の形態1にかかるバーンイン工程の条件は、次のとおり定めることができる。
実施の形態1にかかるトランジスタTrにおいては、ゲート幅Wgが10mmのときに、ドレイン電圧を30V以上とし、ゲート幅1mmあたり200mA以上400mA以下の範囲内のドレイン電流を流す。ゲート幅Wgが10mmより小さいときには、ドレイン電圧を30V以上とし、ゲート幅1mmあたり200mAを超えるドレイン電流を流す。ゲート幅Wgが10mmより大きいときには、ドレイン電圧を30V以下とし、ゲート幅1mmあたり200mAを下回るドレイン電流を流す。
このように、ゲート幅Wgが小さいトランジスタTrでは電流を多く流し、ゲート幅Wgが大きくなるに従って単位ドレイン電流を少なくするように、トランジスタTrのゲート幅Wgに合わせてバーンイン条件を調整する。
これにより必要な電流、電圧をトランジスタTrに供給し、ゲート電流低減が可能なバーンインを確実に行うとともに、ゲート幅Wgが大きい場合には単位ドレイン電流を少なくしてもよいという特性を有効利用することができる。
ゲート幅Wgが大きい場合には、大きな単位ドレイン電流を流すことは困難である。この点、実施の形態1にかかるバーンインでは、図3から読み取ることのできる「ゲート幅Wgが大きくなるにつれ単位ドレイン電流を少なくしてもよいという特性」を有効利用することができる。これにより、トランジスタTrに与えるドレイン電流を節減したり、バーンイン工程を容易化したりすることができる。
ゲート幅Wgに対する依存性は、Wgが大きいほどバーンイン中のチャネル温度が高くバーンインの効果が顕著に現れるため生ずるものだと考えられる。高ドレイン電圧Vdや高ドレイン電流Idを印加すると高いバーンイン効果は得られるものの、熱や電圧によりトランジスタTrがダメージを受けてしまうため慎重にバーンイン条件を選定する必要がある。よって、トランジスタTrのゲート幅Wgに応じて、適したバーンイン条件を選定することが望ましい。
本実施の形態にかかるトランジスタの製造方法により得られるゲート電流低減効果をより具体的に説明する。図4および図5は、ゲート電圧Vgを変化させた場合における、ドレイン電流Idの変化を示す特性グラフ13と、ゲート電流Igの変化を示す特性グラフ14とを示している。図の横軸Vgは、トランジスタTrのドレイン電流Id・ゲート電圧Vgおよびゲート電流Ig・ゲート電圧Vg特性において、ゲート電極6に印加しているゲート電圧Vgである。なお、ゲート電流Igは、符号をマイナスにして表示している。また、ドレイン電流Idおよびゲート電流Igは対数表示してある。
図4は、本発明の実施の形態1にかかるバーンインを実施した場合のトランジスタTrのトランジスタ特性を示す図である。ゲート電圧Vgが−4V以下(図では−8Vから−4V)ではドレイン電流Idは10−5A/mm(ゲート幅1mm当たり)を示している。この特性は、ドレイン電圧30Vで測定したものである。
ゲート電極6に負電圧が印加されているので、ゲート電極6と窒化物半導体層間のショットキーバリアで形成された空乏層がGaNバッファ層2まで広がり二次元電子ガス4を遮断してしまうと、ドレイン電流Idが流れなくなる。
ゲート電極とドレイン電極間には、ショットキー障壁に対し逆の電位差となるように34Vから38Vの電圧が印加されている。この電位差があるので、電子がゲート電極から半導体に向かって流れ込み、ゲート電流Igとして観察される。このゲートから放出される電子がほとんどドレインに流れ込むので、ゲート電流Igとドレイン電流Idはほとんど同じ値を示す。
ゲート電圧Vgが負になるにしたがって(−8Vに近くなるに従って)電流が増加しているのは、ゲートドレイン間の電位差が大きくなりゲート電流Igが多く流れるからである。一方、ゲート電圧Vgが−3Vから+1Vの間はゲートドレイン間電位差が小さいにもかかわらず、ゲートを正電位に変化させるにしたがってゲート電流Igが増加している。
このゲート電流Igの増加の理由としては、先ず、ドレイン電流Idが増加することで、トランジスタTr内で発熱する。その発熱でチャネル温度が上昇する。チャネル温度の上昇が起きると、ゲート電極から半導体に流れ込む電子の数が熱励起により増加する。その結果、ゲート電流Igの増加が生じている。
図5は、比較例として示す図であり、実施の形態1にかかるバーンインを実施しない場合のトランジスタTrのトランジスタ特性を示す図である。ゲート電圧Vgが−2Vから+1Vの領域では、ゲート電流Igが図4のゲート電流Igと比較して非常に大きく、ゲート電圧Vgが+1Vでは10−3A/mmになっている。
ここで、ゲート電流に起因するトランジスタの特性変動を説明する。高周波トランジスタTrを用いて製造される増幅器は、通常、発振防止のために回路内にゲート抵抗を直列に挿入している。ゲート電流が大きい場合はこのゲート抵抗の両端に電圧降下が発生し、印加しているゲート電源電圧よりも正の電圧がゲート電極に印加されドレイン電流が増加する。
ドレイン電流が増加するとチャネル温度が上昇し、ゲート電流が増加し、更にゲート電圧Vgが正にシフトし、ドレイン電流が流れるという正帰還がかかる。この正帰還により、好ましくない温度上昇が引き起こされるおそれがある。過度の温度上昇に至らなくても、ドレイン電流が想定外に変動するとシステム全体の安定性を欠くことになる。
この点、図4および図5に示すように、実施の形態1にかかるバーンインをトランジスタTrに施すと、ドレイン電流Idが流れているゲート電圧Vg範囲(つまりVgが−3V〜+1Vの範囲)のときのゲート電流Igが減少する。図4および図5でゲート電流Igの変動幅ΔIgを比較してみると、バーンイン有りの図4のほうが明らかにΔIgが小さく、実施の形態1にかかるバーンインによりゲート電流Igを低減する効果が得られていることがわかる。実施の形態1にかかるバーンイン実施後には、ゲート電流Igが減少することでドレイン電流Idの変動が少なくなるので、安定してトランジスタTrを動作させることができる。
なお、本実施の形態においては、ゲート電流Igの安定性について試験を行った。バーンインを行った後、RF通電試験(Vd=30V、周囲温度200℃、1000時間)および高温オフバイアス試験(Vd=30V、Vg=−5V,周囲温度175℃、1000時間)および、高温保存試験(320℃、5分)を行ったが、ゲート電流Igが再び上昇することもなく安定していた。このことは、実施の形態1にかかるバーンインによりゲート電流Igが低減されたトランジスタTrが、そのゲート電流Ig特性について、充分な長期信頼性を有していることを示すものである。
[実施の形態1の変形例]
実施の形態1の図2のフローチャートでは、ダイシング、パッケージ組込、バーンインという順番で、製造工程を実施している。
実施の形態1の図2のフローチャートでは、ダイシング、パッケージ組込、バーンインという順番で、製造工程を実施している。
しかしながら、本発明はこれに限られない。バーンイン工程は、半導体ウェハ上に複数形成されたトランジスタTrに対して、ダイシング前に、複数個を同時に又は1つずつバーンインを行うものであってもよい。つまり、バーンイン、ダイシング、パッケージ組込という順番であってもよい。
通常、ハンドリングの利便性から半導体チップをパッケージに組み込み個別にバーンインを行う場合が多く、実施の形態1ではこの方式を採用している。このバーンイン方法では個々のトランジスタTrでバーンインを行う必要があり、毎回パッケージを交換する手間が必要である。
そこで、本変形例では、この作業を簡略化するため、半導体ウェハの状態でトランジスタTrそれぞれに針当を行い、実施の形態1にかかるバーンインを行う。図6は、本発明の実施の形態1にかかるトランジスタの製造方法の変形例を示すフローチャートである。図2においてステップS110で行っていたバーンイン工程が削除され、その代わりに、ステップS104の保護膜形成工程の後にバーンイン工程(ステップS200)が挿入されている。
このステップS200では、複数のプローブを備えるプローブカードを用いて、複数のトランジスタTrに対して同時にバーンインを行う。各トランジスタTrに適用すべきドレイン電流およびドレイン電圧といったバーンイン条件は、ステップS110の内容と同じである。
ダイシング前の半導体ウェハ上には複数のトランジスタTrが規則正しく並んでいる。このため、プローブカードを介して各位置のトランジスタTrに対して電流や電圧を与えるように制御プログラムを作成、実行すれば、半導体ウェハ全体のトランジスタTrを一挙に逐次的にバーンインすることが可能である。
また、バーンインする際、破壊したり特性不良を示したりする半導体チップもあるが、そのチップを除外することでパッケージ材料や、パッケージ組立て費用を抑制することができる。
ただし、実施の形態1にかかるバーンインには数百mA/mmの電流が必要であり、ゲート幅が大きい場合には数Aに達する場合がある。通常のウェハテストに用いているプローブは、太くても50μm程度である。この種のプローブは、1A以下の電流計測を想定しているため、実施の形態1にかかるバーンインを行うにはプローブ針の電流密度が不足してしまう。したがって、実施の形態1においてはバーンイン専用の50ミクロン以上の太さを有するプローブを用い、ウェハテストとは別工程でバーンインを実施することが望ましい。
また、他の変形例としては、トランジスタTrを形成した半導体ウェハを、バーンイン工程の前にダイシングする工程を備えてもよい。つまり、ダイシング、バーンイン、パッケージ組込という順番であってもよい。バーンイン工程は、ダイシング後の半導体チップに形成されたトランジスタTrに対して、バーンインを行ってもよい。本変形例では、半導体ウェハをダイシングで短冊状あるいは1つずつチップ状に切り分けた後、個別の半導体チップにした状態で針当を行いバーンインを実施するものである。
図7は、本発明の実施の形態1にかかるトランジスタの製造方法の変形例を示すフローチャートである。図2においてステップS110で行っていたバーンイン工程が削除され、その代わりに、ステップS106のダイシング工程の後にバーンイン工程(ステップS300)が挿入されている。
このステップS300では、個別の半導体チップにそれぞれ針当を行い、実施の形態1にかかるバーンインを実施する。ドレイン電流およびドレイン電圧といったバーンイン条件は、ステップS110の内容と同じである。
ウェハ状態から個別のチップに分離する場合、ウェハの裏面研削による薄板化やダイシング工程が必要である。これらの工程の間に少なからず機械的ストレスや振動、クラックが印加されトランジスタTrに影響を与える場合がある。チップ状態でバーンインを行うことにより、これらの工程で受けたダメージを含めてチェックを行いながらバーンインを行うことができる。
なお、実施の形態1では、代表的なHEMT構造であるAlGaN層/GaN層/SiC基板の積層構造について説明してきたが、本発明はこれに限られるものではない。本実施の形態にかかる窒化物半導体層は、窒化ガリウム層、窒化アルミニウム層、および窒化アルミニウムガリウム層からなる群から選択した1つ以上の半導体層が積層されたものであってもよい。
具体的には、実施の形態1の他にも、次のようなエピタキシャル積層構造でもよい。例えば、AlGaN層/GaN層/AlN層/SiC基板、GaN層/AlGaN層/GaN層/SiC基板、AlGaN層/AlN層/GaN層/SiC基板、AlGaN層/AlGaN層/SiC基板などの構造でも同様の効果を有する。なお、ここで説明したエピタキシャル層の材料についての変形は、下記の実施形態についても同様に適用することができる。
なお、トランジスタTrはデプレッション型のHEMTとしたが、本発明はこれに限られない。トランジスタTrを、エンハンスメント型のHEMTとしてもよい。
実施の形態2.
図8は、本発明の実施の形態2にかかるトランジスタの製造方法に用いられるエッチング装置の内部構成を示す断面図である。図9は、本発明の実施の形態2にかかるトランジスタの製造方法におけるエッチング工程を示す模式図である。図10は、本発明の実施の形態2にかかるトランジスタの製造方法のフローチャートである。
図8は、本発明の実施の形態2にかかるトランジスタの製造方法に用いられるエッチング装置の内部構成を示す断面図である。図9は、本発明の実施の形態2にかかるトランジスタの製造方法におけるエッチング工程を示す模式図である。図10は、本発明の実施の形態2にかかるトランジスタの製造方法のフローチャートである。
実施の形態2にかかるトランジスタの製造方法は、エッチングによるゲート加工時に半導体層に与えるダメージを低減し、ゲート電流Igを低減するものである。この点、バーンインを工夫している実施の形態1とは、その内容が異なっている。
図8に示すエッチング装置50は、ゲート電極形成時によく用いられる誘導結合方式プラズマ(Inductively Coupled Plasma:ICP)エッチング装置である。エッチング装置50は、チャンバ21を備えている。チャンバ21内には下部電極20が設けられており、下部電極20には半導体ウェハ16が配置されている。下部電極20は、半導体ウェハを支えるとともに、電源18で発生した高周波をチャンバ21内に伝える役目も果たしている。
チャンバ21の上部には、上部電極22が設けられている。上部電極22には電源23からRF電力が供給され、これによりガスを分解することができる。その結果、CHF3やO2の混合ガスに満たされた減圧(例えば1パスカル程度)雰囲気で励起されたガスのエッチング種17が生じる。電源18は、半導体ウェハ16にRF電力を供給する。RF電力を伝えDC成分をカットするコンデンサ19が、下部電極20と電源18の間に挿入されている。
図10のフローチャートを用いて、実施の形態2にかかるトランジスタの製造方法を説明する。
(ステップS400)
図10のフローチャートでは、半導体層成長工程、ソース電極およびドレイン電極の形成、および窒化膜の形成が実施される。このステップでは、先ず、半導体ウェハの段階におけるSiC基板3の上に、ガリウム、窒素で構成されたGaNバッファ層2およびアルミニウム、ガリウム、窒素で構成されたAlGaNバリア層1を成長させる。
図10のフローチャートでは、半導体層成長工程、ソース電極およびドレイン電極の形成、および窒化膜の形成が実施される。このステップでは、先ず、半導体ウェハの段階におけるSiC基板3の上に、ガリウム、窒素で構成されたGaNバッファ層2およびアルミニウム、ガリウム、窒素で構成されたAlGaNバリア層1を成長させる。
次いで、AlGaNバリア層1に、ソース電極5、ドレイン電極7、および窒化物絶縁膜である窒化膜8を形成する。なお、具体的な製造方法については問わないが、例えば、窒化膜8を全面に形成した後、ソース電極形成位置およびドレイン電極形成位置をエッチングで開口させて電極材料を積層してもよい。
(ステップS406)
次に、開口部25を有するマスク24を半導体ウェハ上(すなわち窒化膜8上)に形成することで、図9に示す構造を得る。
次に、開口部25を有するマスク24を半導体ウェハ上(すなわち窒化膜8上)に形成することで、図9に示す構造を得る。
(ステップS408)
その後、図9に示す構造を備えた半導体ウェハを、エッチング装置50のチャンバ21内に搬入し、下部電極20に載せる。
その後、図9に示す構造を備えた半導体ウェハを、エッチング装置50のチャンバ21内に搬入し、下部電極20に載せる。
(ステップS410)
次に、エッチングガスでチャンバ21内を満たす。実施の形態2では、窒化物半導体層のエッチング用のガスを用いるのであり、具体的にはエッチングガスはCHF3やO2の混合ガスとする。また、チャンバ21の内部は減圧(例えば1パスカル程度)の雰囲気とする。
次に、エッチングガスでチャンバ21内を満たす。実施の形態2では、窒化物半導体層のエッチング用のガスを用いるのであり、具体的にはエッチングガスはCHF3やO2の混合ガスとする。また、チャンバ21の内部は減圧(例えば1パスカル程度)の雰囲気とする。
(ステップS412)
次に、RF電力制御を実施する。上部電極22に約100WのRF電力を供給すると、上部電極22付近でガスが分解もしくはラジカル化する。その結果、エッチングガスが励起されてエッチング種17が生じる。
次に、RF電力制御を実施する。上部電極22に約100WのRF電力を供給すると、上部電極22付近でガスが分解もしくはラジカル化する。その結果、エッチングガスが励起されてエッチング種17が生じる。
ここで、仮に下部電極20に10W程度のRF電力を印加すると、エッチング種17が半導体ウェハ16に引き寄せられ、ある程度の速度を持って半導体ウェハ16に衝突し、エッチングがなされる。従来は、このように下部電極20にRF電力を印加することが行われていた。
しかしながら、本願発明者は、鋭意研究を行ったところ、次のような新規なエッチング技術を見出した。すなわち、下部電極20へのRF電力供給によりエッチングガスが大きな速度を持っていると、エッチング種17がAlGaNバリア層1にダメージを与えてしまう。このダメージで点欠陥のような結晶欠陥が発生する。この点欠陥がゲート電流Igの起源となると考えられる。
そこで、本願発明者は、このダメージを低減するために電源18のRF電力を小さくし、最終的には電力供給を停止してみたところ、エッチング速度は多少低下するものの、窒化膜8をエッチングできることを発見した。
上部電極22でエッチングガスをラジカル化している。このため、拡散だけでエッチング種17が半導体ウェハ16に到達した場合であっても、化学的なエッチングが生じる。これにより、窒化膜8のエッチングができているものと考えられる。
このように下部電極20にRF電極を供給せずにエッチングして開口部25を形成し、この開口部25にゲート電極6を形成して作製したトランジスタTrでは、ゲート電流Igが低減されていることが判明した。エッチングダメージが無いため結晶欠陥の発生が抑制され、ゲート電流Igを抑制できたものと考えられる。このように、通常はICP装置で使用する下部電極20へのRF電力供給を行わないという新規なエッチング技術が見出された。
ステップS412では、上記のとおり、上部電極22にはRF電力を供給してエッチング種17を生成するとともに、下部電極20にはRF電力は供給しない。これにより、窒化膜8の一部を保護するマスク24を設けることで、開口部25に露出した窒化膜8をエッチングし、ゲート電極形成用の開口を窒化膜8に形成する。このゲート電極形成用開口から、AlGaNバリア層1の一部が露出する。
(ステップS414)
エッチング工程の後、AlGaNバリア層1の露出部分に、ゲート電極6を形成する。適宜にマスク24の除去も行われる。
エッチング工程の後、AlGaNバリア層1の露出部分に、ゲート電極6を形成する。適宜にマスク24の除去も行われる。
(ステップS416)
その後、ゲート電極6の表面を保護する保護膜を形成する。
その後、ゲート電極6の表面を保護する保護膜を形成する。
(ステップS418)
その後、ダイシングにより半導体ウェハを半導体チップ化し、個々の半導体チップをパッケージに組み込む。
その後、ダイシングにより半導体ウェハを半導体チップ化し、個々の半導体チップをパッケージに組み込む。
以上説明した実施の形態2にかかる製造方法によれば、ゲート電流が抑制されたトランジスタTrを製造することができる。
実施の形態3.
本発明の実施の形態3にかかるトランジスタの製造方法は、エッチング装置50におけるRF電力の供給の仕方(具体的には、下部電極20に対するRF電力の供給の有無)を除き、実施の形態2にかかるトランジスタの製造方法と同様の製造工程を備えている。実施の形態3では下部電極20へのRF電力を、従来の使用範囲を超えて増加させたものである。この点が、実施の形態2では下部電極20へのRF電力を無くしたものであったのとは異なる。
本発明の実施の形態3にかかるトランジスタの製造方法は、エッチング装置50におけるRF電力の供給の仕方(具体的には、下部電極20に対するRF電力の供給の有無)を除き、実施の形態2にかかるトランジスタの製造方法と同様の製造工程を備えている。実施の形態3では下部電極20へのRF電力を、従来の使用範囲を超えて増加させたものである。この点が、実施の形態2では下部電極20へのRF電力を無くしたものであったのとは異なる。
図10のフローチャートを流用して説明すると、ステップS412の内容が、実施の形態2と異なっている。実施の形態3においては、ステップS412において、AlGaNバリア層1のゲート電極形成位置に一様に、結晶欠陥を形成する。この結晶欠陥を、トランジスタTrの動作電圧および動作電流下で安定状態となるように形成する。実施の形態3では、具体的には、エッチング装置50では、電源18から下部電極20へ供給するRF電力を50W以上に設定する。
従来のICPエッチング装置では下部電極に10W程度の電力を印加するのが普通である。仮に、この程度の大きさのRF電力で窒化膜8のエッチングを行った場合、AlGaNバリア層1には準安定状態の結晶欠陥が形成される。準安定状態の結晶欠陥は、トランジスタTrの動作中の電気ストレスや熱によりその状態(例えば数)が変化してしまう。AlGaNバリア層1の結晶欠陥の数が変化することで、ゲート電流Igが変化してしまう。
そこで、エッチング装置50において下部電極20へ供給するRF電力を50W以上としたところ、電気ストレスでは容易に変化しない安定した結晶欠陥がAlGaNバリア層1に生成されることが見出された。この製造方法で製造したトランジスタTrはそのゲート電流Igの値が若干大きくなる。
しかしながら、結晶欠陥が安定状態となっていることから、ゲート電流Igの大きさは安定している。このため、ゲート電流Igの変動に起因するトランジスタの特性変動が抑制され、トランジスタTrはその使用上の利便性が高くなっている。実施の形態3によれば、実施の形態1にかかるバーンインとは別の方法で、安定した特性を維持することができるトランジスタTrを製造することができる。
実施の形態3にかかるトランジスタの製造方法の変形例として、さらに、下部電極20へ供給するRF電力を100W以上に増加させてもよい。本願発明者は、この程度まで大きくRF電力を増加するとゲート電流Igが減少するという新規な事実をも見出した。そこで、下部電極20へ供給するRF電力を100W以上に設定してもよい。ただし、この場合には、ゲート電流の特性の安定化という効果はあるものの、初期のドレイン電流Idが低下する。
以上説明した実施の形態3にかかるトランジスタの製造方法では、実施の形態1にかかるバーンインを実施しなくてもよいので、安価にトランジスタTrを製造することができるという利点がある。また、トランジスタTrが出力する電力密度は小さくともよいが、トランジスタ特性の安定性が重視される製品がある。このような製品では、実施の形態3にかかる製造方法で製造したトランジスタを用いることは好適である。
1 AlGaNバリア層、2 GaNバッファ層、3 SiC基板、4 二次元電子ガス、5 ソース電極、6 ゲート電極、7 ドレイン電極、8 窒化膜、9 ドレイン電源、10 ゲート電源、13 特性グラフ、14 特性グラフ、15 電流範囲、16 半導体ウェハ、17 エッチング種、18 電源、19 コンデンサ、20 下部電極、21 チャンバ、22 上部電極、23 電源、24 マスク、25 開口部、50 エッチング装置、Tr トランジスタ
Claims (6)
- 窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、
前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置を用いて前記開口に露出した前記窒化物絶縁膜をエッチングして、前記窒化物半導体層を露出させるエッチング工程と、
前記エッチング工程の後、前記窒化物半導体層における前記窒化物絶縁膜から露出した部分に、ゲート電極を形成する工程と、
を備え、
前記エッチング工程において、エッチング種を前記半導体基板に引き寄せるための高周波電力を前記半導体基板に与えないことを特徴とするトランジスタの製造方法。 - 窒化物半導体層と、前記窒化物半導体層の上に設けられた窒化物絶縁膜と、前記窒化物絶縁膜の上に設けられゲート電極形成位置に開口を備えたマスクと、を備えた半導体基板を準備する工程と、
前記半導体基板をプラズマエッチング装置に搬入し、前記プラズマエッチング装置内においてプラズマ生成および前記半導体基板への高周波電力の印加を行うことで、前記開口に露出した前記窒化物絶縁膜をエッチングし、前記窒化物半導体層の一部を露出させるエッチング工程と、
前記エッチング工程の後、前記窒化物半導体層の前記一部に、ゲート電極を形成してトランジスタを形成する工程と、
を備え、
前記エッチング工程において、前記トランジスタの動作電圧および動作電流下で安定状態となる結晶欠陥を、前記窒化物半導体層の前記一部に一様に形成することを特徴とするトランジスタの製造方法。 - 前記エッチング工程において、前記高周波電力を50W以上とすることを特徴とする請求項2に記載のトランジスタの製造方法。
- 前記エッチング工程において、前記高周波電力を100W以上とし、前記トランジスタのゲート電流を低減することを特徴とする請求項2に記載のトランジスタの製造方法。
- 前記半導体基板は、炭化珪素基板であり、
前記窒化物半導体層は、窒化ガリウム層、窒化アルミニウム層、および窒化アルミニウムガリウム層からなる群から選択した1つ以上の半導体層が積層されたものであることを特徴とする請求項1〜4のいずれか1項に記載のトランジスタの製造方法。 - 請求項1〜5のいずれか1項に記載のトランジスタの製造方法で製造したトランジスタを用いて増幅器を製造することを特徴とする増幅器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016198944A JP2017028312A (ja) | 2016-10-07 | 2016-10-07 | トランジスタの製造方法、増幅器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016198944A JP2017028312A (ja) | 2016-10-07 | 2016-10-07 | トランジスタの製造方法、増幅器の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013066674A Division JP6179158B2 (ja) | 2013-03-27 | 2013-03-27 | トランジスタの製造方法、増幅器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017028312A true JP2017028312A (ja) | 2017-02-02 |
Family
ID=57950672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016198944A Pending JP2017028312A (ja) | 2016-10-07 | 2016-10-07 | トランジスタの製造方法、増幅器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017028312A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017007595B4 (de) | 2017-05-31 | 2023-02-09 | Mitsubishi Electric Corporation | Verfahren zur herstellung einer halbleitereinheit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
JP2009283915A (ja) * | 2008-05-09 | 2009-12-03 | Cree Inc | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 |
JP2011044732A (ja) * | 2009-04-13 | 2011-03-03 | Panasonic Corp | プラズマ処理装置及びプラズマ処理方法 |
WO2011108663A1 (ja) * | 2010-03-04 | 2011-09-09 | 東京エレクトロン株式会社 | プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置 |
JP2011238700A (ja) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 化合物半導体装置の製造方法及び化合物半導体装置 |
JP2012119636A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
-
2016
- 2016-10-07 JP JP2016198944A patent/JP2017028312A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
JP2009283915A (ja) * | 2008-05-09 | 2009-12-03 | Cree Inc | 浅いイオン注入された領域を含む半導体デバイスとその形成方法 |
JP2011044732A (ja) * | 2009-04-13 | 2011-03-03 | Panasonic Corp | プラズマ処理装置及びプラズマ処理方法 |
WO2011108663A1 (ja) * | 2010-03-04 | 2011-09-09 | 東京エレクトロン株式会社 | プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置 |
JP2011238700A (ja) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 化合物半導体装置の製造方法及び化合物半導体装置 |
JP2012119636A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017007595B4 (de) | 2017-05-31 | 2023-02-09 | Mitsubishi Electric Corporation | Verfahren zur herstellung einer halbleitereinheit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6179158B2 (ja) | トランジスタの製造方法、増幅器の製造方法 | |
Srivastava et al. | Silicon substrate removal of GaN DHFETs for enhanced (< 1100 V) breakdown voltage | |
EP3067921B1 (en) | Process for producing an epitaxial substrate for a semiconductor element | |
JP2002289837A (ja) | 半導体装置 | |
US9385199B2 (en) | Normally-off gallium nitride-based semiconductor devices | |
US20070187718A1 (en) | Normally-off field-effect semiconductor device, and a method of initializing the same | |
WO2002021601A1 (fr) | Dispositif a semi-conducteur | |
Sghaier et al. | Study of trapping phenomenon in 4H-SiC MESFETs: dependence on substrate purity | |
US9293539B2 (en) | Nitride semiconductor epitaxial wafer and nitride semiconductor device | |
Hou et al. | Degradation of 2DEG transport properties in GaN-capped AlGaN/GaN heterostructures at 600° C in oxidizing and inert environments | |
JP2017028312A (ja) | トランジスタの製造方法、増幅器の製造方法 | |
Simin et al. | High‐Temperature Performance of AlGaN/GaN Metal–Oxide–Semiconductor Heterostructure Field‐Effect‐Transistors | |
Marcon et al. | Excellent Stability of GaN-on-Si High Electron Mobility Transistors with 5 µm Gate–Drain Spacing Tested in Off-State at a Record Drain Voltage of 200 V and 200 C | |
JP6292104B2 (ja) | 窒化物半導体装置の製造方法 | |
US20210193824A1 (en) | High electron mobility transistor | |
Ren et al. | Comparison of electrical characteristics between AlGaN/GaN and lattice-matched InAlN/GaN heterostructure Schottky barrier diodes | |
Augaudy et al. | Pulse characterization of trapping and thermal effects of microwave GaN power FETs | |
Defrance et al. | AlGaN/GaN HEMT High Power Densities on $\hbox {SiC/}\hbox {SiO} _ {2} $/poly-SiC Substrates | |
Lossy et al. | Sputtered iridium gate module for GaN HEMT with stress engineering and high reliability | |
US20200127115A1 (en) | Manufacturing method of high electron mobility transistor | |
US20240055303A1 (en) | Fabricating method for test element group | |
JP2017085056A (ja) | 化合物半導体エピタキシャル基板及び化合物半導体装置 | |
Chabak et al. | Performance of strained AlInN/AlN/GaN HEMTs with Si3N4 and ultra-thin Al2O3 passivation | |
Hofmann et al. | Wafer-level reliability assessment of SiGe NPN HBTs after high temperature electrical operation | |
De Santi et al. | Charge trapping and degradation of Ga2O3 isolation structures for power electronics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |