CN103531625A - 氮化物系化合物半导体元件 - Google Patents

氮化物系化合物半导体元件 Download PDF

Info

Publication number
CN103531625A
CN103531625A CN201310278096.3A CN201310278096A CN103531625A CN 103531625 A CN103531625 A CN 103531625A CN 201310278096 A CN201310278096 A CN 201310278096A CN 103531625 A CN103531625 A CN 103531625A
Authority
CN
China
Prior art keywords
nitride
compound semiconductor
based compound
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310278096.3A
Other languages
English (en)
Inventor
岩见正之
古川拓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Fuji Electric Co Ltd
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Publication of CN103531625A publication Critical patent/CN103531625A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明提供一种漏电流低、且减少了电流崩塌现象的氮化物系化合物半导体元件。其具备：基板；在所述基板上隔着缓冲层而形成的第1氮化物系化合物半导体层；形成于所述第1氮化物系化合物半导体层上的、具有比该第1氮化物系化合物半导体的带隙大的带隙的第2氮化物系化合物半导体层；形成于所述第2氮化物系化合物半导体层上的电极。所述第2氮化物系化合物半导体层在表面附近具有掺杂了碳的区域。

Description

氮化物系化合物半导体元件
技术领域
本发明涉及氮化物系化合物半导体元件。
背景技术
氮化物系化合物半导体、例如氮化镓(GaN)系半导体与硅系材料相比，因为带隙能量大，击穿耐压大，所以，使用该氮化镓(GaN)系半导体，可以制作即使在高温环境下也进行工作的电阻低的半导体元件。因此，期待GaN系半导体代替硅系材料而作为变换器或换流器等功率装置的材料。尤其是期待采用AlGaN/GaN异型构造的电场效应晶体管即AlGaN/GaN-HFET(Heterojunction Field Effect Transistor)作为高频装置。
就功率装置而言，高的阻断耐压例如是决定晶体管的最大输出的重要的参数。要获得高的阻断耐压，需要实现高的缓冲耐压、即减小漏电流(漏电电流)。
氮化物系化合物半导体表面上的肖特基漏电用所谓表面施主模型来说明(参照非专利文献1)。根据表面施主模型，在外延生长的氮化物系化合物半导体表面，形成有氮消失形成的氮空穴(VN)存在于表面10～30nm的区域且浅的施主能级，氮化物系化合物半导体表面的施主浓度增高。因此，减少肖特基漏电比较困难。
作为减少肖特基漏电的实施对策，已提出例如在AlGaN/GaN-HFET构造中，在作为阻挡(电子供给)层的AlGaN层中掺杂碳，补偿AlGaN层中的残留载流子的方法(参照专利文献1)。需要说明的是，作为氮化物系化合物半导体层的外延生长时的碳掺杂法法，有自动掺杂法(参照专利文献2)、使用烃的掺杂法(参照专利文献3)等。
[以往技术文献]
[专利文献]
[专利文献1](日本)特开2010-171416号公报
[专利文献2](日本)特开2007-251144号公报
[专利文献3](日本)特开2010-239034号公报
[专利文献4](日本)特开2012-104722号公报
[非专利文献]
[非专利文献1]J.Kotani，H.Hasegawa，and T.Hashizume，Applied Surface Science2004年、第237卷、第213页
[非专利文献2]T.Roy，Y.S.Puzyrev，B.R.Tuttle，D.M.Fleetwood，R.D.Schrimpf，D.F.Brown，U.K.Mishra，and S.T.Pantelides，AppliedPhysics Letter.2010年、第96卷、第133503页
但是，专利文献1中，碳被均匀地掺杂在AlGaN层中。因此，碳成为电子传输层(GaN层)中存在的二维电子气(2DEG)浓度降低或杂质纷乱造成的迁移率降低的原因，存在例如通态电阻增大之类的问题。另外，因为碳形成的深的能级的密度增大，所以还存在电流崩塌现象恶化的问题。
发明内容
本发明是鉴于上述问题而设立的，目的在于，提供一种漏电流低、减少了电流崩塌现象的氮化物系化合物半导体元件。
为了解决上述课题、实现目的，本发明的氮化物系化合物半导体元件的特征为，具备：基板；在所述基板上隔着缓冲层形成的第1氮化物系化合物半导体层；形成于所述第1氮化物系化合物半导体层上的、具有比该第1氮化物系化合物半导体层的带隙大的带隙的第2氮化物系化合物半导体层；以及，形成于所述第2氮化物系化合物半导体层上的电极，所述第2氮化物系化合物半导体层在表面附近具有掺杂了碳的区域。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，所述掺杂了碳的区域距所述第2氮化物系化合物半导体层的表面为10nm以内的深度。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，所述碳是利用氢共振核反应被掺杂的。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，所述碳是利用离子注入被掺杂的。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，在距所述第2氮化物系化合物半导体层的表面3～4μm的区域形成有照射缺陷。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，所述缓冲层或所述第2氮化物系化合物半导体层，含有由镓空穴和氢构成的复合缺陷分解而形成的镓空穴。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，所述第1氮化物系化合物半导体层含有GaN，所述第2氮化物系化合物半导体层含有AlxGa1-xN(0＜x≤1)。
另外，本发明的氮化物系化合物半导体元件，在上述发明的基础上，其特征为，所述氮化物系化合物半导体元件是场效应晶体管或肖特基势垒二极管。
[发明效果]
根据本发明，表面形成有电极的第2氮化物系化合物半导体层，由于在表面附近具有掺杂了碳的区域，因此，不会对2DEG带来影响，具有可实现漏电流低、且减少了电流崩塌现象的氮化物系化合物半导体元件的效果。
附图说明
图1是表示原子模型的示意图；
图2是表示表面无缺陷的模型的电子态密度的图；
图3是表示将氮原子置换为空穴后的模型的电子态密度的图；
图4是表示将空穴置换为碳原子的模型的电子态密度的图；
图5是表示各模型中的表面能级数和每原子数的凝聚能量的图；
图6是实施方式1的氮化物系化合物半导体元件即HFET的示意性截面图；
图7是说明图6所示的HFET的制造工序的图；
图8是说明图6所示的HFET的制造工序的图；
图9是说明外延层的表面的反应的图；
图10是表示实施例及比较例的栅漏特性的图；
图11是表示实施例及比较例的通态特性的图；
图12是实施方式2的氮化物系化合物半导体元件即MOSFET的示意性的截面图；
图13是说明图12所示的MOSFET的制造工序的图；
图14是说明图12所示的MOSFET的制造工序的图；
图15是实施方式3的氮化物系化合物半导体元件即SBD的示意性的截面图；
图16是图15所示的SBD的俯视图；
图17是说明图15所示的SBD的制造工序的图；
图18是说明图15所示的SBD的制造工序的图；
图19是表示被注入的碳原子的分布的图。
符号说明
1、21  硅基板
2  氮化硅层
3、22  晶种层
4、23、32  缓冲层
5，24  高电阻层
4aa、4ba、4ca、4da、4ea、4fa、6、26、33  GaN层
4ab、4bb、4cb、4db、4eb、4fb  AlN层
7、27、34  AlGaN层
8、28、35  外延层
9G、30G  栅极
9S、30S  源极
9D、30D  漏极
25  p-GaN层
29  栅极氧化膜
31  蓝宝石基板
36A  阳极电极
36C  阴极电极
100  HFET
200  MOSFET
300  SBD
Ar1、Ar2、Ar3  箭头
B1、B2、B3  射束
NA1  氮原子
R  凹部
具体实施方式
<基于第一原理电子态计算的特性评价>
首先，为了确认GaN晶体的表面上的、氮空穴(VN)对电特性的影响和基于碳掺杂产生的效果，对进行了第一原理电子态计算(模拟)结果进行说明。
作为该模拟，使用advancesoft株式会社制的Advance/PHASE。另外，作为计算，使用Vanderbilt型超软赝势。另外，交换相互作用在广义梯度近似的范围进行了计算。
主要计算条件如下。
·原子模型：由84原子(镓40个、氮40个(将其中一个置换为空穴或碳原子)、氢原子4个)和10埃的真空层构成的板状模型
·截止能：波动函数及电荷密度分布分别为25Ry及230Ry
·k点取样：3×3×1
·计算的频带数：364
图1表示模拟使用的原子模型。原子的上方为10埃真空层。在图1中，将表面附近存在的氮原子NA1置换为空穴或碳原子而进行计算。
图2、图3、图4分别是表示表面无缺陷的模型、将氮原子置换为空穴的模型、将空穴置换为碳原子的模型的电子态密度(DOS；Density OfStates)的图。图2～4中，为了比较将块状GaN晶体的DOS重叠起来并用虚线表示。另外，能量的原点设定为价电子带的最大能量(VBM)。Ef表示费米能级。
如图2所示，可知在无缺陷的GaN表面，从Ef附近和中间间隙(ミツドキヤツプ)一直到传导带的最小能量(CBM)形成有表面态。
如图3所示，可知在表面导入了VN的情况下，CBM下的施主能级数增加。该施主能级成为肖特基漏电的原因。另外，Ef附近的能级成为电流崩塌现象的主要原因。
另一方面，如图4所示，将VN置换为碳原子的情况下，CBM下的能级和Ef附近的能级都减少(下面，将与VN置换的碳原子表示为CN)。另外，因为在VBM上形成浅的受主能级E，所以能够补偿残余载流子。这样，通过CN的导入，可期待肖特基漏电的减少效果、及电流崩塌现象的抑制效果。
图5是表示各模型的表面能级数和平均原子数的凝聚能量的图。如图5所示，因导入VN而增加的表面能级数，通过置换为CN减少约30％，与无缺陷的GaN表面达到同程度。另外，通过CN置换，系统的凝聚能量降低，所以，导入表面的碳原子能够容易地形成CN。
以上表示了GaN表面的模拟结果，在AlGaN表面也可获得同样的结果。
<实施方式>
接着，参照附图，详细地说明本发明的氮化物系化合物半导体元件的实施方式。需要说明的是，该发明不被该实施方式所限定。另外，在附图中，作为相同或相对应的要素，适当附加相同符号。另外，附图是示意性的图，应注意到各层的厚度或厚度的比率等与实际的情况是不同的。另外，在附图相互间也包含彼此的尺寸的关系或比率不同的部分。
(实施方式1)
图6是作为本发明的实施方式1的氮化物系化合物半导体元件的异质结场效应晶体管(HFET)的示意性的截面图。
该HFET100具备：主表面为(111)面的硅基板1；外延层8，其包括依次形成于硅基板1上的氮化硅层2、含有AlN的晶种层3、将GaN层4aa、4ba、4ca、4da、4ea、4fa和AlN层4ab、4bb、4cb、4db、4eb、4fb交替6周期层叠而成的缓冲层4、含有GaN的高电阻层5、作为以电子传输(沟道)层发挥作用的第1氮化物系化合物半导体层的GaN层6、及作为以电子供给层发挥作用的第2氮化物系化合物半导体层的AlGaN层7；形成于AlGaN层7的表面的源极9S、栅极9G、漏极9D。即，该HFET100为具有AlGaN/GaN的异型接合的AlGaN/GaN-HFET。GaN层6在其与AlGaN层7的界面附近产生二维电子气。
该HFET100中，AlGaN层7在表面附近具有掺杂了碳的区域，所以，表面附近的氮空穴由碳原子置换，肖特基漏电电流低、且减少了电流崩塌现象。
对HFET100的制造方法的一个例子进行说明。图7是说明图6所示的HFET100的制造工序中、外延基板制作工序的图。
1.外延基板制作：
最初，在硅基板1上形成外延层8，制作外延基板。
具体地说，首先，在设置有用CZ(柴式拉晶法)法生长的4英寸(约100mm)直径、厚度1mm的硅基板1(面方位(111))的有机金属气相沉积(MOCVD)装置内，在1000℃的温度下以35L/min的流量导入氨气(NH3)0.3分钟，形成氮化硅层2。
接着，分别以175μmol/min、35L/min的流量导入三甲基铝(TMAl)和NH3，在沉积温度1000℃下，使层厚40nm的含有AlN的晶种层3在氮化硅层2上进行外延生长。
继续在晶种层3上形成缓冲层4。GaN层4aa、4ba、4ca、4da、4ea、4fa的层厚分别为290nm、340nm、390nm、450nm、560nm、720nm。AlN层4ab、4bb、4cb、4db、4eb、4fb的层厚均为50nm。
通过将缓冲层4进行层叠，抑制外延层8产生的裂纹，还可以控制曲率数量。另外，通过从硅基板1侧逐渐地增厚GaN层的层厚，可以增大裂纹的抑制效果和曲率数量的抑制效果，更厚地层叠外延层8。
需要说明的是，AlN层及GaN层生长时的TMAl、三甲基镓(TMGa)及NH3的流量分别为195μmol/min、58μmol/min及12L/min。
接着，在缓冲层4上，在生长温度1050℃、生长压力50Torr的条件下，以600nm的层厚层叠含有GaN的高电阻层5。形成高电阻层5时，TMGa及NH3的流量为58μmol/min及12L/min。只要高电阻层5中的碳浓度为1×1018cm-3以上，就具有使缓冲泄漏减少的效果，因此优选。
接着，分别以19μmol/min、12L/min的流量导入TMGa和NH3，在高电阻层5上使GaN层6以100nm的层厚进行外延生长。GaN层6的生长温度为1050℃、生长压力为200Torr。如果GaN层6中的碳浓度为1×1018cm-3以下，在该浓度下，就不会给二维电子气浓度或电子迁移率带来不利影响，因此优选。
接着，分别以100μmol/min、19μmol/min、12L/min的流量导入TMA1和TMGa和NH3，在生长温度1060℃下，使层厚25nm的AlGaN层7在GaN层6上进行外延生长。AlGaN层7的铝成分为0.22。铝成分例如可根据X射线衍射进行评价。
用以上的制造工序制作外延基板。
2.串联式加速器进行的碳掺杂：
接着，向按照1.制作的外延基板照射氮离子。
图8是说明图6所示的HFET的制造工序中的碳掺杂工序的图。如图8所示，以射束电流50nA照射加速到了6.385MeV的N离子的射束B1。射束B1的射束直径为左右。
通过N离子的射束B1的照射，利用氢共振核反应，使处于氮化物系化合物半导体表面附近(AlGaN层7的表面附近)的氢核变换为碳。
在此，对共振核反应进行说明。所谓共振核反应，是仅具有规定的能量的粒子共振地进行核反应的现象，氮原子和氢原子中，仅在加速能量为6.385MeV时产生
15N+1H→12C+α+γ    (式1)
的反应。在此，α为α粒子(氦原子核)、γ表示γ射线。
氢共振核反应例如利用串联式加速器(范德格腊夫氏加速装置的改良形)即可实现。需要说明的是，串联式加速器例如利用JAEA(日本原子力研究开发机构)的设备即可。
图9是说明外延层8的表面的反应的图。将用串联式加速器等加速到6.385MeV的15N照射氮化物系化合物半导体表面时，反应的半值宽度非常窄，为1.5KeV，所以，只有在距外延层8的表面(AlGaN层7的表面)10nm程度以内的深度的区域存在的氢原子发生共振性核反应，在表面产生12C。
该12C与在表面附近存在的氮空穴VN进行反应，置换为氮位(CN)。如图4所示，CN形成浅的受主能级，能够补偿AlGaN层7中的残余载流子。另外，能够降低表面的施主能级。因此，可以减少用表面施主能级说明的肖特基漏电。
需要说明的是，如式1所示，在核反应时放出γ射线。该γ射线的能量为4.43MeV，照射在氮化物系化合物半导体层整体上。
通过该γ射线，能够切断缓冲层4、5及GaN层6中存在的、含有镓空穴和氢的复合缺陷VGa-H的结合。这时，复合缺陷分解成VGa和H。通过该分解，半导体中的残余载流子受到调制，因此光致发光(PL)谱中的2.2eV附近的宽阔的发光(所谓黄色发光)的强度减少。因此，可以用PL测定确认VGa-H分解。由此，可以抑制非专利文献2及本申请发明人等在专利文献4中指出的长期通电时的特性变动。需要说明的是，氮化物系化合物半导体中的氦原子为电中性，对其电特性不会带来任何影响。
在氮化物系化合物半导体表面，氢原子为原子状或作为水(OH)而存在。以体积密度换算，其浓度为1018cm-3～1019cm-3，为了供给应置换VN的碳而存在足够量的氢原子。
如上所述，能够在AlGaN层7的表面附近形成掺杂了碳的区域。另外，如图5所示，通过VN的CN置换，系统的凝聚能量降低，所以共振核反应中所生成的碳原子能够容易地形成CN。
需要说明的是，在专利文献2、3所公开的方法中，想要掺杂碳时，仅在表面附近掺杂碳，因此需要在外延生长中途变更生长条件、或者使生长暂时中断，所以产生氮空穴或镓空穴，漏电流的增加及电流崩塌现象有可能恶化。另外，由于碳原子在生长时进行扩散，有可能会减少电子传输层的二维电子气浓度。但是，使用氢共振核反应的方法可防止这些问题的发生。
返回到图8，在射束电流50nA、射束直径左右的条件下，射束B1成为1×1012cm-2s-1的流束，通过进行10秒左右照射，能够在距AlGaN层7表面10nm以内的深度的区域掺杂5×1018cm-3以上的碳。需要说明的是，通过用闪烁检测器监控核反应时所放出的γ射线量，能够对通过核反应而生成的碳浓度进行就地观察。
图8中，为了向外延基板均匀地照射N离子，使用xy背景使射束B1像箭头Ar1那样对外延基板进行相对扫描。
需要说明的是，由于所照射的N离子大部分与AlGaN层7的表面附近存在的氢进行核反应，因此不会给AlGaN层7以下的构造带来影响。另外，根据使用TRIM(Transport of Ions in Matter)代码的蒙特卡罗模拟，未进行核反应而侵入AlGaN层7内的、能量为～6.385MeV的N离子，在AlGaN层7、GaN层6不会失去能量。即，在AlGaN层7及GaN层6不会形成照射缺陷。因此，未进行核反应的N离子不会给HFET100的电特性带来不利影响。
所照射的N离子的数比氢的量多等有一部分未进行核反应的N离子的情况下，未进行核反应的、能量为～6.385MeV的N离子，在距外延层8的表面3～4μm的区域(在此为缓冲层4的内部)失去能量的大部分而停止。在该区域虽然留下照射缺陷，但由于照射缺陷形成的深的能级有补偿缓冲层4内的残余载流子的效果，因此倒不如说对元件的高耐压化、低漏电流化有利。
需要说明的是，通过调查距外延层8的表面3～4μm的晶格间原子等照射缺陷的有无，能够探测掺杂在距表面10nm程度以内的深度区域的碳是氢核共振反应产生的碳还是其它掺杂法产生的碳。
3.元件制作：
接着，制作HFET100的元件。元件可按照公知的工序，使用光刻工序进行溅射而制作。
需要说明的是，就电极形成而言，在AlGaN层7上依次蒸镀Ti(膜厚25nm)及Al(膜厚300nm)，作为欧姆电极形成源极9S及漏极9D。另外，在该电极间依次蒸镀Ni(膜厚100nm)及Au(膜厚200nm)，作为肖特基电极形成栅极9G。蒸镀源极9S及漏极9D后，在700℃进行30分的热处理，由此获得良好的欧姆特性。
就HFET100的形状而言，例如按照栅极长2μm、栅极宽0.2mm、源极-漏极间距离15μm的形状制作即可。按照以上的工序制造的HFET100可以具有1000V以上的耐压。
在此，对通过上述的制造方法制造的HFET(实施例)和除不进行基于共振核反应的碳掺杂以外通过上述的制造方法所制造的HFET(比较例)的电特性进行说明。
图10是表示将栅极电压外加至-5V时的、实施例及比较例的栅(肖特基)-漏特性的图。需要说明的是，横轴为源极-漏极间电压。纵轴的漏电流值标准化为每栅极宽的电流值。如图10所示，实施例的HFET与比较例的HFET相比，漏电流值降低两个数量级以上。
图11是表示将栅极电压设定为0V、在源极-漏极间外加电压时的实施例及比较例的通态特性的图。需要说明的是，横轴所示的源极-漏极间电压从0增加到15V，其后，再从15减少到0V。
在图11中，曲线的上升表示元件的通态电阻。另外，虽然因源极-漏极间电压的增加、减少而产生了磁滞，但该磁滞是电流崩塌现象引起的。由图11可了解，在实施例中，曲线的上升陡，通态电阻低。另外，还可了解，实施例中，磁滞也小，电流崩塌现象也被抑制。
这些特性改善是在AlGaN层7的表面附近掺杂碳，补偿由VN引起的表面施主的效果。认为通态电阻不会因碳掺杂而变差，因此，碳仅在距表面10nm程度以内的深度存在，不会到达GaN层6的二维电子气存在的区域。
另外，利用共振核反应时放出来的γ射线，GaN层6及缓冲层4中的VGa-H发生分解，所以，还可抑制HFET100因长期通电造成的特性变动。
(实施方式2)
图12是作为本发明的实施方式2的氮化物系化合物半导体元件的MOSFET的示意性的截面图。
该MOSFET200具备：主表面为(110)面的硅基板21；外延层28，其包括：依次形成于硅基板21上的、含有AlN的晶种层22、由将GaN层和AlN层交替层叠120次而形成的缓冲层23、含有GaN的高电阻层24、形成有反转层(沟道层)的p-GaN层25、作为以电子传输层发挥作用的第1氮化物系化合物半导体层的GaN层26、及作为以电子供给层发挥作用的第2氮化物系化合物半导体层的AlGaN层27；将形成为GaN层26和AlGaN层27的凹部R的凹面及AlGaN层27的表面覆盖的栅极氧化膜29；形成于AlGaN层27上的源电极30S、漏电极30D；形成于开口部R的栅极氧化膜29上的栅电极30G。
MOSFET200中，在p-GaN层25形成有反转层(信道层)，作为MOSFET进行工作。另外，在p-GaN层25上的GaN层26/AlGaN层27界面产生的二维电子气，作为电场缓和层(降低表面电场层(リサ一フ))及漂移层起作用。该构造中，二维电子气层作为漂移层其作用，所以，具有可减小通态电阻的优点。
另外，MOSFET200中，由于AlGaN层27在表面附近具有掺杂了碳的区域，因此表面附近的氮空穴被碳原子置换，以AlGaN表面为通路的漏电流低、且减少了电流崩塌现象。
对MOSFET200的制造方法的一个例子进行说明。图13是说明图12所示的MOSFET200的制造工序中的外延基板制作工序的图。
1.外延基板制造方法：
最初，在硅基板21上形成外延层28，制作外延基板。
具体地说，首先，在设置有用CZ法生长的厚度为1mm的硅基板21(面方位(110))的MOCVD装置内，分别以175μmol/min、35L/min的流量导入TMAl和NH3，在生长温度1000℃下，使层厚40nm的含有AlN的晶种层22在硅基板21上进行外延生长。
在此，通过使用面方位为(110)的硅基板21，与面方位使用(111)的硅基板的情况相比较，能够获得转位密度的降低效果。
接着，例如，将层厚7nm的AlN层和层厚21nm的GaN层作为一对，在生长温度1050℃、生长压力200Torr的条件下，使上述一对层反复生长120周期，形成缓冲层23。通过形成缓冲层23，抑制外延层28产生的裂纹，还可以控制曲率数量。
需要说明的是，AlN层及GaN层生长时的TMAl、TMGa及NH3的流量分别为195μmol/min、58μmol/min及12L/min。
接着，在生长温度1050℃、生长压力50Torr的条件下，以100nm的层厚层叠含有GaN的高电阻层24。形成高电阻层24时的TMGa及NH3的流量为58μmol/min及12L/min。如果高电阻层24中的碳浓度为1×1018cm-3以上，则具有使缓冲泄漏减少的效果，所以优选。
接着，分别以19μmol/min、12L/min的流量导入TMGa和NH3，以450nm的层厚生长p-GaN层25。生长温度为1050℃、生长压力为200Torr。p-GaN层25作为p型掺杂剂以受主浓度成为1×1017cm-3的方式掺杂Mg。Mg可将双环戊二烯基镁(Cp2Mg)作为原料气体进行掺杂。需要说明的是，p型掺杂剂也可以是Zn或Be。
另外，通过在p-GaN层25中与作为p型掺杂剂的Mg同时掺杂过渡金属，能够补偿N型的残余载流子，可提高元件耐压。这时，理想的是，过渡金属的浓度与p-GaN层25的受主浓度为同程度或更低。过渡金属的浓度高的情况下，有时元件的通态电阻变差。
作为过渡金属的例子掺杂Fe的情况，在p-GaN层25的生长时，作为Fe的有机原料使双环戊二烯基铁(Cp2Fe)以流量5sccm流动。由此，5×1016cm-3的Fe被掺杂在p-GaN层25中。
需要说明的是，作为Fe的有机原料，也可以使用双乙基戊烯基铁(EtCp2Fe)。
另外，过渡金属掺杂Ni的情况，可以使用烯丙基(环戊烯基)镍(AllylCpNi)、双(环戊二烯基)镍(Cp2Ni)或四(三氟化磷)Ni(Ni(PF3)4)等作为有机原料。
接着，分别以19μmol/min、12L/min的流量导入TMGa和NH3，在生长温度1050℃、生长压力200Torr的条件下，以50nm的层厚层叠作为电子传输层发挥作用的GaN层26。
另外，分别以100μmol/min、19μmol/min、12L/min的流量导入TMAl和TMGa和NH3，在生长温度1050℃下，以20nm的层厚层叠作为电子供给层发挥作用的AlGaN层27。AlGaN层27的铝成分为0.22。铝成分例如可根据X射线衍射进行评价。
用以上的制造工序制作外延基板。
2.基于串联式加速器的碳掺杂：
接着，向按照1.制作的外延基板照射氮离子，进行利用了氢共振核反应的碳掺杂。图14是说明图12所示的MOSFET的制造工序中的碳掺杂工序的图。如图14所示，以射束电流50nA照射加速到了6.385MeV的N离子的射束B2，使射束B2像箭头Ar2那样进行相对扫描。照射条件等和实施方式1的情况是一样的。由此，向距AlGaN层27的表面10nm左右以内的深度的区域掺杂了碳。
3.元件制作：
接着，制作MOSFET200的元件。
首先，在AlGaN层27上通过等离子CVD形成SiO2膜。接着，在SiO2膜上涂布光致抗蚀剂，使用光刻工序进行图案化，使用氢氟酸系溶液进行腐蚀，在应形成栅极30G的位置的SiO2膜形成开口部。
接着，使用干腐蚀装置对AlGaN层27、GaN层26及p-GaN层25进行腐蚀，形成凹部R。凹部R的腐蚀深度设定为距GaN层/p-GaN层界面20nm。干腐蚀后，使用氢氟酸系溶液除去SiO2膜。
接着，通过等离子CVD，以60nm的厚度且以覆盖凹部R的凹面及AlGaN层27的表面的方式层叠作为栅极氧化膜29发挥作用的SiO2膜。
继续，通过基于氢氟酸系溶液的腐蚀而除去栅极氧化膜29的一部分，在除去后的区域的AlGaN层27表面，形成源极30S、漏极30D。源极30S及漏极30D设定为与AlGaN层27/GaN层26界面的二维电子气层进行欧姆接触，例如设定为Ti(膜厚25nm)/Al(膜厚300nm)构造。构成电极的各金属膜的形成可以使用溅射法或真空蒸镀法而进行。制作了源极30S及漏极30D后，通过在700℃下进行30分的热处理，获得良好的欧姆特性。
最后，作为栅极30G，通过低压CVD在凹部R的栅极氧化膜29上形成由磷(P)掺杂为p型的多晶硅。
就MOSFET200的形状而言，例如，栅-源电极间距离、栅极-漏极间距离分别为5μm及20μm，栅极长2μm、栅极宽0.2mm。
按照以上的工序制造的MOSFET200能够具有600V以上的耐压。另外，AlGaN层27的表面附近的VN被CN置换，所以，能够降低以栅、漏电极间的AlGaN表面为通路的漏电流，且能够抑制电流崩塌现象。
另外，利用共振核反应时放出的γ射线，缓冲层23中的VGa-H发生分解，因此，也未看到因长期通电造成的特性变动。另外，除这些效果以外，上述γ射线还可以切断p-GaN层24中的Mg和氢形成的复合缺陷(Mg-H)的结合，提高了掺杂了的受主的活化率。由此，可获得抑制了MOSFET200的元件各自的阈值偏差的优点。
(实施方式3)
图15是作为本发明的实施方式3的氮化物系化合物半导体元件的肖特基势垒二极管(Schottky Barrier Diode：SBD)的示意性的截面图。图16是图15所示的SBD的俯视图。
该SBD300具备：蓝宝石基板31；外延层35，其包括：在蓝宝石基板31上依次形成的、含有GaN的缓冲层32、作为以电子传输层发挥作用的第1氮化物系化合物半导体层的GaN层33、及作为以电子供给层发挥作用的第2氮化物系化合物半导体层的AlGaN层34；形成于AlGaN层34上的阳极电极36A、阴极电极36C。阳极电极36A为球型电极，阴极电极36C以包围阳极电极36A的方式形成。
SBD300中，AlGaN层34具有在表面附近掺杂了碳的区域，所以，表面附近的氮空穴被碳原子置换，肖特基漏电电流低，且减少了电流崩塌现象。
对SBD300的制造方法的一个例子进行说明。图17是说明图15所示的SBD300的制造工序中的外延基板制作工序的图。
1.外延基板制作：
最初，在蓝宝石基板31上形成外延层35，制作外延基板。
具体地说，首先，在设置有厚度为500μm的2英寸(约50mm)直径蓝宝石基板31的MOCVD装置内，分别以14μmol/min、12L/min的流量导入TMGa和NH3，在生长温度550℃下，使层厚30nm的含有GaN的缓冲层32进行外延生长。
接着，分别以19μmol/min、12L/min的流量导入TMGa和NH3，以3μm的层厚生长作为电子传输层发挥作用的GaN层33。生长温度为1050℃、生长压力为100Torr。
接着，分别以100μmol/min、19μmol/min、12L/min的流量导入TMAl和TMGa和NH3，在生长温度1050℃下，使层厚30nm的作为电子供给层发挥作用的AlGaN层34在GaN层33上进行外延生长。AlGaN层34的铝成分为0.24。
用以上的制造工序制作外延基板。
需要说明的是，外延基板也可以通过在基板上，用HVPE(氢气相外延生长法)、MBE(分子线外延生长法)或激光沉积法形成氮化物系化合物半导体层而进行制作。
2.基于离子注入的碳掺杂：
接着，在按照1.制作的外延基板上，通过下面的工序进行基于离子注入的碳掺杂。由此，向AlGaN层34的表面附近的区域掺杂碳。
首先，在AlGaN层34上，通过等离子CVD以膜厚10nm层叠作为表面保护膜的SiO2膜。
接着，注射碳离子。图18是说明图15所示的SBD300的制造工序中的碳掺杂工序的图。如图18所示，向外延层35的表面以低于5kV的低加速电压注射碳离子，使碳离子的射束B3像箭头Ar3那样进行相对扫描。碳浓度以浓度的峰值变为1×1019cm-3的方式，调节照射时间或射束电流(流束)。需要说明的是，离子注入后，用氢氟酸系溶液除去作为表面保护膜的SiO2膜。
图19是表示使用TRIM代码计算的、所注射的碳原子的分布的图。在图18中，深度0nm为AlGaN层34的表面的位置。如图19所示，在5kV的加速电压下，碳原子侵入到距表面20nm左右的深度，因此有时会给AlGaN层34/GaN层33界面的二维电子气带来不利影响。因此，作为加速电压优选低于5kV，理想的是3kV以下。但是，加速电压根据AlGaN层34的层厚适当地设定为不会给二维电子气带来不利影响的程度即可。
3.元件制作：
接着，制作SBD300的元件。元件可以按照公知的工序，使用光刻工序进行图案化而制作。
需要说明的是，就电极形成而言，在AlGaN层34上，依次蒸镀Ti(膜厚25nm)及Al(膜厚300nm)，作为欧姆电极形成阴极电极36C。另外，在包围该电极的区域依次蒸镀Ni(膜厚100nm)及Au(膜厚200nm)，作为肖特基电极形成阳极电极36A。需要说明的是，阳极电极36A为直径160μm的球型电极，阳极电极36A和阴极电极36C的间隔为10μm。需要说明的是，蒸镀阴极电极36C后，通过在700℃下进行30分的热处理，获得良好的欧姆特性。
按照以上的工序制造的SBD300，因为AlGaN层27的表面附近的VN被CN置换，与未进行碳掺杂的SBD相比，肖特基漏电电流减少，抑制了电流崩塌现象。
另外，为了使SBD300的缓冲层32中的VGa-H分解，抑制因长期通电造成的特性变动，也可以在制作外延基板后，向外延层35照射硬X射线区域的同步加速器放射光或热中子束。
需要说明的是，在上述的实施方式中，作为肖特基电极的阳极电极及栅电极的材料，也可以使用功函数大的Pt或Pd。
另外，在上述实施方式中，作为基板，可以适当使用硅基板、GaN基板、SiC基板、蓝宝石基板、ZnO基板或β-Ga2O3基板等基板。
另外，在上述实施方式中，作为第2氮化物系化合物半导体层的AlGaN层的成分也可以设定为AlxGa1-xN(0＜x≤1)。铝成分x优选0.5以下，例如0.20～0.25的范围。另外，AlGaN层的层厚也可以设定为20nm～30nm。
另外，第1氮化物系化合物半导体层、第2氮化物系化合物半导体层各自不限定于GaN层、AlGaN层。第1氮化物系化合物半导体层为任意成分的氮化物系化合物半导体即可，例如含有AlxGa1-xN(0≤x≤1)。第2氮化物系化合物半导体层为带隙比第1氮化物系化合物半导体层的带隙大的成分的氮化物系化合物半导体即可。
另外，本发明的氮化物系化合物半导体元件包括场效应晶体管或肖特基势垒二极管等各种半导体元件，元件的种类没有特别限定。
另外，本发明不被上述实施方式所限定。将上述各构成要素适宜组合而构成的方式也包含在本发明中。另外，更进一步的效果及变形例可以由本领域技术人员容易地导出。因此，本发明的更广泛的方式不限定于上述的实施方式，可以进行各种各样的变更。

Claims (8)

1.一种氮化物系化合物半导体元件，其特征在于，
具备：基板；在所述基板上隔着缓冲层形成的第1氮化物系化合物半导体层；形成于所述第1氮化物系化合物半导体层上的、具有比该第1氮化物系化合物半导体层的带隙大的带隙的第2氮化物系化合物半导体层；以及形成于所述第2氮化物系化合物半导体层上的电极，
所述第2氮化物系化合物半导体层在表面附近具有掺杂了碳的区域。
2.根据权利要求1所述的氮化物系化合物半导体元件，其特征在于，所述掺杂了碳的区域距所述第2氮化物系化合物半导体层的表面为10nm以内的深度。
3.根据权利要求1或2所述的氮化物系化合物半导体元件，其特征在于，所述碳是利用氢共振核反应被掺杂的。
4.根据权利要求1或2所述的氮化物系化合物半导体元件，其特征在于，所述碳是通过离子注入被掺杂的。
5.根据权利要求3所述的氮化物系化合物半导体元件，其特征在于，在距所述第2氮化物系化合物半导体层的表面3～4μm的区域形成有照射缺陷。
6.根据权利要求3所述的氮化物系化合物半导体元件，其特征在于，所述缓冲层或所述第2氮化物系化合物半导体层含有由复合缺陷分解而形成的镓空穴，所述复合缺陷含有镓空穴和氢。
7.根据权利要求1或2所述的氮化物系化合物半导体元件，其特征在于，所述第1氮化物系化合物半导体层含有GaN，所述第2氮化物系化合物半导体层含有AlxGa1-xN，其中，0＜x≤1。
8.根据权利要求1或2所述的氮化物系化合物半导体元件，其特征在于，其是场效应晶体管或肖特基势垒二极管。
CN201310278096.3A 2012-07-05 2013-07-04 氮化物系化合物半导体元件 Pending CN103531625A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-151740 2012-07-05
JP2012151740A JP5656930B2 (ja) 2012-07-05 2012-07-05 窒化物系化合物半導体素子

Publications (1)

Publication Number Publication Date
CN103531625A true CN103531625A (zh) 2014-01-22

Family

ID=49877852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310278096.3A Pending CN103531625A (zh) 2012-07-05 2013-07-04 氮化物系化合物半导体元件

Country Status (3)

Country Link
US (1) US20140008661A1 (zh)
JP (1) JP5656930B2 (zh)
CN (1) CN103531625A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
JP6233088B2 (ja) * 2014-02-21 2017-11-22 パナソニック株式会社 電界効果トランジスタ
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP6555542B2 (ja) 2014-07-11 2019-08-07 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP6539128B2 (ja) 2015-06-29 2019-07-03 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
JP6659488B2 (ja) 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP6682391B2 (ja) * 2016-07-22 2020-04-15 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6815278B2 (ja) * 2017-05-26 2021-01-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
CN111373513B (zh) * 2017-11-20 2023-10-13 罗姆股份有限公司 半导体装置
WO2021243653A1 (zh) * 2020-06-04 2021-12-09 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP7054730B2 (ja) * 2020-12-22 2022-04-14 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450740B1 (ko) * 2001-10-26 2004-10-01 학교법인 포항공과대학교 헤테로접합형 전계효과 트랜지스터 소자의 제조방법
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP4911751B2 (ja) * 2005-12-08 2012-04-04 トヨタ自動車株式会社 半導体装置の製造方法
JP4462330B2 (ja) * 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
CN103441140A (zh) * 2008-08-05 2013-12-11 住友电气工业株式会社 肖特基势垒二极管
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP5564884B2 (ja) * 2009-10-08 2014-08-06 住友電気工業株式会社 ショットキーバリアダイオード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法

Also Published As

Publication number Publication date
US20140008661A1 (en) 2014-01-09
JP5656930B2 (ja) 2015-01-21
JP2014017285A (ja) 2014-01-30

Similar Documents

Publication Publication Date Title
CN103531625A (zh) 氮化物系化合物半导体元件
US9818855B2 (en) Semiconductor device
Meneghini et al. Buffer traps in Fe-doped AlGaN/GaN HEMTs: Investigation of the physical properties based on pulsed and transient measurements
US9362389B2 (en) Polarization induced doped transistor
US8541816B2 (en) III nitride electronic device and III nitride semiconductor epitaxial substrate
US9269577B2 (en) Method for manufacturing nitride semiconductor device
US20180358458A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
US20050006639A1 (en) Semiconductor electronic devices and methods
US8410552B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
TW201539751A (zh) 含植入緩衝層之ｉｉｉ族氮化物基板與電晶體
US10177239B2 (en) HEMT transistor
US11158702B2 (en) Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
Gu et al. Vertical GaN Schottky barrier diodes on Ge-doped free-standing GaN substrates
WO2012014883A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
Stockman et al. The effect of proton irradiation in suppressing current collapse in AlGaN/GaN high-electron-mobility transistors
Chang et al. Selective area regrowth produces nonuniform Mg doping profiles in nonplanar GaN p–n junctions
CN110838514B (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
Li et al. Etched-and-regrown GaN P–N diodes with low-defect interfaces prepared by in situ TBCl etching
Zheng et al. Effects of the growth temperature on structural and electrical properties of AlN/GaN heterostructures grown by metal organic chemical vapor deposition
US20120248577A1 (en) Controlled Doping in III-V Materials
Quan et al. Fabrication of InAlGaN/GaN high electron mobility transistors on sapphire substrates by pulsed metal organic chemical vapor deposition
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
CN105355545A (zh) 提高p型铟镓砷薄膜掺杂浓度的方法、薄膜的制备方法及其应用
Zuo et al. p− n junction rectifying characteristics of purely n-type GaN-based structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Effective date: 20140318

Owner name: FURUKAWA ELECTRIC CO., LTD.

Free format text: FORMER OWNER: ADVANCED POWER DEVICE RESEARCH ASSOCIATION

Effective date: 20140318

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140318

Address after: Tokyo, Japan

Applicant after: Furukawa Electric Co., Ltd.

Applicant after: Fuji Electric Co., Ltd.

Address before: Kanagawa County, Japan

Applicant before: Advanced Power Device Research Association

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140122