JP2007266203A - 半導体素子 - Google Patents

Abstract

【課題】ｏｎ特性と耐圧性に優れた半導体素子を実現すること。
【解決手段】半導体層１，２の上面には膜厚０．１μｍ〜０．３μｍ程度のＡｌ₂ Ｏ₃ 結晶からなる保護被膜３が積層されている。この膜厚は、不純物の拡散バリアあるいはキャリアの注入バリアとして機能する膜厚であれば良い。この保護被膜３は、Ａｌ₂ Ｏ₃ 結晶の結晶成長によって成膜することができ、更にこの上には、厚いＧａＮ結晶層を広く容易に結晶成長させることができる。広面積に形成された厚膜の耐圧絶縁膜４は、その様な結晶成長によって積層された半導体結晶層であり、膜厚約２０μｍの真性ＧａＮ結晶から形成されている。さらにその上部に、Ａｌ₂ Ｏ₃ 結晶からなる保護被膜５を０．１μｍ程度形成する。この保護被膜５は、キャリアの注入バリア層あるいは耐圧絶縁膜４への不純物の拡散（侵入）を防止する保護被膜として機能する。
【選択図】図１−Ｅ

Description

本発明は、ＧａＮ基板または厚膜のＧａＮ結晶と、絶縁破壊に対する高耐圧性を有する耐圧絶縁膜とを備えた半導体素子に関する。

半導体素子においてフィールドプレート構造を採用すると空乏層を水平方向に拡張することができ、ゲート電極端での電界集中が緩和される。そして、この様な技法によって、素子の耐圧性が効果的に向上することが一般に知られている。特に、縦型の半導体素子の場合、フィールドプレート部の絶縁膜には素子耐圧に相当する高い電圧が印加される。例えば、１．５ｋＶの耐圧性能が要求される半導体素子では、フィールドプレート絶縁膜に対しても、その１．５ｋＶが印加されることになる。
したがって、十分な耐圧性を確保するためには、その絶縁には例えば厚いＳｉＯ膜などの絶縁材料を用いる必要がある。また、フィールドプレート部分の絶縁膜として一般的に広く用いられているＳｉＯ膜の真性破壊電界は、凡そ１０ＭＶ／ｃｍ程度であり、この膜の長期信頼性（例：ＴＤＤＢ）を確保するためには、電界の強さを高々３ＭＶ／ｃｍ程度に留めておくことが望ましい。

フィールドプレートの絶縁にＳｉＯ膜を用いる場合、これらの諸条件を踏まえ、その絶縁膜に１．５ｋＶの耐圧性能を要請すれば、その膜厚は少なくとも５μｍ以上必要になってしまう。
特開２００４−３４２９０７

しかしながら、例えば５μｍ程度もの厚さのＳｉＯ膜を形成すると、その半導体ウェハを構成しているＧａＮ基板または厚膜のＧａＮ結晶層の熱膨張係数と、ＳｉＯ膜の熱膨張係数との違いから、半導体ウェハ内に大きな応力が生じてしまい、これによって、ウエハに反りが生じたり、ＳｉＯ膜などにクラックが生じたりして問題となる。
そして、この様な半導体素子や半導体ウェハに生じる内部応力の問題は、例えば上記の特許文献１などにも例示されており、現在、その有効な解決手段が期待されている。

本発明は、上記の課題を解決するために成されたものであり、その目的は、ｏｎ特性と耐圧性に優れた半導体素子を実現することである。

上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、絶縁破壊に対する高耐圧性を有する耐圧絶縁膜とＧａＮ結晶とを備えた半導体素子において、その耐圧絶縁膜を真性ＧａＮ結晶から形成することである。
ただし、耐圧絶縁膜を構成しない方の上記のＧａＮ結晶は、基板であっても基板の上に積層された半導体結晶層であってもよい。また、上記の耐圧絶縁膜は、耐圧絶縁膜を構成しない方の上記のＧａＮ結晶の上に必ずしも直接的に積層しなくても良い。また、上に耐圧絶縁膜を積層するそれらのＧａＮ基板やＧａＮ結晶の型は、ｎ型であってもｐ型であっても良い。

また、本発明の第２の手段は、上記の第１の手段において、上記の耐圧絶縁膜の上の少なくとも一部に、直接または間接的に、フィールドプレートの一部を形成することである。
ただし、このフィールドプレートは、例えばゲート電極の延長部分からなるゲートフィールドプレートであっても、ソース電極の延長部分からなるソースフィールドプレートであっても、その他の電極などであっても良い。

また、本発明の第３の手段は、上記の第１または第２の手段において、上記の耐圧絶縁膜の中に不純物が拡散することを防止する保護被膜の上に、上記の耐圧絶縁膜を積層することである。
ただし、この様な保護被膜は、例えば、ＡｌＮ、Ａｌ₂ Ｏ₃ 、ＳｉＯ、またはＳｉＮなどから形成することができる。なお、この構造では、上記の耐圧絶縁膜が耐圧性を示すので、これらの保護被膜については、厚く積層する必要はない。

また、本発明の第４の手段は、上記の第１乃至第３の何れか１つの手段において、上記の耐圧絶縁膜の側壁面または上面に、当該耐圧絶縁膜の中にキャリヤが流入することを防止する保護被膜を設けることである。
ただし、この様な保護被膜は、例えば、ＡｌＮ、Ａｌ₂ Ｏ₃ 、ＳｉＯ、またはＳｉＮなどから形成することができる。なお、この構造では、上記の耐圧絶縁膜が耐圧性を示すので、これらの保護被膜については、厚く積層する必要はない。

また、本発明の第５の手段は、上記の第３または第４の手段において、上記の保護被膜をＡｌＮまたはＡｌ₂ Ｏ₃ から形成することである。

また、本発明の第６の手段は、上記の第１乃至第５の何れか１つの手段において、上記の耐圧絶縁膜の膜厚を５μｍ以上にすることである。
ただし、より望ましくは、この耐圧絶縁膜の膜厚を１０μｍ〜１５μｍ程度にすると良い。

また、本発明の第７の手段は、上記の第１乃至第６の何れか１つの手段において、上記の耐圧絶縁膜の比抵抗を１００ＭΩ・ｃｍ以上にすることである。
ただし、より望ましくは、１５０ＭΩ・ｃｍ以上が良い。この様な構成は、アンドープの真性ＧａＮ結晶からなる十分に良質な半導体結晶層を積層することによって得ることができる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。

以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、絶縁破壊に対する高耐圧性を有する耐圧絶縁膜がＧａＮから形成されるので、ＧａＮ基板または厚膜のＧａＮ結晶とこの耐圧絶縁膜との間には熱膨張係数差が生じない。したがって、当該半導体素子または当該半導体ウェハには、上記の耐圧絶縁膜を厚く積層しても、それらの熱膨張係数差による内部応力が発生しない。

したがって、本発明の第１の手段によれば、上記の耐圧絶縁膜に基づく高い耐圧性能を確保しつつ、上記の内部応力の問題をも同時に回避できるので、ｏｎ特性と耐圧性の双方に優れた半導体素子を実現することができる。

また、本発明の第２の手段によれば、フィールドプレートの導電作用に基づいて、半導体素子内での局所的な電界集中が効果的に緩和または解消されるため、この作用によって、より耐圧性能の高い半導体素子を実現することができる。

また、本発明の第３の手段によれば、上記の耐圧絶縁膜中への不純物の拡散が効果的に防止されるため、この耐圧絶縁膜の絶縁性を更に高く確保することができる。即ち、本発明の第３の手段によれば、当該素子の耐圧性能をより高めたり、その耐圧性能の経時的な劣化を効果的に防止したりすることができる。

また、本発明の第４の手段によれば、上記の耐圧絶縁膜中へのキャリヤの流入が効果的に防止されるため、この様な保護被膜によっても、この耐圧絶縁膜の絶縁性を更に高く確保することができる。

また、ＳｉＯ膜上やＳｉＮ膜上には、ＧａＮ結晶層をエピタキシャル成長させることが困難なので、ＧａＮ結晶層をＳｉＯ膜上やＳｉＮ膜上に成膜する場合には横方向成長法を用いる必要が生じるが、横方向成長法によって大面積のＧａＮ結晶層を得ることは容易ではない。
しかし、本発明の第５の手段によれば、その保護被膜（ＡｌＮ膜またはＡｌ₂ Ｏ₃ 膜）の上に、所望の耐圧絶縁膜（厚膜のＧａＮ結晶層）を広面積に渡って容易に結晶成長させることができる。これは、ＡｌＮ膜上やＡｌ₂ Ｏ₃ 膜上には、ＥＬＯ法などの結晶成長法を駆使しなくても、ＧａＮ結晶層を広面積に渡って厚くエピタキシャル成長させることができるためである。

また、特にＡｌ₂ Ｏ₃ 結晶は、バンドギャップも非常に広く絶縁破壊電界も高いことからＧａＮ結晶層との間で高い障壁を形成するので、特にＡｌ₂ Ｏ₃ 膜は、キャリヤに対するバリヤ層としても非常に優れている。

また、上記の耐圧絶縁膜の膜厚は、５μｍ以上にすること（本発明の第６の手段）がより望ましく、更に望ましくは１０μｍ〜３０μｍ程度が良い。この膜厚が薄過ぎると耐圧性能が低くなり、また、この膜厚を厚くし過ぎると素子の生産性の面で不利になる。
また、本発明の第７の手段によれば、当該半導体素子において高い耐圧性能を確保することができる。

上記の耐圧絶縁膜（厚膜のＧａＮ結晶層）は、エピタキシャル成長によって単結晶状に結晶成長させる。その結晶成長法は任意で良いが、例えばＭＯＣＶＤ法などで高品質に単結晶成長させることが望ましい。その時の結晶成長温度は、１０００℃から１２００℃の間の温度が望ましい。また、その膜厚は、要請される耐圧性能に合わせて設計すれば良い。
また、上記の保護被膜の膜厚は、０．１μｍから０．３μｍ程度が望ましい。この膜厚が薄過ぎるとそれ自身の積層効果（不純物拡散防止効果またはキャリヤの流入防止効果）が減少してしまい、また、この膜厚が厚過ぎると、耐圧絶縁膜の結晶品質が劣化したり、素子の内部応力が生じ易くなったりすることがあり得るので望ましくない。

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。

図１−Ｅに本実施例１のフィールドプレート構造１０を示す。このフィールドプレート構造１０は、後述の他の実施例に例示する様に、例えばＨＥＭＴなどの電界効果トランジスタに利用することができる。
ｎ型半導体結晶層１は、例えば膜厚約３００μｍ程度の高キャリヤ濃度のｎ⁺ −ＧａＮ基板などの上に積層されるものであり、このｎ型半導体結晶層１の上部には、ｐ型半導体結晶層２が積層されている。このｎ型半導体結晶層１の上面とｐ型半導体結晶層２の上面とは略同じ高さにあり、略同一平面上に配置されている。そして、保護被膜３，５で上下から挟まれた厚膜の真性ＧａＮ単結晶からなる耐圧絶縁膜４が、その平面上に積層されている。また、フィールドプレート電極６は、耐圧絶縁膜４と保護被膜３，５に対するエッチングによって露出したｐ型半導体結晶層２の上面の一部の上、及び保護被膜５の上面の一部の上に形成されている。

以下、図１−Ａ〜Ｅを用いて、本実施例１のフィールドプレート構造１０の製造手順を具体的に説明する。
図１−Ａの断面図は、膜厚約１５μｍのシリコン（Ｓｉ）ドープのＧａＮ結晶からなるｎ型半導体結晶層１の上部の一部分にドライエッチングで溝状の凹部を形成し、更にその凹部に、マグネシウム（Ｍｇ）ドープのＧａＮ結晶からなるｐ型半導体結晶層２を選択成長法によって局所的に埋め込んだ状態を示している。

ただし、その他の製造方法としては、ｎ型半導体結晶層１の結晶成長を途中で一旦中止して、その後の選択成長法によってｐ型半導体結晶層２を局所的に形成し、その後更なる選択成長工程によって、ｎ型半導体結晶層１をｐ型半導体結晶層２の上面と同じ高さにまで成長させることもできる。

また、これらの半導体層１、２の上面は略一連の平面状に連なっており、この上には膜厚０．１μｍ〜０．３μｍ程度のＡｌ₂ Ｏ₃ 結晶からなる保護被膜３が積層されている。この膜厚は特に限定されるものではなく、不純物の拡散バリアあるいはキャリアの注入バリアとして機能する膜厚であれば良い。

上記の保護被膜３は、Ａｌ₂ Ｏ₃ 結晶の結晶成長によって成膜することができ、更にこの上には、図１−Ｂに示す様に、厚いＧａＮ結晶層をエピタキシャル成長させることができる。広面積に形成された厚膜の耐圧絶縁膜４は、その様な結晶成長によって積層された半導体結晶層であり、膜厚約１０μｍの真性ＧａＮ単結晶から形成されている。

さらにその上部に、Ａｌ₂ Ｏ₃ 結晶からなる保護被膜５を０．１μｍ程度形成する（図１−Ｃ）。この保護被膜５は、キャリアの注入バリア層あるいは耐圧絶縁膜４への不純物の拡散（侵入）を防止する保護被膜として機能する。
ただし、この膜厚もバリアとして機能する膜厚であれば良く、特に膜厚は上記の値に限定されるものではない。また、この保護被膜５は、その上に半導体結晶層を成長させる必要がなく、単に耐圧絶縁膜４上に成膜するだけで良い。このため、この保護被膜５としては、例えばスパッタリングなどによってＳｉＯを成膜してもＳｉＮを成膜しても特段問題ない。

その後、ｐ型半導体結晶層２の上面の少なくとも一部が露出するまで、上方からのドライエッチングによって、保護被膜５と耐圧絶縁膜４と保護被膜３の３層を削り取る（図１−Ｄ）。そして、最後に、この保護被膜５の上とｐ型半導体結晶層２の上に一連のフィールドプレート電極６を形成することによって、所望のフィールドプレート構造を得ることができる（図１−Ｅ）。このフィールドプレートは、例えばアースなどの当該半導体素子の最低電位電源に接続される。

この様な積層構造を採用すれば、耐圧絶縁膜４の絶縁性と厚みとの相乗作用によって、フィールドプレート電極６とｎ型半導体結晶層１との間における絶縁破壊を効果的に防止することができる。また、耐圧絶縁膜４は厚膜ではあるが、この耐圧絶縁膜４の熱膨張係数は、ｎ型半導体結晶層１などのベース（：積層構造の基盤）となる半導体の熱膨張係数と同じであるので、この半導体ウェハには、素子特性に悪影響を及ぼす恐れのある大きな内部応力も発生しない。

図２−Ｂに本実施例２のフィールドプレート構造２０を示す。このフィールドプレート構造２０も、例えばＨＥＭＴなどの電界効果トランジスタに利用することができる。このフィールドプレート構造２０は、実施例１のフィールドプレート構造１０と同様の構造を有するものであり、同じ構成要素に対しては同じ番号が付されている。
このフィールドプレート構造２０の特徴部分は、耐圧絶縁膜４の側壁面上にサイドウォール７（保護被膜）を有する点であり、よって、フィールドプレート電極６は、耐圧絶縁膜４などに対するエッチングによって露出したｐ型半導体結晶層２の上面の一部の上と、保護被膜５の上面の一部の上と、更にサイドウォール７（保護被膜）の表面上に形成されている。

図２−Ａ、−Ｂに、本実施例２のフィールドプレート構造２０の製造手順を示す。図２−Ａの積層構造は、図１−Ｄにおける耐圧絶縁膜４の側壁面に、ＳｉＯまたはＳｉＮなどからなるサイドウォール７（保護被膜）を形成したものである。
この様なサイドウォール７は、例えば、全面にＣＶＤ等により絶縁膜を成膜し、そのご全面を異方性エッチングして、耐圧絶縁膜４の側壁面付近にのみに絶縁膜を残すことなどによって形成することができる。また、この様なサイドウォールの形成技術としては、例えば、特開平１０−２９４４６１や、あるいは特開２０００−３４９２８４などにもその様な実施例が見られる。

その後は、図１−Ｅの場合と同様にして、フィールドプレート電極６を形成してフィールドプレート構造とする。本構造では、耐圧絶縁膜４を完全に絶縁膜（３、５、７）で覆うため、耐圧絶縁膜４への不純物やキャリアの侵入を、図１−Ｅの構造を採用する場合よりも更に効果的に防止することができる。

図３に前述の図１のフィールドプレート構造１０を応用した本実施例３の縦型ＨＥＭＴ１００の断面図を示す。高濃度にシリコン（Ｓｉ）をドープした膜厚約３００μｍのｎ⁺ −ＧａＮ結晶から成る半導体基板ａの裏面には、ドレイン電極Ｄが形成されており、他方、半導体基板ａの上面には、膜厚約１５μｍのシリコン（Ｓｉ）ドープのＧａＮ結晶からなるｎ型半導体結晶層１が積層されている。
ｎ型半導体結晶層１の図面左側の上部には、マグネシウム（Ｍｇ）ドープのＧａＮ結晶からなるｐ型半導体結晶層２′が、同じ高さの２箇所に分離されてそれぞれ積層されているが、この２つのｐ型半導体結晶層２′は、ｎ型半導体結晶層１の結晶成長を途中で一旦中止して、選択的に結晶成長させたものである。

したがって、ｐ型半導体結晶層２′の底面よりも上に位置するｎ型半導体結晶層１の一部や、そのｎ型半導体結晶層１の上に積層されている膜厚約０．１μｍのアンドープの真性ＡｌＧａＮ層１Ａなどの半導体層は、ｐ型半導体結晶層２′よりも後から積層された部分である。
また、各ｐ型半導体結晶層２′の上面にはそれぞれ、シリコン（Ｓｉ）ドープのＧａＮ結晶からなる高濃度ｎ⁺ 層ｂが互いに離れた２箇所に形成されている。この高濃度ｎ⁺ 層ｂ、及びそれと同一幅のその直ぐ上の高濃度ｎ⁺ 層１Ａｂは、真性ＡｌＧａＮ層１Ａの成長後に、シリコン（Ｓｉ）のイオン注入によって高濃度にｎ型化された半導体結晶層の部分である。そして、アンドープの真性ＡｌＧａＮ層１Ａの上にある、保護被膜３，５や耐圧絶縁膜４は、このイオン注入処理よりも後から先の実施例１と同様に積層したものである。

更に、ＣＶＤによって成膜されたＳｉＯ₂ からなるゲート絶縁膜ｃ１と層間膜ｃ２は、その中に位置するポリシリコンからなるゲート電極Ｇがソース電極６から十分に絶縁される様に、ゲート電極Ｇを覆っており、そのゲート絶縁膜ｃ１の底面は、真性ＡｌＧａＮ層１Ａの上面と面接触している。また、高濃度ｎ⁺ 層１Ａｂも、その一部がゲート絶縁膜ｃの底面に面接触しており、同時にゲート電極Ｇの周縁部の直下にまで潜り込む様に配置されている。

また、高濃度ｎ⁺ 層ｂの間には若干の隙間を空けて、Ｎｉ膜からなるコンタクトメタル層ｄが、蒸着及び熱処理によって形成されている。このコンタクトメタル層ｄは、上記のイオン注入によって高濃度にｎ型化された半導体結晶層の一部をドライエッチングで削除することによって露出させた各ｐ型半導体結晶層２′の上面に形成されている。このコンタクトメタル層ｄは、ソース電極６とｐ型半導体結晶層２′とをオーミック接触させるために形成するものである。
また、上記のソース電極６の延長部６ａは、Ａｌ₂ Ｏ₃ 結晶からなる膜厚約０．１μｍの保護被膜５の上面に積層されており、このソース電極６の延長部６ａがソースフィールドプレートとして機能する。

これらの構造により、真性ＡｌＧａＮ層１Ａとｎ型半導体結晶層１との界面には、ゲート電圧によって、２次元電子ガス層が生成されたり消滅したりする。また、同時にゲート電極Ｇとｐ型半導体結晶層２′との間に位置するｎ型半導体結晶層１の薄膜部も、ｎ型になったり空乏層化したりする。したがって、この様なゲート電圧の制御によって、当該素子をｏｎ／ｏｆｆ制御することができる。
図３には当該素子がｏｆｆ状態（スイッチ開状態）の時の空乏層の広がりを、その空乏層の端面αの位置で図示した。この場合、当該素子の全印加電圧が、保護被膜３、５間に掛かることになるが、耐圧絶縁膜４は、膜厚約１０μｍの真性ＧａＮ結晶から形成されているため、１．５ｋＶの電圧印加に対しても十分な耐圧性能を示し、よって、保護被膜３、５間に絶縁破壊が生じる恐れも払拭される。

図４にフィールドプレート構造１０を応用した本実施例４の縦型ＦＥＴ２００の断面図を示す。この縦型ＦＥＴ２００は、上記の縦型ＨＥＭＴ１００の変形例に相当するものであり、アンドープの真性ＡｌＧａＮ層を積層せずにＭＯＳＦＥＴ構造にした点と、ゲートフィールドプレート構造を採用した点とが、上記の縦型ＨＥＭＴ１００と異なっている。即ち、図面中央の追加されたゲート電極６の延長部６ａは、Ａｌ₂ Ｏ₃ 結晶からなる膜厚約０．１μｍの保護被膜５の上面に積層されていて、このゲート電極６がゲートフィールドプレート構造を成している。保護被膜５上の絶縁膜ｃは、ＳｉＯ₂ からなる層間膜ｃ２の延長部分から形成されている。
そして、この様なゲートフィールドプレート構造を採用した縦型ＦＥＴ２００においても、上記と同様の作用・効果を得ることができる。

〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
（変形例１）
即ち、例えば、上記の実施例では、保護被膜にＡｌ₂ Ｏ₃ を用いたが、これらの保護被膜には、ＡｌＮ結晶層などを用いても良い。例えば、図１の下側の保護被膜３などには、ＡｌＮ結晶の低温成長によって成膜可能なＡｌＮ低温バッファ層などを形成しても良い。また、上記の保護被膜は、必ずしも単層構造である必要はなく、適当な多層構造に形成しても良い。これらの構造についても、種種の変形が可能である。

（変形例２）
また、上記の実施例３，４では、図２−Ａのサイドウォール７を形成しなかったが、上記の縦型ＨＥＭＴ１００や縦型ＦＥＴ２００などにおいては、耐圧絶縁膜４の側壁面をも保護被膜（サイドウォール）で覆うことがより望ましい。
また、上記の実施例３，４では、保護被膜３，５を成膜したが、必ずしもその必要はない。即ち、上記の縦型ＨＥＭＴ１００や縦型ＦＥＴ２００などにおいては、必ずしも保護被膜３，５などを形成しなくても、前述の本発明の手段によって本発明の作用・効果を得ることが十分に可能である。

（変形例３）
また、図３、図４の縦型ＨＥＭＴ１００や縦型ＦＥＴ２００に関する最も大きな特徴は、ＳｉＯ膜などの絶縁材料を用いて従来形成されていた絶縁膜の部分が、上記の保護被膜５と厚膜の耐圧絶縁膜４と保護被膜３の３層から形成されている点にあるが、この様な従来構造との置き換えは、上記の実施例からも分かる様に、横型の素子に対しても、また、ＭＯＳＦＥＴやＭＥＳＦＥＴやＩＧＢＴ等の半導体素子に対しても適用することが可能である。
即ち、上記の実施例では、縦型の電界効果トランジスタに関する実施形態を例示したが、本発明が適用可能な半導体素子は、縦型の電界効果トランジスタなどに限定されるものではなく、本発明は、高い耐圧性能を要求される任意の構造の半導体トランジスタ等に効果的に適用することができる。

また、上記の各実施例では、電界効果トランジスタに係わる実施例を例示したが、本発明は、内部応力の発生を確実に回避しつつ高耐圧性示す、厚膜の耐圧絶縁膜を用いたその絶縁手段に特徴を有するものであるから、本発明は、ＧａＮ基板または厚膜のＧａＮ結晶と、絶縁破壊に対する高耐圧性を有する耐圧絶縁膜とを備えた、その他の任意の電子デバイスにも適用することが可能であり、それらの場合にも、本発明の手段に基づいて上記と略同様の作用・効果を得ることができる。

実施例１のフィールドプレート構造１０の製造手順を示す断面図 実施例１のフィールドプレート構造１０の製造手順を示す断面図 実施例１のフィールドプレート構造１０の製造手順を示す断面図 実施例１のフィールドプレート構造１０の製造手順を示す断面図 実施例１のフィールドプレート構造１０の製造手順を示す断面図 実施例２のフィールドプレート構造２０の製造手順を示す断面図 実施例２のフィールドプレート構造２０の製造手順を示す断面図 フィールドプレート構造１０を応用した縦型ＨＥＭＴ１００の断面図 フィールドプレート構造１０を応用した縦型ＦＥＴ２００の断面図

符号の説明

１ ： ｎ型半導体結晶層
２ ： ｐ型半導体結晶層
３ ： 保護被膜
４ ： 耐圧絶縁膜
５ ： 保護被膜
６ ： フィールドプレート
７ ： サイドウォール（保護被膜）
１０，２０ ： フィールドプレート構造
１００ ： 縦型ＨＥＭＴ
２００ ： 縦型ＦＥＴ

Claims (7)

1. 絶縁破壊に対する高耐圧性を有する耐圧絶縁膜とＧａＮ結晶とを備えた半導体素子において、
   前記耐圧絶縁膜は、
   真性ＧａＮ結晶から形成されている
   ことを特徴とする半導体素子。
2. 前記耐圧絶縁膜の上の少なくとも一部に、
   直接または間接的に、フィールドプレートの一部が形成されている
   ことを特徴とする請求項１に記載の半導体素子。
3. 前記耐圧絶縁膜は、
   前記耐圧絶縁膜の中に不純物が拡散することを防止する保護被膜の上に積層されていることを特徴とする請求項１または請求項２に記載の半導体素子。
4. 前記耐圧絶縁膜はその側壁面または上面に、
   前記耐圧絶縁膜の中にキャリヤが流入することを防止する保護被膜を有する
   ことを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体素子。
5. 前記保護被膜は、
   ＡｌＮまたはＡｌ₂ Ｏ₃ から形成されている
   ことを特徴とする請求項３または請求項４に記載の半導体素子。
6. 前記耐圧絶縁膜の膜厚は、
   ５μｍ以上である
   ことを特徴とする請求項１乃至請求項５の何れか１項に記載の半導体素子。
7. 前記耐圧絶縁膜の比抵抗は、
   １００ＭΩ・ｃｍ以上である
   ことを特徴とする請求項１乃至請求項６の何れか１項に記載の半導体素子。

Images