JP4821178B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP4821178B2 JP4821178B2 JP2005175394A JP2005175394A JP4821178B2 JP 4821178 B2 JP4821178 B2 JP 4821178B2 JP 2005175394 A JP2005175394 A JP 2005175394A JP 2005175394 A JP2005175394 A JP 2005175394A JP 4821178 B2 JP4821178 B2 JP 4821178B2
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- region
- based semiconductor
- nitride based
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
電子情報通信学会技術研究報告ED2003-202 MW2003-230, (2004-01) 電子情報通信学会技術研究報告ED2004-212, MW2004-219, (2005-01)
図1(A)は、第1の実施の形態に係る電界効果トランジスタを示す平面図である。図1(B)は、図1(A)に示されたI−I断面に沿ってとられた断面図である。電界効果トランジスタ11は、導電性窒化ガリウム基板13と、窒化ガリウム系半導体領域15と、ゲート電極17と、ドレイン電極19と、ソース電極21とを備える。導電性窒化ガリウム基板13は、表面13a及び裏面13bを有しており、第1の転位密度を有する第1の領域13cと第2の転位密度を有する第2の領域13dとを含む。第1の領域13cは、裏面13bから表面13aに向かうZ方向に伸びている。第2の領域13dは、第1の領域13cに隣接している。第1の領域13cは、2つの第2の領域13d間に位置している。第2の領域13dの第2の転位密度は、第1の領域13cの第1の転位密度より小さい。窒化ガリウム系半導体領域15は、第1の部分15cと第2の部分15dとを含む。第1の部分15cは、導電性窒化ガリウム基板13の第1の領域13c上に設けられている。第2の部分15dは、導電性窒化ガリウム基板13の第1の領域13c上に設けられている。ゲート電極17は、窒化ガリウム系半導体領域15の第2の部分15d上に設けられている。ドレイン電極19は、窒化ガリウム系半導体領域15の第2の部分15d上に設けられている。ソース電極21は、窒化ガリウム系半導体領域15上に設けられており、また窒化ガリウム系半導体領域15の第1の部分15cに接続されている。窒化ガリウム系半導体領域15の第1の部分15cの転位密度は、窒化ガリウム系半導体領域15の第2の部分15dの転位密度より大きい。窒化ガリウム系半導体領域15の第1の部分15cの導電率は、窒化ガリウム系半導体領域15の第2の部分15dの導電率より大きい。
2×105cm−2の低転位領域、厚さ350μm、2×1018cm−3のキャリア濃度のGaN基板を準備する。この種のGaN基板として、10μm〜1mm間隔でストライプ状の高転位領域(以下、この実施例でコア領域として参照する)を有するものが得られる。このGaN基板上に、有機金属気相成長法(MOCVD法)を用いて、1.5μmのアンドープGaN層、ついで30nmのアンドープAlXGa1−XN障壁層(例えば、X=0.25)を形成する。これにより、ヘテロ構造電界効果トランジスタ(HFET)のためのエピタキシャル基板が作製される。上記の実施の形態のように、低転位領域上にゲート電極およびドレイン電極を形成する。ゲート電極にはNi/Au構造を用い、ドレイン電極にはTi/Al構造を用いる。ゲート長Lgは1.5μmであり、ゲート幅Wgは200μmである。ソース電極は、その一部がコア領域に接するように形成される。ソース電極は、ドレイン電極と同じTi/Al構造を有し、ドレイン電極の形成時に同時にソース電極も形成する。ゲート電極、ドレイン電極およびソース電極のパッド電極は、トランジスタの表面に設けられている。また、素子間分離のために、GaN層およびAlXGa1−XN障壁層のエッチングをRIE法で行った。さらに、保護膜としてSiO2を用いる。図3(A)に模式的に示されるH−FET11bを作製する。試作したヘテロ構造電界効果トランジスタの最大相互コンダクタンス(gm)は180mS/mmで、最大ドレイン電流は800mA/mmであった。オフ耐圧は960ボルトと高い値である。オン抵抗は2.3mΩcm2であり、この値は、パワースイッチングデバイスとしては良好な低い値である。
実施例1と同様にして、コア領域と低転位領域とを持つGaN基板上にAlGaN/GaN−HFET構造のためのエピタキシャル基板を形成した。ソースパッド電極は、変形例に示されるように基板の裏面に形成される。このソースパッド電極の材料はTi/Al構造を用いる。図3(B)に模式的に示されるH−FET11cを作製する。その結果、オフ耐圧は1000ボルトまで若干向上する。さらに、ソース配線抵抗を低減させることができるので、オン抵抗が1.8mΩcm2と低い値となった。
2×105cm−2の低転位領域、厚さ350μm、2×1018cm−3のキャリア濃度のGaN基板を準備する。この種のGaN基板は、10μm〜1mm間隔でストライプ状のコア領域を有する。このGaN基板上に、MOCVD法を用いて、1.49μmのアンドープGaN層、0.01μmのアンドープGaXIn1−XN層(例えば、X=0.05)、30nmのアンドープAlYGa1−YN障壁層(例えば、Y=0.2)を形成する。これにより、HFETのためのエピタキシャル基板が作製される。実施例1と同様にして、図3(C)に模式的に示されるHFET11dを作製した。その結果、オフ耐圧は820ボルトであり、オン抵抗は0.9mΩcm2である。
図4(A)は、第2の実施の形態に係る電界効果トランジスタを示す平面図である。図4(B)は、図4(A)に示されたII−II断面に沿ってとられた断面図である。図5は、図4(A)に示されたIII−III断面に沿ってとられた断面図である。電界効果トランジスタ11eは、導電性窒化ガリウム基板43と、窒化ガリウム系半導体領域45と、ゲート電極17と、ドレイン電極19と、ソース電極21とを備える。導電性窒化ガリウム基板43は、表面43a及び裏面43bを有しており、第1の転位密度を有する複数の第1の領域43cと第2の転位密度を有する第2の領域43dとを含む。第1の領域13cは、裏面43bから表面43aに向かうZ方向に伸びている。各第1の領域43cは、第2の領域43dに囲まれている。第2の領域43dの第2の転位密度は、第1の領域43cの第1の転位密度より小さい。窒化ガリウム系半導体領域45は、第1の部分45cと第2の部分45dとを含む。第1の部分45cは、導電性窒化ガリウム基板43の第1の領域43c上に設けられている。第2の部分45dは、導電性窒化ガリウム基板43の第2の領域43d上に設けられている。ゲート電極17は、窒化ガリウム系半導体領域45の第2の部分45d上に設けられている。ドレイン電極19は、窒化ガリウム系半導体領域45の第2の部分45d上に設けられている。ソース電極21は、窒化ガリウム系半導体領域45上に設けられており、また窒化ガリウム系半導体領域45の第1の部分45cに接続されている。窒化ガリウム系半導体領域45の第1の部分45cの転位密度は、窒化ガリウム系半導体領域45の第2の部分45dの転位密度より大きい。窒化ガリウム系半導体領域45の第1の部分45cの導電率は、窒化ガリウム系半導体領域45の第2の部分45dの導電率より大きい。
図6は、第3の実施の形態に係る電界効果トランジスタを示す平面図である。図7は、図6に示されたIV−IV断面に沿ってとられた断面図である。電界効果トランジスタ11fは、導電性窒化ガリウム基板13と、窒化ガリウム系半導体領域15とを備える。窒化ガリウム系半導体領域15上には、X方向に順に、ソース電極21a、ゲート電極17a、ドレイン電極19a、ゲート電極17b、ソース電極21bが配列されている。ゲート電極17a、17bは、窒化ガリウム系半導体領域15の第2の部分15d上に設けられている。ドレイン電極19aは、窒化ガリウム系半導体領域15の第2の部分15d上に設けられている。ソース電極21aは、窒化ガリウム系半導体領域15上に設けられており、また窒化ガリウム系半導体領域15の第1の部分15cに接続されている。ソース電極21bは、窒化ガリウム系半導体領域15上に設けられており、また窒化ガリウム系半導体領域15の第3の部分15eに接続されている。
窒化ガリウム基板の複数のコア領域(ストライプ状)が100μm間隔で規則的に配列された平面に沿って伸びており、低転位領域の転位密度が1×105cm−2であり、厚みが400μmであり、キャリア濃度が4×1018cm−3である。実施例1と同様に、HFETデバイスを作製した。この場合、コア間の距離が電極間の距離と一致することとなり、窒化ガリウム基板と電極配置とを組み合わせた大電流用のHFET構造デバイスが設計される。ソース電極長Lsは24μmであり、ゲート-ソース間Lgsは1.5μmであり、ゲート長Lgは1.5μmであり、ゲート幅は200μm(2×100μm)であり、ゲート-ドレイン間Lgdは10μmであり、ドレイン電極長Ldは50μmである。このHFETでは、オフ耐圧は900ボルトであり、オン抵抗は2.5mΩcm2であり、最大ドレイン電流は120アンペアである。
図8は、第4の実施の形態に係る電界効果トランジスタを示す平面図である。図9は、図8に示されたV−V断面に沿ってとられた断面図である。電界効果トランジスタ11gは、導電性窒化ガリウム基板43と、窒化ガリウム系半導体領域45とを備える。窒化ガリウム系半導体領域45上には、X方向に順に、ソース電極21a、ゲート電極17a、ドレイン電極19a、ゲート電極17b、ソース電極21bが配列されている。ゲート電極17a、17bは、窒化ガリウム系半導体領域45の第2の部分45d上に設けられている。ドレイン電極19aは、窒化ガリウム系半導体領域45の第2の部分45d上に設けられている。ソース電極21aは、窒化ガリウム系半導体領域45上に設けられており、また窒化ガリウム系半導体領域45の第1の部分45cに接続されている。ソース電極21bは、窒化ガリウム系半導体領域45上に設けられており、また窒化ガリウム系半導体領域45の第3の部分45eに接続されている。
窒化ガリウム基板のコア領域(島状)が100μm間隔で規則的に配列された平面に沿って伸びている。窒化ガリウム基板の低転位領域の転位密度が1×105cm−2であり、厚みが400μmであり、キャリア濃度が4×1018cm−3である。実施例4と同様に、HFET構造のデバイスを作製した。この場合、コア間の距離が電極間の距離と一致することとなり、窒化ガリウム基板と電極配置とを組み合わせた大電流用デバイスが設計される。総ゲート幅が200μmであるとき、オフ耐圧は940ボルトであり、オン抵抗は2.0mΩcm2であり、最大ドレイン電流は140アンペアである。
Claims (7)
- 表面及び裏面を有しており、前記裏面から前記表面に向かう第1の方向に伸びており第1の転位密度を有する第1の領域と前記第1の転位密度より小さな第2の転位密度を有する第2の領域とを含む導電性窒化ガリウム基板と、
前記導電性窒化ガリウム基板の前記第1の領域上に設けられた第1の部分と前記導電性窒化ガリウム基板の前記第2の領域上に設けられた第2の部分とを含む窒化ガリウム系半導体領域と、
前記窒化ガリウム系半導体領域の前記第2の部分上に設けられたゲート電極と、
前記窒化ガリウム系半導体領域の前記第2の部分上に設けられたドレイン電極と、
前記窒化ガリウム系半導体領域上に設けられており前記窒化ガリウム系半導体領域の前記第1の部分に接続されたソース電極と
を備え、
前記窒化ガリウム系半導体領域の前記第1の部分の転位密度は、前記窒化ガリウム系半導体領域の前記第2の部分の転位密度より大きく、
前記窒化ガリウム系半導体領域の前記第1の部分の導電率は、前記窒化ガリウム系半導体領域の前記第2の部分の導電率より大きい、ことを特徴とする電界効果トランジスタ。 - 前記導電性窒化ガリウム基板の前記裏面上に設けられたソースパッド電極を更に備える、ことを特徴とする請求項1に記載された電界効果トランジスタ。
- 前記導電性窒化ガリウム基板の前記第2の領域の前記第2の転位密度は、1×106cm−2以下である、ことを特徴とする請求項1または請求項2に記載された電界効果トランジスタ。
- 前記窒化ガリウム系半導体領域は、
前記導電性窒化ガリウム基板の前記第1の領域上に設けられた第1の部分と前記導電性窒化ガリウム基板の前記第2の領域上に設けられた第2の部分とを含んでおり第1の窒化ガリウム系半導体からなるチャネル層と、
前記導電性窒化ガリウム基板の前記第1の領域上に設けられた第1の部分と前記導電性窒化ガリウム基板の前記第2の領域上に設けられた第2の部分とを含んでおり第2の窒化ガリウム系半導体からなる電子障壁層と
を含んでおり、
前記電子障壁層および前記チャネル層の一方は他方の上に設けられており、
前記チャネル層および前記電子障壁層はヘテロ接合を形成している、ことを特徴とする請求項1〜請求項3のいずれかに記載された電界効果トランジスタ。 - 前記導電性窒化ガリウム基板は、前記第2の転位密度より大きな第3の転位密度を有しており前記第1の方向に伸びる第3の領域をさらに含み、
前記窒化ガリウム系半導体領域は、前記導電性窒化ガリウム基板の前記第3の領域上に設けられた第3の部分を含み、
前記窒化ガリウム系半導体領域の前記第3の部分の導電率は、前記窒化ガリウム系半導体領域の前記第2の部分の導電率より大きく、
前記窒化ガリウム系半導体領域は、前記窒化ガリウム系半導体領域の前記第3の部分を前記ドレイン電極から分離するためのアイソレーション領域を含み、
前記アイソレーション領域の深さは、前記ヘテロ接合の位置より深い、ことを特徴とする請求項4に記載された電界効果トランジスタ。 - 前記導電性窒化ガリウム基板の前記第1の領域は、前記第1の方向に交差する第2の方向に沿って伸びている、ことを特徴とする請求項1〜請求項5のいずれかに記載された電界効果トランジスタ。
- 前記導電性窒化ガリウム基板は、前記第2の転位密度より大きな第3の転位密度を有しており前記第1の方向に伸びる複数の第3の領域をさらに含み、
前記窒化ガリウム系半導体領域は、前記導電性窒化ガリウム基板の前記第3の領域上に設けられた第3の部分を含み、
前記窒化ガリウム系半導体領域の前記第3の部分の導電率は、前記窒化ガリウム系半導体領域の前記第2の部分の導電率より大きく、
前記導電性窒化ガリウム基板の前記第1の領域および前記第3の領域は、前記第1の方向に交差する第2および第3の方向にアレイ状に配列されている、ことを特徴とする請求項1〜請求項5のいずれかに記載された電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175394A JP4821178B2 (ja) | 2005-06-15 | 2005-06-15 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175394A JP4821178B2 (ja) | 2005-06-15 | 2005-06-15 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351794A JP2006351794A (ja) | 2006-12-28 |
JP4821178B2 true JP4821178B2 (ja) | 2011-11-24 |
Family
ID=37647325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005175394A Expired - Fee Related JP4821178B2 (ja) | 2005-06-15 | 2005-06-15 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821178B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4907929B2 (ja) * | 2005-06-27 | 2012-04-04 | 株式会社東芝 | 電界効果型半導体装置及び電界効果型半導体装置の製造方法 |
JP5390983B2 (ja) * | 2008-08-08 | 2014-01-15 | 古河電気工業株式会社 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
JP5564842B2 (ja) | 2009-07-10 | 2014-08-06 | サンケン電気株式会社 | 半導体装置 |
WO2014041736A1 (ja) * | 2012-09-13 | 2014-03-20 | パナソニック株式会社 | 窒化物半導体構造物 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3623713B2 (ja) * | 2000-03-24 | 2005-02-23 | 日本電気株式会社 | 窒化物半導体発光素子 |
JP4266694B2 (ja) * | 2003-04-28 | 2009-05-20 | シャープ株式会社 | 窒化物半導体レーザ素子および光学装置 |
JP2004363563A (ja) * | 2003-05-15 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2005
- 2005-06-15 JP JP2005175394A patent/JP4821178B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006351794A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11114554B2 (en) | High-electron-mobility transistor having a buried field plate | |
JP6522521B2 (ja) | 半導体デバイスの電極及びその製造方法 | |
JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
JP5675084B2 (ja) | 窒化物系ダイオード | |
JP6754782B2 (ja) | 半導体装置 | |
JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US8405125B2 (en) | Semiconductor device and method for producing the same | |
EP1638147A2 (en) | III-V nitride semiconductor device and method for fabricating the same | |
JP5203725B2 (ja) | Iii族窒化物パワー半導体デバイス | |
US20110133205A1 (en) | Field-effect transistor | |
KR101231077B1 (ko) | 반도체장치 | |
WO2009116223A1 (ja) | 半導体装置 | |
CN102648527A (zh) | 半导体器件及其制造方法 | |
US9666705B2 (en) | Contact structures for compound semiconductor devices | |
US20120061729A1 (en) | Nitride semiconductor device and method for fabricating the same | |
JPH05275463A (ja) | 半導体装置 | |
JP5997234B2 (ja) | 半導体装置、電界効果トランジスタおよび電子装置 | |
US10971614B2 (en) | High electron mobility transistor with reverse arrangement of channel layer and barrier layer | |
JP2008258299A (ja) | 電界効果トランジスタ | |
JP4821178B2 (ja) | 電界効果トランジスタ | |
JP4904716B2 (ja) | 縦型トランジスタ | |
KR102019768B1 (ko) | 반도체 장치 | |
JP2007180330A (ja) | 半導体装置及びその製造方法 | |
JP5055773B2 (ja) | 半導体素子 | |
JP4869563B2 (ja) | 窒化物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |