JP2004051415A - 半導体結晶の製造方法 - Google Patents

半導体結晶の製造方法 Download PDF

Info

Publication number
JP2004051415A
JP2004051415A JP2002210806A JP2002210806A JP2004051415A JP 2004051415 A JP2004051415 A JP 2004051415A JP 2002210806 A JP2002210806 A JP 2002210806A JP 2002210806 A JP2002210806 A JP 2002210806A JP 2004051415 A JP2004051415 A JP 2004051415A
Authority
JP
Japan
Prior art keywords
semiconductor crystal
crystal
layer
semiconductor
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002210806A
Other languages
English (en)
Other versions
JP4201541B2 (ja
Inventor
Seiji Nagai
永井　誠二
Akira Kojima
小島　彰
Kazuyoshi Tomita
冨田　一義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Original Assignee
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd, Toyota Central R&D Labs Inc filed Critical Toyoda Gosei Co Ltd
Priority to JP2002210806A priority Critical patent/JP4201541B2/ja
Priority to US10/620,970 priority patent/US6964705B2/en
Priority to EP03016327A priority patent/EP1385196A3/en
Priority to TW092119647A priority patent/TWI233217B/zh
Priority to KR1020030049557A priority patent/KR20040010271A/ko
Publication of JP2004051415A publication Critical patent/JP2004051415A/ja
Application granted granted Critical
Publication of JP4201541B2 publication Critical patent/JP4201541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

【課題】下地基板から独立した良質の半導体結晶を得ること。
【解決手段】ＧａＮ層１０３（シード層第２層）とＡｌＮバッファ層１０２（シード層第１層）とから成るシード層をサファイア基板１０１上に成膜し、その表面をストライプ幅（シード幅）Ｓ≒５μｍ、ウイング幅Ｗ≒１５μｍ、深さ約０．５μｍのストライプ状にエッチングした。これより、断面形状が略矩形のメサが形成され、上記の複層のシード層を平頂部に有する侵食残骸部が配置周期Ｌ≒２０μｍで配置され、ウイングの谷部にサファイア基板１０１の一部が露出した。ウイングに対するシード幅の比Ｓ／Ｗは１／３〜１／５程度が望ましい。次に、５０μｍ以上に半導体結晶Ａを成長させ、下地基板と分離することにより、下地基板から独立した高品質の単結晶が得られる。この時Ｖ−ＩＩＩ比を３０以上８０以下としたハライド気相成長法とすることでクラックの無い半導体結晶Ａを得ることができる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、下地基板上にＩＩＩ族窒化物系化合物半導体から成る半導体結晶を成長させ、下地基板から独立した良質の半導体結晶を得る方法に関する。
また、本発明は、ＬＥＤ等に代表される各種の半導体素子の結晶成長基板の製造等に適用することができる。
【０００２】
【従来の技術】
下地基板上にＩＩＩ族窒化物系化合物半導体から成る半導体結晶を成長させ、その下地基板から独立した半導体結晶を得る従来技術としては、例えば、公開特許公報「特開平７−２０２２６５：ＩＩＩ族窒化物半導体の製造方法」に記載されている湿式エッチングによる方法や、或いは、サファイア基板上にＨＶＰＥ法等により厚膜のＧａＮ（目的の半導体結晶）を成長させ、レーザ照射や研磨等によりサファイア基板を取り除く方法等が一般に知られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、これらの従来技術においては、下地基板（例：サファイア等）とＩＩＩ族窒化物系化合物半導体との間の熱膨張率差や格子定数差等に起因して、結晶成長工程完了後の降温時等に目的の単結晶（例：ＧａＮ等）に応力が加わり、目的の単結晶に転位やクラックが多数発生すると言う問題がある。
【０００４】
例えば上記の様な従来技術を用いた場合、サファイアや或いはシリコン（Ｓｉ）等から形成された下地基板上に窒化ガリウム（ＧａＮ）等の窒化物半導体を結晶成長させ、その後常温まで冷却すると、熱膨張係数差や或いは格子定数差等に起因する応力により窒化物半導体層に転位やクラックが多数入る。
【０００５】
この様に、成長層（窒化物半導体層）に転位やクラックが多数入ると、その上にデバイスを作製した場合に、デバイス中に格子欠陥や転位、変形、クラック等が多数生じる結果となり、デバイス特性の劣化を引き起こす原因となる。また、下地基板を除去し、成長層のみを残して独立した基板（結晶）を得ようとする場合、上記の転位やクラック等の作用により、大面積のものが得られない。また、厚膜成長の場合には、成長中にさえ目的の単結晶にクラックが入り、部分的に小片剥離が発生する等の問題が非常に生じ易い。
【０００６】
本発明は、上記の課題を解決するために成されたものであり、その目的は、下地基板から独立した良質の半導体結晶を得ることである。
【０００７】
【課題を解決するための手段、並びに、作用及び発明の効果】
上記の課題を解決するためには、以下の手段が有効である。
即ち、第１の手段は、下地基板上にＩＩＩ族窒化物系化合物半導体から成る半導体結晶を成長させ、その下地基板から独立した良質の半導体結晶Ａを得る製造工程において、下地基板上に単層又は複層のシード層を積層するシード積層工程と、下地基板のシード層が成膜されている側の面の一部を化学的若しくは物理的に侵食処理して、シード層を下地基板上に部分的或いは分散的に残留させる侵食残骸部形成工程と、シード層の侵食残骸部の露出面を半導体結晶Ａが結晶成長し始める最初の結晶成長面とし、この結晶成長面が結晶成長により各々互いに連結されて少なくとも一連の略平面に成長するまで半導体結晶Ａを結晶成長させる結晶成長工程と、侵食残骸部を破断することにより半導体結晶Ａと下地基板とを分離する分離工程とを設け、結晶成長工程はハライド気相成長法であって、いわゆるＶ−ＩＩＩ比が３０以上８０以下であることを特徴とする。
【０００８】
ただし、ここで言う「ＩＩＩ族窒化物系化合物半導体」一般には、２元、３元、又は４元の「Ａｌ１−ｘ−ｙＧａｙＩｎｘＮ；　０≦ｘ≦１，　０≦ｙ≦１，　０≦１−ｘ−ｙ≦１」なる一般式で表される任意の混晶比の半導体が含まれ、更に、ｐ型或いはｎ型の不純物が添加された半導体も、本明細書の「ＩＩＩ族窒化物系化合物半導体」の範疇とする。また、上記のＩＩＩ族元素（Ａｌ，　Ｇａ，　Ｉｎ）の内の少なくとも一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の少なくとも一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等もまた、本明細書の「ＩＩＩ族窒化物系化合物半導体」の範疇とする。また、上記のｐ型の不純物としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加することができる。また、上記のｎ型の不純物としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等を添加することができる。また、これらの不純物は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。
【０００９】
また、上記の下地基板の材料としては、サファイア、スピネル、酸化マンガン、酸化ガリウムリチウム（ＬｉＧａＯ２）、硫化モリブデン（ＭｏＳ）、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、ＡｌＮ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＭｇＯ、ＺｎＯ、又はＭｇＡｌ２Ｏ４等を用ることができる。即ち、これらの下地基板の材料としては、ＩＩＩ族窒化物系化合物半導体の結晶成長に有用な、公知或いは任意の結晶成長基板を使用することができる。
【００１０】
尚、下地基板の材料は、ＧａＮとの反応、熱膨張係数差、及び高温での安定性の観点から、サファイアを選択することがより望ましい。
【００１１】
多数の侵食残骸部を有する下地基板上にＩＩＩ族窒化物系化合物より成る目的の半導体結晶Ａを成長させる場合、下地基板と半導体結晶Ａとは侵食残骸部のみで接続される。このため、半導体結晶Ａの厚さを十分に大きくすれば、内部応力または外部応力がこの侵食残骸部に集中的に作用し易くなる。その結果、特にこれらの応力は、侵食残骸部に対する剪断応力等として作用し、この応力が大きくなった時に、侵食残骸部が破断する。
【００１２】
即ち、上記の本発明の手段に従ってこの応力を利用すれば、容易に下地基板と半導体結晶Ａとを分離（剥離）することが可能となる。この手段により、下地基板から独立した単結晶（半導体結晶Ａ）を得ることができる。
【００１３】
また、上記の様な侵食残骸部を形成し、横方向成長させることにより、下地基板と半導体結晶Ａとの格子定数差に基づく歪が生じ難くなり、「下地基板と半導体結晶Ａの間の格子定数差に基づく応力」が緩和される。このため、所望の半導体結晶Ａが結晶成長する際に、成長中の半導体結晶Ａに働く不要な応力が抑制されて転位やクラックの発生密度が低減される。
【００１４】
尚、上記の「多数の侵食残骸部」とは、少なくとも例えば図１の様な垂直断面から見る限りにおいて「多数」であれば良く、その平面形状としては一つに繋がっていても差し支えない。したがって、例えば、一次元的な一繋がりの矩形波形状や急峻な正弦波形状、或いは渦巻き状等にストライプ（侵食残骸部）の平面形状を形成しても、本発明の作用・効果を得ることは可能である。また、ストライプ形状に限らず、略円形、略楕円形、略多角形、又は略正多角形等の任意の島型の形状等に上記の侵食残骸部の平面形状を形成しても、勿論本発明の作用・効果を得ることは可能である。
【００１５】
また、下地基板と半導体結晶Ａとを分離（剥離）する際に、下地基板側に半導体結晶Ａの一部が残っても良いし、或いは、半導体結晶Ａ側に下地基板の一部（例：侵食残骸部の破断残骸）が残っても良い。即ち、上記の分離工程は、これらの材料の一部の残骸を皆無とする様な各材料の完全な分離を前提（必要条件）とするものではない。
【００１６】
ＩＩＩ族元素を金属で配置し、ハロゲン化水素により基板に供給するハライド気相成長法によると、極めて高速にエピタキシャル成長を達成でき、厚膜の半導体結晶Ａを容易に得ることができる。この時Ｖ−ＩＩＩ比を３０以上８０以下とすることで、クラックの無い厚膜の半導体結晶Ａを得ることが可能となる。ここでＶ−ＩＩＩ比とは、Ｖ族原料とＩＩＩ族原料の供給比を言い、Ｖ−ＩＩＩ比が３０とはＶ族原子が３０ｍｏｌ供給される間にＩＩＩ族原子が１ｍｏｌ供給されることを言う。Ｖ−ＩＩＩ比は３０以上８０以下が望ましく、４０以上７０以下がより望ましく、更に望ましくは５０以上６０以下である。Ｖ−ＩＩＩ比が３０よりも少ないとクラックが多量に発生する。これはＶ族、主として窒素の供給不足により半導体結晶Ａ中にＶ族、主として窒素の空孔が生じることにより、半導体結晶Ａの機械的強度が変化するとともにエピタキシャル成長中に応力が集中しにくいためと考えられる。Ｖ−ＩＩＩ比が８０よりも多いとＶ族、主として窒素が過剰となり、適切な横方向、縦方向エピタキシャル成長とはならず、Ｖ族、主として窒素原料の無駄を生じ、半導体結晶Ａの成長も遅くなる。
【００１７】
また、第２の手段は、上記の第１の手段の結晶成長工程において、半導体結晶Ａの膜厚を５０μｍ以上にすることである。結晶成長させる目的の半導体結晶Ａの厚さは、約５０μｍ以上が望ましく、この厚さが厚い程、半導体結晶Ａを強固にでき、更に、上記の剪断応力を上記の侵食残骸部に集中させ易くなる。また、これらの作用により、格子定数差に基づいて結晶成長中等の高温状態においても剥離現象は生じ得るため、その剥離後には、熱膨張係数差に起因する応力が殆ど半導体結晶Ａに対して作用しなくなり、よって、転位やクラックが発生せず、高品質の半導体結晶Ａ（例：ＧａＮ単結晶）が得られる。この膜厚は７０μｍ以上が更に望ましい。
【００１８】
また、第３の手段は、上記の第１又は第２の手段において、半導体結晶Ａと下地基板とを冷却または加熱することにより、半導体結晶Ａと下地基板との熱膨張係数差に基づく応力を発生させ、この応力を利用して侵食残骸部を破断することである。即ち、上記の破断（剥離）は、半導体結晶Ａと下地基板との熱膨張係数差に基づく応力（剪断応力）によるものとしても良い。また、この手段によれば、特に、半導体結晶Ａの膜厚を５０μｍ以上に形成した場合に、半導体結晶Ａの結晶性を高く維持しつつ、確実に半導体結晶Ａと下地基板とを破断することができる。
【００１９】
また、第４の手段は、上記の第１乃至第３の何れか１つの手段において、シード層、又はシード層の最上層を窒化ガリウム（ＧａＮ）から形成することである。半導体結晶Ａの具体的な組成としては、半導体の結晶成長基板等に最適で非常に有用な窒化ガリウム（ＧａＮ）が、今のところ産業上最も利用価値が高いものと考えられる。したがって、この様な場合、シード層、又はシード層の最上層を窒化ガリウム（ＧａＮ）から形成することにより、目的の半導体結晶Ａ（ＧａＮ単結晶）の結晶成長を最も良好に実施することができる。ただし、ＡｌＧａＮや、或いはＡｌＧａＩｎＮ等についても、勿論産業上の利用価値は大きいので、半導体結晶層Ａのより具体的な組成としてこれらを選択しても良い。これらの場合にも、目的の単結晶（半導体結晶層Ａ）の組成に比較的近い組成の半導体（ＩＩＩ族窒化物系化合物半導体）か或いは略同組成の半導体からシード層、又はシード層の最上層を形成することが望ましい。
【００２０】
また、第５の手段は、上記の第１乃至第４の何れか１つの手段において、シード層、又はシード層の最下層を窒化アルミニウム（ＡｌＮ）から形成することである。これにより、窒化アルミニウム（ＡｌＮ）から所謂バッファ層を形成することができるので、このバッファ層（ＡｌＮ）の積層に基づいた公知の作用を得ることができる。即ち、格子定数差に起因して目的の半導体結晶層Ａに働く応力を緩和できる等の周知の作用原理により、目的の半導体結晶層Ａの結晶性を向上させることが容易又は可能となる。
【００２１】
また、この手段によれば、ＡｌＮバッファ層と下地基板間の応力をより大きくすることができるため、下地基板の分離を更に容易にすることができる。更に、上記の作用効果を十分に得るためには、例えばシード層を２層から形成し、その下層をＡｌＮバッファ層（シード層第１層）とし、その上層をＧａＮ層（シード層第２層）とする複層のシード層の層構成等が非常に有効である。この組み合わせによれば、上記の第４及び第５の手段の作用・効果を両方同時に良好に得ることができる。
【００２２】
また、第６の手段は、上記の第１乃至第５の何れか１つの手段において、侵食残骸部形成工程において、侵食残骸部の配置間隔を１μｍ以上、５０μｍ以下にすることである。より望ましくは、結晶成長の実施条件にも依存するが、侵食残骸部の配置間隔は、５〜３０μｍ程度が良い。ただし、この配置間隔とは、互いに接近する各侵食残骸部の中心点間の距離のことを言う。
【００２３】
この手段により、侵食残骸部間の谷部の上方を半導体結晶Ａで覆うことが可能となる。また、この値が大きくなり過ぎると、確実に侵食残骸部間の谷部の上方を半導体結晶Ａで覆うことができなくなり、結晶性が均質かつ良質の結晶（半導体結晶Ａ）が得られなくなる或いは、この値が更に大き過ぎると、結晶方位のズレが顕著となり望ましくない。
【００２４】
また、侵食残骸部の頭頂部の横方向の太さ、幅又は直径をＳとし、上記の配置間隔（配置周期）をＬとすると、Ｓ／Ｌの値は１／４〜１／６程度が望ましい。この様な設定により、所望の半導体結晶Ａの横方向成長（ＥＬＯ）が十分に促進されるため、高品質の単結晶を得ることができる。以下、互いに向かい合う侵食残骸部の側壁間の距離をＷ（＝Ｌ−Ｓ）とし、この側壁間の領域（即ち、侵食された凹部とその上方領域）をウイングと呼ぶことがある。また、以下、上記の幅Ｓをシード幅と呼ぶことがある。したがって、ウイングに対するシード幅の比Ｓ／Ｗは１／３〜１／５程度が望ましい。
【００２５】
また、侵食残骸部が略等間隔又は略一定周期で配置される様に上記の侵食処理を実施することがより望ましい。これにより、横方向成長の成長条件が全体的に略均等となり、結晶性の良否や成長膜厚にムラが生じ難くなる。また、侵食残骸部間の谷部の上方が、半導体結晶Ａによって完全に覆われるまでの時間に、局所的なバラツキが生じ難くなるため、例えば、結晶成長速度の遅い結晶成長法から、結晶成長速度の速い結晶成長法に、途中で結晶成長法を変更する場合に、その時期を的確に、早期に、或いは一意に決定することが容易となる。また、この様な方法により、上記の剪断応力を各侵食残骸部に略均等に分配することが可能となるため、全侵食残骸部の破断がムラなく生じ、下地基板と半導体結晶Ａとの分離が確実に実施できる様になる。
【００２６】
したがって、例えば、侵食残骸部をストライプ状のメサ型に形成し、これを等方向、等間隔に配置する様にしても良い。この様な侵食残骸部の形成は、容易かつ確実に実施できる等の、現行一般のエッチング加工の技術水準の現状に照らしたメリットがある。この時、メサ（侵食残骸部）の方向は、半導体結晶の＜１−１００＞か＜１１−２０＞で良い。
【００２７】
また、１辺が０．１μｍ以上の略正三角形を基調とする２次元三角格子の格子点上に侵食残骸部を形成する方法も有効である。この方法によれば、下地基板との接触面積をより小さくできるため、上記の作用に基づいて、転位数を確実に低減できると共に下地基板の分離を容易にすることができる。
【００２８】
また、侵食残骸部の水平断面形状を、略正三角形、略正六角形、略円形、又は四角形に形成する方法も有効である。この方法により、ＩＩＩ族窒化物系化合物半導体より形成される結晶の結晶軸の方向が各部で揃い易くなるため、或いは、任意の水平方向に対して侵食残骸部の水平方向の長さ（太さ）を略一様に制限できるため、転位の数を抑制することができる。特に、正六角形や正三角形は、半導体結晶の結晶構造と合致し易いのでより望ましい。また、円形や四角形は製造技術の面で形成し易いと言う、現行一般のエッチング加工の技術水準の現状に照らしたメリットが有る。
【００２９】
また、本発明の第７の手段は、上記下地基板を０．０１μｍ以上侵食処理することである。また、上記の侵食処理（エッチング加工等）により、下地基板の一部まで侵食すれば、その後の結晶成長工程において、目的の半導体結晶Ａの表面（結晶成長面）をより平坦化し易くなり、更に、侵食残骸部の側方に「空洞」を形成することが容易となる。この「空洞」は、大きく形成される程、侵食残骸部に応力（剪断応力）が集中し易くなる。
【００３０】
また、第８の手段は、上記の第１乃至第７の何れか１つの手段の侵食残骸部形成工程において、侵食残骸部の横方向の太さ、幅又は直径を０．１μｍ以上、２０μｍ以下にすることである。より望ましくは、結晶成長の実施条件にも依存するが、侵食残骸部の横方向の太さ、幅、又は直径は、０．５〜１０μｍ程度が良い。この太さが太過ぎると、格子定数差に基づいて半導体結晶Ａに働く応力の影響が大きくなり、半導体結晶Ａの転位数が増加し易くなる。また、細過ぎると、侵食残骸部自身の形成が困難となるか、或いは、侵食残骸部の頭頂部の結晶成長速度ｂが遅くなり、望ましくない。
【００３１】
また、応力（剪断応力等）により侵食残骸部を破断させる際にも、侵食残骸部の横方向の太さ、幅、又は直径が大き過ぎると、下地基板との接触面積が大きくなるため、確実に破断されない部分が生じ易くなり、望ましくない。また、格子定数差に基づいて半導体結晶Ａに働く応力の影響の大小は、侵食残骸部の横方向の太さ（長さ）だけに依るものではなく、侵食残骸部の配置間隔等にも依存する。そして、これらの設定範囲が不適切であれば、上記の様に格子定数差に基づく応力の影響が大きくなり、半導体結晶Ａの転位数が増加し易くなり、望ましくない。
【００３２】
また、侵食残骸部の頭頂部付近の横方向の太さ、幅、又は直径には、上記の様に最適値又は適正範囲があるため、侵食残骸部の上面、底面、又は水平断面の形状は、少なくとも局所的に閉じた形状（島状）、更には、外側に向かって凸状に閉じた形状が良く、より望ましくは、この上面、底面、又は水平断面の形状は、略円形や略正多角形等が良い。この様な設定により、任意の水平方向に対して確実に、上記の最適値又は適正範囲を実現することが容易となる。
【００３３】
また、第９の手段は、上記の第１乃至第８の何れか１つの手段において、少なくとも分離工程よりも後に、半導体結晶Ａの裏面に残った侵食残骸部の破断残骸をエッチング等の、化学的或いは物理的な加工処理により除去する残骸除去工程を設けることである。
この手段によれば、半導体結晶Ａの裏面（下地基板を剥離させた側の面）に、半導体発光素子等の電極を形成した際に、電極と半導体結晶Ａとの界面付近に生じる電流ムラや電気抵抗を抑制でき、よって駆動電圧の低減や、或いは発光強度の向上等を図ることができる。
【００３４】
更に、侵食残骸部の破断残骸を除去することにより、電極を半導体発光素子等の反射鏡としても利用する際には、鏡面付近での光の吸収や散乱が低減されて反射率が向上するので、発光強度が向上する。また、例えば、研磨等の物理的な加工処理によりこの残骸除去工程を実施した場合等には、半導体結晶Ａの裏面のバッファ層までをも取り除いたり、或いは、半導体結晶Ａの裏面の平坦度を向上したりすることもできるので、電流ムラや電気抵抗の抑制、或いは、鏡面付近での光の吸収や散乱の低減等の、上記の作用効果を更に補強することができる。
【００３５】
尚、上記の加工処理は、熱処理であっても良い。目的の半導体結晶Ａの昇華温度よりも、除去したい部分の昇華温度の方が低い場合等には、昇温処理やレーザ照射等によっても不要な部分を除去することができる。
【００３６】
また、第１０の手段は、ＩＩＩ族窒化物系化合物半導体発光素子において、上記の第１乃至第９の何れか１つの手段に依る半導体結晶の製造方法を用いて製造された半導体結晶を結晶成長基板として備えることである。この手段によれば、結晶性が良質で、内部応力の少ない半導体より、ＩＩＩ族窒化物系化合物半導体発光素子を製造することが可能又は容易となる。
【００３７】
また、第１１の手段は、上記の第１乃至第９の何れか１つの手段に依る半導体結晶の製造方法を用いて製造された半導体結晶を結晶成長基板とした結晶成長により、ＩＩＩ族窒化物系化合物半導体発光素子を製造することである。この手段によれば、結晶性が良質で、内部応力の少ない半導体より、ＩＩＩ族窒化物系化合物半導体発光素子を製造することが可能又は容易となる。
【００３８】
尚、シード層を複層とする場合、最初に積層する半導体層として、「ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）」より成るバッファ層を成膜することが望ましい。ただし、このバッファ層とは別に、更に、上記のバッファ層と略同組成（例：ＡｌＮや、ＡｌＧａＮ）の中間層を周期的に、又は他の層と交互に、或いは、多層構造が構成される様に、積層しても良い。この様なバッファ層（或いは、中間層）の積層により、格子定数差に起因する半導体結晶Ａに働く応力を緩和できる等の従来と同様の作用原理により、結晶性を向上させることが可能である。
【００３９】
また、前記の分離工程において、下地基板と半導体結晶Ａを降温する際には、これらを成長装置の反応室に残し、略一定流量のアンモニア（ＮＨ３）ガスを反応室に流したままの状態で、概ね「−１００℃／ｍｉｎ〜−０．５℃／ｍｉｎ」程度の冷却速度で略常温まで冷却する方法が望ましい。例えば、この様な方法により、半導体結晶Ａの結晶性を安定かつ良質に維持したまま、確実に前記の分離工程を実施することができる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【００４０】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
【００４１】
（実施例）
本実施例では、シード層第１層（ＡｌＮバッファ層１０２）とシード層第２層（ＧａＮ層１０３）より成るシード層（ＩＩＩ族窒化物系化合物半導体）を、有機金属化合物気相成長法（以下「ＭＯＶＰＥ」と示す）による気相成長により成膜した。そこで用いられたガスは、アンモニア（ＮＨ３）とキャリアガス（Ｈ２又はＮ２）とトリメチルガリウム（Ｇａ（ＣＨ３）３，以下「ＴＭＧ」と記す）とトリメチルアルミニウム（Ａｌ（ＣＨ３）３，以下「ＴＭＡ」と記す）である。
【００４２】
１．シード積層工程：
図１は、本実施例の半導体結晶の製造工程を例示する、半導体結晶の模式的な断面図である。まず最初に、１インチ四方で厚さ約２５０μｍのサファイア基板１０１（下地基板）を有機洗浄及び熱処理（ベーキング）によりクリーニングした。そして、この単結晶の下地基板１０１のａ面を結晶成長面として、Ｈ２を１０リットル／分、ＮＨ３を５リットル／分、ＴＭＡを２０μｍｏｌ／分で供給し、ＡｌＮバッファ層１０２（シード層第１層）を約２００ｎｍの厚さにまで結晶成長させた。尚、この時の結晶成長温度は、約４００℃とした。
【００４３】
更に、サファイア基板１０１の温度を１０００℃に昇温し、Ｈ２を２０リットル／分、ＮＨ３を１０リットル／分、ＴＭＧを３００μｍｏｌ／分で導入し、膜厚約１．５μｍのＧａＮ層１０３（シード層第２層）を成膜した（図１（ａ））。
【００４４】
２．侵食残骸部形成工程：
次に、ハードベークレジストマスクを使用して、反応性イオンエッチング（ＲＩＥ）を用いた選択ドライエッチングにより、配置周期Ｌ≒２０μｍのストライプ状の侵食残骸部を形成した（図１（ｂ））。即ち、ストライプ幅（シード幅Ｓ）≒５μｍ、ウイング幅Ｗ≒１５μｍで、基板が約０．１μｍエッチングされるまでストライプ状にエッチングすることにより、断面形状が略矩形の侵食残骸部を形成した。また、上記のレジストマスクは、ストライプ状に残留した侵食残骸部の側壁が、ＧａＮ層１０３（シード層第２層）の｛１１−２０｝面と成る様に形成した。本エッチングにより、ＧａＮ層１０３（シード層第２層）とＡｌＮバッファ層１０２（シード層第１層）とから成るシード層を平頂部に有するストライプ状の侵食残骸部が略周期的に形成され、ウイングの谷部にサファイア基板１０１の一部が露出した。
【００４５】
３．結晶成長工程：
次に、ストライプ状に残留した侵食残骸部の露出面を最初の結晶成長面としてＧａＮ単結晶から成る目的の半導体結晶ＡをＨＶＰＥ法により形成した。
【００４６】
最終的に目的の半導体結晶Ａは２５０μｍ程度まで結晶成長させる。このとき成長初期はＧａＮが横方向と縦方向に成長し、一旦各部が連結されて一連の略平面状に平坦化された後は、ＧａＮ結晶は縦方向に成長する。このＨＶＰＥ法においては、横型のＨＶＰＥ装置を用いた。また、Ｖ族原料にはアンモニア（ＮＨ３）を、ＩＩＩ族原料にはＧａとＨＣｌとを反応させて得られたＧａＣｌを用いた。
【００４７】
こうして主に、横方向エピタキシャル成長によりシード層の側方が埋められ、その後は、縦方向成長により、目的の膜厚の半導体結晶Ａ（ＧａＮ単結晶）が得られた（図１（ｃ））。尚、図中の符号Ｒは「空洞」を示している。尚、上記条件においては、ＧａＮの膜厚が２５０μｍを超えると、結晶成長工程においてＡｌＮバッファ層１０２（シード層第１層）付近での剥離が観測される。これは格子定数差に起因するものであり、以下の分離工程を省略することができる。この場合、高温での剥離が可能であり、冷却時の熱膨張係数差による欠陥発生を防止することができる。
【００４８】
４．分離工程
上記の半導体結晶Ａを１．５℃／分の冷却速度で１１００℃から略室温までゆっくりと冷却する。これにより、ＡｌＮバッファ層１０２（シード層第１層）付近で剥離が生じ、下地基板１０１から独立した目的の膜厚の半導体結晶Ａ（ＧａＮ単結晶）が得られた（図１（ｄ））。
【００４９】
ここで、３．結晶成長工程におけるＶ−ＩＩＩ比を変化させて得られた半導体結晶Ａを評価したところ次のようであった。
Ｖ−ＩＩＩ比を２０とした場合、
供給量は、ＨＣｌを５０ｓｃｃｍ（標準立方センチメートル）、ＮＨ３を１０００ｓｃｃｍとし、キャリアガスを６０００ｓｃｃｍとした。この場合、クラックが多く観察された。
Ｖ−ＩＩＩ比を３０とした場合、
供給量は、ＨＣｌを５０ｓｃｃｍ（標準立方センチメートル）、ＮＨ３を１５００ｓｃｃｍとし、キャリアガスを５５００ｓｃｃｍとした。この場合、半導体結晶Ａの上面はほとんど鏡面であったが、少ないもののクラックが観察された。
Ｖ−ＩＩＩ比を４０とした場合、
供給量は、ＨＣｌを５０ｓｃｃｍ（標準立方センチメートル）、ＮＨ３を２０００ｓｃｃｍとし、キャリアガスを５０００ｓｃｃｍとした。この場合、半導体結晶Ａの上面はほとんど鏡面であり、クラックは観察されなかった。
Ｖ−ＩＩＩ比を５０とした場合、
供給量は、ＨＣｌを５０ｓｃｃｍ（標準立方センチメートル）、ＮＨ３を２５００ｓｃｃｍとし、キャリアガスを４５００ｓｃｃｍとした。この場合、半導体結晶Ａの上面はほとんど鏡面であり、クラックは観察されなかった。
【００５０】
尚、上記のバッファ層とは別に、更に、上記のバッファ層と略同組成（例：ＡｌＮや、ＡｌＧａＮ）の中間層を周期的に、又は他の層と交互に、或いは、多層構造が構成される様に、積層しても良い。この様なバッファ層（或いは、中間層）の積層により、格子定数差に起因する半導体結晶Ａに働く応力を緩和できる等の従来と同様の作用原理により、結晶性を向上させることが可能である。
【００５１】
また、前記の分離工程において、下地基板と半導体結晶Ａを降温する際には、これらを成長装置の反応室に残し、略一定流量のアンモニア（ＮＨ３）ガスを反応室に流したままの状態で、概ね「−１００℃／ｍｉｎ〜−０．５℃／ｍｉｎ」程度の冷却速度で略常温まで冷却する方法でも良い。この冷却速度が速過ぎると、半導体結晶Ａにワレ、クラックが発生する恐れがある。
【図面の簡単な説明】
【図１】本発明の実施例に係わる半導体結晶の製造工程を例示する、半導体結晶の模式的な断面図。
【符号の説明】
１０１　…　下地基板（例：サファイア等）
１０２　…　ＡｌＮバッファ層（シード層第１層）
１０３　…　ＧａＮ層（シード層第２層）
Ａ　…　目的の半導体結晶（ＩＩＩ族窒化物系化合物半導体）
Ｒ　…　空洞
Ｌ　…　侵食残骸部の配置周期
Ｓ　…　シード幅
Ｗ　…　ウイング幅

Claims (11)

  1. 下地基板上にＩＩＩ族窒化物系化合物半導体から成る半導体結晶を成長させ、前記下地基板から独立した良質の半導体結晶Ａを得る方法であって、
    前記下地基板上に単層又は複層のシード層を積層するシード積層工程と、
    前記下地基板の前記シード層が成膜されている側の面の一部を化学的若しくは物理的に侵食処理して、前記シード層を前記下地基板上に部分的或いは分散的に残留させる侵食残骸部形成工程と、
    前記シード層の侵食残骸部の露出面を前記半導体結晶Ａが結晶成長し始める最初の結晶成長面とし、この結晶成長面が結晶成長により各々互いに連結されて少なくとも一連の略平面に成長するまで、前記半導体結晶Ａを結晶成長させる結晶成長工程と、
    前記侵食残骸部を破断することにより、前記半導体結晶Ａと前記下地基板とを分離する分離工程と
    を有し、
    前記結晶成長工程はハライド気相成長法であって、Ｖ−ＩＩＩ比が３０以上８０以下であることを特徴とする半導体結晶の製造方法。
  2. 前記結晶成長工程において、　前記半導体結晶Ａの膜厚を５０μｍ以上としたことを特徴とする請求項１に記載の半導体結晶の製造方法。
  3. 前記半導体結晶Ａと前記下地基板とを冷却または加熱することにより、前記半導体結晶Ａと前記下地基板との熱膨張係数差に基づく応力を発生させ、この応力を利用して前記侵食残骸部を破断することを特徴とする請求項１又は請求項２に記載の半導体結晶の製造方法。
  4. 前記シード層又は前記シード層の最上層を窒化ガリウム（ＧａＮ）から形成したことを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体結晶の製造方法。
  5. 前記シード層又は前記シード層の最下層を窒化アルミニウム（ＡｌＮ）から形成したことを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体結晶の製造方法。
  6. 前記侵食残骸部形成工程において、前記侵食残骸部の配置間隔を１μｍ以上、５０μｍ以下とすることを特徴とする請求項１乃至請求項５の何れか１項に記載の半導体結晶の製造方法。
  7. 前記侵食残骸部形成工程において、前記下地基板を０．０１μｍ以上侵食処理したことを特徴とする請求項１乃至請求項６の何れか１項に記載の半導体結晶の製造方法。
  8. 前記侵食残骸部形成工程において、前記侵食残骸部の横方向の太さ、幅、又は直径を　０．１μｍ以上、２０μｍ以下とすることを特徴とする請求項１乃至請求項７の何れか１項に記載の半導体結晶の製造方法。
  9. 少なくとも前記分離工程よりも後に、前記半導体結晶Ａの裏面に残った前記侵食残骸部の破断残骸をエッチング等の、化学的或いは物理的な加工処理により除去する残骸除去工程を有することを特徴とする請求項１乃至請求項８の何れか１項に記載の半導体結晶の製造方法。
  10. 請求項１乃至請求項９の何れか１項に記載の半導体結晶の製造方法を用いて製造された、前記半導体結晶Ａを結晶成長基板として有することを特徴とするＩＩＩ族窒化物系化合物半導体発光素子。
  11. 請求項１乃至請求項９の何れか１項に記載の半導体結晶の製造方法を用いて製造された、前記半導体結晶Ａを結晶成長基板とした結晶成長により製造されたことを特徴とするＩＩＩ族窒化物系化合物半導体発光素子。
JP2002210806A 2002-07-19 2002-07-19 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法 Expired - Fee Related JP4201541B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002210806A JP4201541B2 (ja) 2002-07-19 2002-07-19 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US10/620,970 US6964705B2 (en) 2002-07-19 2003-07-17 Method for producing semiconductor crystal
EP03016327A EP1385196A3 (en) 2002-07-19 2003-07-18 Method of producing a Group III nitride semiconductor crystal
TW092119647A TWI233217B (en) 2002-07-19 2003-07-18 Method for producing semiconductor crystal
KR1020030049557A KR20040010271A (ko) 2002-07-19 2003-07-19 반도체 결정의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002210806A JP4201541B2 (ja) 2002-07-19 2002-07-19 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2004051415A true JP2004051415A (ja) 2004-02-19
JP4201541B2 JP4201541B2 (ja) 2008-12-24

Family

ID=29997193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002210806A Expired - Fee Related JP4201541B2 (ja) 2002-07-19 2002-07-19 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Country Status (5)

Country Link
US (1) US6964705B2 (ja)
EP (1) EP1385196A3 (ja)
JP (1) JP4201541B2 (ja)
KR (1) KR20040010271A (ja)
TW (1) TWI233217B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150250A (ja) * 2005-10-28 2007-06-14 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
EP1965416A2 (en) 2005-12-22 2008-09-03 Freiberger Compound Materials GmbH Free-Standing III-N layers or devices obtained by selective masking of III-N layers during III-N layer growth
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法
JP2012116726A (ja) * 2010-12-03 2012-06-21 Ngk Insulators Ltd Ｉｉｉ族窒化物単結晶の製造方法およびこれに用いる種結晶基板
JP2013016856A (ja) * 2005-10-28 2013-01-24 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
JP2013089975A (ja) * 2011-10-21 2013-05-13 Rumiji-Ntec Co Ltd 基板の製造方法
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
JP2014240335A (ja) * 2013-06-11 2014-12-25 豊田合成株式会社 ＩＩＩ族窒化物半導体のエッチング方法およびＩＩＩ族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP2015057368A (ja) * 2014-10-29 2015-03-26 豊田合成株式会社 ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
JP2020111482A (ja) * 2019-01-10 2020-07-27 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶の製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128844A1 (en) 2003-04-15 2007-06-07 Craven Michael D Non-polar (a1,b,in,ga)n quantum wells
KR100992960B1 (ko) 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
JP2004107114A (ja) * 2002-09-17 2004-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
AU2003259125A1 (en) 2002-12-16 2004-07-29 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
KR100506739B1 (ko) * 2003-12-23 2005-08-08 삼성전기주식회사 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7220324B2 (en) 2005-03-10 2007-05-22 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
US7956360B2 (en) 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7355675B2 (en) * 2004-12-29 2008-04-08 Asml Netherlands B.V. Method for measuring information about a substrate, and a substrate for use in a lithographic apparatus
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
TWI377602B (en) 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
WO2006130696A2 (en) 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
TWI390633B (zh) 2005-07-13 2013-03-21 Japan Science & Tech Agency 半極性氮化物膜缺陷減少之側向成長方法
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
TWI490918B (zh) 2006-01-20 2015-07-01 Univ California 半極性氮化（鋁，銦，鎵，硼）之改良成長方法
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP2010509177A (ja) 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP4739255B2 (ja) * 2007-03-02 2011-08-03 豊田合成株式会社 半導体結晶の製造方法
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US8629065B2 (en) 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP6208416B2 (ja) * 2012-09-10 2017-10-04 豊田合成株式会社 ＧａＮ半導体単結晶の製造方法
DE102014102039A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Nitrid-Verbindungshalbleiterschicht
CN105336821A (zh) * 2015-10-08 2016-02-17 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202265A (ja) 1993-12-27 1995-08-04 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP4141076B2 (ja) 2000-02-04 2008-08-27 株式会社リコー Ｉｉｉ族窒化物半導体基板の製造方法
JP2001313259A (ja) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4127463B2 (ja) 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4084544B2 (ja) 2001-03-30 2008-04-30 豊田合成株式会社 半導体基板及び半導体素子の製造方法
JP4084541B2 (ja) 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
JP4749584B2 (ja) 2001-03-30 2011-08-17 株式会社豊田中央研究所 半導体基板の製造方法
JP4035971B2 (ja) 2001-09-03 2008-01-23 豊田合成株式会社 半導体結晶の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150250A (ja) * 2005-10-28 2007-06-14 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
JP2013016856A (ja) * 2005-10-28 2013-01-24 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
EP1965416A2 (en) 2005-12-22 2008-09-03 Freiberger Compound Materials GmbH Free-Standing III-N layers or devices obtained by selective masking of III-N layers during III-N layer growth
US7727332B2 (en) 2005-12-22 2010-06-01 Freiberger Compound Materials Gmbh Process for selective masking of III-N layers and for the preparation of free-standing III-N layers or of devices, and products obtained thereby
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法
JP2012116726A (ja) * 2010-12-03 2012-06-21 Ngk Insulators Ltd Ｉｉｉ族窒化物単結晶の製造方法およびこれに用いる種結晶基板
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
JP2013089975A (ja) * 2011-10-21 2013-05-13 Rumiji-Ntec Co Ltd 基板の製造方法
JP2014240335A (ja) * 2013-06-11 2014-12-25 豊田合成株式会社 ＩＩＩ族窒化物半導体のエッチング方法およびＩＩＩ族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP2015057368A (ja) * 2014-10-29 2015-03-26 豊田合成株式会社 ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
JP2020111482A (ja) * 2019-01-10 2020-07-27 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶の製造方法
JP7129633B2 (ja) 2019-01-10 2022-09-02 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物結晶の製造方法

Also Published As

Publication number Publication date
US20040016396A1 (en) 2004-01-29
EP1385196A3 (en) 2006-10-25
US6964705B2 (en) 2005-11-15
JP4201541B2 (ja) 2008-12-24
TWI233217B (en) 2005-05-21
KR20040010271A (ko) 2004-01-31
TW200409383A (en) 2004-06-01
EP1385196A2 (en) 2004-01-28

Similar Documents

Publication Publication Date Title
JP4201541B2 (ja) 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4084541B2 (ja) 半導体結晶及び半導体発光素子の製造方法
US7052979B2 (en) Production method for semiconductor crystal and semiconductor luminous element
JP4084544B2 (ja) 半導体基板及び半導体素子の製造方法
JP2003163370A (ja) 半導体結晶の製造方法
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
JP4115187B2 (ja) 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子
JP2008277841A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
TW544930B (en) Method for producing semiconductor crystal
US20100025727A1 (en) Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
JP4749583B2 (ja) 半導体基板の製造方法
JP2007317752A (ja) テンプレート基板
JP2002299253A5 (ja)
JP2007314360A (ja) テンプレート基板
JP4035971B2 (ja) 半導体結晶の製造方法
JP6249250B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP4450202B2 (ja) 半導体の製造方法
JP2014196230A (ja) 窒化ガリウム結晶自立基板の製造方法
JP4749584B2 (ja) 半導体基板の製造方法
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP5834952B2 (ja) 窒化物半導体基板の製造方法
JP2004091278A (ja) 半導体結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees