KR20210044255A - 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법 - Google Patents

질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법 Download PDF

Info

Publication number
KR20210044255A
KR20210044255A KR1020217007289A KR20217007289A KR20210044255A KR 20210044255 A KR20210044255 A KR 20210044255A KR 1020217007289 A KR1020217007289 A KR 1020217007289A KR 20217007289 A KR20217007289 A KR 20217007289A KR 20210044255 A KR20210044255 A KR 20210044255A
Authority
KR
South Korea
Prior art keywords
earth element
added
layer
substrate
nitride semiconductor
Prior art date
Application number
KR1020217007289A
Other languages
English (en)
Other versions
KR102542684B1 (ko
Inventor
슈헤이 이치카와
야스후미 후지와라
준 타테바야시
Original Assignee
오사카 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오사카 유니버시티 filed Critical 오사카 유니버시티
Publication of KR20210044255A publication Critical patent/KR20210044255A/ko
Application granted granted Critical
Publication of KR102542684B1 publication Critical patent/KR102542684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

오프각 경사 기판 상에 질화물 반도체층을 형성시켜서 반도체 디바이스를 제작할 때, GaN와 혼정화되어 격자 왜곡이나 결정 결함의 발생을 초래할 우려가 없고, 또한 계속적인 첨가를 필요로 하지 않는 재료를 이용해서, 매크로 스텝의 발생을 방지함으로써, 고품질의 반도체 디바이스를 안정적으로 공급할 수 있는 질화물 반도체층의 제조 기술을 제공한다. 기판 상에 질화물 반도체층이 형성되어서 구성되는 질화물 반도체 디바이스로서, 기판이 오프각 경사 기판이고, 기판 상에 희토류 원소가 첨가된 희토류 원소 첨가 질화물층이 기초 처리층으로 형성되어 있으며, 희토류 원소 첨가 질화물 층 상에 질화물 반도체층이 형성되어 있는 질화물 반도체 디바이스.

Description

질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
본 발명은, 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법에 관한 것이다.
근년, 발광 다이오드(Light Emitting Diode: LED)나 레이저 다이오드(Laser Diode: LD) 등의 발광 디바이스가 널리 이용되도록 되어 있다. 예를 들어, LED는, 각종 표시 디바이스, 휴대 전화를 비롯해서 액정 디스플레이의 백라이트, 백색 조명 등에 이용되며, 한편, LD는, 블루-레이디스크(Blu-raydisc)용 광원으로서 하이비전 영상의 녹화 재생, 광통신, CD, DVD 등에 이용되고 있다.
또한, 최근에는 휴대 전화용 MMIC(monolithic microwave integrated circuit: 모놀리식 마이크로파 집적회로), HEMT(High Electron Mobility Transistor: 고전자 이동도 트랜지스터) 등의 고주파 디바이스나, 자동차 관련용의 인버터용 파워 트랜지스터, 쇼트키 배리어 다이오드(schottky barrier diode)(SBD) 등의 고출력 디바이스의 용도가 확대되고 있다.
이들 디바이스를 구성하는 반도체 소자는, 일반적으로, 사파이어 등의 기판상에, 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐(InN) 등의 질화물 반도체층을 형성시킴으로써 제작되고 있다.
종래부터, 기판 상에 질화물 반도체층을 형성시키는 방법으로서는, 기판의 (0001)(c면) 상에 질화물 반도체층을 결정 성장시키는 방법이 일반적으로 채용되고 있지만, 이 방법에는, 성막 중에 생기는 왜곡에 의해서 피에조 분극(piezo polarization)이 발생하여, 당초의 기대대로 디바이스 특성이 얻어지지 않는 문제가 발생하는 경우가 있다. 즉, 피에조 분극의 발생에 따라서 질화물 반도체 층에 내부 전계가 생겨 전자와 정공의 파동 함수가 분리됨으로써, 질화물 반도체층에서의 복사 재결합 확률(radiation recombination probability)이 저하되어, 기대했던 디바이스 특성이 발현되지 않는 경우가 있다.
따라서, c면에 대하여 미세하게 경사진 면을 가진 기판(오프각 경사 기판)을 이용해서, 그의 미세 경사면을 성막면으로 하여, 결정축이 [0001]방향으로부터 몇 도 미세하게 경사진 방위를 따라서 성장시켜, 질화물 반도체층에 결정 결함 밀도의 저감이나 발광 효율의 향상 등, 복수의 우위성을 발휘하게 하여, 디바이스 특성의 향상을 도모하는 것이 검토되어 있다(예를 들면, 특허문헌 1).
도 8은 이 오프각 경사 기판을 이용한 결정 성장을 설명하는 도면이며, Ga는 도 8의 하단 우측에 큰 동그라미로 나타낸 바와 같이, 거리 c만큼 떨어져 서로 이웃한 c면의 중앙부를 따르는 형태로 흡착하여, GaN 결정이 성장한다. 그리고, 도 8의 하단 중앙에 나타낸 바와 같이, c면을 각도 θ만큼 경사지게 한다. 그 결과, 도 8의 상단에 나타낸 바와 같이, 오프각 경사 기판에서의 스텝 높이(Ga-N 단분자 층의 두께)는 (c/2)가 되고, 테라스폭(terrace width)(Ga 원자의 확산 가능 폭)은 (c/2tanθ)가 된다.
그러나, 이 방법의 경우에 있어서, 결정 결함 밀도의 저감이나 발광 효율의 비약적인 향상을 도모하려고 오프각을 너무 크게 하면, 테라스 폭이 급격하게 좁아지기 때문에, 스텝 번칭 기구(step bunching mechanism)에 따른 거대한 매크로 스텝이 출현하여, 질화물 반도체 발광 디바이스나 전자 디바이스의 제작 시, 설계대로의 디바이스 특성이 얻어지지 않는 새로운 문제가 발생한다는 것이 명백하게 되었다.
도 9는 이 오프각과 테라스 폭의 관계를 구체적으로 도시하는 도면이며, 세로축이 테라스 폭, 가로축이 오프각 θ이다. 도 9로부터, 테라스 폭과 오프각의 크기는 역상관의 관계에 있으며, 오프각 θ를 0.15°에서부터 1°로 변화시키는 것만으로, 테라스 폭이, 99.0㎚에서부터 14.9㎚로, 급격히 좁아지고 있음을 알 수 있다. 그리고, 이 테라스 폭이 너무 좁아지면, 스텝 번칭이 생겨 스텝 높이가 큰 매크로 스텝의 출현을 초래하게 된다.
이러한 매크로 스텝이 출현하면, 스텝 근방에서의 원자종(예를 들면, Ga)에 의한 혼입 효율(uptake efficiency)의 차이로부터, 혼정(mixed crystal)(예를 들면, AlGaN) 제작 시에 결정 내에 강한 조성 분포가 생겨, 양자 우물 구조 등, 수㎚ 스케일에서의 제어가 요구되는 나노 구조 제작 시에 있어서, 디바이스 특성에 큰 영향을 미친다. 특히, 발광 디바이스의 분야에서는 발광 파장의 엄밀한 제어가 곤란해지는 등, 실용화에 많은 과제를 가지고 있다.
또한, 이 매크로스텝은, 기판의 표면을 연마나 에칭에 의해서 평활화시킨다고 해도, 그 위에 질화물 반도체층을 형성시키면 다시 출현하기 때문에, 역시, 설계대로의 디바이스 특성이 얻어지지 않는다.
이 때문에, 고품질·고성능인 질화물 반도체 발광 디바이스나 전자 디바이스를 설계대로 제작하기 위해서는, 매크로 스텝이 없는 평탄한 표면을 유지한 결정 성장 기술이 불가결하다고 여겨지고 있으며, 예를 들어, 질화물에 인듐(In)을 첨가하는 기술이 제안되어 있다(비특허문헌 1).
JP 2004-335635 A
그렇지만, 위에 기술한 In의 첨가에는, 여러 가지 문제점이 있는 것을 알았다. 예를 들어, In의 첨가는, GaN과 혼정화되어 InGaN이 형성될 우려가 있으며, InGaN의 형성은 격자 왜곡이나 결정 결함의 발생을 초래할 우려가 있기 때문에, 엄격한 유량 제어가 필요하다. 또한, 매크로 스텝을 제거할 때에는, In의 계속적인 첨가를 필요로 한다.
따라서, 본 발명은, 오프각 경사 기판 상에 질화물 반도체층을 형성시켜서 반도체 디바이스를 제작할 때, In과 같이 GaN과 혼정화되어 격자 왜곡이나 결정 결함의 발생을 초래할 우려가 없고, 또한, 계속적인 첨가가 필요 없는 재료를 이용해서, 매크로 스텝의 발생을 방지함으로써, 고품질의 반도체 디바이스를 안정적으로 공급할 수 있는 질화물 반도체층의 제조 기술을 제공하는 것을 과제로 한다.
본 발명자는, 희토류 원소의 하나인 Eu가 첨가된 GaN층(Eu첨가 GaN층)을 발광층으로 하는 적색 발광 다이오드의 제작에 세계적으로 앞서서 성공했으며, 원자 레벨에서 제어된 Eu첨가 GaN층의 유기금속 기상 에피택셜법(OMVPE법)에 관하여, 타의 추종을 불허하는 경지에 달하고 있다.
본 발명자는, 그 과정에서, Eu첨가 GaN층의 표면이 평탄화되어 있음을 알 수 있었고, Eu에는 서팩턴트 효과(surfactant effect)가 있음을 발견했다. 그래서, 오프각 경사 기판 상에 질화물 반도체 박막을 형성시켜서 반도체 디바이스를 제작할 때, 기초 처리층(base treatment layer)으로서, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성한 경우에는, Eu의 서팩턴트 효과가 발휘되어, 질화물 반도체층의 성장에 있어서 매크로 스텝의 발생을 방지할 수 있는 것이 아닌가 생각하여, 여러 가지 실험과 검토를 실시했다.
그 결과, Eu가 1at% 이하라는 낮은 첨가 농도이어도, 오프각 경사 기판의 표면에서의 매크로 스텝이, Eu첨가 GaN층의 성장 시에 극적으로 저감됨과 동시에, Eu첨가 GaN층 상에 5㎛를 넘는 두께로 Eu 무첨가의 GaN층을 성장시켜도, 매크로 스텝이 발생하지 않고, 원자 레벨에서 평탄한 표면이 형성되어, Eu첨가에 의한 표면 평탄화의 효과가 유지되어 있다는, 학술적으로도 대단히 흥미 깊은 결과가 얻어진다는 것을 알았다.
이와 같이 Eu첨가에 의해 매크로 스텝의 발생이 방지되는 현상이 일어나는 메커니즘에 대해서는, 현재, 규명 중이지만, In의 첨가가 Ga 원자의 확산을 촉진함으로써 평활화를 도모하고 있는데 반해, Eu는 Ga의 확산을 저해하고 매크로 스텝의 발생을 방지함으로써, 우수한 서팩턴트 효과를 발휘하여, Eu첨가 GaN층 및 그 위에 형성되는 Eu 무첨가의 GaN층의 표면을 평활화시키고 있는 것으로 추측된다.
그리고, 상기한 1at% 이하라는 낮은 첨가 농도에서의 Eu의 첨가는, In의 첨가와 달리, 계속적인 첨가를 필요로 하지 않는다. 또한, 낮은 첨가농도에서의 Eu는, In과 같이 GaN과 혼정화하여 InGaN을 형성하는 것이 아니라, GaN의 Ga를 국소적으로 치환하도록 첨가되므로, 결정 결함의 발생을 초래할 염려가 없고 엄밀한 유량 제어를 필요로 하지 않는다.
이와 같이, 엄밀한 유량 제어나 계속적인 첨가를 필요로 하지 않은 것은, 실제의 질화물 반도체 디바이스의 제작에서, 그 의의가 매우 크다고 말할 수 있다.
그리고, 본 발명에서는, 기초 처리층으로서 Eu첨가 GaN층을 형성함으로써, 매크로 스텝의 발생을 방지할 수 있기 때문에, 발광 디바이스뿐만 아니라, 고주파 디바이스나 고출력 디바이스에도 적합한 질화물 반도체 디바이스를 안정적으로 공급할 수 있다.
그리고, Eu의 바람직한 첨가 농도, 및 바람직한 Eu첨가 GaN층의 두께에 대해서, 더욱 실험하고 검토한 결과, Eu첨가 GaN층에서의 Eu의 바람직한 첨가 농도는 0.001 내지 10at%이며, 바람직한 Eu첨가 GaN층의 두께는 0.1㎚ 이상인 것을 알았다. 또한, 이 Eu첨가 GaN층의 두께의 상한으로는 특별히 규정되지 않지만, Eu의 서팩턴트 효과에 따른 표면 평활화의 포화를 고려하면, 2㎛ 정도의 두께가 있으면 충분한 효과가 얻어지는 것으로 생각된다.
또한, 상기에서는, 질화물로서 GaN, 첨가 원소로서 Eu를 들어 설명했는데, 본 발명자가 더욱 실험하고 검토한 바, 질화물로서는, GaN 이외의 AlN, InN 등의 이른바 GaN계의 질화물(InGaN이나 AlGaN 등의 혼정을 포함)이어도, GaN과 거의 동등한 화학적 특성을 가지고 있기 때문에, 마찬가지로 취급되는 것을 알았다. 그리고, 첨가 원소로서는 Eu로 한정되지 않고, 거의 동등한 화학적 특성을 가진 Sc, Y 및 La에서 Lu까지의 란타노이드계(lanthanoid) 원소를 총칭한 희토류 원소라면, Eu와 같은 정도의 조건하에서, 동등한 우수한 서팩턴트 효과가 발휘된다는 것을 알 수 있었다.
또한, 기판에 대해서도 검토한 결과, 기판으로서는, 사파이어 이외에, SiC나 Si를 이용해도, Eu첨가 질화물층 등의 희토류 원소 첨가 질화물층을 형성함으로써, 마찬가지의 서팩턴트 효과가 얻어지는 것을 알았다. SiC는 열전도도가 높고 방열성이 우수하기 때문에, 고파워 디바이스 제조에 매우 적합하다. 그리고, Si는 저렴하고, 또한 큰 사이즈를 용이하게 입수할 수 있기 때문에, 저가격의 질화물 반도체 디바이스의 제작에 바람직하다. 또한, GaN, InN, AlN 또는 이들 중 임의의 2종 이상의 혼정으로 이루어진 질화물 반도체를 이용하는 것도 바람직하다.
청구항 1 내지 청구항 7에 기재된 발명은, 상기 지견에 기초한 발명이며, 청구항 1에 기재된 발명은,
기판 상에 질화물 반도체층이 형성되어서 구성되는 질화물 반도체 디바이스로서,
상기 기판이 오프각 경사 기판이고,
상기 기판 상에, 희토류 원소가 첨가된 희토류 원소 첨가 질화물층이 기초 처리층으로 형성되어 있으며,
상기 희토류 원소 첨가 질화물층 상에, 질화물 반도체층이 형성되어 있는 것을 특징으로 하는 질화물 반도체 디바이스이다.
그리고, 청구항 2에 기재된 발명은,
상기 희토류 원소 첨가 질화물층이, GaN, InN, AlN 또는 이들 중 임의의 2종 이상의 혼정에 상기 희토류 원소가 첨가된 층인 것을 특징으로 하는 청구항 1에 기재된 질화물 반도체 디바이스이다.
그리고, 청구항 3에 기재된 발명은,
상기 희토류 원소 첨가 질화물층에서의 상기 희토류 원소의 첨가 농도가, 0.001 내지 10at%인 것을 특징으로 하는 청구항 1항 또는 청구항 2항에 기재된 질화물 반도체 디바이스이다.
그리고, 청구항 4에 기재된 발명은,
상기 희토류 원소 첨가 질화물층의 두께가 0.1㎚ 이상인 것을 특징으로 하는 청구항 1 내지 청구항 3 중 어느 하나의 항에 기재된 질화물 반도체 디바이스이다.
또한, 청구항 5에 기재된 발명은,
상기 희토류 원소가 Eu인 것을 특징으로 하는 청구항 1 내지 청구항 4 중 어느 하나의 항에 기재된 질화물 반도체 디바이스이다.
또한, 청구항 6에 기재된 발명은,
상기 기판이, 사파이어, SiC 또는 Si 중 어느 하나; 또는 GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정으로 이루어진 질화물 반도체인 것을 특징으로 하는 청구항 1 내지 청구항 5 중 어느 하나의 항에 기재된 질화물 반도체 디바이스이다.
또한, 청구항 7에 기재된 발명은,
발광 디바이스, 고주파 디바이스, 고출력 디바이스 중 어느 하나인 것을 특징으로 하는 청구항 1 내지 청구항 6 중 어느 하나의 항에 기재된 질화물 반도체 디바이스이다.
상기에서는, 오프각 경사 기판 상에 희토류 원소 첨가 질화물층을 기초 처리층으로 형성한 후, 희토류 원소 무첨가의 질화물 반도체층을 형성함으로써, 질화물 반도체 디바이스를 제작하고 있다. 그러나, 미리, 오프각 경사 기판 상에 희토류 원소 첨가 질화물층을 형성시킨 것을 기판으로 제작하여 제3자에게 제공하고, 그 후, 제공받은 제3자가 이 희토류 원소 첨가 질화물층이 형성된 기판 상에, 희토류 원소 무첨가의 질화물 반도체층을 성장시켜서, 질화물 반도체 디바이스를 제작해도, 마찬가지의 효과를 얻을 수 있다.
즉, 청구항 8에 기재된 발명은,
질화물 반도체 디바이스를 제작할 때 사용되는 기판으로서,
오프각 경사 기판 상에, 희토류 원소가 첨가된 희토류 원소 첨가 질화물층이 형성되어서 구성되어 있는 것을 특징으로 하는 기판이다.
그리고, 청구항 9에 기재된 발명은,
상기 희토류 원소 첨가 질화물층이, GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정에 상기 희토류 원소가 첨가된 층인 것을 특징으로 하는 청구항 8에 기재된 기판이다.
또한, 청구항 10에 기재된 발명은,
상기 희토류 원소 첨가 질화물층에서의 상기 희토류 원소의 첨가 농도가 0.001 내지 10at%인 것을 특징으로 하는 청구항 8 또는 청구항 9에 기재된 기판이다.
또한, 청구항 11에 기재된 발명은,
상기 희토류 원소 첨가 질화물층의 두께가 0.1㎚ 이상인 것을 특징으로 하는 청구항 8 내지 청구항 10 중 어느 하나의 항에 기재된 기판이다.
또한, 청구항 12에 기재된 발명은,
상기 희토류 원소가 Eu인 것을 특징으로 하는 청구항 8 내지 청구항 11 중 어느 하나의 항에 기재된 기판이다.
또한 청구항 13에 기재된 발명은,
상기 오프각 경사 기판이, 사파이어, SiC 또는 Si 중 어느 하나; 또는, GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정으로 이루어진 질화물 반도체인 것을 특징으로 하는 청구항 8 내지 청구항 12 중 어느 하나의 항에 기재된 기판이다.
전술한 본 발명에 관한 질화물 반도체 디바이스나 기판에서의 희토류 원소가 첨가된 질화물층은, 유기 금속 기상 에피택셜법(OMVPE법)을 이용해서, 온도 조건을 변화시키면서, 도중에 반응 용기로부터 꺼내지 않고 일련의 공정에서, 오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층과 희토류 원소 첨가 질화물층을 형성함으로써 제조할 수 있다.
여기서, 희토류 원소 첨가 질화물층의 형성에 앞서, 희토류 원소 무첨가의 질화물층을 형성하고 있는 것은, 사파이어와 GaN과 같이, 오프각 경사 기판과 질화물층에서는, 격자 정수가 다르고, 또한, 오프각 경사 기판에서의 결정 결함의 전파 등을 고려할 때, 오프각 경사 기판과 희토류 원소 첨가 질화물층 사이에, 희토류 원소 무첨가의 질화물 층을 형성하는 것이 바람직하기 때문이다. 구체적으로는, 저온 성장시킨 희토류 원소 무첨가의 LT(Low Temperature)-질화물층, 및 고온 성장시킨 희토류 원소 무첨가의 ud(Undoped)-질화물층이라는 2종류의 희토류 원소 무첨가의 질화물층을 형성하는 것이 바람직하다.
LT-질화물층을 형성함으로써, 오프각 경사 기판과 질화물층에서의 격자 정수를 적합시켜, 균열의 발생을 방지할 수 있다. 그리고, ud-질화물층을 형성함으로써, 결정 결함인 전위를 억제하여, 고품질 질화물의 결정을 얻을 수 있다.
구체적으로는, 우선, 종래와 마찬가지로, 오프각 경사 기판 상에 LT-질화물층, 및 ud-질화물층을, 희토류 원소 무첨가의 질화물층으로서 형성한다. 그 후, 온도를 900 내지 1100℃로 변경하여, 희토류 원소 무첨가의 질화물층 상에 희토류 원소 첨가 질화물층을 형성한다.
이때, 첨가된 희토류 원소의 서팩턴트 효과에 의해, 희토류 원소 첨가 질화물층의 표면이 평탄화된다. 이 때문에, 기초 처리층으로서의 희토류 원소 첨가 질화물층 상에 질화물 반도체층을 형성하여 질화물 반도체 디바이스를 제작해도, 매크로 스텝이 발생하지 않고, 우수한 디바이스 특성을 발휘하는 질화물 반도체 디바이스를 안정적으로 공급할 수 있다.
그리고, 희토류 원소 무첨가의 질화물층(LT-질화물층, ud-질화물층), 희토류 원소 첨가 질화물층의 형성, 또한 질화물 반도체층의 형성은, 각 질화물층의 성장에 있어서, 온도 조건의 변경과 희토류 원소의 첨가 여부를 설정하는 것만으로 실시할 수 있기 때문에, 반응 용기로부터 꺼내지 않고 일련의 공정에서 행할 수 있다.
또한, 상기에서, 희토류 원소 첨가 질화물층의 형성까지를 해두고, 이것을 기판으로 해서 질화물 반도체층을 형성함으로써, 질화물 반도체 디바이스를 제작할 수도 있다.
청구항 14 내지 청구항 17에 기재된 발명은, 상기 지견에 기초한 발명이며, 청구항 14에 기재된 발명은,
오프각 경사 기판 상에 희토류 원소 첨가 질화물층을 형성하는 희토류 원소 첨가 질화물층의 형성방법으로서,
상기 오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층을 형성하는 공정과,
상기 희토류 원소 무첨가의 질화물층 상에, 희토류 원소 첨가 질화물층을 형성하는 공정을 포함하되,
상기 각 공정을, 유기 금속 기상 에피택셜법을 이용해서, 반응 용기로부터 꺼내는 일 없이 일련의 형성 공정에 의해 행함과 동시에,
상기 희토류 원소 첨가 질화물층의 형성을 900 내지 1100℃ 온도하에서 행하는 것을 특징으로 하는 희토류 원소 첨가 질화물층의 형성방법이다.
그리고, 청구항 15에 기재된 발명은,
오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층, 희토류 원소 첨가 질화물층의 순서로 적층되어서 형성되는 것을 특징으로 하는 기판이다.
또한, 청구항 16에 기재된 발명은,
청구항 14에 기재된 희토류 원소 첨가 질화물층의 형성방법을 이용해서 형성된 희토류 원소 첨가 질화물층 상에, 질화물 반도체층을 형성시켜서, 질화물 반도체 디바이스를 제작하는 질화물 반도체 디바이스의 제작방법이다.
또한, 청구항 17에 기재된 발명은,
오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층, 희토류 원소 첨가 질화물층, 질화물 반도체층의 순서로 적층되어서 형성되어 있는 것을 특징으로 하는 질화물 반도체 디바이스이다.
상기한 바와 같이, 본 발명자는, Eu첨가 GaN층을 활성층(발광층)으로 하는 적색 발광 다이오드의 제작에 세계적으로 앞서서 성공하고 있지만, 그 발광 강도의 더 한층의 향상에 대한 요망이 더욱 강해지고 있다.
본 발명자는, 이러한 적색 발광 다이오드에 있어서의 발광 강도의 더 한층의 향상에 대해서 검토하는 가운데, Eu첨가 GaN층을 활성층으로 하는 적색 발광 다이오드와 같이, 희토류 이온의 발광을 이용한 발광 디바이스에 있어서, 희토류 원소의 고농도 도핑은 발광 강도의 증대에 직접 기여하기 때문에, 고농도로 희토류 원소를 첨가하는 것이 가능한 결정 성장 기술이 불가결한 것으로 생각하여, 구체적인 검토를 행하여 왔다.
그 결과, 질화물 반도체의 박막 성장에서, [0001]방향으로부터 결정축이 몇도 미세하게 경사진 방위를 따라서, 즉, 오프각 경사 기판을 이용하여 활성층인 Eu첨가 GaN층의 결정 성장을 한 경우, 강한 스텝-플로우 성장 기구(step-flow growth mechanism)가 얻어지므로, Eu의 고농도 도핑이 가능해진다는 것을 알았다.
구체적으로는, 오프각 경사 기판의 미경사 표면 상에 Eu첨가 GaN층을 성장시킨 경우, 강한 스텝-플로우 성장 기구가 유기(誘起)되어, 전면에 걸쳐서 스텝-플로우 성장이 촉진되므로, 온축(on-axis) 기판 상에서의 Eu첨가 GaN층의 성장에 있어서 최적의 성장 조건으로 여겨졌던 Eu/Ga의 유량비(Eu/Ga 비)가 2.4%를 넘는 Eu/Ga비이어도, Eu가 활성층에 효율적으로 혼입되어, Eu첨가 GaN층이 GaN막의 품질(높은 결정성)을 유지하면서 성장해나가, 매우 우수한 발광 강도가 얻어지는 것을 알았다.
즉, 종래의 온축 기판 상에서의 Eu첨가 GaN층의 성장에서는, Eu의 첨가농도가 높아짐에 따라, 특유의 힐록(hillock) 구조가 표면에 발생하여 거친 성장 표면이 되기 쉽고, 그 결과, 결정 품질의 저하를 초래하여, 발광 강도의 향상이 저해되고 있었다. 또한, 고전류 주입, 즉, 고여기(high excitation) 상태에서는, 발광 강도가 포화되어, 이른바, 효율 저하(efficiency droop) 현상의 발생을 초래했다. 이 때문에, 종래에는, Eu첨가 GaN층의 형성에 있어서는, Eu/Ga비로 2.4%가 최적 성장 조건으로 여겨졌으나, 본 발명에서는, 상기한 바와 같이, 오프각 경사 기판 상에서, Eu/Ga비를 증가시켜 Eu첨가 GaN층을 성장시킴으로써, Eu첨가에 따른 힐록 구조의 형성을 억제하고, 고농도로 Eu가 혼입된 Eu첨가 GaN층이 형성되기 때문에, 매우 우수한 발광 강도를 얻을 수 있다.
이 발광 강도는, Eu와 함께 O(산소)를 공첨가(co-add)한 경우, 활성층의 Eu 주변에 있어서의 국소(local) 구조의 요동을 격감시켜, 발광 스펙트럼(PL 스펙트럼)이 첨예화되어, 더욱 발광 강도의 향상을 초래하기 때문에, Eu첨가 GaN층은 Eu/O(산소) 공첨가 GaN층으로 하는 것이 바람직하다.
그리고, 이러한 적색 발광 디바이스는, 미리, 상기한 기초 처리가 실시된 오프각 경사 기판을 이용해서 제작해도 되지만, 기초 처리층도 Eu첨가 GaN층인 것을 감안하여, 오프각 경사 기판 상에, 직접, Eu첨가 GaN층을 형성시키는 것이 바람직하다. 즉, 초기에 형성된 Eu첨가 GaN층이 오프각 경사 기판의 기초 처리층으로서 기능하고, 그 위에 형성되는 Eu첨가 GaN층이 활성층으로서 기능하기 때문에, 기초 처리를 행하는 환경인 채로, 기초 처리와 활성층의 형성을 일련의 공정으로서 진행할 수 있어, 보다 효율적인 활성층의 형성을 행할 수 있다. 또한, Eu의 유효 이용이 도모되는 것으로 되기 때문에, 높은 재료 이득을 얻을 수 있다.
또한, 이러한 발광 강도의 현저한 향상은, 첨가 희토류 원소로서 Eu 대신에 Pr를 사용해도 마찬가지로 얻을 수 있다. 이 경우에도, 오프각 경사 기판 상에, 직접, Pr첨가 GaN층을 형성시킬 수 있지만, 미리, 기초 처리가 실시된 오프각 경사기판 상에, Pr첨가 GaN층을 활성층으로서 형성하는 것이 바람직하다.
청구항 18 내지 청구항 22에 기재된 발명은, 상기의 지견에 의거한 발명이며, 청구항 18에 기재된 발명은,
GaN, InN, AlN 또는 이들 중 임의의 2종 이상의 혼정에, 희토류 원소로서, Eu 또는 Pr이 첨가된 희토류 원소 첨가 질화물층이, 활성층으로 형성되어 있으며,
상기 활성층이 청구항 8 내지 청구항 13 중의 어느 하나의 항에 기재된 기판 상에 형성되어 있는 것을 특징으로 하는 적색 발광 디바이스이다.
그리고, 청구항 19에 기재된 발명은,
GaN, InN, AlN 또는 이들 중 임의의 2종 이상의 혼정에, 희토류 원소로서 Eu가 첨가된 희토류 원소 첨가 질화물층이, 오프각 경사 기판 상에 형성되어 있는 것을 특징으로 하는 적색 발광 디바이스이다.
또한, 청구항 20에 기재된 발명은,
상기 희토류 원소 첨가 질화물층이, 산소가 공첨가된 희토류 원소 첨가 질화물층인 것을 특징으로 하는 청구항 18 또는 청구항 19에 기재된 적색 발광 디바이스이다.
또한, 청구항 21에 기재된 발명은,
청구항 19에 기재된 적색 발광 디바이스의 제조방법으로서,
오프각 경사 기판 상에, 유기 금속 기상 에피택셜법을 이용해서, Eu가 첨가된 희토류 원소 첨가 질화물층을 형성하는 것을 특징으로 하는 적색 발광 디바이스의 제조방법이다.
본 발명에 의하면, 오프각 경사 기판 상에 질화물 반도체층을 형성시켜 반도체 디바이스를 제작할 때, In과 같이 GaN과 혼정화하여 격자 왜곡이나 결정 결함의 발생을 초래할 우려가 없고, 또한, 계속적인 첨가를 필요로 하지 않는 재료를 이용하여, 매크로 스텝의 발생을 방지함으로써, 고품질의 반도체 디바이스를 안정적으로 공급할 수 있는 질화물 반도체층의 제조 기술을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 질화물 반도체 디바이스의 구성을 나타내는 모식도이다.
도 2는 본 발명의 일 실시형태에 있어서의 질화물 반도체 디바이스의 형성 프로파일을 나타내는 도면이다.
도 3은 본 발명의 일 실시형태에 있어서, 성장 중인 GaN층에 대해 조사된 레이저에 대한 표면으로부터의 반사 강도를 그 자리에서 관찰(in-situ observation)한 결과를 나타내는 도면이며, (a)는 오프각 경사 기판, (b)는 온축 기판에 있어서의 관찰 결과이다.
도 4는 본 발명의 일 실시형태에 있어서, 성장 후의 각 Eu무첨가 GaN층의 표면을 광학 현미경(상단) 및 AFM 현미경(하단)으로 관찰한 결과를 나타내는 도면이며, (a)는 온축 기판, (b)는 오프각 경사 기판에 있어서의 관찰결과이다.
도 5는 본 발명의 일 실시형태에 있어서, 성장 중인 GaN층에 조사된 레이저에 대한 반사 강도를 그 자리에서 관찰한 결과를 나타내는 도면이며, (a)는 오프각 경사 기판, (b)는 온축 기판에 대한 관찰 결과이다.
도 6은 본 발명의 일 실시형태에 있어서 갭층의 표면을 AFM 현미경으로 관찰한 결과를 나타내는 도면이며, (a)는 온축 기판, (b)는 오프각 경사 기판에 있어서의 관찰 결과이다.
도 7은 본 발명의 일 실시형태에 있어서, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성한 시료에 있어서의 표면을 (a) 광학 현미경, (b) AFM 현미경으로 관찰한 결과를 나타내는 도면이다.
도 8은 오프각 경사 기판을 이용한 결정 성장을 설명하는 도면이다.
도 9는 오프각과 테라스 폭의 관계를 나타내는 도면이다.
도 10은 Eu첨가 GaN층이 형성된 적색 발광 디바이스의 구성을 나타내는 모식도이다.
도 11은 온축 기판을 이용하여 형성된 Eu/O 공첨가 GaN층의 표면의 광학 현미경 이미지이다.
도 12는 오프각 경사 기판 및 온축 기판을 이용해서 형성된 Eu/O 공첨가 GaN층의 표면 상태의 차이를 설명하는 도면이다.
도 13은 온축 기판, 및 오프각 경사 기판 상에 Eu첨가 GaN층이 형성된 적색발광 디바이스의 PL 스펙트럼을 실온에서 측정한 결과를 나타내는 도면이며, (a)는 PL 스펙트럼 강도(a. u.)의 파장(㎚)과의 관계를 나타내고(He-Cd 레이저, 5㎽ 여기(excitation) 시), (b)는, 여기력(㎽)과 파장 610 내지 650㎚에서의 PL 적분 강도(a. u.)의 관계를 나타낸다.
이하, 본 발명을 구체적인 실시형태를 들어, 도면을 이용하면서 설명한다. 또한, 이하에서는, 오프각 경사 기판으로서 사파이어 기판, 질화물로서 GaN, 희토류 원소로서 Eu를 예로 들어 설명하지만, 전술한 바와 같이, 이들로 한정되는 것은 아니다.
1. 질화물 반도체 디바이스
도 1은 본 실시형태에 따른 질화물 반도체 디바이스의 구성을 나타내는 모식도이다. 도 1에 있어서, (10)은 사파이어 기판, (40)은 Eu첨가 GaN층(GaN:Eu)이며, Eu첨가 GaN층(40) 상에 갭층(50)이 형성되어 있다. 또한, 이 갭층(50)은, 질화물 반도체층이 되는 Eu 무첨가 GaN층(ud-GaN)이다.
본 실시형태에서는, 갭층(50)을 형성시킬 때의 기초 처리층으로서, 우수한 서팩턴트 효과를 발휘하는 Eu가 첨가된 Eu첨가 GaN층(40)이 형성되어 있기 때문에, 매크로 스텝의 발생이 방지된 Eu첨가 GaN층(40) 상에 갭층(50)을 성장시켜, 5㎛를 넘는 두께라도, 원자 수준에서 평탄한 표면을 형성시키면서 성장시키는 것이 가능하다. 그리고, 원래 기대되던 오프각 경사 기판을 이용함으로써 결정 성장의 효과를 충분히 발휘시켜, 디바이스 특성의 향상을 도모할 수 있다.
이와 같이, 본 실시형태에서는, 기초 처리층으로서 형성된 Eu첨가 질화물층에서의 표면 평탄화 효과가, 상층에 형성되는 갭층(질화물 반도체층)에 있어서도 유지되고 있기 때문에, 발광 디바이스뿐만 아니라, 고주파 디바이스나 고출력 디바이스로서 적합한 질화물 반도체 디바이스를 안정적으로 공급할 수 있다.
또한, 본 실시형태에서는, 도 1에 도시한 바와 같이, 사파이어 기판(10)과 Eu첨가 GaN층(40) 사이에는, 475℃ 정도에서 저온 성장시킨 LT-GaN층(20)과, 1180℃ 정도에서 고온 성장시킨 Eu 무첨가 GaN층(ud-GaN)(30)의 2종류의 Eu 무첨가 GaN층이 형성되어 있다. 전술한 바와 같이, LT-GaN 층(20)을 형성함으로써, 사파이어 결정과 GaN 결정에서의 격자 정수를 적합시켜서, 균열 발생을 방지할 수 있다. 그리고, ud-GaN층(30)을 형성함으로써, 결정 결함인 전위에 의한 영향을 억제하여, Eu첨가 GaN층에서의 결함의 발생을 제어할 수 있다.
2. 질화물 반도체 디바이스의 형성방법
다음에, 전술한 질화물 반도체 디바이스의 형성방법에 대해서 설명한다. 도 2는 본 실시형태에 있어서의 질화물 반도체 디바이스의 형성 프로파일을 나타내는 도면이다. 또한, 도 2에서는, 상단에 원료로서 공급되는 가스와 공급 속도를 나타내고, 하단에 성장 온도(세로축)와 시간(가로축)의 관계를 나타내고 있다.
본 실시형태에서는, 질화물 반도체 디바이스의 형성에 있어서, OMVPE법을 이용했다. 그리고, Ga 원료로서는 트라이메틸갈륨(TMGa), N 원료로서는 암모니아(NH3)를 사용했다. 또한, Eu 원료로서는, 캐리어 가스(수소 가스: H2)로 버블링한 노르말(normal) 프로필테트라메틸사이클로펜타다이엔일 유로퓸(Eu [C5(CH3)4(C3H7)］2: EuCppm 2)을 사용하였다.
그리고 도 1에 나타낸 것처럼, 사파이어 기판(10) 상에, LT-GaN층(20), ud-GaN층(30), Eu첨가 GaN층(40), 갭층(50)의 순서로, 도 2에 나타낸 프로파일에 따라서 형성했다. 이하, 도 1 및 도 2에 의거하여, 구체적으로 설명한다.
(1) LT-GaN층(20)의 형성
먼저, 압력 104kPa로 조정된 반응 용기 내에, 오프각 1°로 경사진 사파이어기판(10)을 탑재하고, 그 후, 반응 용기 내의 온도를 475℃로 해서, NH3 가스(223m㏖/분) 및 TMGa 가스(52.1μ㏖/분)를 반응 용기 내로 공급하여, 성장 속도 1.3㎛/시간으로, 두께 30㎚의 LT-GaN층(20)을 사파이어 기판(10) 상에 형성했다.
(2) ud-GaN층(30)의 형성
다음에, 반응 용기 내의 온도를 1180℃로 해서, NH3 가스(179m㏖/분) 및 TMGa 가스(102μ㏖/분)를 반응 용기 내로 공급하고, 성장 속도 3.2㎛/시간으로, 두께 2㎛의 ud-GaN층(30)을 LT-GaN층(20) 상에 형성했다.
(3) Eu첨가 GaN층(40)의 형성
다음에, 반응 용기 내의 온도를 960℃로 해서, NH3 가스(179m㏖/분), TMGa 가스(25.6μ㏖/분), 및 EuCppm 2 가스(0.586μ㏖/분)를 반응 용기 내로 공급하고, 성장 속도 0.78㎛/시간으로, 두께 40㎚의 Eu첨가 GaN층(40)을 ud-GaN층(30) 상에 형성했다.
(4) 갭층(50)의 형성
다음에, 반응 용기 내의 온도를 다시 1180℃로 해서, NH3가스(179m㏖/분) 및 TMGa가스(102μ㏖/분)을 반응 용기 내로 공급하고, 성장 속도 3.2㎛/시간으로, 두께 5㎛의 갭층(50)을 Eu첨가 GaN층(40) 상에 형성하여, 질화물 반도체 디바이스로 했다.
또한, 상기에서는, Eu의 원료로서, 증기압이 높은 EuCppm 2를 사용하였지만, Eu(C11H19O2)3, Eu[C5(CH3)5]2, Eu[C5(CH3)4H]2 등을 사용해도 된다.
3. 평가
(1) 오프각 경사 기판에서의 매크로 스텝의 발생의 확인
평가 시료로서, 오프각 1°로 경사진 사파이어 기판(오프각 경사 기판) 상에 OMVPE법을 이용하여, 두께 7.6㎛의 Eu 무첨가 GaN층을 성장시켰다. 한편, 비교를 위해, 경사지지 않은 사파이어 기판(온축 기판) 상에, 마찬가지로 해서, 두께 7.6㎛의 Eu 무첨가 GaN층을 성장시켰다.
그리고, 성장 중인 각 GaN층에 대해서, 파장 633㎚의 레이저를 조사하여, 표면으로부터의 반사 강도를 그 자리에서 관찰했다. 결과를 도 3에 나타낸다. 도 3에서, (a)는 오프각 경사 기판, (b)는 온축 기판에 있어서의 관찰 결과이며, 각각, 좌측의 세로축은 반사 강도(임의 단위(a.u.)), 우측의 세로축은 결정 성장 온도(℃), 가로축은 결정 성장 시간(분)이다.
온축 기판의 경우, 도 3(b)에 나타낸 바와 같이, 전체적으로 반사 강도가 높고, 결정 성장 시간이 길어져도 일정한 수준을 유지하고 있다. 이것에 대하여, 오프각 경사 기판의 경우에는, 도 3(a)에 나타낸 바와 같이, 전체적으로 반사 강도가 낮아지고, 또한, 결정 성장 시간이 길어짐에 따라 반사 강도가 더욱 저하되는 것을 알 수 있다. 이는, 오프각 경사 기판 상에 질화물층을 형성했기 때문에, 질화물층의 표면에서의 평탄성이 낮고, 막 두께가 두꺼워짐에 따라, 평탄성이 더욱 저하되었기 때문으로 생각된다.
아울러, 성장 후의 각 Eu무첨가 GaN층의 표면을 광학 현미경 및 AFM 현미경(원자간력현미경)으로 관찰하여, 그 표면 상태를 평가했다. 결과를 도 4에 나타낸다. 또한, 도 4에 있어서, 상단이 광학 현미경에 의한 관찰 결과, 하단이 AFM 현미경에 의한 관찰 결과를 나타내고 있으며, 좌측이 (a) 온축 기판, 우측이 (b) 오프각 경사 기판에 있어서의 관찰 결과이다.
도 4에 나타낸 바와 같이, 온축 기판의 경우에는, 매크로 스텝이 관찰되지 않고, 표면이 평탄하게 되어 있다. 이것에 대해서, 오프각 경사 기판의 경우에는, 스텝 번칭에 의해 생긴 거대한 매크로 스텝이 관찰되고, 표면에 파상 구조가 발생하여 평탄성이 손상된다.
(2) Eu 무첨가 GaN층에서의 평탄성의 평가
이어서, 평가 시료로서 상기와 같은 기판(오프각 경사 기판 및 온축 기판) 상에, 두께 30㎚의 LT-GaN층, 두께 2㎛의 ud-GaN층, 두께 40㎚의 Eu첨가 GaN층 및 두께 5㎛의 갭층(ud-GaN층)을 성장시켰다. 한편, 비교를 위해, 각 기판 상에, 총두께가 같은 두께로 될 때까지 ud-GaN층을 성장시켰다.
그리고, 상기와 마찬가지로, 각 층의 성장 중에 있어서의 반사 강도를 그 자리에서 관찰함과 동시에, 성장 후의 최상층에 있는 각 GaN 층의 표면을 AFM 현미경 및 광학 현미경으로 관찰하여, 그 표면 상태를 평가했다.
도 5에 반사 강도의 관찰 결과를 나타낸다. 또한, 도 5에서, 상단이 (a) 오프각 경사 기판에 있어서의 관찰 결과이고, 하단이 (b) 온축 기판에 있어서의 관찰 결과이며, 좌측은 전체 공정에서의 관찰 결과이고, 우측은 갭층의 성장 중에 있어서의 관찰 결과이다. 그리고, 실선은 Eu첨가 GaN층을 가진 시료, 파선은 ud-GaN층만의 시료에 있어서의 관찰 결과이다.
온축 기판의 경우, 도 5(b)에 나타낸 바와 같이, Eu첨가 GaN층을 가진 시료에서의 반사 강도는, ud-GaN층만의 시료에서의 반사 강도와 크게 변화하지 않고, 결정 성장 시간이 길어져도 일정한 수준으로 유지된다. 이것에 대해서, 오프각 경사 기판의 경우에는, 도 5(a)에 나타낸 바와 같이, Eu첨가 GaN층을 형성함으로써, ud-GaN층만의 시료에 비해서, 반사 강도가 급격히 개선되어 있다. 이 결과로부터, Eu첨가 GaN층의 성장이, 갭층의 형성 시에, 평탄성의 개선에 크게 영향을 주고 있음을 알 수 있다.
도 6에 갭층의 표면을 AFM 현미경에 의해 관찰한 결과를 나타낸다. 또한, 여기서는, Eu첨가 GaN층을 형성한 시료에 있어서의 관찰결과를 나타내고 있으며, (a)는 온축 기판, (b)는 오프각 경사 기판에 대한 관찰 결과이다.
도 6으로부터, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성함으로써, 온축 기판과 동일한 정도의 표면 상태로 되는 것을 알 수 있다.
도 7에, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성한 시료에 있어서의 표면을 (a) 광학 현미경, (b) AFM 현미경으로 관찰한 결과를 나타낸다.
도 7로부터, Eu첨가 GaN층을 형성함으로써, 갭 층의 표면이 평활화되어 있고, 그 표면 거칠기 RMS가 0.15㎚로 매우 작아진 것을 알 수 있다. 이 결과는, Eu의 첨가에 의해 매크로 스텝의 발생이 방지되고, 원자 레벨에서 평탄한 표면을 가진 GaN층이 형성되어 있음을 나타내고 있으며, Eu의 우수한 서팩턴트 효과를 나타내고 있다.
또한, 상기에서는, 오프각 경사 기판 상에 Eu첨가 GaN층을 성장시키고, 그 위에 갭층을 형성하는 예를 들어, 그 서팩턴트 효과를 설명했지만, Eu첨가 GaN층과 ud-GaN층을 한 쌍으로 해서 여러 번 적층해도 되며, 이로써, 표면 상태의 더 한층의 평활화를 도모할 수 있다.
4. 반도체 디바이스에의 응용
이상과 같이, 본 실시형태에 있어서는, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성함으로써, 저결함 밀도의 기판을 제공할 수 있다. 이 때문에, 종래에 비해서, 비약적으로 고발광 효율의 청색·녹색 LED를 실현하는 것이 가능해진다. 또한, 오프각 경사 기판 상에서 저전위 밀도를 실현했기 때문에, 리크 전류가 적은 소자의 실현이 가능하게 되며, 고신뢰도의 질화물 파워 디바이스 제작이 가능해진다.
5. 적색 발광 디바이스
다음에, 본 실시형태에 따른 적색 발광 디바이스에 대해 상세하게 설명한다.
(1) 종래 기술의 문제점
처음에, 종래의 온축 기판 상에서의 Eu첨가 GaN층 성장의 문제점, 구체적으로는, Eu첨가 GaN층의 최적의 성장 조건이, 어떠한 이유로, Eu/Ga비로 2.4%로 되어 있었는지에 대해 설명한다.
우선, 평가용 시료로서, 온축 기판 상에 Eu/Ga 비를 2.4%, 3.5%, 7.1%로 변화시켜서, Eu/O 공첨가 GaN층이 형성된 적색 발광 디바이스를 제작했다.
구체적으로는, 처음에, 온축 사파이어 기판 상에, 두께 수 ㎛ 정도의 무첨가 GaN층(LT-GaN층 및 ud-GaN층)을 성장시킨 후, 그 후 Ga 원료로서 TMGa, N원료로서 NH3, Eu원료로서 캐리어 가스(산소 가스와 합하여 공급)로 버블링한 EuCppm 2를, 소정의 Eu/C비로 도입하고, 두께 300㎚ 정도의 Eu/O 공첨가 GaN층을 성장시켰다. 그리고, 마지막에, 두께 10㎚의 ud-GaN층을 성장시켜, 3종류의 적색 발광 디바이스의 제작을 완료했다(도 10 참조).
도 11은, 얻어진 3종류의 평가용 시료에서 형성된 Eu/O 공첨가 GaN층의 표면의 광학 현미경 이미지이다. 도 11로부터, 온축 사파이어 기판의 경우, Eu/Ga 비가 2.4%, 3.5%, 7.1%로 커짐에 따라, 표면 평탄성이 상실되고 있으며, 특히 3.5%에서 7.1%로 변화시켰을 경우, 결정 성장 표면이 극적으로 열화되는 것을 알 수 있다.
그리고, 도 12의 상단에, Eu/Ga 비 3.5% 및 7.1%의 2개의 경우에 얻어진 Eu/O 공첨가 GaN층의 표면 상태를, 도 11보다도 광학 현미경의 배율을 올려 나타낸다. 도 12로부터, 온축 기판 상에 Eu/O 공첨가 GaN층을 형성했을 경우에는, 활성층이 스파이럴 성장하기 때문에, Eu/Ga 비가 높아짐에 따라서, 많은 스파이럴 힐록이 형성되어 표면의 거칠어짐을 초래하고 있음을 알 수 있다.
또한, 도 13에, 온축 기판 상에 형성된 Eu첨가 GaN층의 PL 스펙트럼을 실온에서 측정한 결과를 나타낸다. 또한, 도 13에서, (a)는 PL스펙트럼 강도(a.u.)의 파장(㎚)과의 관계를 나타내고(He-Cd 레이저, 5㎽ 여기 시), (b)는, 여기력(㎽)과 파장 610 내지 650㎚에서의 PL적분 강도(a.u.)의 관계를 나타내고 있다.
도 13(a)로부터, 온축 기판의 경우, Eu/Ga비를 크게 함에 따라, 발광 중심인 5D0→7F2의 발광 피크가 상승되고 있음을 알 수 있다. 그러나, 그 한편으로, 도 13(b)에 나타낸 바와 같이, 강여기(strong excitation) 하에서는 Eu/Ga 비를 크게 해도, 발광의 포화 현상이 강해져, Eu/Ga 비 7.1%에서는 3.5%인 경우보다도 약간 발광 강도가 감소하고 있다.
이 때문에, Eu첨가 GaN층의 표면 상태도 고려하여, 종래 온축 기판 상에서 Eu첨가 GaN층을 성장시킬 때의 최적의 성장 조건은 Eu/Ga비로 2.4%이며, 그 이상으로 Eu/Ga 비를 올리는 것에 대해서는, 문제가 있다고 여겨졌다.
(2) 오프각 경사 기판 상에 형성되는 Eu첨가 GaN층
다음에, 본 실시형태로서, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성시킨 경우에 있어서의 표면 상태 및 발광 강도에 대해 설명한다.
본 발명자는, 전술한 바와 같이, 질화물 반도체의 박막 성장에서 [0001]방향으로부터 결정축이 몇 도 미세하게 경사진 방위를 따라 결정 성장을 한 경우, 강한 스텝-플로우 성장 기구가 얻어지는 점에 착안하여, 오프각 경사 기판 상에 Eu첨가 GaN층을 형성시켰다.
구체적으로는, m축 방향으로 2°의 오프각이 있는 미세경사 (0001) 사파이어 기판 상에서, 전술한 온축 기판 상과 마찬가지로 해서, Eu/Ga 비가 3.5%와 7.1%인 2종류의 적색 발광 디바이스를 제작했다.
도 12의 하단에, 얻어진 Eu/O 공첨가 GaN 층의 표면 상태를 나타낸다. 도 12로부터, 오프각 경사 기판의 경우에는, 활성층의 성장이 스파이럴 성장이 아니라 스텝-플로우 성장에 의해 이루어지기 때문에, 스파이럴 힐록의 형성이 억제되어, Eu/Ga 비가 높아져도, 높은 결정성을 유지하면서 활성층이 성장하고 있음을 알 수 있다.
또한, 도 13에, 오프각 경사 기판 상에, Eu/Ga 비 3.5%에서 형성시킨 Eu첨가 GaN층의 PL 스펙트럼 측정 결과를, 함께 나타낸다. 도 13(a)로부터, 오프각 경사 기판의 경우에는, Eu/Ga비를 3.5%로 해도, 온축 기판에서는 얻어지지 않았던 강한 발광 강도가 얻어지는 것을 알 수 있다. 또한, 도 13(b)로부터, 발광의 포화 현상이 억제되고 있으며, 종래의 온축 기판(Eu/Ga 비 2.4%)에 대해서, 2.04배나 발광 강도가 향상되어 있음을 알 수 있다.
이러한 발광 강도의 향상은, 같은 Eu/Ga 비라도, 활성층에 대해서 Eu의 혼입이 향상되어, Eu첨가 GaN층에 있어서 Eu 농도가 높아졌기 때문이며, 오프각 경사 기판 상에서 Eu첨가 GaN층을 형성함으로써, 고 Eu 농도의 Eu첨가 GaN층을 형성할 수 있어, 발광 강도의 향상을 도모하는 수법으로서 유망하다는 것을 확인할 수 있었다.
(3) 본 실시형태에 따른 적색 발광 디바이스의 유용성
상기와 같이, 본 실시형태에 따른 적색 발광 디바이스에 있어서는, 오프각 경사 기판 상에 고 Eu 농도의 Eu첨가 GaN층을 형성시키는 것이 가능하게 되고, 강한 발광 강도의 발현에 직접 기여할 수 있기 때문에, 고효율 적색 발광 디바이스의 제작이 가능해지고, GaN계 재료를 중심으로 개발이 진행되고 있는 가시광 영역의 반도체 LED에 적용함으로써, 고휘도의 발광 다이오드를 실현하는 것이 가능하게 된다. 또한, 최근 주목받고 있는 적색 발광층을 포함하는 희토류 첨가 반도체층을 활성층으로 한 레이저 다이오드의 개발에 있어서, Eu 등의 희토류 원소의 고농도 첨가에 의해, 높은 재료 이득이 가능해진다.
이상, 본 발명을 실시형태에 의거하여 설명했지만, 본 발명은 상기 실시형태로 한정되는 것은 아니다. 본 발명과 동일 및 균등의 범위 내에서, 상기 실시형태에 대해서 여러 가지 변경을 가하는 것이 가능하다.
10: 사파이어 기판
20: LT-GaN층
30: ud-GaN층
40: Eu첨가 GaN층
50: 갭층
c: c면 사이의 거리
θ: 오프각

Claims (21)

  1. 기판 상에 질화물 반도체층이 형성되어서 구성되는 질화물 반도체 디바이스로서,
    상기 기판이 오프각 경사 기판이고,
    상기 기판 상에, 희토류 원소가 첨가된 희토류 원소 첨가 질화물층이 기초 처리층(base treatment layer)으로 형성되어 있으며,
    상기 희토류 원소 첨가 질화물층 상에 질화물 반도체층이 형성되어 있는 것을 특징으로 하는 질화물 반도체 디바이스.
  2. 제1항에 있어서,
    상기 희토류 원소 첨가 질화물층이, GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정(mixed crystal)에 상기 희토류 원소가 첨가된 층인 것을 특징으로 하는 질화물 반도체 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 희토류 원소 첨가 질화물층에 있어서의 상기 희토류 원소의 첨가 농도가 0.001 내지 10at%인 것을 특징으로 하는 질화물 반도체 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 희토류 원소 첨가 질화물층의 두께가 0.1㎚ 이상인 것을 특징으로 하는 질화물 반도체 디바이스.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 희토류 원소가 Eu인 것을 특징으로 하는 질화물 반도체 디바이스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기판이 사파이어, SiC 또는 Si 중 어느 하나; 또는 GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정으로 이루어진 질화물 반도체인 것을 특징으로 하는 질화물 반도체 디바이스.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    발광 디바이스, 고주파 디바이스, 고출력 디바이스 중 어느 하나인 것을 특징으로 하는 질화물 반도체 디바이스.
  8. 질화물 반도체 디바이스를 제작할 때 사용되는 기판으로서,
    오프각 경사 기판 상에, 희토류 원소가 첨가된 희토류 원소 첨가 질화물층이 형성되어서 구성되어 있는 것을 특징으로 하는 기판.
  9. 제8항에 있어서,
    상기 희토류 원소 첨가 질화물층이 GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정에 상기 희토류 원소가 첨가된 층인 것을 특징으로 하는 기판.
  10. 제8항 또는 제9항에 있어서,
    상기 희토류 원소 첨가 질화물층에 있어서의 상기 희토류 원소의 첨가 농도가 0.001 내지 l0at%인 것을 특징으로 하는 기판.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 희토류 원소 첨가 질화물층의 두께가 0.1㎚ 이상인 것을 특징으로 하는 기판.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 희토류 원소가 Eu인 것을 특징으로 하는 기판.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 오프각 경사 기판이, 사파이어, SiC 또는 Si 중 어느 하나; 또는 GaN, InN, AlN, 또는 이들 중 임의의 2종 이상의 혼정으로 이루어진 질화물 반도체인 것을 특징으로 하는 기판.
  14. 오프각 경사 기판 상에 희토류 원소 첨가 질화물층을 형성하는 희토류 원소 첨가 질화물층의 형성 방법으로서,
    상기 오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층을 형성하는 공정과,
    상기 희토류 원소 무첨가 질화물층 상에, 희토류 원소 첨가 질화물층을 형성하는 공정을 포함하되,
    상기 각 공정을, 유기 금속 기상 에피택셜법을 이용해서, 반응 용기로부터 꺼내는 일 없이 일련의 형성 공정에 의해서 실시함과 동시에,
    상기 희토류 원소 첨가 질화물층의 형성을, 900 내지 1100℃의 온도하에서 실시하는 것을 특징으로 하는 희토류 원소 첨가 질화물층의 형성방법.
  15. 기판으로서,
    오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층, 희토류 원소 첨가 질화물층의 순서로 적층되어서 형성되어 있는 것을 특징으로 하는 기판.
  16. 질화물 반도체 디바이스의 제작 방법으로서,
    청구항 제14항에 기재된 희토류 원소 첨가 질화물층의 형성 방법을 이용하여 형성된 희토류 원소 첨가 질화물층 상에, 질화물 반도체층을 형성시켜서, 질화물 반도체 디바이스를 제작하는, 질화물 반도체 디바이스의 제작 방법.
  17. 질화물 반도체 디바이스로서,
    오프각 경사 기판 상에, 희토류 원소 무첨가의 질화물층, 희토류 원소 첨가 질화물층, 질화물 반도체층의 순서로 적층되어서 형성되어 있는 것을 특징으로 하는 질화물 반도체 디바이스.
  18. 적색 발광 디바이스로서,
    GaN, InN, AlN 또는 이들 중 임의의 2종 이상의 혼정에, 희토류 원소로서, Eu 또는 Pr가 첨가된 희토류 원소 첨가 질화물층이 활성층으로 형성되어 있으며,
    상기 활성층이 청구항 8 내지 청구항 13 중 어느 한 항에 기재된 기판 상에 형성되어 있는 것을 특징으로 하는 적색 발광 디바이스.
  19. 적색 발광 디바이스로서,
    GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 희토류 원소로서, Eu가 첨가된 희토류 원소 첨가 질화물층이 오프각 경사 기판상에 형성되어 있는 것을 특징으로 하는 적색 발광 디바이스.
  20. 제18항 또는 제19항에 있어서,
    상기 희토류 원소 첨가 질화물층이, 산소가 공첨가된 희토류 원소 첨가 질화물층인 것을 특징으로 하는 적색 발광 디바이스.
  21. 제19항에 기재된 적색 발광 디바이스의 제조 방법으로서,
    오프각 경사 기판 상에, 유기 금속 기상 에피택셜법을 이용하여, Eu가 첨가된 희토류 원소 첨가 질화물층을 형성하는 것을 특징으로 하는 적색 발광 디바이스의 제조방법.
KR1020217007289A 2018-09-03 2019-08-30 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법 KR102542684B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2018-164868 2018-09-03
JP2018164868 2018-09-03
JPJP-P-2019-029938 2019-02-22
JP2019029938 2019-02-22
PCT/JP2019/034070 WO2020050159A1 (ja) 2018-09-03 2019-08-30 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法

Publications (2)

Publication Number Publication Date
KR20210044255A true KR20210044255A (ko) 2021-04-22
KR102542684B1 KR102542684B1 (ko) 2023-06-15

Family

ID=69722319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217007289A KR102542684B1 (ko) 2018-09-03 2019-08-30 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법

Country Status (7)

Country Link
US (1) US20210399175A1 (ko)
EP (1) EP3848975A4 (ko)
JP (1) JP7158758B2 (ko)
KR (1) KR102542684B1 (ko)
CN (1) CN112640123A (ko)
TW (1) TWI716986B (ko)
WO (1) WO2020050159A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181432A1 (ja) * 2021-02-25 2022-09-01 国立大学法人大阪大学 希土類添加窒化物半導体素子とその製造方法、半導体ｌｅｄ、半導体レーザー
TWI776721B (zh) * 2021-11-02 2022-09-01 國立陽明交通大學 功率半導體裝置的散熱方法
WO2023181259A1 (ja) * 2022-03-24 2023-09-28 日本碍子株式会社 ＡｌＮ単結晶基板及びデバイス

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335635A (ja) 2003-05-06 2004-11-25 National Institute Of Advanced Industrial & Technology 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
JP2008053537A (ja) * 2006-08-25 2008-03-06 Shikusuon:Kk 炭化ケイ素基板の製造方法および炭化ケイ素基板
KR20080065266A (ko) * 2000-08-09 2008-07-11 소니 가부시끼 가이샤 절연성 질화물층 및 반도체 장치
JP2008308349A (ja) * 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
US20100320443A1 (en) * 2006-08-24 2010-12-23 Hongxing Jiang ER Doped III-Nitride Materials And Devices Synthesized by MOCVD
KR20120008529A (ko) * 2009-05-07 2012-01-30 오사카 유니버시티 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법
JP2014175482A (ja) * 2013-03-08 2014-09-22 Osaka Univ 赤色発光半導体素子とその製造方法
WO2018097102A1 (ja) * 2016-11-25 2018-05-31 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス
JP2018097102A (ja) * 2016-12-12 2018-06-21 株式会社日能研 答案の採点を支援するコンピュータシステムおよびプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP4269645B2 (ja) * 2001-11-05 2009-05-27 日亜化学工業株式会社 付活剤を含有した基板を用いた窒化物半導体ｌｅｄ素子、及び成長方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
US20080087881A1 (en) * 2004-11-24 2008-04-17 Kazumasa Ueda Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
US20070059564A1 (en) * 2005-09-14 2007-03-15 Seagate Technology Llc Thin film structure with decreased C-axis distribution
JP4939844B2 (ja) * 2006-06-08 2012-05-30 ローム株式会社 ＺｎＯ系半導体素子
JP4924563B2 (ja) * 2008-07-29 2012-04-25 住友電気工業株式会社 マクロステップを有する基板生産物を作製する方法、エピタキシャルウエハを作製する方法、及び窒化物系半導体発光素子を作製する方法
JP2011140428A (ja) * 2010-01-08 2011-07-21 Jx Nippon Mining & Metals Corp 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
JP5896454B2 (ja) * 2011-12-07 2016-03-30 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
JP6048896B2 (ja) * 2012-08-23 2016-12-27 国立大学法人大阪大学 窒化物半導体素子用基板とその製造方法、および赤色発光半導体素子とその製造方法
JP5234219B1 (ja) * 2012-09-07 2013-07-10 三菱化学株式会社 発光ダイオード素子および発光装置
JP6408344B2 (ja) * 2014-11-04 2018-10-17 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法、ならびにｉｉｉ族窒化物半導体発光素子
JP2016111052A (ja) * 2014-12-02 2016-06-20 住友電気工業株式会社 磁性半導体素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080065266A (ko) * 2000-08-09 2008-07-11 소니 가부시끼 가이샤 절연성 질화물층 및 반도체 장치
JP2004335635A (ja) 2003-05-06 2004-11-25 National Institute Of Advanced Industrial & Technology 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
US20100320443A1 (en) * 2006-08-24 2010-12-23 Hongxing Jiang ER Doped III-Nitride Materials And Devices Synthesized by MOCVD
JP2008053537A (ja) * 2006-08-25 2008-03-06 Shikusuon:Kk 炭化ケイ素基板の製造方法および炭化ケイ素基板
JP2008308349A (ja) * 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
KR20120008529A (ko) * 2009-05-07 2012-01-30 오사카 유니버시티 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법
JP2014175482A (ja) * 2013-03-08 2014-09-22 Osaka Univ 赤色発光半導体素子とその製造方法
WO2018097102A1 (ja) * 2016-11-25 2018-05-31 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス
JP2018097102A (ja) * 2016-12-12 2018-06-21 株式会社日能研 答案の採点を支援するコンピュータシステムおよびプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. K. Shu, et al, "Isoelectronic In-doping effect in GaN films grown by metalorganic chemical vapor deposition", Appl. Phys. Lett. 73, 641 (1998)

Also Published As

Publication number Publication date
US20210399175A1 (en) 2021-12-23
EP3848975A4 (en) 2021-09-29
EP3848975A1 (en) 2021-07-14
JPWO2020050159A1 (ja) 2021-09-24
KR102542684B1 (ko) 2023-06-15
WO2020050159A1 (ja) 2020-03-12
TWI716986B (zh) 2021-01-21
TW202025487A (zh) 2020-07-01
JP7158758B2 (ja) 2022-10-24
CN112640123A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
KR100449074B1 (ko) 반도체의 제조 방법 및 반도체 발광 소자
KR102307011B1 (ko) Iii족 질화물 적층체 및 iii족 질화물 발광 소자
KR102542684B1 (ko) 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
JP2010232464A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
KR19990013567A (ko) 질화 갈륨계 반도체 발광 소자 및 그 제조 방법
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
US11133435B2 (en) Nitride semiconductor substrate, manufacturing method therefor, and semiconductor device
CN102576780A (zh) 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
CN104518062A (zh) 制造半导体发光器件的方法
US20060289891A1 (en) Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
JP2017208502A (ja) Ｉｉｉ族窒化物半導体及びその製造方法
Chang et al. Spatial correlation between efficiency and crystal structure in GaN-based light-emitting diodes prepared on high-aspect ratio patterned sapphire substrate with sputtered AlN nucleation layer
KR20050077902A (ko) 질화물 반도체 박막의 성장 방법
JPWO2014065019A1 (ja) 窒化物半導体発光素子
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
KR20090070980A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
KR102553985B1 (ko) Ⅲ족 질화물 반도체
Kim et al. InGaN/GaN white light-emitting diodes embedded with europium silicate thin film phosphor
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR20120078343A (ko) 반도체 발광소자
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right