KR101383489B1 - 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법 - Google Patents

적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101383489B1
KR101383489B1 KR1020117027626A KR20117027626A KR101383489B1 KR 101383489 B1 KR101383489 B1 KR 101383489B1 KR 1020117027626 A KR1020117027626 A KR 1020117027626A KR 20117027626 A KR20117027626 A KR 20117027626A KR 101383489 B1 KR101383489 B1 KR 101383489B1
Authority
KR
South Korea
Prior art keywords
emitting semiconductor
red light
light emitting
layer
gan
Prior art date
Application number
KR1020117027626A
Other languages
English (en)
Other versions
KR20120008529A (ko
Inventor
아츠시 니시카와
야스후미 후지와라
요시카즈 테라이
타카시 카와사키
나오키 후루카와
Original Assignee
오사카 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오사카 유니버시티 filed Critical 오사카 유니버시티
Publication of KR20120008529A publication Critical patent/KR20120008529A/ko
Application granted granted Critical
Publication of KR101383489B1 publication Critical patent/KR101383489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

저전압에서 동작하고 충분한 발광 효율과 발광 강도를 지니며, 또한 환경 친화적인 적색 발광 반도체 소자 및 그 제조방법을 제공하는 것을 과제로 한다. 해당 과제를 해결하기 위하여, 본 발명에 의하면, GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, 소정의 온도조건 하에, 618 내지 623㎚의 파장의 발광이 가능한 부위에서, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층을, p형층과 n형층 사이에, p형층과 n형층의 형성과 일련의 형성 공정에 있어서 형성하는 적색 발광 반도체 소자의 제조방법 및 상기 적색 발광 반도체 소자의 제조방법에 의해 제조된 적색 발광 반도체 소자가 개시되어 있다.

Description

적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법{RED LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING RED LIGHT-EMITTING SEMICONDUCTOR ELEMENT}
본 발명은 적색 발광 반도체 소자와 그 제조방법에 관한 것으로, 상세하게는 GaN, InN, AlN 등의 특정 모체 재료에 Eu 또는 Pr이 첨가된 활성층을 n형층과 p형층 사이에 형성한 저전압의 인가에서 높은 발광 효율이 얻어지는 적색 발광 반도체 소자와 그 제조방법에 관한 것이다.
현재, 적색 발광 반도체 소자(적색의 반도체 발광소자 혹은 반도체 디바이스, 발광 다이오드, LED)로서, GaAs 기판 상에 발광층으로서 AlGaInP층을 형성한 반도체 소자가 널리 이용되고 있다.
그러나, 이 적색 발광 반도체 소자는, As나 P라고 하는 유해한 원소를 포함하므로, 최근의 환경의식의 고조로부터, 이들 유해한 원소를 포함하지 않는 환경 친화적인 적색 발광 반도체 소자가 강하게 요구되고 있다.
이 때문에, 청색 발광 반도체 소자를 구성하는 반도체 재료로서 알려져 있는 질화물 반도체를 이용해서, 적색 발광 반도체 소자를 제작하는 것이 검토되고 있다.
그 하나의 예로서, GaN에 In을 고농도로 첨가해서 얻어지는 반도체를 이용해서, 적색 발광 반도체 소자를 얻는 것이 검토되고 있다. 그러나, 높은 In 조성으로 됨에 따라서 결정의 왜곡을 원인으로 하는 피에조 전계 효과가 현저해져, 적색 발광 반도체 소자로서의 발광 효율이 저하하므로, 실현에는 이르고 있지 않은 것이 현상황이다.
이 때문에, 질화물 반도체의 와이드갭에 착안하여, GaN을 모체 재료로 해서 Eu를 첨가(도핑)해서 얻어지는 반도체를, 적색 발광 반도체 소자 재료로서 이용하는 것이 검토되어, 주목을 모으고 있다(특허문헌 3, 비특허문헌 1 내지 5). 그러나, 얻어진 반도체의 결정 품질에 문제가 있고, 또한 발광에는 수십 내지 수백V의 고전압을 필요로 하므로, 적색 발광 반도체 소자 재료로서 채용하는 데는 문제가 있다.
또, GaInN계의 반도체에 Eu를 첨가한 형광체층을 제작하여, 이 형광체층으로부터 적색 발광시키는 것도 검토되고 있지만, 청색 발광에 의해 형광체층이 여기되어서 적색 발광하는 간접적인 발광 기구이기 때문에, 발광 효율이 충분하다고는 말할 수 없다고 하는 문제가 있다(특허문헌 1, 2, 4, 5).
JP 2002-208730 A JPH11-87778 A JP 2000-91703 A JP 2005-340231 A JP 2005-353651 A
J. Sawahata 외 ４명, 「TEM　observation　of　Eu-doped　GaN　and　fabrication　of　n-GaN/Eu：GaN/p-GaN　structure」, Optical　Materials　28(2006）759-762, ELSEVIER J. Heikenfeld 외 4명, 「Red light emission by photoluminescence and electroluminescence from Eu-doped GaN」, APPLIED PHYSICS LETTERS VOLUME 75, NUMBER 9, 30 AUGUST 1999, American Institute of Physics S. Morishima 외 4명, 「Growth of Eu Doped GaN and Electroluminescence from MIS Structure」, phys. stat. sol. (a) 176, 113(1999) M. Pan 외 1명, 「Red emission from Eu-doped GaN luminescent films grown by metalorganic chemical vapor deposition」, APPLIED PHYSICS LETTERS VOLUME 83, NUMBER 1, 7 JULY 2003, American Institute of Physics J. Laski 외 6명, 「Study of GaN:Eu3+Thin Films Deposited by Metallorganic Vapor-Phase Epitaxy」, Journal of The Electrochemical Society, 155(11) J315-J320(2008)
본 발명은, 전술한 문제를 감안하여, 저전압에서 동작가능하고 충분한 발광 효율을 지니며, 또한 환경 친화적인 적색 발광 반도체 소자 및 그 제조방법을 제공하는 것을 과제로 한다.
본 발명자들은, 예의 검토한 결과, 이하의 각 양상에 나타낸 발명에 의해, 상기 과제를 해결할 수 있는 것을 찾아내어, 본 발명을 완성하기에 이르렀다.
본 발명의 제1양상에 의한 발명은,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정(混晶)을 이용한 적색 발광 반도체 소자의 제조방법으로서,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, 내열온도가 100℃를 초과하는 고온 사양의 배관 밸브를 구비한 유기 금속 기상성장장치에 의해, 유기 원료의 실린더 온도를 고온으로 유지하면서, 900 내지 1100℃의 온도조건 하에, 반응 용기로부터 꺼내는 일없이, 반응 용기 내에 있어서, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층을, 결정 표면에 데미지를 부여하는 일없이, 0.1 내지 4㎛/h의 성장 속도에서, p형층과 n형층의 형성과 일련의 형성 공정에 있어서 형성해서, 각 층 사이에 계면준위가 존재하지 않고, 캐리어가 효율적으로 주입되어서, 저전압 동작이 가능한 적색 발광 반도체 소자를 제조하는 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법이다.
그리고, 본 발명은,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정을 이용한 적색 발광 반도체 소자의 제조방법으로서,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, 900 내지 1100℃의 온도조건 하에, 618 내지 623㎚의 파장의 발광이 가능한 부위에서, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층을, p형층과 n형층 사이에, p형층과 n형층의 형성과 일련의 형성 공정에 있어서 형성하는 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법이다.
본 발명자들은, 최초로, 최근 주목을 모으고 있는 전술한 종래의 GaN이나 GaInN에 Eu를 첨가한 반도체를 이용한 적색 발광 반도체 소자에 있어서의 문제의 원인에 대해서 검토하여, 이하의 검토 결과를 얻었다.
(1) 종래의 Eu의 첨가는 주로 이온 주입법을 이용하여, 고에너지에 의한 이온 주입에 의해 행해지고 있다. 이 때문에, 반도체의 표면이나 그 가까운 결정이 데미지를 받아, 적색 발광 반도체 소자로서 양호한 pn접합을 형성할 수 없어, 디바이스 구조에 이용하기에는 적합하지 않다.
(2) 또, 분자선 에피택시법에 의한 Eu 첨가도 수행되고 있지만, 양질인 p형층을 제작할 수 없기 때문에, Eu를 GaN 등에 첨가한 적색 발광 반도체 소자에 있어서의 발광 기구는 가속된 캐리어를 Eu에 충돌시킴으로써, Eu 이온을 여기시켜서 발광하는 충돌 여기 기구이며, 캐리어를 충분히 가속시키는 에너지 때문에, 발광에 수십 내지 수백V의 고전압을 필요로 하고 있었다.
(3) 활성층의 Eu가 Ga와 치환하는 형태로 배치되어 있을 경우에는 충분히 발광하지만, 격자 간에 침입하는 형태로 배치되어 있을 경우에는 발광 효율이 현저하게 쇠퇴하므로, Eu의 정밀한 제어가 필요하다.
구체적으로는, Eu 이온의 치환 부위가 Ga부위 및 그 극 근방으로 되도록 제어함으로써, 그 포토루미네선스 스펙트럼(Photoluminescence Spectrum: PL 스펙트럼)에 있어서, Eu 이온에 기인하는 발광인 621㎚ 부근의 피크가 지배적으로 되어, 충분히 발광해서 고휘도 발광을 얻을 수 있다.
이들 지견에 의거해서, 본 발명자들은, 예의 검토한 결과, 유기 금속 기상성장법(OMVPE, MOCVD)을 이용하여, 모체 재료인 GaN에 Eu를 Ga와 치환하도록, 소정의 조건 하에 첨가한 활성층을 p형층과 n형층 사이에 형성시킴으로써, 621㎚ 부근의 피크가 지배적인 발광이 가능해져서, 저전압에서 동작가능하고 높은 발광 효율을 지니는 적색 발광 반도체 소자가 얻어지는 것을 찾아내었다.
본 발명에 따르면, 활성층을 형성함에 있어서, 일정 조건 하에 있어서, 유기 금속 기상성장법을 이용하여, Eu의 첨가를 제어하므로, 이온 주입법이나 분자선 에피택시법과 달리, 반도체의 표면이나 그 가까운 결정이 데미지를 받는 일이 없어, 양호한 pn접합을 형성시킬 수 있다.
이러한 양호한 pn접합을 지니는 적색 발광 반도체 소자는, 상기 충돌 여기 기구에 의한 발광과 달리, 수V 정도의 저전압의 인가에서, 오믹 전극(ohmic electrode)을 통해서 p형층으로부터 정공(hall)을, n형층으로부터 전자를 활성층에 주입할 수 있고, 이와 같이 주입된 정공과 전자의 에너지가 Eu 이온을 여기시키며, 여기된 Eu 이온이 기저상태로 돌아가기 위하여 방출하는 에너지에 의해 적색 발광을 한다.
이와 같이, 본 발명에 따르면, 적색 발광 반도체 소자에 있어서 소비 전력의 현저한 저하를 도모하는 것이 가능해져, 소자 수명을 비약적으로 향상시킬 수 있다.
또, 본 발명에 따르면, 소정의 성장 온도 하에서, Eu 이온의 치환 부위가 Ga 부위 및 그 극 근방으로 되도록, Eu를 제어해서 첨가하고 있기 때문에, 621㎚ 부근의 피크가 지배적인 적색 발광이 가능해져, 충분한 발광 효율을 얻을 수 있다. 그래서, 이 발광은, 형광체층을 개재한 간접적인 발광이 아니라 직접적인 발광이기 때문에, 발광 효율이 높다.
또, 「621㎚ 부근의 피크가 지배적」이란, 621㎚를 중심으로 한 618 내지 623㎚의 범위의 파장에서의 발광이 Eu 이온에 기인하는 발광이기 때문에, 이 621㎚ 부근의 피크를 가능한 한 크게 하는 것을 의미하고 있다.
이상에 있어서는, 모체 재료로서 GaN, 첨가 원소로서 Eu를 들어서 본 발명을 설명해왔지만, 모체 재료로서는 GaN으로 한정되지 않고, InN, AlN 또는 이들의 혼정(InGaN, AlGaN 등)을 모체 재료로 해도 전술한 것과 마찬가지의 효과를 얻을 수 있다. 또한, 첨가 원소로서도 Eu로 한정되지 않고, Pr을 첨가 원소로 해도 마찬가지의 효과를 얻을 수 있다.
첨가 원소를 Eu 또는 Pr로 하고 있는 것은, 이들 원소는 외곽 전자가 내곽 전자에 의해 차폐되어 있어, 내곽 천이에 따르는 발광이 590㎚ 이상의 파장이며, 이것이 NTSC색 영역, HDTV색 영역에 한정되지 않고, 붉은 기가 느껴지는 광이기 때문이다.
상기와 같은 우수한 성능을 얻기 위해서는, 활성층의 형성에 이용하는 유기 금속 기상성장법에 있어서의 온도조건이 중요하여, 900 내지 1100℃의 조건 하에서 활성층을 형성하는 것이 중요하다.
온도가 900℃ 미만이면, 다른 결정장을 지니는 Eu 이온이 증가하여, 621㎚에 있어서의 피크가 현저하게 감소하고, 1100℃를 초과하면, Eu 이온이 표면으로부터 이탈하여 Eu 첨가가 곤란해지기 때문이다. 바람직한 온도조건은 950 내지 1050℃이다.
또, 내열온도가 100℃를 초과하는 고온 사양의 배관 밸브를 구비한 유기 금속 기상성장장치를 이용해서, 유기 원료의 실린더 온도(용기의 온도)를 고온으로 유지하면서, 충분한 양의 Eu 등을 반응기에 공급하는 것이 중요하다.
또한, 결정 표면이 데미지를 받으면, 양호한 pn접합을 형성하는 것이 가능하지 않으므로, 양호한 pn접합을 얻기 위해서는, p형층과 활성층과 n형층을 일련의 형성 공정에 있어서 형성하는 것이 중요하다.
또, 본 발명에 있어서는, 활성층의 성장 속도를 0.1 내지 4㎛/h로 제어함으로써, 안정적으로 Eu나 Pr이 첨가된 모체 재료를 에피택셜 성장시킬 수 있는 것을 알 수 있었다. 보다 바람직한 범위는 0.1 내지 1㎛/h이다.
즉, p형층, 활성층 및 n형층의 형성에 있어서, 도중에 반응 용기로부터 꺼내는 일없이, 반응 용기 내에 있어서 순차 p형층, 활성층 및 n형층(p형층 및 n형층의 순번의 전후는 불문함)을, 결정 표면에 데미지를 부여하는 일없이, 0.1 내지 4㎛/h의 성장 속도에서 형성함으로써, 각 층 간에 계면 준위가 존재하지 않아, 캐리어를 효율적으로 주입할 수 있어, 저전압동작이 가능해진다..
또, 상기의 관점에서, n형층 및 p형층도 유기 금속 기상성장법에 의해 형성하는 것이 바람직하지만, 다른 성장법을 배제하는 것은 아니다.
본 발명은, In 농도를 높이는 것은 아니기 때문에, 피에조 전계효과에 의해 발광 효율이 저하하는 바와 같은 일은 없다.
그래서, 본 발명은, As나 P라고 하는 유해한 원소를 이용하고 있지 않기 때문에, 얻어진 적색 발광 반도체 소자는 환경 친화적인 것으로 된다. 단, 본 발명은, 기판으로서, GaAs, GaP 등, As나 P 등을 포함하는 기판을 이용하는 것을 배제하는 것은 아니다.
그리고, 본 발명에 있어서의 적색 발광 반도체 소자는, 기본적으로 종래의 질화물 청색 발광 반도체 소자와 같은 구조이기 때문에, 소자의 생산 시, 첨가 재료를 변경하는 것만으로 기존의 질화물 청색 발광 반도체 소자의 제조 설비를 사용할 수 있어, 비용의 저감을 도모할 수 있다.
또한, 질화물 발광 반도체 소자로서는, 이미 청색, 녹색의 발광 반도체 소자가 얻어지고 있기 때문에, 이들 발광 반도체 소자와 본 발명에 따른 적색 발광 반도체 소자를 이용해서, 「적색·녹색·청색」의 광의 3원색의 발광 다이오드로서 집적화하는 것이 가능해지고, 저소비 전력 또한 고정세한 발광 다이오드를 이용한 풀 컬러 디스플레이의 제조를 도모하는 것이 가능해진다.
또, 활성층을 사이에 삽입하는 층의 밴드갭은, 활성층의 밴드갭보다도 크게 하는 것이 바람직하다. 이것에 의해, 활성층에 주입된 정공이나 전자를 효과적으로 활성층 내에 가둘 수 있어, 보다 발광 특성이 양호한 적색 발광 반도체 소자로 하는 것이 가능하다. 구체적으로는, 예를 들어, InGaN/GaN, GaN/AlGaN 등 사이에 활성층을 형성하는 것이 바람직하다.
전술한 바와 같은 우수한 성능을 지니는 적색 발광 반도체 소자를 얻는 것이 가능한 본 발명의 큰 포인트의 1개는, 전술한 바대로, 소정의 높은 온도조건 하에, 유기 금속 기상성장법을 채용한 점에 있지만, 종래, 희토류원소는 고온에서는 기판 표면에 흡착해도, 열 에너지에 의해 이탈되어 버리므로, 첨가가 곤란한 것으로 여겨지고 있었다.
오늘에 이르기까지 장기간, 유기 금속 기상성장법을 이용한 저전압에서 동작가능한 적색 발광 반도체 소자가 개발되지 않았던 것은, 상기의 기성 개념이나 소자 제작 시의 중요한 조건이 충분히 배려되고 있지 않았던 것에 의한 것이라고 여겨진다.
본 발명자들은, 이온 주입법이나 분자선 에피택시법에 의한 결정의 데미지 문제를 극복하기 위하여, 종래의 개념에 얽매이지 않고, 고온의 유기 금속 기상성장법을 적용해서, 성장 조건의 최적화를 도모하면서 Eu나 Pr의 첨가를 행하는 것에 의해, 상기의 우수한 특징을 지니는 적색 발광 반도체 소자의 제작에 성공한 것이다.
본 발명의 제2양상에 의한 발명은
상기 첨가되는 원소가 Eu인 것을 특징으로 하는 상기 제1양상에 기재된 적색 발광 반도체 소자의 제조방법이다.
Eu는 Pr에 비해서 적색 발광 효율이 높기 때문에, 첨가하는 원소로서 보다 바람직하다. 또, Eu는 컬러 텔레비전의 적색 형광체로서의 실적도 있어, Pr에 비해서 Eu화합물의 입수도 용이하기 때문에 첨가하는 원소로서 바람직하다.
그리고, 본 발명은,
상기 활성층을 형성하기 위하여 이용되는 상기 유기 금속 기상성장법에 있어서의 캐리어 가스의 유량이 10 내지 40SLM인 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법이다.
캐리어 가스의 유량을 10 내지 40SLM으로 함으로써, 활성층(GaN층)의 성장 시의 압력 분위기가 증대했을 경우더라도, 충분한 유량을 확보해서, Eu 첨가를 행할 수 있으므로, 충분한 Eu 농도를 확보해서 안정한 고휘도 발광을 얻는 것이 가능한 것을 알 수 있었다.
그리고, 본 발명은,
상기 활성층을 형성하기 위하여 이용되는 상기 유기 금속 기상성장법에 있어서의 성장 압력이 5㎪ 초과 105㎪ 미만인 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법이다.
유기 금속 기상성장법을 이용하여, 첨가 원소를 치환형으로 효율적으로 모체 재료에 첨가하기 위해서는, 반응 장치 내에 있어서의 원료 가스의 열대류를 제어할 필요가 있고, 성장 압력을 5㎪ 초과 105㎪ 미만으로 제어함으로써, 모체 재료의 표면에 있어서의 열대류가 제어되어서, 균일한 첨가가 행해지는 동시에, 안정한 활성층을 에피택셜 성장시킬 수 있으므로, 결정 표면의 평탄성을 확보할 수 있는 것을 알 수 있었다.
즉, 5㎪ 이하이면, 모체 재료인 GaN의 결정성이 열화하여, 결정 표면의 평탄성이 손상된다. 한편, 105㎪ 이상이면, 결정 성장 시 유속을 일정하게 유지하는 것이 곤란해져, Eu 농도의 불균일성이 증대하여, 결정 표면의 평탄성을 확보할 수 없는 것을 알 수 있었다.
결정 표면의 평탄성이 손상되어 있으면, pn접합 다이오드 구조를 제작했을 때 양호한 계면을 형성할 수 없으므로, 디바이스 성능이 손상된다. 10 내지 100㎪인 것이 보다 바람직하다.
또, 대기압(100㎪)에서의 GaN성장이 가능해지면, 펌프 등의 감압 장치가 불필요해지므로, 제조 비용의 저감을 도모할 수 있어 바람직하다.
삭제
삭제
삭제
그리고, 본 발명은,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정을 이용한 적색 발광 반도체 소자의 제조방법으로서,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, 온도 900 내지 1100℃, 캐리어 가스의 유량 10 내지 40SLM, 성장 압력 5㎪ 초과 105㎪ 미만의 조건 하에, 618 내지 623㎚의 파장의 발광이 가능한 부위에서, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층을, p형층과 n형층 사이에, p형층과 n형층의 형성과 일련의 형성 공정에 있어서 형성하는 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법이다.
온도 900 내지 1100℃, 캐리어 가스의 유량 10 내지 40SLM, 성장 압력 5㎪ 초과 105㎪ 미만의 조건 하에, Eu 또는 Pr을 첨가하는 것에 의해, Eu 농도, Pr 농도를 충분히 확보할 수 있고, 안정한 고휘도 발광을 얻을 수 있다.
본 발명의 제3양상에 의한 발명은,
첨가되는 Eu원이 Eu{N[Si(CH3)3]2}3 또는 Eu(C11H19O2)3인 것을 특징으로 하는 상기 제1 또는 제2양상에 기재된 적색 발광 반도체 소자의 제조방법이다.
Eu 화합물로서는, 예를 들어, Eu[C5(CH3)5]2, Eu[C5(CH3)4H]2, Eu{N[Si(CH3)3]2}3, Eu(C5H7O2)3, Eu(C11H19O2)3 등을 들 수 있지만, 이들 중, Eu{N[Si(CH3)3]2}3 또는 Eu(C11H19O2)3가, 반응 장치 내에서의 증기압이 높기 때문에 바람직하다.
본 발명의 제4양상에 의한 발명은,
상기 Eu의 첨가량이 1×1018 내지 1×1021㎝-3인 것을 특징으로 하는 상기 제1 내지 제3양상 중 어느 하나의 양상에 기재된 적색 발광 반도체 소자의 제조방법이다.
상기 활성층에 첨가하는 Eu의 양으로서는, 1×1018 내지 1×1021㎝-3가 바람직한 것을 알 수 있었다. 1×1018㎝-3 미만이면, 농도가 낮기 때문에 고휘도 발광을 얻는 것이 곤란하고, 1×1021㎝-3를 초과하면, 활성층에 Eu의 편석이 생기므로, 발광 효율이 감소한다.
본 발명에 관한 바람직한 적색 발광 반도체 소자는,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정을 이용한 적색 발광 반도체 소자로서,
기판 상에, n형층과 p형층 사이에 삽입된 활성층을 지니고, 상기 활성층은, GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층인 것을 특징으로 하는 적색 발광 반도체 소자이다.
본 발명에 있어서는, n형층과 p형층 사이에 형성된 활성층이 유기 금속 기상성장법을 이용하여, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가되어 있기 때문에, 양호하게 형성된 pn접합에 의해, 저전압의 인가에서 동작가능하고 발광 효율이 양호한 적색 발광 반도체 소자를 제공할 수 있다. 또, n형층과 p형층도 유기 금속 기상성장법에 의해 형성되어 있는 것이 바람직하다.
또한, 기판으로서는, 통상 사파이어가 이용되지만, 이것으로 한정되는 것은 아니고, 예를 들어, Si, GaN, GaAs 등을 이용할 수도 있다.
본 발명에 관한 바람직한 적색 발광 반도체 소자는,
GaN, InN, AlN 또는 이들 중 2개 이상의 혼정을 이용한 적색 발광 반도체 소자로서,
기판 상에, n형층과 p형층 사이에 삽입된 활성층을 지니고, 상기 활성층은, GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, 618 내지 623㎚의 파장의 발광이 가능한 부위에서, Eu 또는 Pr이 Ga, In 혹은 Al과 치환되도록 첨가된 활성층인 것을 특징으로 하는 적색 발광 반도체 소자이다.
618 내지 623㎚의 파장의 발광을 하는 부위에서, Eu 또는 Pr이 Ga, In 혹은 Al과 치환되도록 첨가되어 있기 때문에, 고휘도 발광의 적색 발광 반도체 소자를 제공할 수 있다.
본 발명에 관한 바람직한 적색 발광 반도체 소자는,
상기 제1 내지 제4양상 중 어느 하나의 양상에 기재된 적색 발광 반도체 소자의 제조방법을 이용해서 제조되어 있는 것을 특징으로 하는 적색 발광 반도체 소자이다.
전술한 바대로, 상기 제1 내지 제4양상 중 어느 하나의 양상에 기재된 제조방법을 이용해서 제조된 적색 발광 반도체 소자는, 저전압의 인가에서 동작가능하고 높은 발광 효율을 지닌다. 그리고 소비 전력이 적고, 환경에도 친화적인 반도체 소자이다.
본 발명에 관한 바람직한 적색 발광 반도체 소자는,
상기 활성층의 p형층 측에 장벽층이 형성되어 있는 것을 특징으로 하는 적색 발광 반도체 소자이다.
장벽층이 형성되어 있는 것에 의해, n형층으로부터 주입된 전자를 활성층에 남길 수 있어, 효율적인 발광이 가능해진다.
구체적인 장벽층의 일례로서, p-Al0 .1Ga0 .9N층을 들 수 있다. 또, 이 장벽층도, 다른 층과 마찬가지로 유기 금속 기상성장법을 이용하여 형성되어 있는 것이 바람직하다.
본 발명에 관한 바람직한 적색 발광 반도체 소자는,
n-GaN층, 상기 활성층의 Eu첨가 GaN층, p-GaN층 및 p+-GaN층이 차례로 형성되고, 또한, n-GaN층에는 n형 오믹 전극이, p+-GaN층에는 p형 오믹 전극이 형성되어 있는 것을 특징으로 하는 적색 발광 반도체 소자이다.
상기 양상의 발명은 본 발명에 따른 적색 발광 반도체 소자의 바람직한 구체적인 구조를 규정하는 것이다.
본 발명에 관한 바람직한 적색 발광 반도체 소자는,
n-GaN층, 상기 활성층의 Eu첨가 GaN층, p-AlxGa(1-x)N층(여기서, 0<x≤0.5), p-GaN층 및 p+-GaN층이 차례로 형성되고, 또한, n-GaN층에는 n형 오믹 전극이, p+-GaN층에는 p형 오믹 전극이 형성되어 있는 것을 특징으로 하는 적색 발광 반도체 소자이다.
상기 양상의 발명은, 본 발명에 따른 적색 발광 반도체 소자의 특히 바람직한 구체적인 구조를 규정하는 것이다.
또, 장벽층으로서의 p-AlxGa(1-x)N층에 대해서, x를 0<x≤0.5로 하고 있는 것은, 0.5를 초과하면 밑에 있는 GaN층과의 격자 부정합도가 커지고, p-AlxGa(1-x)N층에 균열(크랙)이 생기는 것에 연유한다. 0.01≤x≤0.3이면 보다 바람직하다. 특히 바람직한 것은 0.1이다.
이상, 본 발명을 설명했지만, 본 발명자들이 아는 범위에 있어서는, 본 발명과 같이, 저전압의 인가에서 동작가능하고 높은 발광 효율을 지니는 적색 발광 반도체 소자는 아직 알려져 있지 않다.
즉, 전술한 바대로, 특허문헌 1, 2, 4 및 5의 경우에는, 청색 발광에 의해 형광체층이 여기되어서 적색 발광하는 등 간접적인 발광 기구이기 때문에, 발광 효율 및 발광 강도가 충분하지 않다. 그리고, 특허문헌 3 및 비특허문헌 1 내지 5의 경우에는, 얻어진 반도체의 결정 품질에 문제가 있고, 또한 발광에는 수십 내지 수백V의 고전압을 필요로 한다.
또, 비특허문헌 4 및 5에는, 유기 금속 기상성장법을 이용하여, 각각 1025℃(성장 압력 5㎪), 1030℃(성장 압력 106㎪)에서, GaN에 Eu를 첨가하는 기재가 표시되어 있지만, 단지, Eu가 첨가된 GaN이 자외광 조사에 의해 적색 발광하는 것을 실험으로 확인한 것뿐인 문헌으로, 적색 발광 반도체 소자에서의 발광을 고려한 것은 아니고, 저전압에서의 동작에 대해서 고려하지 않고 있다. 또한, 발광 기구나 Eu의 첨가 방법 혹은 형성 공정의 연속성 등에 있어서 본 발명과는 달리, 저전압의 인가에서 동작가능하고 높은 발광 효율과 발광 강도를 지니는 적색 발광 반도체 소자로서는 실용적인 수준에는 이르고 있지 않다.
그리고, 비특허문헌 4 및 5에 나타낸 적색 발광은, 633㎚ 부근에 5D1 내지 7F4 사이의 변이(부위가 다른 피크)가 강하게 관측되고 있어, 본 발명과 같이, 621㎚ 부근(618 내지 623㎚)의 피크가 지배적인 적색 발광은 아니어서, 발광 효율이 충분하다고는 말할 수 없다.
본 발명에 따르면, 저전압에서 동작하고, 충분한 발광 효율을 지니며, 또한 수명이 긴 적색 발광 반도체 소자를 제작할 수 있다. 그리고, 얻어진 적색 발광 반도체 소자는 지구환경에 친화적인 소자이다.
도 1은 제1 내지 3실시형태에 있어서의 적색 발광 반도체 소자의 기본적인 구조를 나타낸 도면;
도 2는 제1실시형태에 있어서의 적색 발광 반도체 소자의 포토루미네선스 스펙트럼을 나타낸 도면;
도 3은 제1실시형태에 있어서의 적색 발광 반도체 소자의 Eu 농도 및 피크 발광 강도와 성장 온도와의 관계를 나타낸 도면;
도 4는 각 성장 온도에서의 부위 선택 여기 스펙트럼의 측정결과를 나타낸 도면;
도 5는 Eu-도핑된 GaN층에 대한 러더포드 후방 산란 측정결과를 나타낸 도면;
도 6은 성장 압력과 포토루미네선스 스펙트럼의 관계를 나타낸 도면;
도 7은 대기압 하에서 가스 분위기를 변화시켜서 얻어진 적색 발광 반도체 소자의 포토루미네선스 스펙트럼을 나타낸 도면;
도 8은 대기압 하에서 가스 분위기를 변화시켜서 얻어진 적색 발광 반도체 소자의 일렉트로루미네선스 스펙트럼(electroluminescence spectrum)을 나타낸 도면;
도 9는 성장 압력과 유량을 변화시킨 경우의 결정 표면의 광학 현미경 사진;
도 10은 본 발명의 실시예에 있어서의 적색 발광 반도체 소자의 구성을 나타낸 도면;
도 11은 본 발명의 실시예에 있어서의 적색 발광 반도체 소자의 일렉트로루미네선스를 나타낸 도면.
이하, 본 발명을 실시형태에 의거해서 설명한다. 또, 본 발명은 이하의 실시형태로 한정되는 것은 아니다. 본 발명과 동일 및 균등한 범위 내에 있어서, 이하의 실시형태에 대해서 각종 변경을 가하는 것이 가능하다.
[1] Eu첨가 GaN층의 성장 조건
본 발명자들은, 본 발명에 따른 적색 발광 반도체 소자에 있어서, Eu첨가 GaN층의 바람직한 성장 조건에 대해서, 이하의 실험을 행하였다.
1. 제1실험
본 실험은, 성장 온도가 발광에 미치는 영향을 조사해서, 발광 기구를 해명하기 위하여 행한 실험이다.
도 1에 본 실험에 있어서의 적색 발광 반도체 소자의 기본적인 구조를 나타낸다. 도 1에 있어서, (21)은 GaN 캡(cap)층(두께 10㎚), (40)은 Eu-도핑된 GaN층(두께 400㎚), (55)은 비도핑된(undoped) GaN층(두께 4㎛), (56)은 GaN 버퍼층(두께 30㎚), (90)은 사파이어 기판이다.
유기 금속 기상성장법(OMVPE법)을 이용해서, 감압(10㎪) 조건 하, Eu첨가 GaN의 성장 온도를 각각 900℃, 950℃, 1000℃, 1050℃, 1100℃로 변화시켜서, 상기 구조를 지니는 5종류의 적색 발광 반도체 소자를 제작하였다. 또한, 본 실험에 있어서는, 성장 속도가 0.8㎛/h, 캐리어 가스 유량이 12.5SLM으로 되도록 제어하였다.
얻어진 각 적색 발광 반도체 소자의 포토루미네선스 스펙트럼(PL 스펙트럼)을 도 2에 나타낸다(측정 온도: 77K). 또, 도 2에 있어서, 가로축은 파장(㎚)이며, 세로축은 PL 스펙트럼의 강도(a.u.)이다. 또한, 도면 중의 「×1.5」는 실제의 값의 1.5배로 나타내고 있는 것을, 「×50」은 실제의 값의 50배로 나타내고 있는 것을 가리킨다.
도 2에 있어서, 621㎚ 부근에 관측되는 피크가 Eu 이온에 기인하는 발광이며, 전술한 바와 같이, 이 621㎚ 부근에 관측되는 피크 강도를 가능한 한 크게 하는 것이 본 발명에 있어서 중요하다.
도 2에 나타낸 바와 같이, 1100℃에서는 피크가 드러나지 않고, 발광이 관측되지 않는다. 또, 950℃ 이하에서는 피크 강도가 급격히 저하하고, 900℃에서는 50배로 함으로써 피크가 확인된다고 하는 바와 같이, 발광 강도가 급격히 저하하는 것을 알 수 있다.
이러한 피크 강도의 온도 의존성은, Eu 농도의 성장 온도 의존성에 의해서 설명할 수 있다. 도 3에 2차 이온 질량분석에 의해 동정된 Eu 농도 및 621㎚에 있어서의 PL 피크 강도(발광 강도)와 성장 온도와의 관계를 나타낸다. 또, 도 3에 있어서, 가로축은 성장 온도(℃)를 나타내고, 좌측의 세로축은 파장 621㎚에 있어서의 PL 피크 강도(a.u.)를, 오른쪽의 세로축은 Eu 농도(㎤)를 나타내고 있다. 그리고, 실선(■)은 PL 피크 강도를, 파선(●)은 Eu 농도를 나타내고 있다.
도 3에 나타낸 바와 같이, PL 피크 강도, Eu 농도 모두, 900 내지 1100℃에서 관측되어, 1000℃에 있어서 최대로 되어 있다. 이것은, 성장 온도가 1000℃를 초과하면, 성장 표면으로부터의 Eu의 이탈이 발생하므로 막 중의 Eu 농도가 감소해서 PL 피크 강도를 감소시키고, 한편, 성장 온도가 1000℃보다도 낮아지면, 유기 원료의 분해 등이 불충분해지므로 막 중의 Eu 농도가 감소해서 PL 피크 강도를 감소시키고 있는 것으로 여겨진다. 이때, 도 3에 나타낸 바와 같이, PL 피크 강도의 감소는 Eu 농도의 감소보다도 크게 감소하고 있다.
이러한 저온 측에 있어서의 PL 피크 강도의 큰 감소, 즉, 발광 강도의 현저한 감소에 대해서는, 부위 선택 여기 스펙트럼에 의해 설명할 수 있다. 또, 부위 선택 여기 스펙트럼이란, Eu치환 부위에 따라서 여기파장이 다른 것에 착안하여, 여기파장을 변화시켜서 발광 스펙트럼을 측정하는 방법이며, 이것에 의해, 어떤 부위가 각 발광 파장에 영향을 주고 있는지를 알 수 있다.
도 4에 900℃, 950℃, 1000℃, 1050℃의 각 온도에 있어서의 부위 선택적 여기발광 스펙트럼을 나타낸다. 도 4로부터, 성장 온도가 저하하는 것에 따라서, 621㎚ 부근(618 내지 623㎚)의 발광 피크가 감소하고, 624㎚ 부근의 피크가 지배적인 것으로 되어 있는 것을 알 수 있다. 이 624㎚ 부근의 피크의 존재에 대해서는, 도 2의 PL 스펙트럼에 있어서도 나타내고 있지만, 도 4에 나타내는 부위 선택적 여기 발광 스펙트럼의 측정 결과에 의해, 저온 시에는, 치환 부위가 다른 발광(624㎚ 부근의 피크에 의한 발광)이 지배적으로 되므로 발광 강도의 현저한 감소를 초래하고 있는 것을 알 수 있다.
다음에, 이 적색 발광 반도체 소자의 러더포드 후방산란 측정 결과를 도 5에 나타낸다. 도 5에 있어서, (1)은 <0001>, (2)는 <10-11>에 있어서의 측정 결과이며, 가로축은 채널링(channeling) 각도, 세로축은 규격화된 산란 강도이다. 또한, ■는 Ga, △는 Eu에 있어서의 측정 결과이다.
도 5에 명확한 바와 같이, Ga와 Eu의 측정 결과가 그리는 곡선은 잘 일치하고 있어, 성장 온도 1050℃에 있어서의 Eu 이온의 치환 부위가 Ga 부위 및 그 극근방인 것을 알 수 있다.
이상, 본 실험에 의해, 유기 금속 기상성장법(OMVPE법)을 이용한 Eu첨가 GaN의 성장에 있어서, Eu 이온을 Ga와 치환해서 고휘도 발광 부위에 정밀제어하기 위해서는, 900 내지 1100℃의 성장 온도로 행할 필요가 있는 것을 알 수 있었다.
2. 제2실험
본 실험은 대기압에 착안한 실험이다.
GaN을 대기압 하에서 성장시킬 수 있으면, 진공 펌프 등의 감압을 위한 설비가 불필요해져, 비용 절감으로 연결된다. 그래서, 대기압(100㎪) 조건 하에서, 도 1에 나타낸 구조를 지니는 적색 발광 반도체 소자를 제작하였다.
얻어진 적색 발광 반도체 소자의 PL 스펙트럼을 도 6에 나타낸다(측정 온도: 실온). 도 6에 있어서, 가로축은 파장(㎚)이며, 세로축은 PL 스펙트럼의 강도(a.u.)이다. 또, H2와 N2는 12.5SLM, NH3는 0.2SLM이다. 그리고, 도 6에는 감압(10㎪) 하에 제작한 적색 발광 반도체 소자의 PL 스펙트럼을 아울러서 나타내고 있다.
도 6에 나타낸 바와 같이, 대기압 하에서 제작한 것은, 감압 하에서 제작한 것에 비해서, 발광 강도가 감소하고 있다. 이것은, 원료 가스의 유량이 같아도, 기판 표면을 통과하는 유속이 압력에 반비례해서 저하하고, 첨가되는 Eu의 양이 적어지는 것이나, 압력의 증가에 따른 Eu 유기 원료의 포화 증기압이 저하하는 것에 의한 것으로 여겨진다.
이 때문에, 대기압 성장에 있어서 고휘도 발광을 실현하기 위해서는, 유속을 증대시킬 필요가 있고, 캐리어 가스의 유량을 증대시킬 필요가 있다. 본 실험에 있어서는, 감압에서의 성장 시에 비교해서 총유량을 12.5SLM으로부터 40SLM으로 변경해서 적색 발광 반도체 소자를 제작하였다.
얻어진 적색 발광 반도체 소자의 PL 스펙트럼을, 감압 하에 제작한 적색 발광 반도체 소자와 아울러서, 도 7에 나타낸다(측정 온도: 실온). 또, 도 8에 그 일렉트로루미네선스 스펙트럼(EL스펙트럼)을 나타낸다. 또한, 도 7에 있어서, 가로축은 파장(㎚)이며, 세로축은 PL 강도(a.u.)이다. 그리고, 도 8에 있어서, 가로축은 파장(㎚)이고, 세로축은 EL 강도(a.u.)이며, 「×10」의 의미는 도 2의 경우와 같다.
도 7에 나타낸 바와 같이, 100㎪, H2+N2: 40SLM, NH3: 4SLM으로 함으로써, 621㎚에 있어서의 발광 피크는 브로드하게 되지만, 발광 강도는 감압 하(10㎪, H2+N2: 12.5SLM, NH3: 0.2SLMl)에 비해서 5배 정도로 증대하는 것을 알 수 있다. 또한, 도 8로부터, EL발광 강도는 감압 하에 비해서 약 10배로 증대하는 것을 알 수 있다.
이와 같이, 성장 압력과 유속은, 우수한 적색 발광 반도체 소자를 제작하기 위한 독립된 변수가 아니어서, 아울러 최적화를 행하는 것이 바람직하다.
그리고, 원료공급량이나 유속 등을 최적화함으로써, 대기압 성장이어도, Eu에 의한 고휘도 발광을 얻는 것이 가능한 것을 알 수 있다.
도 9에 성장 압력과 유량을 변화시켰을 경우에 있어서의 결정 표면의 광학 현미경 사진을 나타낸다. 도 9에 있어서, 상단은 성장 압력 10㎪ 하에 제작했을 경우이며, 하단은 성장 압력 100㎪ 하에 제작했을 경우이다. 그리고, 유량은 왼쪽에서부터 차례로 12.5SLM, 25SLM, 40SLM이다.
도 9로부터, 성장 압력이 10㎪인 경우에는, 유량, 즉, 유속의 감소에 의해, 표면의 평탄성이 손상되어 있는 것을 알 수 있다. 한편, 성장 압력이 100㎪인 경우에는, 표면의 평탄성은 손상되고 있지 않은 것을 알 수 있다.
본 발명자들의 다른 실험에 따르면, 성장 시의 압력이 5㎪ 이하이면, 결정 표면의 평탄성이 손상되고, 또한, 105㎪ 이상이면, 결정 성장 시 유속을 일정하게 유지하는 것이 곤란해지는 것을 알 수 있다. 결정 표면의 평탄성이 손상되어 있으면, pn접합 다이오드 구조를 제작했을 때 양호한 계면을 형성할 수 없으므로, 디바이스 성능이 손상된다. 이 때문에, 성장 압력으로서는, 5㎪ 초과 105㎪ 미만인 것이 바람직하다.
[2] 실시예
이하에 실시예를 들어, 본 발명을 보다 구체적으로 설명한다. 또, 본 실시예는, 감압 조건(10㎪), 성장 온도 1050℃, 성장 속도 0.8㎛/h, 유속 12.5SLM 하에 GaN층을 형성시킨 예이다.
1. 적색 발광 반도체 소자의 구성
처음에, 본 실시예의 적색 발광 반도체 소자의 구성에 대해서 설명한다. 도 10은 본 실시예의 형태의 적색 발광 반도체 소자의 구성을 나타낸 도면이다. 도 10에 있어서, (10)은 p형 오믹 전극(혹은 오믹 컨택트)(애노드), (21)은 p+-GaN층, (22)는 p-GaN층, (30)은 p-Al0 .1Ga0 .9N층이다. 그리고, (40)은 Eu-도핑된 GaN층이다. 또한, (50)은 n-GaN층, (55)는 언도핑된 GaN층, (56)은 GaN 버퍼층, (60)은 n형 오믹 전극(혹은 오믹 컨택트)(캐소드), (90)은 사파이어 기판이다.
n-GaN층(50), Eu-도핑된 GaN층(40), p-Al0 .1Ga0 .9N층(30), p-GaN층(22) 및 p+-GaN층(21)에 의해, pn접합 다이오드 구조가 구성되어 있다.
2. 적색 발광 반도체 소자의 제작
(1) 각 층의 제작방법
다음에, 도 10에 나타낸 적색 발광 반도체 소자에 있어서의 각 층의 제작방법의 개략을 설명한다. 또, 이들 각 층의 제작은, 도중에 시료를 반응관으로부터 꺼내는 일없이, 성장의 중단이 없도록 일련의 공정으로 행하였다.
(a) GaN 버퍼층의 제작
최초에, 사파이어기판(90) 위에, 유기 금속 기상성장(OMVPE)법을 이용해서, 두께 30㎚의 GaN 버퍼층(56)을 제작하였다. 이 GaN 버퍼층(56)은 사파이어와 GaN의 격자정수의 차이에 의한 크랙의 발생을 방지하기 위하여 형성된다.
(b) 언도핑된 GaN층의 제작
이어서, GaN 버퍼층(56) 위에, 마찬가지로, 유기 금속 기상성장법을 이용하여, 두께 3.4㎛의 비도핑된 GaN층(55)을 제작하였다. 이 비도핑된 GaN층(55)은 사파이어 기판과 n-GaN층과의 사이의 거리를 크게 해서, 전위의 영향을 억제하기 위하여 형성된다.
(c) n-GaN층의 제작
다음에, 언도핑된 GaN층(55) 위에, 마찬가지로, 유기 금속 기상성장법을 이용하여, 두께 3㎛의 n-GaN층(50)을 제작하였다. 이 n-GaN층(50)은 pn접합 다이오드 구조로 하기 위하여 형성된다.
(d) Eu-도핑된 GaN층(40)의 제작
이어서, n-GaN층(50) 위에, 마찬가지로, 유기 금속 기상성장법을 이용하여, 두께 300㎚의 Eu-도핑된 GaN층(40)을 제작하였다. 이 Eu-도핑된 GaN층(40)이 본 실시형태에 있어서의 적색 발광 반도체 소자의 활성층으로 된다.
(e) p-Al0 .1Ga0 .9N층의 제작
다음에, Eu-도핑된 GaN층(40) 위에, 마찬가지로, 유기 금속 기상성장법을 이용하여, 두께 10㎚의 p-Al0 .1Ga0 .9N층(30)을 제작하였다. 이 p-Al0 .1Ga0 .9N층(30)은, n-GaN층(50)으로부터 주입된 전자를 활성층인 Eu-도핑된 GaN층(40)에 남기기 위한 장벽층으로서 형성된다.
(f) p-GaN층의 제작
이어서, p-Al0 .1Ga0 .9N층(30) 위에, 마찬가지로, 유기 금속 기상성장법을 이용하여, 두께 100㎚의 p-GaN층(22)을 제작하였다. 이 p-GaN층(22)은 pn접합 다이오드 구조로 하기 위하여 형성된다.
(g) p+-GaN층의 제작
최후에, p-GaN층(22) 위에, 마찬가지로, 유기 금속 기상성장법을 이용하여, 두께 10㎚의 p+-GaN층(21)을 제작하였다. 이 p+-GaN층(21)은 오믹 전극(10)으로부터 효율적으로 정공을 주입하기 위하여 형성된다.
(h) 오믹 전극의 형성
이상의 각 층의 제작의 완료 후, n형 오믹 전극(60)으로서, 드라이 에칭법에 의해 노출시킨 n-GaN층(50) 상에, 전자 빔 증착에 의해 Al/Au의 오믹 전극을 형성하였다. 마찬가지로, p-GaN층(21) 상에 전자 빔 증착에 의해 Pd/Au의 반투명 오믹 전극을 형성하였다. 또, 오믹 전극을 이용한 것은, 반도체와의 접촉 계면에서의 전기 저항이 적은 것에 의한다.
(2) 원료 및 조건
다음에, 본 실시예에 있어서의 적색 발광 반도체 소자의 제작에 관해서 사용되는 각 원료 및 제작 시에 있어서의 조건에 대해서 설명한다.
(a) n형 및 p형 불순물
n형 및 p형 불순물로서, Si 및 Mg를 이용하였다. 본 실시형태에 있어서, n-GaN층(50)에 있어서의 Si불순물 도핑 농도는 5×1018㎝-3이고, p-Al0 .1Ga0 .9N층(30) 및 p-GaN층(22)에 있어서의 Mg 불순물 농도는 5×1017㎝-3이며, p+-GaN층(21)에 있어서의 Mg 불순물 농도는 1×1018㎝-3로 하였다.
(b) Eu 원료
Eu 유기 원료로서, Eu(C11H19O2)3를 이용해서, 유기 금속 기상성장 장치의 배관 밸브 등을 통상 사양의 것(내열온도 80 내지 100℃)으로부터 고온 특수 사양의 것으로 변경함으로써, 실린더 온도를 135℃로 유지하는 것을 가능하게 하여, 충분한 양의 Eu를 반응관에 공급하는 것이 가능해지도록 하였다. 2차 이온 질량분석법에 의해서 동정한 Eu-도핑된 GaN층(40)의 Eu 농도는 7×1019㎝- 3였다.
(c) 원료 가스
Eu 이외의 원료 가스로서, Ga는 트라이메틸갈륨, N은 암모니아, Al은 트라이메틸알루미늄을, Mg는 시클로펜타다이에닐 마그네슘을, Si는 모노메틸실란을 이용하였다.
(d) 캐리어 가스
캐리어 가스로서는 수소를 이용하였다.
(e) 온도, 분위기 압력
GaN층 형성 시의 반응관 내부(성장 온도)의 온도는, 상기 제1실험에 있어서의 900 내지 1100℃ 중에서 1050℃로 하였다. 또, 분위기 압력(성장 압력)은 상기 제3실험에 있어서의 5㎪ 내지 105㎪ 중에서 10㎪로 하였다.
(f) 반응 용기 등
이용한 반응 용기의 유로 단면적은 10㎠이며, 기판의 크기는 2인치이다. 또, 도입하는 가스 유속을 최적화함으로써 대류의 발생을 억제시켜서 Eu의 균일한 첨가(치환형의 침입)를 도모하였다.
(g) 성장 속도
상기와 같은 구성 하, 0.8㎛/h의 성장 속도로 활성층의 형성을 행하였다.
3. 발광 시험
다음에, 제작한 pn접합 다이오드에, 실온에서 순방향으로 3, 5, 6, 9V의 전압을 인가해서, 도 11에 나타낸 바와 같은 각 일렉트로루미네선스 스펙트럼(EL스펙트럼)을 얻었다. 또, 도 11에 있어서, 세로축은 발광 강도(임의단위, a.u.)이고, 가로축은 파장(㎚)이다. 또한, 굵은 선은 9V-60㎃인 경우이고, 실선은 6V-14㎃인 경우이며, 파선은 5V-3.9㎃인 경우이고, 일점 쇄선은 3V-39㎂인 경우이다.
4. 시험 결과의 평가
종래의 MIS 구조의 적색 발광 반도체 소자는 충돌 여기 기구에 의한 것이므로, 발광에 고전압을 필요로 하고 있었지만, 본 실시형태에 있어서의 적색 발광 반도체 소자는 pn접합 다이오드 구조로 해서 전류를 주입시키고 있기 때문에, 저전압의 인가로 발광시키는 것이 가능해서, 도 11에 나타낸 바와 같이, Eu 이온에 기인하는 날카로운 발광이 파장 621㎚ 부근이라고 하는 적색 영역의 특정한 파장에 관측되어서, GaN 모체에 캐리어 주입하는 것에 의해 Eu 이온의 모체 재료를 개재한 여기가 일어나고 있는 것, 즉, 5D0→7F2의 발광 피크가 지배적인 부위에서 선택적으로 여기되어서 발광하고 있는 것을 확인할 수 있다.
이상, 본 발명에 따르면, GaN, InN, AlN 등을 이용한 반도체층에, 특정한 조건 하에서, 유기 금속 기상성장에 의해 Eu 혹은 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층을 제작하고, pn접합 다이오드 기술로 조합시키는 것에 의해, 저전압에서 동작하는 발광 효율이 높고, 발광 강도가 높은 적색 발광 반도체 소자를 실현할 수 있다.
10: p형 오믹 전극 21: p+-GaN층
22: p-GaN층 30: p-Al0 .1Ga0 .9N층
40: Eu-도핑된 GaN층 50: n-GaN층
55: 언도핑된 GaN층 56: GaN 버퍼층
60: n형 오믹 전극 90: 사파이어 기판

Claims (14)

  1. GaN, InN, AlN 또는 이들 중 2개 이상의 혼정(混晶)을 이용한 적색 발광 반도체 소자의 제조방법으로서,
    GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기 금속 기상성장법을 이용하여, 900 내지 1100℃의 온도조건 하에, 반응 용기로부터 꺼내는 일없이, 반응 용기 내에 있어서, Eu 또는 Pr을 Ga, In 혹은 Al과 치환하도록 첨가한 활성층을, 결정 표면에 데미지를 부여하는 일없이, 0.1 내지 4㎛/h의 성장 속도에서, p형층과 n형층의 형성을 포함하는 일련의 형성 공정을 통해서 형성해서, 각 층 사이에 계면준위가 존재하지 않고, 캐리어가 효율적으로 주입되어서, 저전압 동작이 가능한 적색 발광 반도체 소자를 제조하는 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 첨가되는 원소는 Eu인 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 첨가되는 원소인 Eu의 원료가스는 Eu{N[Si(CH3)3]2}3 또는 Eu(C11H19O2)3인 것을 특징으로 적색 발광 반도체 소자의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 첨가된 Eu의 농도는 1×1018 내지 1×1021㎝-3인 것을 특징으로 하는 적색 발광 반도체 소자의 제조방법.
  5. GaN, InN, AlN 또는 이들 중 2개 이상의 혼정을 이용한 적색발광반도체소자로서, 기판상에 n형층과 p형층에 끼워진 활성층을 가지고, 상기 활성층은 GaN, InN, AlN 또는 이들 중 2개 이상의 혼정에, 유기금속기상성장법을 이용해서 Eu 또는 Pr을 Ga, In 또는 Al과 치환하도록 첨가한 활성층인 것을 특징으로 하는 적색발광반도체소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020117027626A 2009-05-07 2010-04-28 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법 KR101383489B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009112535 2009-05-07
JPJP-P-2009-112535 2009-05-07
PCT/JP2010/057599 WO2010128643A1 (ja) 2009-05-07 2010-04-28 赤色発光半導体素子および赤色発光半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20120008529A KR20120008529A (ko) 2012-01-30
KR101383489B1 true KR101383489B1 (ko) 2014-04-08

Family

ID=43050144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027626A KR101383489B1 (ko) 2009-05-07 2010-04-28 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법

Country Status (4)

Country Link
US (1) US8409897B2 (ko)
JP (1) JP5388041B2 (ko)
KR (1) KR101383489B1 (ko)
WO (1) WO2010128643A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943407B2 (ja) * 2011-03-07 2016-07-05 国立大学法人豊橋技術科学大学 窒化物半導体発光素子及びその製造方法
JP5896454B2 (ja) * 2011-12-07 2016-03-30 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
JP6450061B2 (ja) * 2011-12-07 2019-01-09 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
WO2014030516A1 (ja) 2012-08-23 2014-02-27 国立大学法人大阪大学 窒化物半導体素子用基板とその製造方法、および赤色発光半導体素子とその製造方法
JP6222684B2 (ja) * 2013-03-08 2017-11-01 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
KR102489464B1 (ko) * 2016-02-23 2023-01-17 엘지이노텍 주식회사 발광 소자 및 이의 제조 방법
CN110036144A (zh) * 2016-11-25 2019-07-19 国立大学法人大阪大学 氮化物半导体基板及其制造方法以及半导体器件
TWI716986B (zh) * 2018-09-03 2021-01-21 國立大學法人大阪大學 氮化物半導體裝置與其基板及添加稀土類元素之氮化物層的形成方法，以及紅色發光裝置
JP7149164B2 (ja) 2018-11-02 2022-10-06 株式会社ジャパンディスプレイ 表示装置
CN112956036A (zh) 2018-11-02 2021-06-11 株式会社日本显示器 显示装置
WO2020121904A1 (ja) * 2018-12-14 2020-06-18 国立大学法人大阪大学 表示装置およびその製造方法
US11309351B2 (en) * 2019-02-20 2022-04-19 Sharp Kabushiki Kaisha Micro light-emitting diode and manufacturing method of micro light-emitting diode
JPWO2021044824A1 (ko) * 2019-09-03 2021-03-11
JPWO2022181432A1 (ko) * 2021-02-25 2022-09-01

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091703A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体発光素子およびその製造方法
JP2002208730A (ja) * 2001-01-09 2002-07-26 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2008060375A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187778A (ja) 1997-09-02 1999-03-30 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JP2004288757A (ja) 2003-03-20 2004-10-14 Ngk Insulators Ltd 半導体発光素子
JP2005340231A (ja) 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2005353651A (ja) 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091703A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体発光素子およびその製造方法
JP2002208730A (ja) * 2001-01-09 2002-07-26 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2008060375A (ja) * 2006-08-31 2008-03-13 Sanyo Electric Co Ltd 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子

Also Published As

Publication number Publication date
US8409897B2 (en) 2013-04-02
JP5388041B2 (ja) 2014-01-15
WO2010128643A1 (ja) 2010-11-11
KR20120008529A (ko) 2012-01-30
JPWO2010128643A1 (ja) 2012-11-01
US20120077299A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR101383489B1 (ko) 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법
US9911898B2 (en) Ultraviolet light-emitting device
KR100998540B1 (ko) Ｉｉｉ족 질화물계 반도체 발광 소자
KR101611412B1 (ko) 발광 소자
JP5279006B2 (ja) 窒化物半導体発光素子
JP2016154237A (ja) 結晶成長方法および発光素子の製造方法
JP2010258096A (ja) 窒化物半導体発光素子
JP2018074173A (ja) 発光素子
JP6222684B2 (ja) 赤色発光半導体素子とその製造方法
KR100916489B1 (ko) 반도체 발광소자 및 그 제조방법
JP2012089651A (ja) Ｉｉｉ族窒化物半導体素子、多波長発光ｉｉｉ族窒化物半導体層及び多波長発光ｉｉｉ族窒化物半導体層の形成方法
KR20130022815A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2012199502A (ja) 窒化物半導体及びその製造方法、並びに、窒化物半導体発光素子及びその製造方法
JP2002299686A (ja) 半導体発光素子およびその製造方法
CN111326622A (zh) 一种基于空穴调整层的发光二极管
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
KR101313645B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2010116621A (ja) ＺｎＯ系半導体層とその製造方法、ＺｎＯ系半導体発光素子、及びＺｎＯ系半導体素子
WO2022181432A1 (ja) 希土類添加窒化物半導体素子とその製造方法、半導体ｌｅｄ、半導体レーザー
KR20200083369A (ko) Ⅲ족 질화물 반도체
WO2023002931A1 (ja) 希土類添加半導体素子とその製造方法
JP2005340231A (ja) 半導体発光素子およびその製造方法
JP2004200723A (ja) ３−５族化合物半導体の結晶性向上方法
US20120160157A1 (en) Method of manufacturing light emitting diode
JP2013115277A (ja) ヘテロ接合型発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 5