CN100481330C - Ⅲ族氮化物半导体及其制造方法 - Google Patents

Ⅲ族氮化物半导体及其制造方法 Download PDF

Info

Publication number
CN100481330C
CN100481330C CNB2005800348358A CN200580034835A CN100481330C CN 100481330 C CN100481330 C CN 100481330C CN B2005800348358 A CNB2005800348358 A CN B2005800348358A CN 200580034835 A CN200580034835 A CN 200580034835A CN 100481330 C CN100481330 C CN 100481330C
Authority
CN
China
Prior art keywords
iii
nitride semiconductor
substrate
nitrogen compound
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800348358A
Other languages
English (en)
Other versions
CN101040368A (zh
Inventor
小早川真人
三木久幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101040368A publication Critical patent/CN101040368A/zh
Application granted granted Critical
Publication of CN100481330C publication Critical patent/CN100481330C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种制造III族氮化物半导体的方法，包括以下步骤：在反应容器中安装衬底；在所述衬底上形成III族氮化物半导体；使固体氮化合物存在于所述反应容器中作为III族氮化物半导体的氮源；以及向所述反应容器中供给作为III族元素的源的原材料气体，从而制造所述III族氮化物半导体。

Description

Ⅲ族氮化物半导体及其制造方法
相关申请的交叉引用
本申请是基于35 U.S.C.§111(a)提交的申请，根据35 U.S.C.§119(e)(1)，要求根据35 U.S.C.§111(b)于2004年9月21日提交的临时申请No.60/611,284和2004年9月13日提交的日本专利申请No.2004-265333的优先权。
技术领域
本发明涉及一种结晶性优良并且用于制造发光二极管(LED)、激光二极管(LD)以及电子器件的III族氮化物半导体及其制造方法。尤其涉及一种制造III族氮化物半导体的方法，该方法对于使具有优良结晶性的III族氮化物半导体能够在蓝宝石衬底上外延生长是理想可用的。
背景技术
因为III族氮化物半导体具有对应于从可见光延伸至紫外光区域的能量的直接跃迁型带隙并可以高效率的发光，所以已经转化为商品，例如LED和LD。如通过由于III族氮化物半导体的压电效应特性而在氮化铝镓(AlGaN)和氮化镓(GaN)之间的异质结界面中形成二维电子层所表明的，III族氮化物半导体还具有获得常规III-V族化合物半导体所不能获得的电子器件的特有特性的潜力。
在通常用作生长III族氮化物半导体的衬底的材料与III族氮化物半导体之间存在大的晶格失配。例如，在蓝宝石(Al2O3)与氮化镓(GaN)之间存在16％的晶格失配，而在SiC与氮化镓之间存在6％的晶格失配。通常，当存在像这样的大的晶格失配时，难以在衬底上直接实现晶体的外延生长。即使实现了生长，也得不到优良结晶性的晶体。因此，当通过金属有机化学气相淀积(MOCVD)的方法在蓝宝石单晶衬底或者SiC单晶衬底上外延生长III族氮化物半导体晶体时，已普遍采用这样的方法，该方法包括首先在衬底上淀积由氮化铝(AlN)或者AlGaN形成的并且被称作低温缓冲层的层，随后在升高的温度下在其上外延生长III族氮化物半导体晶体(参考日本专利No.3026087和JP-A HEI 4-297023)。
除了上面提及的采用低温缓冲层的生长方法以外，已经公开了这样的方法，该方法包括在衬底上形成在处于900℃至1200℃的大致范围的升高的温度下生长的AlN层，并且在其上生长氮化镓(参考例如JP-A HEI9-64477和P.Kung，et al.，Applied Physics Letters，66(1995)，p.2958)。
此外，已经公开了将采用小于等于1000的V/III族元素比率所制造的III族氮化物半导体用作缓冲层来制造III族氮化物半导体晶体层层叠结构的方法(参考JP-A 2003-243302)。
当以400℃至600℃的温度作为淀积低温缓冲层的温度时，有机金属原材料或者氮源，尤其是用作氮源的氨的热分解不充分。在这样的低温下淀积的低温缓冲层包含大量的处于其不变的形式的缺陷。由于在低温下使原材料发生反应，因此该反应伴有发生在原材料的有机金属的烷基基团与未分解的氮源之间的聚合作用，所以低温缓冲层的晶体中包含由该反应产生的大量杂质。
利用被称为低温缓冲层的结晶化的热处理工艺来消除这样的缺陷和杂质。通过使该低温缓冲层经历在非常接近III族氮化物半导体晶体的外延生长温度的升高的温度下进行的热处理，用于使缓冲层结晶的工艺实现对包含在低温缓冲层晶体中的大量杂质和缺陷的去除。
与使用该低温缓冲层的生长方法相比，已可利用如在上述“P.Kung，etal.，Applied Physics Letters，66(1995)，p.2958”中所公开的方法，该方法包括在衬底上形成在处于900℃至1200℃的大致范围的升高的温度下生长的AlN，然后在其上生长氮化镓。该现有技术提及这样的效果，该方法能够在(0002)面上制造X射线摇摆曲线为30 arcsec的真正优良的晶体。对该工艺的双检导致产生由具有非常高柱状形成特性并包含大量晶粒边界的晶体形成的氮化镓晶体膜。这种质量的晶体包含高密度的从衬底朝向表面发生的线位错。因此，当将该产物制造成发光器件或者电子器件的器件结构时，器件不能获得令人满意的特有特性。
在JP-A HEI 9-64477中也公开了一种使用在升高的温度下类似地制造的AlN层的生长方法。如该文献中所述，将要制造的III族氮化物半导体晶体优选地是结晶性优良的单晶。虽然进行了重复的双检，但与在前述现有技术中描述的方法类似地，没有发现在该现有技术中所述的使用优良单晶AlN膜的生长方法可以生长这样的晶体，以制造器件结构并获得理想的特有特性。可通过这样的假定在逻辑上解释该失败，即当结晶性优良的单晶层用作缓冲层并且随后在缓冲层上生长III族氮化物半导体时，在生长的初始阶段期间附着到缓冲层的原子不能平滑地迁移，且不能容易地实现二维生长。
如上所述，由于不能获得具有足以制造器件的结晶性的III族氮化物半导体晶体，因此使用在升高的温度下生长的AlN缓冲层来生长III族氮化物半导体晶体的方法目前不很流行。
如在JP-A 2003-243302中所公开的在将V/III比率限制为小于等于1000的条件下形成AlN膜的技术确实能够降低消耗的电功率并减轻衬底的翘曲，然而却伴有由此在AlN膜上形成的GaN的结晶性不足的问题。
本发明旨在基于在JP-A 2003-243302中所公开的技术，开发一种制造呈现更优良结晶性的III族氮化物半导体晶体，特别地是GaN晶体的方法，即旨在提供一种在不需要设定许多温度范围或者不需要过量的电功率的条件下制造具有优良结晶性的III族氮化物半导体晶体例如GaN的方法。
发明内容
为实现上述目的，本发明的第一方面提供一种制造III族氮化物半导体的方法，包括以下步骤：在反应容器中安装衬底，在所述衬底上形成III族氮半导体，使固体氮化合物存在于所述反应容器中作为III族氮化物半导体的氮源，以及向所述反应容器中供给作为III族元素的源的原材料气体，从而制造所述III族氮化物半导体。
在本发明的包括其第一方面的第二方面中，所述固体氮化合物具有比所述衬底的温度低大于等于400℃的温度。
在本发明的包括其第一方面的第三方面中，所述固体氮化合物具有处于200℃至700℃的范围的温度。
在本发明的包括其第一至第三方面中的任何一项的第四方面中，所述固体氮化合物包含选自铝、镓和铟中的一者或多者。
在本发明的包括其第一至第四方面中的任何一项的第五方面中，所述固体氮化合物是GaN。
在本发明的包括其第一至第四方面中的任何一项的第六方面中，所述固体氮化合物是AlN。
在本发明的包括其第一至第六方面中的任何一项的第七方面中，在所述反应容器中具有包含选自石英、碳、碳化硅、硅、氮化硅、氮化铝、氮化硼、氧化镁、氧化锆、Mo、Ta、W、Ti、B、Ni、Pt、Zr、Ir、V、Fe、以及Cr的至少一者的基体材料，并且所述固体氮化合物存在于所述基体材料上。
在本发明的包括其第七方面的第八方面中，所述存在于所述基体材料上的固体氮化合物是通过蒸发、分解或者反应在所述基体材料的表面上形成的沉积物。
在本发明的包括其第一至第八方面中的任何一项的第九方面中，所述固体氮化合物与所述衬底相隔5cm以内的距离。
在本发明的包括其第一至第九方面中的任何一项的第十方面中，所述衬底由选自蓝宝石(Al2O3)、SiC、Si以及III-V族化合物半导体的一者形成。
在本发明的包括其第一至第十方面中的任何一项的第十一方面中，所述在所述衬底上形成所述III族氮半导体的步骤是在所述衬底上形成缓冲层的步骤。
在本发明的包括其第十一方面的第十二方面中，所述缓冲层由GaN或AlN形成。
本发明的第十三方面提供一种通过根据其第一至第十二方面中的任何一项的制造III族氮化物半导体的方法获得的III族氮化物半导体。
根据本发明，可以在衬底上形成结晶性优良的缓冲层，例如AlN，并且也使得在其上形成的III族氮化物半导体例如GaN具有优良的结晶性。
对于本领域的技术人员而言，本发明的上述和其它目的、特有特征和优点将通过以下参考附图在此进行的说明而变得显而易见。
附图说明
图1是示例在实例1中描述的用于制造III族氮化物半导体的设备的概念的示意图；
图2是示例在实例3中描述的用于制造III族氮化物半导体的设备的概念的示意图；
图3是在实例4和5中描述的LED层叠结构的图；
图4是在实例4和5中描述的LED的电极的平面图；以及
图5是在实例6中描述的LED灯的截面图。
具体实施方式
本发明涉及一种制造III族氮化物半导体的方法，其特征在于向反应容器中供给作为原材料气体中的一种的包含III族元素的化合物，使作为另一氮源的固体氮化合物存在于反应容器中，以及利用由于其分解而产生的氮。原材料气体可以从这里可得的已知原材料气体中选取。
现在，下面将参考附图详细地描述本发明。
图1是示例用于本发明的反应容器的一个实例的截面图。
图1中，参考标号10表示反应容器，标号11表示原材料气体入口以及标号16表示排气口。这些组成部分具有未示出的管线。参考标号14表示底板，并且标号15表示顶板。尽管未示例，但反应容器在其相反的两侧具有侧板。参考标号13表示衬底，以及标号12表示固体氮化合物保持基体材料(下文中有时简称为基体材料)。
因为是III族氮化物半导体晶体的氮源，固体氮化合物中包含氮。此外，为了防止向反应容器中引入杂质，优选将固体氮化合物制备为铝、镓以及铟的化合物。当将固体氮化合物制备为GaN或者AlN时，将有利于允许对分解的理想控制。特别地，通过使GaN作为主要成分，将有利于允许氮的稳定供给而不损害结晶性。
固体氮化合物可以为附着到反应容器中的组件的形式，即沉积物的形式。术语“沉积物”是指由于在使用反应容器生长晶体期间反应容器中的组件达到升高的温度，通过原材料的分解、蒸发、反应等产生的固体淀积物。当对如此淀积的半导体层连续地进行使用相同反应容器的晶体生长时，由早先的晶体生长产生的沉积物牢固地附着到反应容器的内壁，因此可利用该附着沉积物作为固体氮化合物。
不需要特别地限制引起反应容器内部的固体氮化合物的存在的方法。例如，使固体氮化合物附着到反应容器的顶板、底板或侧板的方法以及在与衬底相距规定的间隔将衬底支撑于其上的支撑基底上安装固体氮化合物的方法都是可得到的。当将化合物附着到顶板或者安装在衬底上时，具有预先牢固地附着至其的固体氮化合物的基体材料12可以被使用并且安装在顶板或者衬底上。
基体材料占据与衬底相对的位置，并且优选地呈现能够实现氮的均匀且有效的供给的平坦表面形状。当反应容器是水平地安装衬底的类型时，该位置通常在顶板上。当反应容器是以生长面朝下的方式设置衬底的所谓面朝下类型时，该位置在底板上。
优选使基体的表面被预先粗糙化，以便利于沉积物的保持。表面的粗糙度处于1至10的Ra量值的大致范围是适宜的。当粗糙度大于等于5并且小于等于8时，可以最理想地实现沉积物的保持。可以通过利用光学显微镜的目测或者利用电子显微镜的目测，进行Ra的测量。此外，可使用商业可得的测量仪器，例如触探型(feeler type)测量仪器和光学测量仪器进行测量。
优选基体材料由具有耐热特性和耐腐蚀特性的材料形成。对于基体材料，可以使用例如包含选自石英、碳、碳化硅、硅、氮化硅、氮化铝、氮化硼、氧化镁、氧化锆、Mo、Ta、W、Ti、B、Ni、Pt、Zr、Ir、V、Fe和Cr的至少一者的组分。在以上列举的物质中，陶瓷材料例如石英、碳和碳化硅，以及高熔点金属例如Mo、Ta、W、Ti、Ni和V证明特别地有利。
反应容器中的固体氮化合物优选地位于期望形成III族氮化物半导体的衬底附近。具体而言，它们之间的最小距离在5cm以内。
基体材料还优选地具有作为控制原材料的保持和供给的功能的允许控制温度的结构。
因为用于生长的衬底需要大于等于800℃的升高的温度，对基体材料的温度的控制基本上在于冷却基体材料。当采用基体材料作为生长的衬底的支撑基底时，不能容易地获得冷却功能。在为安装衬底以使用于生长的表面可以朝上而设计的类型的反应容器中，基体材料可以位于衬底附近，并且可以被容易地冷却，因此证明是有利的。
关于冷却方法，可以采用常用的水冷却和使用气体的空气冷却。可以使用导热性优良的液体和具有低凝固点的液体作为冷却剂。
可使用普遍使用的蓝宝石、SiC、Si、以及III-V族化合物半导体衬底作为淀积III族氮化物半导体的衬底。在以上列举的衬底中，因为蓝宝石可以被低廉地获得并可以通过既定技术制成芯片，蓝宝石尤其允许容易的加工。此外，由于透明的性质，还有利于允许制造成倒装芯片并且促进提高的输出的实现。
优选用于本发明的原材料具有小于等于800的V/III元素比率。该V/III元素比率更优选地处于1至500的范围。为了满足该要求，通常固体氮化合物的温度处于200℃至700℃的范围和/或固体氮化合物的温度比衬底的温度低大于等于400℃。前一温度优选地处于400℃至600℃的范围，而后一温度优选地比衬底的温度低大于等于600℃，更优选地比衬底的温度低大于等于800℃。固体氮化合物的温度比衬底的温度低。如果它们之间的温度差异降到不足400℃，该不足量将可能导致引起分解的氮化合物再吸附到衬底。固体氮化合物的温度偏差处于200℃至700℃的范围是有利的；具体而言，降低至不足200℃的温度将导致阻止氮化合物的充分分解，并且超过700℃的温度将导致引起金属的析出。
当根据本发明所预期的制造方法将缓冲层形成为AlN缓冲层时，由于一些无法说明的原因，随后在其上形成的GaN的结晶性要优于在JP-A2003-243302中描述的GaN。
在本发明中，使用这样的化合物作为被供给作为主要原材料的III族原材料，该化合物具有使烷基基团连接到金属原子的分子结构并且被称作有机金属化合物。该化合物容易获得和处理，并且已被普遍使用。可以列举三甲基铝、三乙基铝、叔丁基铝、三甲基镓、三乙基镓、叔丁基镓、三甲基铟、三乙基铟、叔丁基铟以及环戊二烯基铟作为化合物的具体实例。当III族原材料至少包含像三甲基铝、三乙基铝或叔丁基铝的Al时，由于包含铝的氮化物具有高的分解温度，这尤其利于获得即使在升高的温度下也能阻碍分解或者升华的诱发以及促进在衬底上的晶体生长的效果。在以上列举的其它包含铝的III族原材料中，因为三甲基铝具有高的蒸气压，所以三甲基铝尤其地易于使用。
通过使用这些原材料和固体氮化合物，在衬底上形成AlN、GaN或InN的层(缓冲层)(第一步骤)。被适宜地使用于该情况的固体氮化合物是指定要被包含在所制造的化合物半导体中的元素的氮化物，以防止反应容器内部被污染。具体而言，具体的实例包括InN、AlN、GaN、AlGaN、InGaN、AlInGaN以及SiN。在这些组合中，最优选的是通过使用包含Ga、Al或者In的化合物作为固体氮化合物在衬底上形成AlN层的组合。
在AlN等上形成III族氮化物半导体层(第二步骤)。该III族氮化物半导体层优选地由GaN或者AlGaN形成，特别优选地由GaN形成。当该GaN碰巧含有掺杂剂时，掺杂剂可能会在晶体生长的初始阶段期间阻碍迁移并且妨碍优良晶体的形成。也就是，直接在缓冲层上的层优选地处于未掺杂状态。可以通过使用已知的方法进行第二和随后的步骤。
通过从反应容器的外部单独供给作为主要原材料的III族氮化物原材料并且从该反应容器的内部实施作为固体氮化合物的氮的供给，可以获得岛状晶体块或者柱状晶体的聚积体(aggregate)形式的所形成的III族氮化物半导体晶体。在单晶衬底上生长III族氮化物半导体晶体期间，如此获得的岛状晶体块或者柱状晶体的聚积体的起着缓冲的作用。
在JP-A HEI 9-64477中也描述了这样的事实，即为了生长优良的III族氮化物半导体，以低的V/III元素比率制造的AlN膜是优选的。然而，该现有技术提及了这样的效果，即所制造的III族氮化物半导体晶体优选地是结晶性优良的单晶。我们通过反复的实验和分析已经确定柱状晶体或者岛状晶体的聚积体起着比单晶膜更令人满意的缓冲层作用。通过柱状晶体或者岛状晶体能够使直接生长在其上的III族氮化物半导体晶体实现环形形式的位错的假定，可以在逻辑上解释该优越性。
特别地当缓冲层由AlN的柱状晶体的聚积体构成时，晶体的侧面优选地具有与衬底的表面近似垂直的形状。本发明所预期的方法使得这样的AlN缓冲层能够被容易并且稳定地制造。缓冲层的表面是平坦或者凹凸的。
可以对如此形成的缓冲层进行掺杂处理。例如，在SiC导电衬底中对缓冲层赋予导电性导致能够使得层叠结构沿纵向通过电流。因为用于掺杂处理的掺杂剂能够改变晶体模式，上述方法在绝缘衬底例如蓝宝石中也是有效的。
用于掺杂处理的掺杂剂可以是n型杂质或者p型杂质。已知Si、Ge、Sn、Se、S以及Te作为n型杂质。在以上列出的掺杂剂中，因为易于处理，Si、Ge和Sn证明是尤其地优选的。已知Mg、Zn和C作为p型杂质。因为相对易于处理并且价格低廉，Mg和Zn证明是尤其地优选的。
本发明优选使衬底温度处于800℃至1500℃的大致范围。在该情况下，基体材料的温度优选地处于200℃至700℃的范围。因此，如此控制基体材料的温度，以使其落入刚刚提及的范围中。
此外，基体材料与衬底表面之间的温度差异优选为大于等于400℃。因此，冷却基体材料，以使其达到落入该范围的温度。更优选地，基体材料的温度处于上述范围并且上述温度差异也为大于等于400℃。
优选地允许对衬底与基体材料之间的距离进行特定程度的调整。尤其当可以将最短距离调整至5cm以内时，可以找到有希望的稳定的条件。
为了获得优良的柱状晶体，对基体材料赋予这样的温度调整机制的事实很重要。即使没有该机制，也可以通过调整温度和热清洗的持续时间来实现柱状晶体的制造。然而，难以获得这样的具有稳定优良质量的晶体。
本发明可以使用单独的氢气或稀有气体或者混合气体作为环境气体。因为可以相对容易地获得高纯度的氢气，优选使用氢气作为载气。
本发明的气氛压力为小于等于1×105Pa，优选地处于1000至1×105Pa的范围，更优选地处于1000至1×104Pa的范围。当该压力低时，引起使将要制造的金属过量(metal-excess)的III族氮化物半导体层的表面平坦化和倾向于使将要在其上生长的第二III族氮化物半导体层的表面平坦化的效果。
本发明不特别地限制在形成缓冲层(第一步骤)期间的衬底温度和在随后形成膜(第二步骤)期间的衬底温度。在第一步骤的过程期间的衬底温度优选等于或者高于在随后的第二步骤过程期间的衬底温度。当在等于或者高于第二步骤过程期间的衬底温度的温度下执行第一步骤时，该实践有利于使得形成III族原材料气体的有机金属化合物分子的分解能够有效地进行并且阻止形成的晶体被杂质例如未改变的烷基基团掺杂。
将要在本发明的第一步骤中形成的III族氮化物半导体可以通过改变用于执行第一步骤的条件而形成岛状晶体块。具体而言，例如，通过降低用于执行第一步骤的反应容器中的压力、缩短第一步骤的持续时间、降低TMAl的流速、掺杂掺杂剂或者向载气中混入氮来实现所述改变。由此获得的块是宽度约为1nm至500nm并且高度约为5nm至100nm的岛状晶体块的聚积体。该聚积体具有这样的结构，即岛状晶体的分布不十分地密集并且衬底表面通过介于晶体块之间的间隙被暴露出来。在该情况下，因为晶体生长速度不同的区域在表面上以混合状态出现，所以选择性的生长效应降低了线位错密度并使得能够制造更令人满意的质量的晶体。
或者，将要在本发明的第一步骤中形成的III族氮化物半导体可以通过改变用于执行第一步骤的条件而形成柱状晶体。具体而言，例如，通过升高用于执行第一步骤的反应容器中的压力、延长第一步骤的持续时间，提高TMAl的流速或者增加载气中氢气的比率，实现所述改变。通过宽度约为0.1nm至100nm并且高度约为10nm至500nm的柱状晶粒的聚积而形成的柱状晶体具有优良的结晶性。
在本发明的第二步骤中，在已在第一步骤中在其上形成了III族氮化物的衬底上，通过使用III族原材料和氮原材料，气相生长III族氮化物半导体晶体。当将要生长的III族氮化物半导体晶体是GaN时，在III族氮化物半导体晶体中GaN证明是尤其有利的，因为GaN可以容易地获得二维生长并且易于形成平坦的晶体膜。一旦通过GaN形成平坦并且优良的晶体膜，可以容易地使用具有变化组分的III族氮化物半导体晶体层在其上制造半导体器件结构。
在本发明的第一步骤、第二步骤或者这两个步骤中，可以使用金属有机物化学气相淀积的方法(MOCVD方法)或者气相外延的方法(VPE方法)作为气相生长的方法。在这些方法中，MOCVD方法证明是有利的，因为它可以调整III族原材料的分解速度并且呈现合适的生长速度。此外，通过MOCVD方法，能够在晶体上制造具有优良特有特性的变化的器件结构，而不需要从反应容器中取出平坦化的衬底。
在第二步骤中通过MOCVD方法生长III族氮化物半导体晶体期间的衬底温度优选地处于950℃至1200℃的范围，并且气氛压力优选地处于1000Pa至1×105Pa的范围。
在第一步骤中没有使用氨(NH3)。作为第二步骤所需要的氮原材料，氨(NH3)也是可用的。可利用三甲基铝、三乙基铝、叔丁基铝、三甲基镓、三乙基镓、叔丁基镓、三甲基铟、三乙基铟、叔丁基铟以及环戊二烯基铟作为III族原材料。在第二步骤中生长III族氮化物半导体晶体期间的V/III元素比率优选地处于500至20000的范围。
通过本发明所预期的制造III族氮化物半导体晶体的方法，可以在衬底上形成具有高均匀性并且结晶性优良的III族氮化物半导体晶体。因此，通过在上述III族氮化物半导体晶体上进一步形成III族氮化物半导体晶体层，可以制造具有层叠结构并且用于制造发光二极管、激光二极管或者电子器件的III族氮化物半导体外延晶片。
通过使用根据本发明的生长技术，可以获得具有高发射强度的氮化镓基化合物半导体发光器件。也就是，因为本技术能够制造高亮度LED灯，因此其中包括通过本技术制造的芯片的电子设备例如便携式电话、显示器和面板以及其中包括这样的电子设备的机器设备例如汽车、计算机和游戏机可以用低电功率驱动并能够呈现高特有特性。因此，电池驱动的设备例如便携式电话、游戏机、玩具和汽车零件呈现能够使其电池提供延长的使用寿命的效果。
现在，下面将参考实例具体地描述本发明。
实例1：
图1示例了这里所使用的设备的概念上的截面图。
通过原材料入口11向进入反应容器10中供给通过将三甲基铝(TMAl)的蒸气与氢气混合而形成的原材料的气流。在基体材料12上，通过外延生长预先淀积GaN的沉积物。在顶板15上以距衬底13的表面2cm的位置平行地安装作为固体氮化合物的由石英制成的并且预先进行过表面粗糙化处理的基体材料12，并且通过温度调整机制将其温度保持在500℃(固体氮化合物保持在相同的温度)，以引发氮原子的供给。在底板14上安装由蓝宝石形成的衬底13。使衬底保持在1170℃，以引发氮化铝的柱状晶体的生长，形成40nm厚度的膜。对于第二步骤，供给TMGa和氨的气流，以引发氮化镓的生长。在氮化铝层上，制造由氮化镓晶体形成的GaN层。
在随后的工序中使用MOCVD方法进行包含上述GaN层的样品的制造。
首先，为了使沉积物附着到基体材料12，不导入衬底地进行外延生长。结果，主要由GaN形成的并呈现黑颜色的沉积物附着到基体材料上。
将反应容器冷却至室温，并且随后将蓝宝石衬底引入到由石英制造并且被安装在感应加热器的RF线圈中的反应容器中。在其内部已用氮气置换的手套箱的内部，将蓝宝石衬底安装在由碳制造并且用于加热的底板14上。此外，在顶板的下表面上安装沉积物已附着到其上的基体材料12，从而使其处于在衬底13上方约2cm的位置。
运行感应加热器，以将衬底的温度提升至600℃。使保持在600℃的温度的衬底静置预定的时间，同时持续供给氢气的气流。在这段时间中，通过与均连接到反应容器的充满作为原材料的三甲基镓(TMGa)的容器(鼓泡器)和充满三甲基铝(TMAl)的容器(鼓泡器)连通的管线，供给氢载气的气流，以引发鼓泡操作。通过用于调整温度的恒温浴器，将每个鼓泡器的温度预先调整至确定的水平。直到生长步骤的开始为止，由鼓泡所产生的TMGa和TMAl的蒸气与载气一起持续地前进到解毒(detoxicating)设备的管线，然后通过解毒设备排放到周围环境中。
之后，切换TMAl的管线阀门，以向反应容器中供给包含TMAl蒸气的气体，并且开始用于进行使III族氮半导体附着到蓝宝石衬底的第一步骤。
将衬底温度设定为1170℃，并且使用氢气作为载气。作为被供给的主要原材料，不供给氮和氮化合物。
在经过几分钟之后，停止向反应容器的内部供给包含TMAl蒸气的气体，并且使反应容器处于保持状态(ensuing state)。在这段时间中，通过温度调整功能将基体材料的温度调整至500℃，并且作为固体氮化合物的基体材料的GaN沉积物被分解，向衬底供给由此形成的氮原子。在形成AlN缓冲层之后，停止TMAl的气流，保持反应容器的内部本身不变动，由此从反应容器彻底地排出TMAl。
随后，切换氨气的管线阀门和TMGa的管线阀门，以向反应容器的内部供给氨气和TMGa气，由此开始GaN的生长。在氨气和TMGa之间，首先开始氨的流通。
在实现GaN层的生长之后，切换TMGa的管线阀门，以终止向反应容器供给原材料，从而停止生长。在这段时间中，为了使随后生长的作为固体氮化合物的GaN沉积物能够均匀地附着到基体材料，通过温度调整功能将基体材料的温度保持在250℃。
在完成GaN层的生长之后，停止向感应加热器供电，并使衬底温度降到室温。此后，在继续氮气气流的同时将样品取出到环境空气中。
通过上述步骤，在蓝宝石衬底上形成具有由柱状晶体的聚积体形成的结构的AlN层，并且制造出以未掺杂状态在其上形成8μm膜厚的GaN层的样品。
然后，测试通过前述方法生长的未掺杂的GaN层的X射线摇摆曲线(XRC)。使用Cu β射线X射线发射装置作为光源，对作为对称面的(0002)面和作为非对称面的(10-10)面进行该测试。通常，在氮化镓基化合物半导体的情况下，(0002)面的XRC谱的半值宽度构成晶体的平坦度(镶嵌性(mosaicity))的指标，并且(10-10)面的XRC谱的半值宽度构成位错密度(扭转度(twist))的指标。作为测试的结果，发现通过本发明的方法制造的未掺杂的GaN层在对(0002)面的测量中具有180秒的半值宽度，并且在对(10-10)面的测量中具有300秒的半值宽度。
通过使用常规原子力显微镜(AFM)，目测上述GaN层的最外表面。结果，表面显示出没有生长凹坑(pit)，并且呈现优良的表面形貌。用透射电子显微镜(TEM)观察样品的截面时，在蓝宝石衬底与氮化镓层之间的界面中观察到在近似垂直于衬底表面的方向上具有大量晶粒边界的AlN膜。膜厚度约40nm，并且相邻晶粒边界之间的距离为5nm至30nm。认为该层是由柱状晶体的聚积体形成的层。
实例2：
在实例2中，基本上依照实例1的工序进行实验，但是在第一步骤中在生长III族氮化物半导体期间由Mo形成基体材料12。在这种情况下从反应容器中取出的晶片具有镜面并且是无色透明的。
当用透射电子显微镜(TEM)观察该样品的截面时，可确定在蓝宝石衬底与氮化镓层之间的界面中存在岛状AlN晶体块。
通过本方法制造的未掺杂的GaN层在对(0002)面的测量中显示出200秒的半值宽度，并且在对(10-10)面的测量中显示出350秒的半值宽度。
实例3：
在实例3中，通过使用将基体材料12安装在底板14上的设备进行生长，如图2中所示。底板14由通过用碳化硅涂敷由碳制成的构件的表面所得到的材料形成。虽然基体材料12不具有冷却功能，但其使合适厚度的GaN聚积体预先淀积在其上并且通过感应加热而过热，该感应加热额外加热底板自身，以便聚积体的分解可用于供给氮原子。基体材料12与衬底13之间的距离(基体材料12的右边缘与衬底13的左边缘之间的距离)为20mm。
在该情况下，从反应容器中取出的晶片具有镜面并且是无色透明的。
当用透射电子显微镜(TEM)观察该样品的截面时，可确定在蓝宝石衬底与氮化镓层之间的界面中存在岛状AlN晶体块。
通过本方法制造的未掺杂的GaN层在对(0002)面的测量中显示出240秒的半值宽度，并且在对(10-10)面的测量中显示出320秒的半值宽度。
比较实例：
在该比较实例中，根据常规方法通过供给NH3和TMAl形成AlN缓冲层。之后，依照实例1的工序进行实验。从反应容器取出的晶片具有镜面。作为截面TEM观察的结果，发现通过第一步骤生长的缓冲层是具有平坦表面的单晶层。该生长不能形成具有优良质量的柱状晶体。
通过该方法制造的未掺杂的GaN层在对(0002)面的测量中显示出500秒的半值宽度，并且在对(10-10)面的测量中显示出400秒的半值宽度。
通过实验，可以确定，作为用于形成固体氮化合物保持构件的材料，包含选自Ta、W、Ti、B、Ni、Pt、Zr、Ir、V、Fe以及Cr的至少一者的高耐热材料是有利的。通过在组件表面上的沉积实现氮的保持。可以猜测，即使存在温度调整机制，低耐热材料也会使组件自身遭受最外表面的容易熔化，并且会遇到使表面上的淀积物脱落的困难。
实例4：
在实例4中，通过使用与实例1的工序类似的步骤所制造的厚度为8μm的未掺杂的GaN作为底层(under layer)来制造LED21。该LED21的截面图示于图3中。
借助由AlN形成的缓冲层202，通过在由蓝宝石形成的衬底201上依次层叠厚度为8μm并且由未掺杂的GaN形成的底层203、厚度为2μm的Si掺杂的n型GaN接触层204、厚度为18nm的n型In0.1Ga0.9N覆层205、五循环的厚度为16nm的Si掺杂的GaN势垒层与厚度为2.5nm的In0.2Ga0.8N阱层，并且进一步在其上层叠具有垒层的多量子阱结构的发光层206、厚度为0.01μm的Mg掺杂的p型Al0.07Ga0.93N覆层207以及厚度为0.175μm的Mg掺杂的p型GaN接触层208，制造氮化镓基化合物半导体。
并且，通过使用本领域公知的工序在该晶片上形成电极。图4是电极结构的平面图。
具体而言，在p型GaN接触层上形成正电极，该正电极包括由厚度为1.5nm的Pt层和厚度为5nm的Au层形成的透明电极210、以及由厚度为50nm的Au层、厚度为20nm的Ti层、厚度为10nm的Al层、厚度为100nm的Ti层和厚度为200nm的Au层形成的五层接合衬垫电极211。随后，在n型GaN接触层上形成Ti/Au双层负电极209，以形成发光面在半导体侧的发光器件。
通过研磨和抛光衬底的后表面，将如上所述形成的具有正和负电极的晶片的衬底减薄至80μm。在使用激光划片器从半导体层叠侧在晶片中内划出(inscribe)划线之后，用压力使晶片分开，从而将晶片切割成每一个均为350μm见方的芯片。当随后通过用探测针通电而施加20mA的电流来测试芯片的正向电压时，发现正向电压为2.9V。
当将芯片样品安装在罐包装(can package)中并且使用测试器测试发光能力时，其在20mA的施加电流下显示出5.2mW的发光能力。
实例5：
在实例5中，通过基本上依照实例1的工序的工艺，但使用厚度为8μm的并且通过用Ge掺杂在第一步骤中形成的AlN层所产生的未掺杂的GaN作为底层，制造在结构上与示例于图3中的产品相似的LED。
借助由Ge掺杂的AlN形成的缓冲层202，通过在由蓝宝石形成的衬底201上依次层叠厚度为6μm的未掺杂的由GaN形成的底层203、厚度为4μm的Ge掺杂的n型GaN接触层204、厚度为0.4μm的由Ge掺杂的GaN形成的n型第二覆层205a、厚度为18nm的n型第一In0.1Ga0.9N覆层205b、五循环的厚度为16nm的Si掺杂的GaN势垒层与厚度为2.5nm的In0.2Ga0.8N阱层，并且进一步在其上层叠具有势垒层的多量子阱结构的发光层206、厚度为0.01μm的Mg掺杂的p型Al0.07Ga0.93N覆层207以及厚度为0.175μm的Mg掺杂的p型GaN接触层208，制造氮化镓基化合物半导体。
通过依照实例4的工序，将如此获得的晶片分割成LED芯片。当通过用探测针通电而施加20mA的电流来测试芯片的正向电压时，发现正向电压为3.2V。
当将芯片样品安装在罐包装中并且使用测试器测试发光能力时，发现在施加20mA的电流的条件下发光能力为5.8mW。
实例6：
在实例6中，用在实例4中制造的LED芯片制造灯。
首先，将LED芯片36安装在第二引线框34上并且用粘合剂固定到第二引线框34，其中其蓝宝石衬底侧上面朝下。然后，使用Au线35分别连接n型欧姆电极与第一引线框33，以及接合衬垫与第二引线框34，从而允许器件工作电流传导到LED芯片36。用透明环氧树脂37将它们整个地密封并形成LED灯的形状。
工业适用性
通过使用本方明所预期的制造方法而获得的发光器件提供高强度的光发射，因此，可以用于便携式电话、显示器和面板。所以，本发明呈现非常高的实际工业应用价值。

Claims (14)

1.一种制造III族氮化物半导体的方法，包括以下步骤：
在反应容器中安装衬底；
使固体氮化合物存在于所述反应容器中作为III族氮化物半导体的氮源；
通过加热分解所述氮化合物；以及
向所述反应容器中供给作为III族元素的源的原材料气体，在所述衬底上生长所述III族氮化物半导体。
2.根据权利要求1的方法，其中所述固体氮化合物具有比所述衬底的温度低的温度，它们之间的温度差异大于等于400℃。
3.根据权利要求1的方法，其中所述固体氮化合物具有处于200℃至700℃的范围的温度。
4.根据权利要求1至3中的任何一项的方法，其中所述固体氮化合物包含选自铝、镓和铟中的一种或多种。
5.根据权利要求1至3中的任何一项的方法，其中所述固体氮化合物是GaN。
6.根据权利要求1至3中的任何一项的方法，其中所述固体氮化合物是AlN。
7.根据权利要求1至3中的任何一项的方法，其中在所述反应容器中具有包含选自石英、碳、碳化硅、硅、氮化硅、氮化铝、氮化硼、氧化镁、氧化锆、Mo、Ta、W、Ti、B、Ni、Pt、Zr、Ir、V、Fe、以及Cr的至少一种的基体材料，并且所述固体氮化合物存在于所述基体材料上。
8.根据权利要求7的方法，其中所述存在于所述基体材料上的固体氮化合物是通过蒸发、分解或者反应在所述基体材料的表面上形成的沉积物。
9.根据权利要求1至3中的任何一项的方法，其中所述固体氮化合物与所述衬底相隔5cm以内的距离。
10.根据权利要求1至3中的任何一项的方法，其中所述衬底由选自Al2O3、SiC、Si以及III-V族化合物半导体的一种形成。
11.根据权利要求1至3中的任何一项的方法，其中所述在所述衬底上生长所述III族氮半导体的步骤是在所述衬底上生长缓冲层的步骤。
12.根据权利要求11的方法，其中所述缓冲层由GaN或者AlN形成。
13.一种III族氮化物半导体，其通过根据权利要求1至12中的任何一项的制造III族氮化物半导体的方法获得。
14.一种III族氮化物半导体，其通过根据权利要求11的制造III族氮化物半导体的方法获得，
其中，形成在所述衬底上的所述缓冲层为柱状晶体或岛状晶体的聚积体。
CNB2005800348358A 2004-09-13 2005-09-12 Ⅲ族氮化物半导体及其制造方法 Expired - Fee Related CN100481330C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP265333/2004 2004-09-13
JP2004265333 2004-09-13

Publications (2)

Publication Number Publication Date
CN101040368A CN101040368A (zh) 2007-09-19
CN100481330C true CN100481330C (zh) 2009-04-22

Family

ID=38009578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800348358A Expired - Fee Related CN100481330C (zh) 2004-09-13 2005-09-12 Ⅲ族氮化物半导体及其制造方法

Country Status (7)

Country Link
US (1) US7674644B2 (zh)
EP (1) EP1794780A4 (zh)
JP (1) JP4833616B2 (zh)
KR (1) KR100894878B1 (zh)
CN (1) CN100481330C (zh)
TW (1) TWI281709B (zh)
WO (1) WO2006030918A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR20090048590A (ko) 2006-08-18 2009-05-14 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体
JP4992703B2 (ja) * 2007-12-25 2012-08-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法
JP5526478B2 (ja) * 2008-01-16 2014-06-18 豊田合成株式会社 光源、発光装置および表示装置
JP2012015304A (ja) 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
TWI408746B (zh) * 2011-01-19 2013-09-11 Lextar Electronics Corp 圖形化基板之製造方法
CN102254965A (zh) * 2011-07-21 2011-11-23 天津理工大学 一种n-p-衬底型铟镓氮多层薄膜结构光伏器件及制备
JP5948698B2 (ja) * 2012-04-13 2016-07-06 パナソニックＩｐマネジメント株式会社 紫外発光素子およびその製造方法
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
CN103255389A (zh) * 2013-04-24 2013-08-21 清华大学 一种在硅衬底上外延生长iii族氮化物半导体材料的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911102A (en) * 1987-01-31 1990-03-27 Toyoda Gosei Co., Ltd. Process of vapor growth of gallium nitride and its apparatus
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3470424B2 (ja) * 1994-12-05 2003-11-25 昭和電工株式会社 気相成長方法
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3598593B2 (ja) * 1995-07-19 2004-12-08 昭和電工株式会社 含窒素半導体装置
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JP3953548B2 (ja) * 1996-06-24 2007-08-08 シャープ株式会社 窒化物系化合物半導体結晶の製造方法
JPH11246297A (ja) * 1998-03-05 1999-09-14 Hitachi Cable Ltd 窒化物系化合物半導体結晶の成長方法
JP3955392B2 (ja) * 1998-06-17 2007-08-08 株式会社リコー 結晶成長装置及び結晶成長方法
JP2000233993A (ja) * 1998-12-11 2000-08-29 Shiro Sakai 半導体結晶の製造方法
JP2003517721A (ja) 1999-05-07 2003-05-27 シービーエル テクノロジーズ インコーポレイテッド マグネシウムをドープしたｉｉｉ―ｖ族窒化物及び方法
JP2001023902A (ja) * 1999-07-06 2001-01-26 Hitachi Cable Ltd 半導体結晶の気相成長方法およびその成長装置
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
US7063741B2 (en) * 2002-03-27 2006-06-20 General Electric Company High pressure high temperature growth of crystalline group III metal nitrides
JP4422473B2 (ja) 2003-01-20 2010-02-24 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法

Also Published As

Publication number Publication date
WO2006030918A1 (en) 2006-03-23
US20080076200A1 (en) 2008-03-27
KR100894878B1 (ko) 2009-04-30
EP1794780A1 (en) 2007-06-13
TW200618075A (en) 2006-06-01
KR20070065361A (ko) 2007-06-22
TWI281709B (en) 2007-05-21
CN101040368A (zh) 2007-09-19
EP1794780A4 (en) 2010-03-03
US7674644B2 (en) 2010-03-09
JP4833616B2 (ja) 2011-12-07
JP2006108656A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
CN100481330C (zh) Ⅲ族氮化物半导体及其制造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
KR100692267B1 (ko) Ⅲ족 질화물 반도체 결정의 제조 방법
CN100481540C (zh) 基于氮化镓的化合物半导体多层结构及其制造方法
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
CN106098871A (zh) 一种发光二极管外延片的制备方法
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2008034444A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP2008218740A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
CN106848017B (zh) 一种GaN基发光二极管的外延片及其生长方法
EP1474824B1 (en) Production method for group iii nitride semiconductor layer
JP3991823B2 (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
CN103918061A (zh) 结晶层叠结构体及其制造方法以及半导体元件
JP4222287B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
US20070138499A1 (en) Group III nitride semiconductor device and light-emitting device using the same
JP3090063B2 (ja) 化合物半導体素子
JP4211201B2 (ja) 半導体製造装置用摺動部材および半導体製造装置
JP2566800B2 (ja) 発光素子の製法
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JPH1140845A (ja) 窒化ガリウム系化合物半導体発光素子および窒化ガリウム系化合物半導体薄膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20140912

EXPY Termination of patent right or utility model