JPH1146045A - Ｉｉｉ 族窒化物半導体薄膜およびその製造方法 - Google Patents
Ｉｉｉ 族窒化物半導体薄膜およびその製造方法Info
- Publication number
- JPH1146045A JPH1146045A JP21407097A JP21407097A JPH1146045A JP H1146045 A JPH1146045 A JP H1146045A JP 21407097 A JP21407097 A JP 21407097A JP 21407097 A JP21407097 A JP 21407097A JP H1146045 A JPH1146045 A JP H1146045A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- group iii
- nitride semiconductor
- iii nitride
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 Si(111)基板上の平坦で結晶性の良いIII 族窒
化物薄膜およびその製造方法を提供する。 【解決手段】シリコン基板上に分子線エピタキシャルに
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜を成膜するIII 族窒化
物半導体薄膜の製造方法において、シリコン基板に基板
シリコンの窒化を防止する窒化防止層を形成した後、II
I 族窒化物半導体薄膜を成膜する。または、シリコン基
板とIII 族窒化物半導体薄膜の間にはIII/V 流束比（基
板に供給されるIII 族元素の流束の基板に供給される活
性窒素の流束に対する比）が0.25ないし2.0 以下で形成
されたAlN またはGaN からなるバッファー層を介在させ
る。
化物薄膜およびその製造方法を提供する。 【解決手段】シリコン基板上に分子線エピタキシャルに
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜を成膜するIII 族窒化
物半導体薄膜の製造方法において、シリコン基板に基板
シリコンの窒化を防止する窒化防止層を形成した後、II
I 族窒化物半導体薄膜を成膜する。または、シリコン基
板とIII 族窒化物半導体薄膜の間にはIII/V 流束比（基
板に供給されるIII 族元素の流束の基板に供給される活
性窒素の流束に対する比）が0.25ないし2.0 以下で形成
されたAlN またはGaN からなるバッファー層を介在させ
る。
Description
【０００１】
【発明の属する技術分野】Alx Gay In1-x-y N (0≦x,y
≦1 かつ 0≦x+y ≦1)からなるIII 族窒化物半導体薄膜
を用いた素子の製造法に関する。
≦1 かつ 0≦x+y ≦1)からなるIII 族窒化物半導体薄膜
を用いた素子の製造法に関する。
【０００２】
【従来の技術】Alx Gay In1-x-y N (0≦x,y ≦1 かつ 0
≦x+y ≦1)（以下、AlGaInN と略記することもある）か
らなるIII 族窒化物半導体はエネルギーギャップが1.9
から6.2eV の直接遷移型の半導体であるため、特にレー
ザダイオード等の発光素子に適しており、その試作が行
われている。III 族窒化物半導体薄膜の作製において
は、良質で大型のIII 族窒化物結晶が得られていないた
め、格子定数および熱膨張係数の異なる基板上にヘテロ
エピタキシャル成長を行わなければならない。そのた
め、基板上にAlN やGaN のバッファ層を形成しその上に
目的とするIII 族窒化物を形成する２段階成長が行われ
ている。これまでに、バッファ層がエピタキシャル成長
できる基板材料には、サファイア、炭化ケイ素、スピネ
ル、シリコンあるいは砒化ガリウムなどが知られてい
る。
≦x+y ≦1)（以下、AlGaInN と略記することもある）か
らなるIII 族窒化物半導体はエネルギーギャップが1.9
から6.2eV の直接遷移型の半導体であるため、特にレー
ザダイオード等の発光素子に適しており、その試作が行
われている。III 族窒化物半導体薄膜の作製において
は、良質で大型のIII 族窒化物結晶が得られていないた
め、格子定数および熱膨張係数の異なる基板上にヘテロ
エピタキシャル成長を行わなければならない。そのた
め、基板上にAlN やGaN のバッファ層を形成しその上に
目的とするIII 族窒化物を形成する２段階成長が行われ
ている。これまでに、バッファ層がエピタキシャル成長
できる基板材料には、サファイア、炭化ケイ素、スピネ
ル、シリコンあるいは砒化ガリウムなどが知られてい
る。
【０００３】レーザダイオードはサファイア基板上に上
記バッファー層を介してAlGaInN 薄膜を積層しダブルヘ
テロ(DH)構造あるいは量子井戸(QW)構造を形成すること
により作製されている。レーザー発振する光共振面は劈
開あるいはAlGaInN 薄膜のエッチングによって形成され
ている。
記バッファー層を介してAlGaInN 薄膜を積層しダブルヘ
テロ(DH)構造あるいは量子井戸(QW)構造を形成すること
により作製されている。レーザー発振する光共振面は劈
開あるいはAlGaInN 薄膜のエッチングによって形成され
ている。
【０００４】
【発明が解決しようとする課題】良好な光共振面を有す
るGaAlInN 薄膜のDH構造を作製する一つの方法は、劈開
し易い材料を基板として用いることである。Si(111) 基
板は基板の劈開方向とその上のAlGaInN 薄膜の劈開方向
が一致するため、レーザーダイオードを作製するための
基板として適している。
るGaAlInN 薄膜のDH構造を作製する一つの方法は、劈開
し易い材料を基板として用いることである。Si(111) 基
板は基板の劈開方向とその上のAlGaInN 薄膜の劈開方向
が一致するため、レーザーダイオードを作製するための
基板として適している。
【０００５】一般に、結晶性の良い、欠陥の少ないAlGa
InN 膜作製のためには平坦で結晶性の良いバッファ層が
要求される。しかし、次に説明するように、Si(111) 基
板上には結晶性の良いバッファ層は形成できなかった。
従来の窒素ラジカル源を用いた分子線エピタキシー（以
下MBE と記す）によるSi(111) 基板上へのAlGaInN 薄膜
の作製は、まず最初に超高真空中でSi(111) の清浄面
（７格子周期の特異な２次元構造が現れているので 7×
7 構造の再構成面として知られている）を形成する。次
に、AlN またはGaN からなるバッファ層を基板温度800
℃で成膜した後Alx Gay In1-x-y N( 0≦x,y ≦1 かつ 0
≦x+y ≦1)膜を積層する。
InN 膜作製のためには平坦で結晶性の良いバッファ層が
要求される。しかし、次に説明するように、Si(111) 基
板上には結晶性の良いバッファ層は形成できなかった。
従来の窒素ラジカル源を用いた分子線エピタキシー（以
下MBE と記す）によるSi(111) 基板上へのAlGaInN 薄膜
の作製は、まず最初に超高真空中でSi(111) の清浄面
（７格子周期の特異な２次元構造が現れているので 7×
7 構造の再構成面として知られている）を形成する。次
に、AlN またはGaN からなるバッファ層を基板温度800
℃で成膜した後Alx Gay In1-x-y N( 0≦x,y ≦1 かつ 0
≦x+y ≦1)膜を積層する。
【０００６】図２は従来の清浄なSi(111) 面に成膜され
たAlN バッファ層の高速反射電子線回折(RHEED) 像を示
し、（ａ）は成長初期段階の厚さが約0.5nm のときの結
晶構造の写真であり、（ｂ）は成長終了後で厚さが約20
nmのときの結晶構造の写真である。AlN バッファ層の高
速反射電子線回折(RHEED) 像を観察すると、成長初期段
階ではRHEED 像はハローとなる（図１（ａ））。これは
Si基板表面でアモルファス状の窒化ケイ素が形成された
ことによる。さらに、バッファ層を成長させ厚くすると
RHEED 像は点状となり、AlN が島状成長したことが判る
（図１（ｂ））。このようにAlN が島状成長した大きな
要因として、成長初期のアモルファス状の窒化ケイ素が
形成されたので、以降のAlN 単結晶が成長できなかった
ためである。
たAlN バッファ層の高速反射電子線回折(RHEED) 像を示
し、（ａ）は成長初期段階の厚さが約0.5nm のときの結
晶構造の写真であり、（ｂ）は成長終了後で厚さが約20
nmのときの結晶構造の写真である。AlN バッファ層の高
速反射電子線回折(RHEED) 像を観察すると、成長初期段
階ではRHEED 像はハローとなる（図１（ａ））。これは
Si基板表面でアモルファス状の窒化ケイ素が形成された
ことによる。さらに、バッファ層を成長させ厚くすると
RHEED 像は点状となり、AlN が島状成長したことが判る
（図１（ｂ））。このようにAlN が島状成長した大きな
要因として、成長初期のアモルファス状の窒化ケイ素が
形成されたので、以降のAlN 単結晶が成長できなかった
ためである。
【０００７】本発明の目的は、 Si(111)基板上の平坦で
結晶性の良いIII 族窒化物薄膜およびその製造方法を提
供することにある。
結晶性の良いIII 族窒化物薄膜およびその製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、シリコン基板上に分子線エピタキシャルによりAl
x Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)からな
るIII 族窒化物半導体薄膜を成膜するIII 族窒化物半導
体薄膜の製造方法において、前記シリコン基板に基板シ
リコンの窒化を防止する窒化防止層を形成した後、前記
III 族窒化物半導体薄膜を成膜することとする。
めに、シリコン基板上に分子線エピタキシャルによりAl
x Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)からな
るIII 族窒化物半導体薄膜を成膜するIII 族窒化物半導
体薄膜の製造方法において、前記シリコン基板に基板シ
リコンの窒化を防止する窒化防止層を形成した後、前記
III 族窒化物半導体薄膜を成膜することとする。
【０００９】前記窒化防止層は水素終端化されたシリコ
ンからなる層であると良い。前記水素終端化層に隣接す
るIII 族窒化物半導体薄膜は水素離脱開始温度以下の基
板温度で成膜されると良い。前記基板温度は500 ℃以下
であると良い。前記窒化防止層はAl、GaまたはInのいず
れかからなる金属層であると良い。
ンからなる層であると良い。前記水素終端化層に隣接す
るIII 族窒化物半導体薄膜は水素離脱開始温度以下の基
板温度で成膜されると良い。前記基板温度は500 ℃以下
であると良い。前記窒化防止層はAl、GaまたはInのいず
れかからなる金属層であると良い。
【００１０】前記窒化防止層はSnまたはSbからなる金属
層であると良い。前記金属層は厚さ数原子層以下の分子
線エピタキシャル蒸着された層であると良い。前記金属
層に隣接するIII 族窒化物半導体薄膜は前記金属層を構
成する金属の窒化物からなると良い。
層であると良い。前記金属層は厚さ数原子層以下の分子
線エピタキシャル蒸着された層であると良い。前記金属
層に隣接するIII 族窒化物半導体薄膜は前記金属層を構
成する金属の窒化物からなると良い。
【００１１】前記金属層は基板温度が500 ℃以下で蒸着
されると良い。シリコン基板上に分子線エピタキシャル
によりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦
1)からなるIII 族窒化物半導体薄膜からなるIII 族窒化
物半導体薄膜において、前記III 族窒化物半導体薄膜は
上記のいずれかのIII 族窒化物半導体薄膜の製造方法に
より製造されたこととする。
されると良い。シリコン基板上に分子線エピタキシャル
によりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦
1)からなるIII 族窒化物半導体薄膜からなるIII 族窒化
物半導体薄膜において、前記III 族窒化物半導体薄膜は
上記のいずれかのIII 族窒化物半導体薄膜の製造方法に
より製造されたこととする。
【００１２】シリコン基板上に分子線エピタキシャルに
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜を成膜するIII 族窒化
物半導体薄膜の製造方法において、前記シリコン基板に
III/V 流束比（基板に供給されるIII 族元素の基板に供
給される窒素（V 族元素である）ラジカルの流束に対す
る比である）が0.25ないし2.0 以下で形成されたAlN ま
たはGaN からなるバッファー層を成膜した後、前記III
族窒化物半導体薄膜を成膜することとする。
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜を成膜するIII 族窒化
物半導体薄膜の製造方法において、前記シリコン基板に
III/V 流束比（基板に供給されるIII 族元素の基板に供
給される窒素（V 族元素である）ラジカルの流束に対す
る比である）が0.25ないし2.0 以下で形成されたAlN ま
たはGaN からなるバッファー層を成膜した後、前記III
族窒化物半導体薄膜を成膜することとする。
【００１３】シリコン基板上に分子線エピタキシャルに
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜からなるIII 族窒化物
半導体薄膜において、前記III 族窒化物半導体薄膜は上
記のAlN またはGaN からなるバッファー層を有すること
とする。Si(111) の清浄表面は 7×7 構造の再構成面で
あり、この表面に窒素ラジカルを照射すると表面は窒化
され、アモルファス状の SiNx が数原子層にわたって形
成される。一方、水素終端化されたSi(111) 表面は 1×
1 構造（１格子周期の２次元構造が現れている）であ
り、清浄なSi(111) 表面と比較して、窒素ラジカルに対
しては不活性である。そこで、水素脱離が開始する500
℃以下でIII 族窒化物層を成長させると、 SiNx 層は形
成されず SiNx 層による膜質劣化を防ぐことができる。
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜からなるIII 族窒化物
半導体薄膜において、前記III 族窒化物半導体薄膜は上
記のAlN またはGaN からなるバッファー層を有すること
とする。Si(111) の清浄表面は 7×7 構造の再構成面で
あり、この表面に窒素ラジカルを照射すると表面は窒化
され、アモルファス状の SiNx が数原子層にわたって形
成される。一方、水素終端化されたSi(111) 表面は 1×
1 構造（１格子周期の２次元構造が現れている）であ
り、清浄なSi(111) 表面と比較して、窒素ラジカルに対
しては不活性である。そこで、水素脱離が開始する500
℃以下でIII 族窒化物層を成長させると、 SiNx 層は形
成されず SiNx 層による膜質劣化を防ぐことができる。
【００１４】Si(111) 基板上に数原子層以下のIII 族元
素のAl、Ga、Inまたは低融点金属のSb、Snを層を蒸着す
ると、Si(111) 表面は、清浄なSi(111) 表面と比較し
て、窒素ラジカルに対して不活性である。また、これら
金属元素は成長中のIII 族窒化物層内で表面偏析を起こ
し常にIII 族窒化物層の表面を覆っている。この金属層
は窒素ラジカルのSi(111) 基板への供給を抑制するの
で、窒素原子の拡散速度はIII 族窒化物層の成長速度よ
り小さくなり、SiN x 層は殆ど成長することはできな
い。
素のAl、Ga、Inまたは低融点金属のSb、Snを層を蒸着す
ると、Si(111) 表面は、清浄なSi(111) 表面と比較し
て、窒素ラジカルに対して不活性である。また、これら
金属元素は成長中のIII 族窒化物層内で表面偏析を起こ
し常にIII 族窒化物層の表面を覆っている。この金属層
は窒素ラジカルのSi(111) 基板への供給を抑制するの
で、窒素原子の拡散速度はIII 族窒化物層の成長速度よ
り小さくなり、SiN x 層は殆ど成長することはできな
い。
【００１５】特に、金属元素層と成長させるIII 族窒化
物層の金属元素が同じであれば、III 族窒化物層の成長
開始時点で、すでに最表面は成長中と同じ状態であり、
成長方向に均一な成長が可能である。また、SnやSbのよ
うな金属元素層の場合も同様にIII 族窒化物層の成長中
の最表面は常に金属元素層に覆われていて、成長方向に
均一な成長が可能である。ただし、SnやSbは蒸気圧が高
いので、蒸着時の基板温度を500 ℃以下として、蒸着時
の原子数を若干多くして、この金属元素層を厚くし、そ
の後のバッファ層形成時の基板温度800 ℃によっても、
金属元素層が残るようにしておく。
物層の金属元素が同じであれば、III 族窒化物層の成長
開始時点で、すでに最表面は成長中と同じ状態であり、
成長方向に均一な成長が可能である。また、SnやSbのよ
うな金属元素層の場合も同様にIII 族窒化物層の成長中
の最表面は常に金属元素層に覆われていて、成長方向に
均一な成長が可能である。ただし、SnやSbは蒸気圧が高
いので、蒸着時の基板温度を500 ℃以下として、蒸着時
の原子数を若干多くして、この金属元素層を厚くし、そ
の後のバッファ層形成時の基板温度800 ℃によっても、
金属元素層が残るようにしておく。
【００１６】Si(111) 基板の窒化を抑制する方法として
は、III 族窒化物のバッファ層形成時のIII/V 流束比を
通常の、バッファ層上へのIII 族窒化半導体薄膜の成膜
時の0.1 付近より大きくする、すなわち窒素流束を減ず
ることによっても実現される。ただし、III/V 流束比は
基板に供給されるIII 族元素の流束の基板に供給される
窒素ラジカルの流束に対する比である。しかし、III/V
流束比が大き過ぎると、すなわち過剰のIII 族元素は成
長層の結晶性を悪くするため、III 族元素の再蒸発速度
によってその上限が決まる。通常のMBE においては、基
板温度800 ℃では上限III/V 流束比は2 程度である。一
方、成長層のRHEED 像を調べた結果、0.25以上でハロー
とならなくなることが判った。
は、III 族窒化物のバッファ層形成時のIII/V 流束比を
通常の、バッファ層上へのIII 族窒化半導体薄膜の成膜
時の0.1 付近より大きくする、すなわち窒素流束を減ず
ることによっても実現される。ただし、III/V 流束比は
基板に供給されるIII 族元素の流束の基板に供給される
窒素ラジカルの流束に対する比である。しかし、III/V
流束比が大き過ぎると、すなわち過剰のIII 族元素は成
長層の結晶性を悪くするため、III 族元素の再蒸発速度
によってその上限が決まる。通常のMBE においては、基
板温度800 ℃では上限III/V 流束比は2 程度である。一
方、成長層のRHEED 像を調べた結果、0.25以上でハロー
とならなくなることが判った。
【００１７】
実施例１ この実施例は窒化防止層を水素終端化層とした場合であ
る。先ず、Si(111) 基板表面をHF処理して水素終端化し
た。そして基板温度を、Si基板からの水素の離脱開始温
度以下である400 ℃とし、高周波ラジカルビーム分子線
エピタキシー（以降rf-MBEと記す）により膜厚20nmのAl
N 膜を成膜した。このAlN 膜は以降成膜されるIII 族窒
化物層のためのバッファ層である。次に、基板温度を80
0 ℃に上げて、rf-MBEにより厚さ600 nmのGaN 薄膜を成
膜した。
る。先ず、Si(111) 基板表面をHF処理して水素終端化し
た。そして基板温度を、Si基板からの水素の離脱開始温
度以下である400 ℃とし、高周波ラジカルビーム分子線
エピタキシー（以降rf-MBEと記す）により膜厚20nmのAl
N 膜を成膜した。このAlN 膜は以降成膜されるIII 族窒
化物層のためのバッファ層である。次に、基板温度を80
0 ℃に上げて、rf-MBEにより厚さ600 nmのGaN 薄膜を成
膜した。
【００１８】図１は本発明に係る水素終端化層上のAlN
膜のRHEED 像を示し、GaN 膜の成膜直前のAlN 膜の結晶
構造の写真である。RHEED 像はstreak状であり、AlN 膜
は平坦であることが判る。AlN 膜上のGaN 薄膜のＸ線の
ロッキングカーブの半値幅は28arcminであった。これは
清浄面に同一条件で成膜した（AlN 膜バッファ層とGaN
薄膜の積層の）GaN 薄膜のロッキングカーブの半値幅35
arcminより狭く、結晶性が向上していることを示してい
る。 実施例２ この実施例は窒化防止層をAl金属層とし、バッファ層を
AlN 層とした場合である。
膜のRHEED 像を示し、GaN 膜の成膜直前のAlN 膜の結晶
構造の写真である。RHEED 像はstreak状であり、AlN 膜
は平坦であることが判る。AlN 膜上のGaN 薄膜のＸ線の
ロッキングカーブの半値幅は28arcminであった。これは
清浄面に同一条件で成膜した（AlN 膜バッファ層とGaN
薄膜の積層の）GaN 薄膜のロッキングカーブの半値幅35
arcminより狭く、結晶性が向上していることを示してい
る。 実施例２ この実施例は窒化防止層をAl金属層とし、バッファ層を
AlN 層とした場合である。
【００１９】先ず、清浄なSi(111) 表面上に、基板温度
を500 ℃として、MBE によりAlを１原子層蒸着した。そ
の後、基板温度を800 ℃にあげ、rf-MBEにより膜厚5nm
のAlN バッファ層を成膜した。AlN バッファ層のRHEED
像はstreak状であり、バッファ層は平坦であることが判
る。次に、基板温度を800 ℃としてAlN バッファ層の上
にrf-MBEにより膜厚600nm のGaN 薄膜を成膜した。
を500 ℃として、MBE によりAlを１原子層蒸着した。そ
の後、基板温度を800 ℃にあげ、rf-MBEにより膜厚5nm
のAlN バッファ層を成膜した。AlN バッファ層のRHEED
像はstreak状であり、バッファ層は平坦であることが判
る。次に、基板温度を800 ℃としてAlN バッファ層の上
にrf-MBEにより膜厚600nm のGaN 薄膜を成膜した。
【００２０】このGaN 薄膜のＸ線のロッキングカーブの
半値幅は23arcminであり、清浄面に同一条件で成膜した
GaN 薄膜の半値幅33arcminより狭く、結晶性が向上して
いることを示している。 実施例３ この実施例は窒化防止層をGa金属層とし、バッファ層を
GaN 層とした場合である。
半値幅は23arcminであり、清浄面に同一条件で成膜した
GaN 薄膜の半値幅33arcminより狭く、結晶性が向上して
いることを示している。 実施例３ この実施例は窒化防止層をGa金属層とし、バッファ層を
GaN 層とした場合である。
【００２１】先ず、清浄なSi(111) 表面上に、基板温度
を500 ℃として、MBE によりGaを１原子層蒸着した。そ
の後、基板温度を800 ℃にあげ、rf-MBEにより膜厚5nm
のGaN バッファ層を成膜した。GaN バッファ層のRHEED
像はstreak状であり、バッファ層は平坦であることが判
る。次に、基板温度を800 ℃としてGaN バッファ層の上
にrf-MBEにより膜厚600nm のGaN 薄膜を成膜した。
を500 ℃として、MBE によりGaを１原子層蒸着した。そ
の後、基板温度を800 ℃にあげ、rf-MBEにより膜厚5nm
のGaN バッファ層を成膜した。GaN バッファ層のRHEED
像はstreak状であり、バッファ層は平坦であることが判
る。次に、基板温度を800 ℃としてGaN バッファ層の上
にrf-MBEにより膜厚600nm のGaN 薄膜を成膜した。
【００２２】また、GaN 薄膜のＸ線のロッキングカーブ
の半値幅は24arcminであり、清浄面に同一条件で作製し
たGaN 薄膜の半値幅33arcminより狭くなり、結晶性は向
上していることが判った。 実施例４ この実施例は窒化防止層をSn金属層とし、バッファ層を
GaN 層とした。
の半値幅は24arcminであり、清浄面に同一条件で作製し
たGaN 薄膜の半値幅33arcminより狭くなり、結晶性は向
上していることが判った。 実施例４ この実施例は窒化防止層をSn金属層とし、バッファ層を
GaN 層とした。
【００２３】先ず、清浄なSi(111) 表面上に、基板温度
を500 ℃として、MBE によりSnを１原子層蒸着した。そ
の上にrf-MBEにより膜厚5nm のGaN 層を成膜した。バッ
ファ層成膜後、基板温度を800 ℃として厚さ600nm のGa
N 薄膜を成膜した。GaN バッファ層のRHEED 像はstreak
状であり、平坦なバッファ層が得られたことがわかる。
また、GaN 薄膜のＸ線のロッキングカーブの半値幅は27
arcminであり、清浄面に同一条件で作製したGaN 薄膜の
半値幅33arcminより狭くなり、結晶性は向上しているこ
とが判った。 実施例５ この実施例では、実施例４におけるバッファ層をGaN に
換えてAlN とした以外は同じ手順方法とした。
を500 ℃として、MBE によりSnを１原子層蒸着した。そ
の上にrf-MBEにより膜厚5nm のGaN 層を成膜した。バッ
ファ層成膜後、基板温度を800 ℃として厚さ600nm のGa
N 薄膜を成膜した。GaN バッファ層のRHEED 像はstreak
状であり、平坦なバッファ層が得られたことがわかる。
また、GaN 薄膜のＸ線のロッキングカーブの半値幅は27
arcminであり、清浄面に同一条件で作製したGaN 薄膜の
半値幅33arcminより狭くなり、結晶性は向上しているこ
とが判った。 実施例５ この実施例では、実施例４におけるバッファ層をGaN に
換えてAlN とした以外は同じ手順方法とした。
【００２４】AlN バッファ層のRHEED 像はstreak状であ
り、平坦なバッファ層が得られたことが判る。また、Ga
N 薄膜のＸ線のロッキングカーブの半値幅は28arcminと
なり、清浄面に同一条件で作製したGaN 薄膜の半値幅33
arcminよりより狭くなり、結晶性は向上ていることが判
った。 実施例６ 実施例４におけるSnに換えてSbを用い、以降の手順方法
によりGaN バッファ層次いで、厚さ600nm のGaN 薄膜を
成膜した。
り、平坦なバッファ層が得られたことが判る。また、Ga
N 薄膜のＸ線のロッキングカーブの半値幅は28arcminと
なり、清浄面に同一条件で作製したGaN 薄膜の半値幅33
arcminよりより狭くなり、結晶性は向上ていることが判
った。 実施例６ 実施例４におけるSnに換えてSbを用い、以降の手順方法
によりGaN バッファ層次いで、厚さ600nm のGaN 薄膜を
成膜した。
【００２５】GaN バッファ層のRHEED 像はstreak状であ
り、平坦なバッファ層が得られたことが判る。また、Ga
N 薄膜のＸ線のロッキングカーブの半値幅は27arcminで
あり、清浄面に同一条件で作製したGaN 薄膜の半値幅33
arcminより狭くなり、結晶性は向上していることが判っ
た。た。 実施例７ この実施例は窒化防止層をSb層とし、バッファ層をAlN
層とした。
り、平坦なバッファ層が得られたことが判る。また、Ga
N 薄膜のＸ線のロッキングカーブの半値幅は27arcminで
あり、清浄面に同一条件で作製したGaN 薄膜の半値幅33
arcminより狭くなり、結晶性は向上していることが判っ
た。た。 実施例７ この実施例は窒化防止層をSb層とし、バッファ層をAlN
層とした。
【００２６】先ず、清浄なSi(111) 表面上に、基板温度
を500 ℃として、MBE によりSbを１原子層蒸着した。そ
の後、基板温度を800 ℃にあげ、rf-MBEにより膜厚5nm
のAlN バッファ層を成膜した。AlN バッファ層のRHEED
像はstreak状であり、バッファ層は平坦であることが判
る。次に、基板温度を800 ℃としてAlN バッファ層の上
にrf-MBEにより膜厚600nm のGaN 膜を成膜した。
を500 ℃として、MBE によりSbを１原子層蒸着した。そ
の後、基板温度を800 ℃にあげ、rf-MBEにより膜厚5nm
のAlN バッファ層を成膜した。AlN バッファ層のRHEED
像はstreak状であり、バッファ層は平坦であることが判
る。次に、基板温度を800 ℃としてAlN バッファ層の上
にrf-MBEにより膜厚600nm のGaN 膜を成膜した。
【００２７】GaN 薄膜のＸ線のロッキングカーブの半値
幅は26arcminであり、清浄面に同一条件で成膜したGaN
薄膜の半値幅33arcminより狭くなり、結晶性が向上して
いることが判った。 実施例８ この実施例では、窒化防止層は特になく、AlN バッファ
層の成長条件によって平坦なバッファ層を得た。
幅は26arcminであり、清浄面に同一条件で成膜したGaN
薄膜の半値幅33arcminより狭くなり、結晶性が向上して
いることが判った。 実施例８ この実施例では、窒化防止層は特になく、AlN バッファ
層の成長条件によって平坦なバッファ層を得た。
【００２８】清浄なSi(111) 表面上に、基板温度を800
℃として、III/V 流束比が0.3 となるようにAl流束と窒
素ラジカル流束を調整して、膜厚20nmのAlN バッファ層
をrf-MBEにより成膜した。AlN バッファ層のRHEED 像は
streak状であり、平坦なバッファ層が得られたことがわ
かる。
℃として、III/V 流束比が0.3 となるようにAl流束と窒
素ラジカル流束を調整して、膜厚20nmのAlN バッファ層
をrf-MBEにより成膜した。AlN バッファ層のRHEED 像は
streak状であり、平坦なバッファ層が得られたことがわ
かる。
【００２９】AlN バッファ層の上に、引き続きrf-MBEに
より厚さ600nm のGaN 膜を成膜した。このときのIII/V
流束比は通常のIII 族窒化物半導体薄膜の成膜条件通り
0.1とした。GaN 薄膜のＸ線のロッキングカーブの半値
幅は22arcminであり、清浄面に同一条件で成膜したGaN
薄膜の半値幅35arcminより狭くなり、結晶性が向上して
いることが判った。
より厚さ600nm のGaN 膜を成膜した。このときのIII/V
流束比は通常のIII 族窒化物半導体薄膜の成膜条件通り
0.1とした。GaN 薄膜のＸ線のロッキングカーブの半値
幅は22arcminであり、清浄面に同一条件で成膜したGaN
薄膜の半値幅35arcminより狭くなり、結晶性が向上して
いることが判った。
【００３０】
【発明の効果】本発明によれば、シリコン基板上に分子
線エピタキシャルによりAlx Gay In1-x-y N (0≦x,y ≦
1 かつ 0≦x+y ≦1)からなるIII 族窒化物半導体薄膜を
成膜するIII 族窒化物半導体薄膜の製造方法において、
前記シリコン基板に基板シリコンの窒化を防止する窒化
防止層を形成した後、前記III 族窒化物半導体薄膜を成
膜するようにしたため、窒化防止層は清浄なシリコン基
板表面へのアモルファス状の窒化ケイ素形成を抑制し、
良質のバッファ層の形成ができる。その結果、結晶性の
良いAlGaInN 薄膜が製造できることが可能になった。
線エピタキシャルによりAlx Gay In1-x-y N (0≦x,y ≦
1 かつ 0≦x+y ≦1)からなるIII 族窒化物半導体薄膜を
成膜するIII 族窒化物半導体薄膜の製造方法において、
前記シリコン基板に基板シリコンの窒化を防止する窒化
防止層を形成した後、前記III 族窒化物半導体薄膜を成
膜するようにしたため、窒化防止層は清浄なシリコン基
板表面へのアモルファス状の窒化ケイ素形成を抑制し、
良質のバッファ層の形成ができる。その結果、結晶性の
良いAlGaInN 薄膜が製造できることが可能になった。
【００３１】また、上記の窒化防止層を形成した後に成
膜されたIII 族窒化物半導体薄膜の結晶性は良好であ
り、これら薄膜を用いた発光素子を始めとするIII 族窒
化物半導体装置の特性は優れている。また、前記シリコ
ン基板にIII/V 流束比が0.25ないし2.0 以下で形成され
たAlN またはGaN からなるバッファー層を成膜した後、
前記III 族窒化物半導体薄膜を成膜するようにしたた
め、シリコン表面の窒化が抑制され、バッファ層自体も
良質な結晶であり、以降のAlGaInN 薄膜は結晶性が良
い。
膜されたIII 族窒化物半導体薄膜の結晶性は良好であ
り、これら薄膜を用いた発光素子を始めとするIII 族窒
化物半導体装置の特性は優れている。また、前記シリコ
ン基板にIII/V 流束比が0.25ないし2.0 以下で形成され
たAlN またはGaN からなるバッファー層を成膜した後、
前記III 族窒化物半導体薄膜を成膜するようにしたた
め、シリコン表面の窒化が抑制され、バッファ層自体も
良質な結晶であり、以降のAlGaInN 薄膜は結晶性が良
い。
【図１】本発明に係る水素終端化層上のAlN 膜のRHEED
像を示し、GaN 膜を成膜直前のAlN 膜の結晶構造の写真
像を示し、GaN 膜を成膜直前のAlN 膜の結晶構造の写真
【図２】従来の清浄なSi(111) 面に成膜されたAlN バッ
ファ層の高速反射電子線回折(RHEED) 像を示し、（ａ）
は成長初期段階の厚さが約0.5nm のときの結晶構造の写
真であり、（ｂ）は成長終了後で厚さが約20nmのときの
結晶構造の写真
ファ層の高速反射電子線回折(RHEED) 像を示し、（ａ）
は成長初期段階の厚さが約0.5nm のときの結晶構造の写
真であり、（ｂ）は成長終了後で厚さが約20nmのときの
結晶構造の写真
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 秀昭 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 上條 洋 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (12)
- 【請求項１】シリコン基板上に分子線エピタキシャルに
よりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦1)
からなるIII 族窒化物半導体薄膜を成膜するIII 族窒化
物半導体薄膜の製造方法において、前記シリコン基板に
基板シリコンの窒化を防止する窒化防止層を形成した
後、前記III 族窒化物半導体薄膜を成膜することを特徴
とするIII 族窒化物半導体薄膜の製造方法。 - 【請求項２】前記窒化防止層は水素終端化されたシリコ
ンからなる層であることを特徴とする請求項１に記載の
III 族窒化物半導体薄膜の製造方法。 - 【請求項３】前記水素終端化層に隣接するするIII 族窒
化物半導体薄膜は水素離脱開始温度以下の基板温度で成
膜されることを特徴とする請求項１または２に記載のII
I 族窒化物半導体薄膜の製造方法。 - 【請求項４】前記基板温度は500 ℃以下であることを特
徴とする請求項３に記載のIII 族窒化物半導体薄膜の製
造方法。 - 【請求項５】前記窒化防止層はAl、GaまたはInのいずれ
かからなる金属層であることを特徴とする請求項１に記
載のIII 族窒化物半導体薄膜の製造方法。 - 【請求項６】前記窒化防止層はSnまたはSbからなる金属
層であることを特徴とする請求項１に記載のIII 族窒化
物半導体薄膜の製造方法。 - 【請求項７】前記金属層は厚さ数原子層以下の分子線エ
ピタキシャル蒸着された層であることを特徴とする請求
項５または６に記載のIII 族窒化物半導体薄膜の製造方
法。 - 【請求項８】前記金属層に隣接するIII 族窒化物半導体
薄膜は前記金属層を構成する金属の窒化物からなること
を特徴とする請求項５に記載のIII 族窒化物半導体薄膜
の製造方法。 - 【請求項９】前記金属層は基板温度が500 ℃以下で蒸着
されることを特徴とする請求項５ないし８に記載のIII
族窒化物半導体薄膜の製造方法。 - 【請求項１０】シリコン基板上に分子線エピタキシャル
によりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦
1)からなるIII 族窒化物半導体薄膜からなるIII 族窒化
物半導体薄膜において、請求項１ないし９に記載のIII
族窒化物半導体薄膜の製造方法により製造されたことを
特徴とするIII 族窒化物半導体薄膜。 - 【請求項１１】シリコン基板上に分子線エピタキシャル
によりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦
1)からなるIII 族窒化物半導体薄膜を成膜するIII 族窒
化物半導体薄膜の製造方法において、前記シリコン基板
にIII/V 流束比（基板に供給されるIII 族元素の流束の
基板に供給される窒素ラジカルの流束に対する比）が0.
25ないし2.0 以下で形成されたAlN またはGaN からなる
バッファー層を成膜した後、前記III 族窒化物半導体薄
膜を成膜することを特徴とするIII 族窒化物半導体薄膜
の製造方法。 - 【請求項１２】シリコン基板上の分子線エピタキシャル
によりAlx Gay In1-x-y N (0≦x,y ≦1 かつ 0≦x+y ≦
1)からなるIII 族窒化物半導体薄膜において、請求項１
１に記載の製造方法により製造されたAlN またはGaN か
らなるバッファー層を有することを特徴とするIII 族窒
化物半導体薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21407097A JP3707211B2 (ja) | 1997-07-24 | 1997-07-24 | Ｉｉｉ族窒化物半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21407097A JP3707211B2 (ja) | 1997-07-24 | 1997-07-24 | Ｉｉｉ族窒化物半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146045A true JPH1146045A (ja) | 1999-02-16 |
| JP3707211B2 JP3707211B2 (ja) | 2005-10-19 |
Family
ID=16649758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21407097A Expired - Fee Related JP3707211B2 (ja) | 1997-07-24 | 1997-07-24 | Ｉｉｉ族窒化物半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3707211B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007024017A1 (ja) * | 2005-08-25 | 2007-03-01 | Toyota Jidosha Kabushiki Kaisha | 発光層形成用基材、発光体及び発光物質 |
| WO2014038105A1 (ja) * | 2012-09-06 | 2014-03-13 | パナソニック株式会社 | エピタキシャルウェハ及びその製造方法 |
| WO2014038106A1 (ja) * | 2012-09-06 | 2014-03-13 | パナソニック株式会社 | エピタキシャルウェハ及びその製造方法、紫外発光デバイス |
| JP2014527714A (ja) * | 2011-07-29 | 2014-10-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20160126315A1 (en) * | 2000-12-14 | 2016-05-05 | Infineon Technologies Americas Corp. | III-Nitride Semiconductor Structure with Intermediate and Transition Layers |
| US11424162B2 (en) | 2002-03-12 | 2022-08-23 | Hamamatsu Photonics K.K. | Substrate dividing method |
-
1997
- 1997-07-24 JP JP21407097A patent/JP3707211B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160126315A1 (en) * | 2000-12-14 | 2016-05-05 | Infineon Technologies Americas Corp. | III-Nitride Semiconductor Structure with Intermediate and Transition Layers |
| US11424162B2 (en) | 2002-03-12 | 2022-08-23 | Hamamatsu Photonics K.K. | Substrate dividing method |
| WO2007024017A1 (ja) * | 2005-08-25 | 2007-03-01 | Toyota Jidosha Kabushiki Kaisha | 発光層形成用基材、発光体及び発光物質 |
| US8338853B2 (en) | 2005-08-25 | 2012-12-25 | Toyota Jidosha Kabushiki Kaisha | Substrate for forming light-emitting layer, light emitter and light-emitting substance |
| JP2014527714A (ja) * | 2011-07-29 | 2014-10-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| WO2014038105A1 (ja) * | 2012-09-06 | 2014-03-13 | パナソニック株式会社 | エピタキシャルウェハ及びその製造方法 |
| WO2014038106A1 (ja) * | 2012-09-06 | 2014-03-13 | パナソニック株式会社 | エピタキシャルウェハ及びその製造方法、紫外発光デバイス |
| JP2014053412A (ja) * | 2012-09-06 | 2014-03-20 | Panasonic Corp | エピタキシャルウェハ及びその製造方法、紫外発光デバイス |
| JP2014053411A (ja) * | 2012-09-06 | 2014-03-20 | Panasonic Corp | エピタキシャルウェハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3707211B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3822318B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP4907256B2 (ja) | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 | |
| US7459374B2 (en) | Method of manufacturing a semiconductor heterostructure | |
| JP4371202B2 (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
| TWI482203B (zh) | And a method for producing a substrate having a single crystal thin film | |
| EP1557889A1 (en) | Zn SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME | |
| US10770615B2 (en) | Al—Ga—N template, a method for preparing Al—Ga—N template, and semiconductor device comprising Al—Ga—N template | |
| JP2007070154A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| US11916111B2 (en) | Single crystal semiconductor structure and method of fabricating the same | |
| JP4301592B2 (ja) | 窒化物半導体層付き基板の製造方法 | |
| WO1998024129A1 (en) | Iii-v nitride semiconductor devices and process for the production thereof | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| JP2927768B1 (ja) | 半導体装置およびその製造方法 | |
| JP3707211B2 (ja) | Ｉｉｉ族窒化物半導体薄膜の製造方法 | |
| US8529699B2 (en) | Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device | |
| FR2921200A1 (fr) | Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication | |
| JP3504851B2 (ja) | 化合物半導体膜の製造方法 | |
| JP3870259B2 (ja) | 窒化物半導体積層体及びその成長方法 | |
| JP5073623B2 (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JP3962101B2 (ja) | 窒化物半導体のヘテロエピタキシャル成長方法 | |
| JP4545389B2 (ja) | エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法 | |
| KR102480141B1 (ko) | 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자 | |
| JPH0697401A (ja) | 半導体装置およびその製造方法 | |
| JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |