CN114762083A - 应变减少的氮化铟镓发光二极管 - Google Patents

应变减少的氮化铟镓发光二极管 Download PDF

Info

Publication number
CN114762083A
CN114762083A CN202180006831.8A CN202180006831A CN114762083A CN 114762083 A CN114762083 A CN 114762083A CN 202180006831 A CN202180006831 A CN 202180006831A CN 114762083 A CN114762083 A CN 114762083A
Authority
CN
China
Prior art keywords
region
led
base
regions
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180006831.8A
Other languages
English (en)
Inventor
奥雷利安·让·弗朗索瓦·大卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of CN114762083A publication Critical patent/CN114762083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)

Abstract

一种形成LED发射器的方法包括：在衬底(310)上提供III族氮化物层，所述III族氮化物层具有平面顶表面；在所述顶表面上提供离散的横向生长区域；在每个离散的横向生长区域上选择性地外延生长包括In(x)Ga(1‑x)N材料的基极区域(1210)，每个基极区域垂直于所述顶表面延伸；在所述基极区域(1210)的部分上提供所述In(x)Ga(1‑x)N材料的表面，所述表面具有弛豫应变，并且其特点在于基极晶格常数在其体弛豫值的0.1％内；以及在所述表面上外延生长LED区域，所述LED区域包括与所述In(x)Ga(1‑x)N材料的所述表面假晶的In(y)Ga(1‑y)N材料发光层，并且其特点在于有源区域(1240)晶格常数在所述基极晶格常数的0.1％内，其中0.05<x<0.2并且y>0.3。

Description

应变减少的氮化铟镓发光二极管
相关申请的交叉引用
本申请要求于2020年3月27日提交的美国临时专利申请序列No.63/001,221的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及应变减少的氮化铟镓(InGaN)发光二极管(LED)和包含这种LED的设备。
背景技术
LED(诸如微型LED)是显示器应用的候选。在一些情况下，发射蓝色、绿色和红色辐射的III族氮化物NE LED的组合是期望的。
发明内容
由于若干原因，生长长波长III族氮化物发光层可能具有挑战性，包括会降低内量子效率(IQE)的大量缺陷(点缺陷、延伸缺陷)以及难以并入大量铟(通常需要用于长波长发射)。这些影响通常会因应变而恶化。例如，由GaN基质和InGaN发光层之间的晶格差异引起的应变能够导致缺陷并入/创建，并且由于晶格牵引而减少In并入。
需要一种具有减小的应变效应以用于长波长发射的微型LED。
本发明的各个方面被概括如下。
通常，在第一方面中，本发明的特征在于一种显示器发射器，包括：
三个多个子区域，分别对应于显示器的子像素，在显示器发射器的操作期间分别发射蓝光、绿光和红光，每个子区域包括发光区域(例如多个纳米线(NW)，发光区域(例如NW中的每个NW)包括：基极区域，其具有至少5％In的InGaN组成，并且具有弛豫的再生长表面，其基极晶格常数在其体值的0.1％内；以及在再生长表面上再生长的LED区域，其包括具有至少10％In的InGaN组成的至少一个发光层。发光层与再生长表面是假晶的，其有源区域晶格常数在基极晶格常数的0.1％内。
实施例可以包括以下特征和/或其他方面的特征中的一个或多个。
基极区域能够通过氢化物气相外延(HVPE)形成。
LED区域能够通过金属有机化学气相沉积(MOCVD)再生长。
基极和有源区域晶格常数能够是面内晶格常数。
基极区域能够具有与InGaN组成相等的均匀组成。
NW能够在平面的III族氮化物层上生长。
基极区域能够包括横向尺寸小于300nm的横向结构，并且其中基极区域材料的弛豫发生在横向结构内。
通常，在另一方面中，本发明的特征在于一种形成纳米线LED发射器的方法，包括：提供衬底；在衬底上生长平面的GaN层；在衬底上形成具有开口的掩模；在开口中生长In(x)Ga(1-x)N基极区域(例如通过HVPE)，使用InCl3作为前体，基极区域在开口上方竖直延伸；在基极区域的部分上提供再生长表面，该再生长表面是弛豫的，并且其特点在于基极晶格常数在其体弛豫值的0.1％内；以及在再生长表面上生长LED区域，该LED区域具有与再生长表面假晶的其中组成为In(y)Ga(1-y)N的发光层，并且其特点在于有源区域晶格常数在基极晶格常数的0.1％内。0.05<x<0.15并且y>0.2。
实施方式可以包括以下特征和/或其他方面的特征中的一个或多个。
通常，在另一方面中，本发明的特征在于一种形成纳米线LED发射器的方法，该方法包括：提供衬底；在衬底上形成具有开口的掩模，该掩模具有顶表面；通过具有基本上推动横向生长的第一生长参数的第一生长方法在开口中生长In(x)Ga(1-x)N基极材料，该基极材料在顶表面上方延伸，基极材料在顶表面上方横向延伸到开口之外；在基极材料的一部分上提供至少一个再生长表面，该至少一个再生长表面至少部分地弛豫；以及通过具有基本上不推动横向生长的第二生长参数的第二生长方法在再生长表面上生长LED区域，该LED区域具有与至少一个再生长表面假晶的组成为In(y)Ga(1-y)N的发光层。0.05<x<0.2并且y>0.3，并且发光层与再生长表面之间的失配应变小于发光层与弛豫GaN之间的失配应变的一半。
实施方式可以包括以下特征和/或其他方面的特征中的一个或多个。
至少一个再生长表面的特点能够在于基极面内晶格常数在其体弛豫值的0.5％内。第一生长参数能够促进横向与竖直生长率之比为1或更大(例如2或更大、5或更大、10或更大、100或更大)的生长。第二生长参数促进竖直与横向生长率之比为2或更大(例如10或更大、100或更大)的生长。第一方法能够是HVPE，并且第二方法能够是MOCVD。
通常，在又一方面中，本发明的特征在于一种形成发光二极管(LED)的方法，包括：在衬底的表面上生长包含氮化镓(GaN)的缓冲层；在缓冲层的表面上形成具有开口的掩模；在缓冲层的表面上的开口中形成基极层，其中，形成基极层包括外延生长In(x)Ga(1-x)N(例如，使用具有单卤化物或三卤化物前体的氢化物气相外延(HVPE))；在基极层上提供再生长表面，该再生长表面具有弛豫晶体结构，其基极晶格常数在In(x)Ga(1-x)N的基极晶格常数的体值的0.1％内；在再生长表面上外延生长一个或多个附加层以提供LED的有源区域，该一个或多个附加层包括与再生长表面假晶的至少一层In(y)Ga(1-y)N，其有源区域晶格常数在再生长表面的基极晶格常数的0.1％内；以及在有源区域上形成一个或多个附加层并且处理这些层以提供LED。0.05<x<0.15并且y>0.2。
实施方式可以包括以下特征和/或其他方面的特征中的一个或多个。例如，掩模能够包括多个间隔开的开口，并且该方法包括在开口中的每个开口中同时形成LED以提供多个LED。LED能够是纳米线LED(NW LED)。多个NW LED中的每个NW LED能够被配置为在可见光谱中以第一峰值波长λ1发光。多个NW LED能够包括在衬底的第一面积中分组的第一多个NWLED，并且该方法还能够包括：形成在衬底的第二面积中分组的第二多个NW LED，第二多个NW LED中的每个NW LED被配置为在可见光谱中以第二峰值波长λ2发光；并且形成在衬底的第三面积中分组的第三多个NW LED，第三多个NW LED中的每个NW LED被配置为在可见光谱中以第三峰值波长λ3发光，其中λ1、λ2和λ3彼此不同。
掩模中的开口能够在缓冲层的表面的平面中在第一方向上具有第一尺寸d1，并且再生长表面在第一方向上具有第二尺寸d2，其中d2＞d1。
前体能够是氯化物前体。氯化物前体能够选自GaCl、GaCl3、InCl和InCl3的组。
GaN层能够是平面层。
LED能够垂直于开口上方的衬底表面延伸。
衬底能够包括选自蓝宝石、硅和GaN的组的衬底材料。
一个或多个附加层能够包括一个或多个量子阱(QW)层，其被配置为在电磁光谱的可见部分中发射具有峰值波长λ的光。
一个或多个附加层能够使用金属有机化学气相沉积(MOCVD)或分子束外延(MBE)形成。
通常，在又一方面中，本发明的特征在于一种发光设备，包括：衬底的表面上的GaN缓冲层；从GaN缓冲层延伸的发光二极管(LED)，该LED包括：LED区域，其具有至少一层In(y)Ga(1-y)N；以及LED区域与GaN缓冲层之间的基极区域。基极区域包括具有再生长表面的In(x)Ga(1-x)N层，该再生长表面具有弛豫晶体结构，其基极晶格常数在In(x)Ga(1-x)N的基极晶格常数的体值的0.1％内。LED区域中的In(y)Ga(1-y)N层与再生长表面假晶，并且有源区域晶格常数在再生长表面的基极晶格常数的0.1％内，并且0.05<x<0.15并且y>0.2。
实施例可以包括以下特征和/或其他方面的特征中的一个或多个。例如，LED区域能够包括具有由In(y)Ga(1-y)N层支撑的一个或多个量子阱(QW)层的有源区域。LED区域还能够包括由有源区域支撑的第二InGaN层。
在缓冲层的表面处，基极区域能够在缓冲层的表面的平面中在第一方向上具有第一尺寸d1，并且再生长表面能够在第一方向上具有第二尺寸d2，其中d2>d1。
发光设备能够包括在缓冲层表面上的掩模，其中NW LED被形成在掩模中的孔径中。
基极区域中的In(x)Ga(1-x)N层能够使用具有单卤化物或三卤化物前体的氢化物气相外延(HVPE)形成。
LED区域中的In(y)Ga(1-y)N层能够使用金属有机化学气相沉积(MOCVD)或分子束外延(MBE)形成。
在另一方面中，本发明的特征在于一种显示器设备，包括多个NW LED，NW LED中的每个NW LED从GaN缓冲层延伸，NW LED彼此间隔开。多个NW LED中的每个NW LED能够被配置为在可见光谱中以第一峰值波长λ1发光。多个NW LED包括在衬底的第一面积中分组的第一多个NW LED，该显示器设备还包括：在衬底的第二面积中分组的第二多个NW LED，第二多个NW LED中的每个NW LED被配置为在可见光谱中以第二峰值波长λ2发光；以及在衬底的第三面积中分组的第三多个NW LED，第三多个NW LED中的每个NW LED被配置为在可见光谱中以第三峰值波长λ3发光。λ1、λ2和λ3彼此不同，并且第一面积、第二面积和第三面积构成显示器设备的单个像素。
通常，在又一方面中，本发明的特征在于一种形成发光二极管(LED)的方法，该方法包括：提供具有纹理顶表面的生长衬底；使用第一生长技术在顶表面的区域上选择性地生长第一基极材料，以形成具有至少一个横向尺寸小于500nm的特征，第一基极材料包括弛豫的In(x)Ga(1-x)N层；使用第二生长技术在第一基极材料上方生长第二基极材料，第二基极材料的生长将特征的至少一个横向尺寸延伸到大于1微米，第二基极材料包括弛豫的In(x)Ga(1-x)N层，第二生长技术有利于横向生长而不是竖直生长；以及使用第三生长技术在特征上方生长LED结构，该LED结构包括至少一个In(y)Ga(1-y)N发光层，该发光层与第二基极材料假晶，第三生长技术有利于竖直生长而不是横向生长。0.05<x<0.2并且y>0.3，并且发光层与第二基极材料之间的失配应变小于发光层与弛豫GaN之间的失配应变的一半。
实施方式可以包括以下特征和/或其他方面的特征中的一个或多个。例如，生长衬底的纹理顶表面包括覆盖有掩模的平面表面，该掩模具有横向尺寸小于500nm的开口，并且选择性生长发生在开口中。
特征能够是台面。
第一和第二基极材料能够具有在它们相应的未应变平衡值的0.5％内的面内晶格常数。
发光层能够是平面的并且能够具有纤锌矿晶体结构，并且发光层的平面能够沿着纤锌矿结构的c平面。
这些特征能够具有小于1E7 cm-1的平均位错密度。
第一和第二生长技术能够是氢化物气相外延(HVPE)，并且第三生长技术能够是金属有机化学气相沉积(MOCVD)。
第一生长技术能够是HVPE，并且第二和第三生长技术能够是MOCVD。
该方法能够包括在第二基极材料生长之后和LED结构生长之前，准备特征的表面以促进LED结构的生长。
通过本公开、附图和权利要求，一个或多个优点将是显而易见的。
附图说明
图1A和图1B是示例LED发射器的截面图。
图2A和2B是示出了不同层的组成的示例LED发射器的截面图。
图3A至3D示出了制造具有横向结构的基极区域的示例过程流程中的步骤。
图4A至4C示出了制造具有横向结构的基极区域的另一示例过程流程中的步骤。
图5A是示例LED发射器结构的截面图。
图5B至5D示出了用于图5A所示的LED发射器结构的示例组成剖面图。
图6A和图6B是示出了具有边料的示例LED发射器的截面图。
图7A是示出了示例LED发射器的截面图。
图7B至7D是示出了用于生长图7A所示的示例LED发射器的掩模开口的平面图。
图8A至8I示出了用于制造LED发射器的示例过程流程中的步骤。
图9是示出了示例实施例和现有技术的波长与内量子效率之间的示例关系的曲线图。
图10A至10E是示出了具有LED区域再生长的示例过程的截面图。
图11A至11F是示出了覆盖LED发射器侧壁的示例过程流程中的步骤的截面图。
图12A和图12B是示出了示例LED发射器的几何形状和应变状态的截面图。
图13A至13C示出了当NW LED发射器根据图12A至12B生长时各种量的演变。
图14是示出了用于形成LED设备的示例过程中的步骤的流程图。
图15A至15D是示出了LED发射器的又一示例实施例的截面图。
图16A至16C是示出了用于小板LED的示例制造过程中的步骤的截面图。
图17A是示出了示例LED发射器的截面图。
图17B至17D是图示了在图17A所示的示例LED发射器中从中心结构到边缘结构的有源区域特性的横向变化的曲线图。
图18A至18H是示出了用于形成LED发射器的示例过程中的步骤的截面图。
图19A至19G是示出了用于形成LED发射器的另一示例过程中的步骤的截面图。
具体实施方式
LED结构
本文公开的一些实施例是纳米线(NW)LED，其中每个LED包括一个或多个NW。NW具有包括InGaN层的基极区域、包括n掺杂层的LED区域、具有至少一个发光InGaN层的有源区域(发光区域)以及p掺杂层。基极区域可以通过第一技术生长，诸如HVPE。LED区域可以通过诸如MOCVD或MBE等第二技术在基极区域上再生长。
图1A至1B分别示出了这种LED 100和100'的示例。在图1A中，有源区域110是平面的并且垂直于相应的NW轴101生长。在图1B中，有源区域111和p-GaN层121与基极NW共形(这被称为核壳结构)。在两个示例中，NW 100和101包括在衬底150上的GaN层140上生长的n-InGaN层130。掩模层160被支撑在GaN层140上并且包括NW在其中形成的孔径。NW的形状不必是竖直的——它可能具有倾斜的侧壁；核壳结构可以具有沿着各个小平面(facet)(包括水平、竖直、倾斜)的有源区域。
基极区域可以具有合适的应变状态；它可能完全或部分弛豫(relax)。基极区域用作LED区域的外延(epitaxial)层生长的基极。一些实施例与常规LED的对比在于它们在围绕发光层的各个层中包含更高浓度的In，以降低发光层的应变。
图2A至2B对比了常规的LED外延堆叠200和实施例201。在图2A中，大部分层是GaN。具体地，形成LED 200的层从基极到顶部的堆叠如下：GaN缓冲区210、n-GaN层220、GaN/InGaN底层230和支撑有源区域250的GaN间隔件240。有源区域250由被GaN势垒层分离的In0.2GaN量子阱层组成。在有源区域250上方，堆叠包括GaN间隔件260、AlGaN EBL 270、pGaN层280以及最后地，p++GaN层290。这些层在弛豫的GaN缓冲区210上生长并且与GaN假晶(pseudomorphic)。有源区域250中的In0.2GaN QW由于其与GaN的大晶格错配而能够经历高应变。
在图2B中，形成LED 201的堆叠在其表面是弛豫的In0.05GaN基极层211上生长，并且具有大于GaN的晶格常数(在完全弛豫的情况下，晶格常数是体In0.05GaN的晶格常数)。LED层可以包含InGaN而不是GaN。它们可能具有与基极区域相同的含量，从而产生低应变(尽管其他组成也是可能的，包括GaN和AlGaN层)。在图2B所示的示例中，在基极211上生长的堆叠从底部到顶部包括以下在有源区域251下方的层：In0.05GaN层221、InGaN/InGaN底层231、In0.05GaN间隔件241。在有源区域251上方，堆叠包括In0.05GaN间隔件261、AlGaNEBL 271、p In0.05GaN层281以及p++In0.05GaN层291。有源区域251中的相同In0.2GaN QW维持比图2A中更低的应变。这可以促进更高的材料质量和更高的性能。
在一些实施例中，LED发射器包括像素，每个像素具有三个子像素(例如发射蓝光、绿光和红光)。每个子像素包括纳米线(NW)发射器。纳米线的特征在于由HVPE生长的InGaN基极区域和具有由MOCVD生长的量子阱的InGaN LED区域。红色纳米线的特点在于其中5％<[In]<15％的InGaN基极区域具有弛豫的表面区域，以及其中[In]>20％的InGaN量子阱在表面区域上假晶生长。
InGaN基极区域中的至少一层可以是基本上弛豫的，并且具有50％或更少(例如，40％或更少、30％或更少、25％或更少、20％或更少、15％或更少)的[In]组成。在一些实施例中，InGaN基极区域中的至少一层是基本上弛豫的，并且具有5％或更多(例如，7.5％或更多、10％或更多、12.5％或更多、15％或更多)的[In]组成。
生长
生长包括基极区域的生长以及基极区域上的LED区域的生长。这些现在将被讨论。
基极区域生长
在一些实施例中，LED的基极区域包括具有In组成的III族氮化物区域。
通常，厚InGaN层的生长具有挑战性。已经示出，高质量的InGaN层可以通过氢化物气相外延(HVPE)生长。例如，使用InCl3和/或GaCl3前体的三卤化物HVPE(THVPE)能够有效地将大量In并入晶体中，从而导致InGaN组成在范围0％至100％内。THVPE InGaN生长已在平面几何形状和NW几何形状中得到说明。
因此，实施例能够采用合适的生长技术来生长InGaN基极区域。基极区域可以具有至少3％(例如，5％或更多、8％或更多、10％或更多、12％或更多，例如，高达15％)的In含量，诸如在范围5％至15％中(例如，5％至10％、10％至15％、5％至12％)。
InGaN材料的特点可能在于其应变状态。在一些实施例中，InGaN材料的区域是完全弛豫的，其中晶格常数(例如，面内和/或竖直的)等于InGaN材料在其体状态中的晶格常数。尽管本公开集中于InGaN，但根据本文公开的技术，提供合适晶格常数的其他材料能够被采用(例如AlInN、AlInGaN)。
基极区域可以在衬底上形成，诸如蓝宝石或Si或GaN(包括GaN模板或准体或体GaN)。衬底可以被配置为减少基极区域的应变(例如，它可以包括具有各种组成的多个III族氮化物层以提供应变工程)。衬底表面可以用一些其他材料功能化以推动成核和生长。衬底可以具有边料，包括在+m方向(或-m、+a、-a、+c、-c)上范围0°至3°(例如，0°至1°、0.1°至1°)中的边料。
基极区域可以被生长为平面层；该平面层然后可以按原样使用或被蚀刻以形成横向结构(诸如台面或NW)。在一些实施例中，这些横向结构具有5微米或更小(例如，3微米或更小、1微米或更小、500nm或更小、300nm或更小、150nm或更小，诸如小至100nm)的典型横向尺寸。
图3A至3D示出了制造具有横向结构的基极区域的这种过程流程。在图3A中，衬底310(例如，具有缓冲层320)被提供。在图3B中，平面基极层330被生长(例如通过HVPE)；基极层可以是InGaN。在图3C中，基极层330被图案化和蚀刻(例如，通过干法蚀刻)以形成横向结构340(例如，NW)。蚀刻可以在基极层的界面处停止(如图3C所示)，或者它可以留下部分基极层未蚀刻，或者它可以延伸到基极层下方(例如，在缓冲区和/或衬底中)。图3C的结构可以被用作LED区域再生长的基极区域。可替选地，它还可以被再生长(例如通过HVPE或另一技术，诸如MOCVD)以在基极区域中生长额外的材料；再生长可能发生在横向结构的所有表面上，或者是选择性的。图3D示出了所得结构，包括再生长的横向结构341，其可以被用于LED区域的再生长。
在图3A至3C所图示的方法中，应变弛豫可能由于横向结构的蚀刻和/或由于再生长而发生。
在一些实施例中，基极区域被生长为结构化层，例如，它具有由横向结构促进的非平面形状。这些横向结构可以具有5微米或更小(例如，3微米或更小、1微米或更小、500nm或更小、300nm或更小、150nm或更小，诸如小至100nm)的典型横向尺寸。结构化可以通过在衬底上形成掩模(诸如图案化的硬掩模，并且蚀刻到清晰的开口以进入生长衬底)来获得；并且在掩模的开口中生长基极区域。这些开口可以具有5微米或更小(例如，3微米或更小、1微米或更小、500nm或更小、300nm或更小、150nm或更小，诸如小至100nm)的典型横向尺寸。在一些实施例中，生长在开口上方基本上竖直，而在一些实施例中，生长在开口外横向延伸，并且在一些实施例中，生长在开口上方向内进行。向内生长的特点能够是在横向方向上的负生长率，因此横向与竖直生长比为负。该比率可以是0或更小(例如，-0.1或更小、-0.3或更小、-1或更小)。
图4A至4C示出了制造具有横向结构的基极区域的这种过程流程。在图4A中，生长结构被提供有衬底310、缓冲区320以及具有开口411的生长掩模410(缓冲区是可选的)。在图4B中，基极层的生长在开口411中进行，形成例如InGaN的横向结构420。取决于掩模开口411的尺寸，横向结构可以是台面、微型台面(具有一微米或几微米的典型横向尺寸，例如，10微米或更小、5微米或更小、3微米或更小、1微米或更小)或NW。在图4C中，生长不仅竖直发生而且横向发生，从而提供横向结构430，其延伸超过掩模410上方的开口411。
横向生长可能会导致横向结构的大小显著增大。在一些实施例中，生长掩模中的开口相对较小(如本文教导的)并且横向结构的横向大小相对较大。横向结构可以具有比掩模开口大至少2倍(例如，5x或更大、10x或更大、20x或更大、30x或更大)的横向大小。如本文教导的，开口可以具有被选择以促进应变弛豫的横向尺寸。横向结构的最终大小可以被选择以获得期望大小的设备——例如足以促进平面状LED制造过程的大小。作为示例，开口具有低于500nm的横向尺寸并且横向结构具有高于1微米的横向尺寸。
生长参数可以被选择以推动横向生长。在一些实施例中，基极层的一部分以高于2(例如，5或更大、10或更大、50或更大、100或更大)的横向与竖直生长率之比生长。在一些实施例中，基极材料首先在开口内以第一生长参数生长，并且一旦基极材料突出到掩模上方，则以第二生长参数推动横向生长。
在一些实施例中，不推动(或者甚至抑制)横向生长的其他生长参数被使用。例如，一旦基极结构被获得，LED就能在这种生长条件下再生长。在一些实施例中，层以高于2(例如，5或更大、10或更大、50或更大、100或更大)的竖直与横向生长率之比生长。为了清晰起见，横向生长率表征了哪个非竖直平面具有最快的生长。这可以是m平面、a平面、半极性平面。
在一些实施例中，基极区域具有多个子区域。每个子区域具有横向结构，并且结构的特征在子区域之间有所不同。例如，横向结构的尺寸改变(例如，NW可能具有变化的直径或横向尺寸或高度)，和/或横向结构的组成可能会改变(例如，一些NW具有5％In，其他NW具有10％In)。
横向结构可以是台面或NW。它们可以具有10nm或更大(例如，50nm或更大、100nm或更大，例如，10微米或更小、3微米或更小、2微米或更小、1微米或更小)的高度，诸如在范围50nm至10微米、10nm至1微米、100nm至2微米、500nm至3微米内，并且典型的横向尺寸为500nm或更大(例如，1微米或更大，诸如20微米或更小、10微米或更小、5微米或更小、3微米或更小)，诸如在从500nm至20微米、1至3微米、1至5微米、1至10微米的范围内。
基极区域的一部分的特点可以在于其应变状态和/或其晶格常数。具体地，基极区域具有再生长表面，LED区域将在再生长表面上形成。这些再生长表面可以是横向结构(NW或台面)的顶部和/或侧壁。再生长表面可以是完全弛豫的，其晶格常数(面内和/或竖直的)等于相同组成下的体材料的晶格常数。在一些实施例中，弛豫是部分的，其中晶格常数是在相同组成下的体材料的1％内(例如，在0.5％内、在0.3％内、在0.1％内、在0.05％内、在0.03％内、在0.01％内)。体弛豫材料的晶格常数也被称为平衡晶格常数。等效地，弛豫能够用绝对单位而不是相对单位来表达。弛豫层(包括基极区域层、有源区域层、量子阱、超晶格)可以具有在其平衡晶格常数的5E-3nm内(例如，3E-3nm内、1E-3nm内、0.5E-3nm内、0.1E-3nm内)的晶格常数。在第一层上生长的假晶层的晶格常数可以在第一层的晶格常数的5E-3nm内(例如，3E-3nm内、1E-3nm内、0.5E-3nm内、0.1E-3nm内)。
横向结构的横截面可以具有各种形状；这可能会影响应变弛豫。在一些实施例中，横向结构是细长的(例如，长度远大于其宽度的条带)。这可以促进沿着较窄方向的弛豫。在一些实施例中，横向结构具有长度L和宽度w，其中L/W>3(例如，5或更大、10或更大、50或更大、100或更大)。在一些实施例中，w<300nm(例如，<200nm、<150nm、<100nm、<75nm，诸如低至50nm)。在一些实施例中，应变沿着宽度方向单轴弛豫。在一些实施例中，横向结构的平面中的两个等效晶体方向(例如，两个所谓的a方向或m方向)的特点在于不同的弛豫，其中晶格常数在两个方向之间改变超过0.1％。相反，在其他实施例中，形状基本上是规则的(诸如圆形、正方形、三角形或六边形)；这可以促进双轴应变弛豫。在一些实施例中，横向结构的平面中的两个等效晶体方向(例如，两个a方向或m方向)的特点在于相等或类似的弛豫，其中晶格常数在两个方向之间改变小于0.1％。
在一些实施例中，基极区域的应变在空间上改变。例如，基极区域是在GaN上生长的InGaN。首先，InGaN与GaN假晶；随着生长的进行，InGaN弛豫应变(通过形成缺陷和/或通过横向延伸)；在充分生长之后，InGaN获取部分的或完全的弛豫。一旦基极材料可以自由地横向生长，例如当生长到达图案化掩模的顶部时，可能会发生横向延伸的弛豫。在通过缺陷形成弛豫的情况下，延伸的缺陷可能终止于横向结构的侧壁(例如它们可能向侧壁弯曲)，而不是在生长方向上传播。
一些实施例的特点在于实现弛豫所需的小厚度：弛豫可以在小于1微米的生长内发生(例如，500nm或更小、200nm或更小，诸如在小至100nm处)。这可以通过横向结构的存在来促进，这些横向结构提供了超出准体层中可用的驰豫的弛豫机制。在一些实施例中，基极区域包含特点在于弛豫的体临界厚度t的InGaN组成，并且弛豫发生在小于t的80％(例如，50％或更小、20％或更小、10％或更小，诸如小至1％)的厚度内。
在一些实施例中，弛豫保持弹性，并且塑性弛豫被避免。在一些实施例中，塑性弛豫发生并且与延伸缺陷(诸如位错)的形成相关联；该结构被配置为使得这些延伸缺陷保持远离发光层(例如，至少100nm)(这能够通过在塑性弛豫区上方生长足够厚的材料来实现)。
在一些实施例中，再生长表面具有低缺陷密度。它可以具有小于5E8 cm-2的螺纹位错密度(TDD)(例如，1E8 cm-2或更小、5E7 cm-2或更小、1E8 cm-2或更小、5E6 cm-2或更小，低至1E6 cm-2)。这种低TDD可以通过在低TDD衬底上生长基极区域来实现。它可以通过让TDD迁移到横向区域来实现，或者在足够的生长时彼此湮灭。缺陷(包括TDD、堆叠层错、v-pit)的密度可以被配置为每个横向结构小于1(例如，每个NW小于1、每十个横向结构小于1或更少、每百个横向结构小于1或更少)。
在一些实施例中，基极区域包括具有非均匀组成的NW。例如，基极区域NW可以包括第一组成(例如5％)的InGaN和第二组成(例如8％)的InGaN。
图5A至5D示出了具有不同In含量的基极区域。在图5A中，基极区域具有NW 500。NW500具有组成不同(例如1、2、3)的多个区域510、520和530。区域510、520和530可以是平面的或具有另一形状。在图5A的示例中，第一组成与掩模410的厚度一致，但不一定是这种情况。应变和应变弛豫可以在区域之间变化。如图5B所示，In组成可能在生长期间增加(例如3％，然后5％，然后10％)；这可能有助于渐进的应变弛豫。因此，In％沿着主外延方向的变化可以至少为2％。这些区域可以是离散的，或者组成可以与图5C一样连续地变化。如图5D所示，高In区域之后可能是低In区域(例如5％对8％)；在这种情况下，高In区域可能部分弛豫和有缺陷，并且低In区域可能具有更高的弛豫和更少的缺陷(例如，因为它以假晶形式生长或在高In区域上具有低应变/无应变)。
在一些实施例中，再生长表面具有均匀的组成，其中每个元素的组成跨再生长表面变化2％或更少(例如，1％或更少、0.5％或更少)。
在一些实施例中，基极区域或其一部分是掺杂的(例如n掺杂或p掺杂)。例如，基极区域由于存在一种或多种掺杂剂(诸如O、Si)而具有n掺杂InGaN区域，或者由于存在掺杂剂(诸如Mg、Ge)而具有p掺杂InGaN区域。掺杂水平可能足以提供良好的载流子导电性：它可以是至少1E16(例如，5E16或更大、1E17或更大、5E17或更大、1E18或更大、5E18或更大、1E19或更大、5E19或更大)。掺杂水平可以足够低以避免自由载流子吸收：它可以小于1E20(例如，5E19或更小、1E19或更小、5E18或更小、1E18或更小)。合适的掺杂下限和上限可能取决于掺杂物质(由于物质之间的激活水平和光学横截面的变化)。在一些实施例中，掺杂物质是O，并且掺杂水平在范围1E17至1E19 cm-3内。掺杂物质可以在晶体中形成各种状态，包括复合物和填隙。基极区域为p掺杂的实施例开启了反极性结构的可能性(即，在LED堆叠中具有n在p上方的结)。在这种情况下，LED生长可以从未掺杂的InGaN开始，包括有源区域的未掺杂层的生长，最后是n-GaN的生长。如果需要，则基极区域可以在再生长之前激活。反极性结构可以在处理期间反转以暴露基极区域的p层；可以对这些暴露的p层执行p再生长步骤以创建用于形成p接触的接触层。
基极区域可以在HVPE反应器中生长。反应器可以使用各种前体，包括单卤化物(例如GaCl、InCl)和/或三卤化物(例如GaCl3、InCl3)。MCl和MCl3(其中M是III族金属，包括Ga、In、Al)可以通过将M与HCl或气态Cl物质(包括Cl2)预反应或者从固体形式(例如，在诸如N2或H2等合适载气中的MCl或MCl3固体/粉末的升华)获得。前体可以在反应器中形成，例如，在与生长区域分离的区域中。反应器可以使用NH3作为N的来源。在一些实施例中，InCl3促进高铟组成在基极区域中的并入，例如超过3％(例如，5％或更多、8％或更多、10％或更多)。载气(包括H2/N2/Ar/He及其组合)可以与这些前体气体混合。生长可以采用以下前体组合中的一个组合：GaCl/InCl、GaCl/InCl3、GaCl3/InCl、GaCl3/InCl3。一些前体组合可能适合于一些生长方向。在一些实施例中，前体是GaCl3/InCl3并且生长沿着-c平面发生。在一些实施例中，前体是GaCl/InCl3并且生长沿着+c平面发生。InCl3前体可以促进高In的并入；在一些实施例中，InCl3被使用并且基极区域具有其中x>0.05的In(x)Ga(1-x)N材料。更一般地，可能的前体包括MX和MX3，其中M是III族金属(In、Ga、Al)并且X是Cl、Br、I之一。
基极区域的组成可以被选择以提供与LED区域的发光层的足够小的晶格常数错配。在一些情况下，这需要InGaN材料具有在混溶间隙内的组成。本发明的实施例通过使用有利于动态生长的生长技术(例如HVPE)和生长参数来促进这一点，从而使混溶间隙消失。压力(或物质的分压)可以被维持在预定值以确保动态生长。可以获得物质的预定过度饱和。
掺杂元素可以在HVPE反应器中被进一步引入。掺杂剂源可以是气态的，包括含O气体(包括O2)或含Si气体(包括硅烷、二氯甲硅烷)；它可以是固体(例如，氧化物或固体形式的Si，包括高纯度结晶Si)。可以选择掺杂物质和浓度以限制掺杂引起的应变。
在一些实施例中，选择基极区域生长条件以减少缺陷形成。具体地，可以寻求低密度的空位(包括N或Ga或In)，其中空位密度小于1E18 cm-3(例如，1E17 cm-3或更小、1E16 cm-3或更小、1E15 cm-3或更小、1E14 cm-3或更小、1E13 cm-3或更小、1E12 cm-3或更小、1E11cm-3或更小，诸如1E10 cm-3)。低密度可以通过采用相对较低的生长温度来实现，诸如900℃或更低(例如，850℃或更低、800℃或更低、750℃或更低、700℃或更低、650℃或更低、600℃或更低、550℃或更低、500℃或更低)。低密度可以通过采用对应物质的高分压来实现。
可以控制基极区域的组成以限制由LED区域发射的光的光学吸收。在一些实施例中，LED区域具有以各种波长(例如，蓝色/绿色/红色)发射的子区域；因此，最短波长的再吸收是最有可能的。选择基极区域的组成以限制最短波长的光学吸收。在一些实施例中，LED区域的子区域发射具有峰值波长的短波长光(例如蓝光)；并且基极层在峰值波长处的体吸收系数(即，它以体形式具有的吸收)小于10cm-1(例如，5cm-1或更小、2cm-1或更小、1cm-1或更小)。在一些实施例中，在形成完整的设备之后，基极区域对短波长光的净功率吸收小于10％(例如，5％或更小、2％或更小、1％或更小)。这种净功率吸收量化了基极层吸收了多少总光，并且直接与设备的净提取效率竞争。换言之，提取效率(针对给定颜色的子像素)能够被写为Cex＝1-Abase-Aother，其中Abase是净基极层吸收并且Aother是来自所有其他来源(金属、有源区域、自由载流子吸收……)的吸收。在一些实施例中，针对蓝色子像素，Abase<10％(例如，<5％、<2％、<1％)。
如上面教导的，可以通过选择吸收材料的组成和厚度来减少吸收。能够单独地或与材料组成一起使用其他方式来限制吸收。这包括形成其中子像素之间(例如，从蓝色LED到红色LED)的光轨迹被减少或被阻挡的LED设备，例如通过在子像素之间形成光学隔离层(例如，反射器、镜)。这包括为子像素选择适当的物理布局。这包括移除吸收材料(例如，通过蚀刻、研磨和本文公开的其他技术)。在一些实施例中，吸收材料(例如，衬底、外延层、基极材料的一部分)在一些外延步骤期间存在，并且在设备被处理时移除或部分移除(例如，至少25％、至少50％、至少90％的材料被移除)。
因此，基极区域的In组成可以高到足以减少有源区域中的应变，但是又低到足以减少光学吸收。在一些实施例中，基极区域的In组成在2％至20％的范围内(例如，5％至10％、2％至5％、3％至10％、5％至8％、5％至12％、5％至15％、10％至20％)。
在一些实施例中，准备再生长区域用于再生长。可以执行表面处置以确保再生长区域准备好外延。表面处置可以包括一种或多种湿法蚀刻(包括酸、碱、溶剂)。一些湿法蚀刻可以选择性地蚀刻一些晶面。湿法蚀刻可以包括KOH或H3PO4蚀刻。在一些实施例中，执行抛光步骤以获得RMS粗糙度小于5nm(例如，3nm或更小、1nm或更小、5A或更小、3A或更小)的光滑表面。抛光可以是机械的、化学的、化学机械的、研磨的和本领域已知的其他技术。在一些实施例中，干法蚀刻步骤(诸如ICP、RIE)被用于蚀刻材料。多种技术可以被组合以实现期望的厚度和期望的表面状态。在一些实施例中，第一步骤(例如干法蚀刻)移除材料，并且第二步骤(例如抛光或湿法蚀刻)促进低粗糙度。在一些实施例中，再生长区域具有从晶体方向具有期望边料的表面。例如，再生长表面可能略微偏离c平面，在具体方向(包括a平面或m平面)上具有在范围0.1°至5°(例如，0.1°至1°或者1°至5°)的边料角度。边料可以通过抛光步骤获得。
图6A至6B示出了具有带边料的NW的基极区域的示例。在图6A中，基极区域的顶表面跨宏观距离(例如整个晶片)倾斜，从而提供共享边料的NW 610。在图6B中，边料针对每个NW 620单独出现。
生长反应器可以在为高材料质量和期望材料特性所选择的压力下操作。可能需要高压来减少一些缺陷的存在，包括空位。在一些实施例中，压力是大气压，或高于1atm(诸如，至少1.2atm、至少1.5atm、至少2atm、至少5atm、至少10atm)。在一些实施例中，含N物质的分压高以减少晶体中N空位的存在。在一些实施例中，压力被选择以促进本文公开的应变弛豫。
可以选择生长参数以确保足够的生长率。在一些实施例中，生长率为至少1微米/小时(例如5微米/小时)，这可能足以生长厚度在范围100nm至10微米内的基极区域。在一些实施例中，生长率为至少20微米/小时(例如，50微米/小时、100微米/小时)，这有利于厚基极层和/或准体基极层的生长。
HVPE反应器可以采用各种几何形状，包括在可以为实施例提供优点的其他生长技术中更常遇到的几何形状。它可能具有纵向/水平形状。它可能具有竖直流动。反应器可以是双流反应器，具有在给定方向上的载气流和在有助于控制载气流的第二方向上的辅助气流。它可能具有淋浴喷头设计。可以选择几何形状以提高生长均匀性。生长可以发生在半径至少为4”的至少一个晶片上，并且基极层材料的In组成可以跨晶片面积的至少60％(例如，80％或更多、90％或更多)的面积上变化小于3％(例如，2％或更小、1％或更小、0.5％或更小)。反应器可以包括石英材料。它可能是冷壁反应器。它可以是热壁反应器，其中反应器内壁的温度维持在期望温度之上，包括至少400℃(例如，500℃或更高、600℃或更高、650℃或更高、700℃或更高)。反应器可以被设计为限制晶体中具体原子物质的存在。这包括包含Fe、Cu、Sn、C、B、Mn的物质。所选物质的浓度可以低于1E15cm-3(例如，1E14cm-3或更低、1E13cm-3或更低、1E12cm-3或更低、1E11cm-3或更低、1E10cm-3或更低)。在一些实施例中，发生生长的反应器部分被设置为比反应器的其他部分更高的温度，以减少缺陷并入和/或寄生成核。温度差可以是至少50℃(例如，100℃或更高、150℃或更高)。在一些实施例中，晶片温度可以保持低于最大温度以限制在基极材料中形成具有高形成能的一些缺陷(例如，N空位和/或III族空位)。因此，晶片温度可以在范围400℃至1000℃内(例如，500℃至600℃、400℃至800℃、450℃至750℃、550℃至650℃)。
在一些实施例中，基极区域最初生长有横向结构，并且被聚并(coalesce)以形成连续层。图7A示出了其中横向结构710聚并的这种几何结构，其提供连续表面711。可以选择生长条件以推动横向生长(包括推动沿着诸如半极性或非极性平面等平面的生长)；在一些情况下，生长沿着纤锌矿结构的六个等效晶面发生。来自单独横向结构的材料可能在生长前沿聚并。聚并前沿可以是平面、点(即，顶点)或其他区域。在一些情况下，诸如位错、堆叠层错和其他晶体配准错误等缺陷可能会在聚并前沿处形成。可替选地，聚并前沿可以是无缺陷的。横向结构的几何形状和生长条件可以被控制以减少聚并缺陷。基极区域可以在图案化掩模上生长，其几何形状被选择以匹配横向生长行为并且减少缺陷。例如，掩模具有三角形晶格并且生长前沿沿着纤锌矿结构的六个等效方向传播。如图7B和7C所示，掩模开口720可以被对准，使得生长前沿730平行或垂直于掩模的三角形晶格，产生平面(图7C)或点状(图7B)的聚并前沿。这可以分别对应于掩模晶格与m平面或a平面的对准。对准也可以有意地从a平面或m平面倾斜预选角度，诸如1度或2度或5度或10度。在一些实施例中，掩模与晶体的晶格对准在+/-5度内(例如，+/-1度、+/-0.1度)。在一些实施例中，不超过一个位错(或位错束)在点状聚并生长前沿处被平均的创建。这在图7D中图示，其示出了相对于位错750的掩模开口720。基极区域的连续层表面在生长之后可以是平面的，或者可以通过过程平面化。
聚并可以仅利用一种生长技术(例如HVPE、MOCVD)或通过利用不同技术的连续生长步骤来获得。在一些实施例中，具有横向结构的基极层通过HVPE生长；MOCVD再生长被用于聚并横向结构。然后，在与聚并步骤相同的MOCVD反应器中或在第三生长步骤中(即，用于聚并和LED区域的单独的MOCVD生长)，LED区域被生长。
基极区域可以在LED区域被生长之前处理。基极区域可以在LED区域被生长之前转移到基板。在一些情况下，基极区域具有平面顶表面。顶表面可以具有III族极性(即，沿着+c方向)。它被转移一次，顶表面附接至基板。生长衬底和缓冲区(如果有的话)可以通过本文公开的技术移除，包括研磨和抛光和/或激光剥离。暴露的基极区域的一部分可以被移除/减薄；这可能包括未聚并的部分(即，具有横向结构的部分)。这能够通过本文公开的技术实现，包括研磨和抛光。该步骤之后的基极区域可以是平面的。基极区域可以被第二次转移到第二基板。此后，基极区域可以是与第二基板连续附接的平面层，其顶表面再次暴露。该转移的基极区域可以被用作LED生长的生长衬底/模板。转移的基极区域可以进一步被图案化(例如，具有台面形状)：具有小尺寸的台面可以被形成，诸如适合作为子像素的微米级台面。这种台面可以在过程的各个部分形成，例如一旦基极区域在第一基板上减薄，或者在基极区域被转移到第二基板之后。
图8A至8I图示了这种过程流程。(A)例如，提供了在具有缓冲区320和掩模410的衬底310上生长的聚并基极区域710。(B)基极区域被附接至基板810。(C)通过激光剥离820移除衬底/掩模/缓冲区。(D)基极区域被减薄以获得减薄基极区域820平面表面821。(E)基极区域被附接至第二基板830。(F)第一基板810被移除。可替选地，在步骤(D)之后，在(G)中，基极区域被图案化为台面825。(H)具有台面825的基极区域与第二基板835接触。(I)一些台面825被转移。这种选择性转移可以通过各种技术来实现(例如，通过在第二基板上具有有利于一些台面的选择性结合的图案化材料；或通过施加到选择性台面的机械力，诸如通过第一衬底和/或第二衬底施加以推动一些台面的力)。
本文公开的基极区域转移方法可以被用于在同一基板上组合各种基极区域。例如，多个聚并的基极区域被组合；它们具有不同的组成和/或应变状态。这可以通过重复图8I的过程来实现。基极区域可以在基板上空间组合，使得每个基极区域对应于一种类型的子像素。例如，具有In组成增加的台面的三个基极区域在基板上形成三个子像素集合，并且被用于再生长LED区域。修复过程可以被用于在再生长之前或之后更换有缺陷的台面。
LED区域生长
LED区域在基极区域的再生长表面上生长。
LED区域可能具有用于载流子传输的InGaN层(掺杂的和/或未掺杂的)，类似于在常规III族氮化物LED中发现的常见GaN n层、p层以及上下势垒。它可以具有用作电子阻挡层的AlGaN或AlInGaN或AlInN层。它可以具有带有由InGaN/GaN或InGaN/InGaN制成的发光量子阱(QW)/势垒的有源区域。它可以具有减少缺陷的层(诸如均匀的InGaN或AlInN层，或InGaN/InGaN、InGaN/GaN、InGaN/AlInN和III族氮化物层的其他变体的超晶格)。这些各种层可以具有被选择以减少发光层的应变的组成。
在一些实施例中，再生长表面是NW的顶表面，与图1A一样。在一些实施例中，再生长表面包括NW的多个表面，例如图1B中的顶表面和侧壁。
在一些实施例中，LED区域与再生长表面假晶，或者它接近于假晶(其中LED区域中的每层都具有与再生长表面的晶格常数相差小于0.1％或0.01％的面内晶格常数)。因此，再生长表面的晶格常数很重要，因为它确定了有源区域的应变状态。
在一些实施例中，有源区域包括具有组成的一个或多个QW。该组成可以包括至少10％(例如，15％或更多、20％或更多、25％或更多、30％或更多、35％或更多、40％或更多)的In。
LED区域的基极区域和层可以被配置为减少QW的应变。例如，基极区域具有基极组成(例如In0.1GaN)，并且LED区域的一些n层和p层具有相同的基极组成，因此它们是无应变的。QW之间的势垒也可以具有相同的基极组成或类似的组成。势垒的组成可以被配置为补偿QW的应力。例如，势垒的In小于基极区域，并且它们处于补偿了QW的压缩应变的拉伸应变中。
堆叠中的组成示例如下(所有层，但第一层被再生长为LED区域的一部分)：
Figure BDA0003668740540000251
应变状态能够通过各种量来量化。一个方便的量是两层的面内晶格参数之间的失配应变(或基础应变场)：
e＝(a_b-a_l)/a_l
其中a_b是基极层(即，发生假晶生长的层)的平衡面内晶格常数，并且a_l是正在生长的层的面内平衡晶格常数。
在一些实施例中，如果QW在弛豫的GaN表面上假晶生长，则QW中的失配应变被减少到失配应变的小于80％(例如，50％或更少、30％或更少、20％或更少、10％或更少)。例如，在c平面GaN上假晶生长的c平面In20GaN QW的失配应变值为-2.2％。在一些实施例中，相同的In20GaN QW在弛豫的In10GaN层上假晶生长，并且其失配应变约为-1.1％，其约为在GaN上生长的应变的一半。
下面的表格示出了可能的实施例。实施例可以根据该表格中教导的最小和最大界限来配置。例如，实施例可以具有基极层(其中面内晶格常数具有高于所选值(例如3.22A)的值)和至少InGaN组成高于所选值(例如30％)的有源区域，并且被配置为具有低于所选值(例如67％)的失配应变比。
Figure BDA0003668740540000261
Figure BDA0003668740540000271
该表格假设基极层是弛豫的InGaN。然而，具有类似面内晶格常数的其他材料(包括含In的III族氮化物化合物和其他材料)也是合适的。失配应变比是实际失配应变(在基极层与有源层之间)与如果有源层在GaN上假晶生长时的失配应变值之比。
在一些实施例中，应变分量epsilon_3与失配应变近似成比例，因此应变诱发的极化场与失配应变近似成比例。因此，本文启用的失配应变比值也可以对应于极化场比率的值，该极化场比率被定义为有源层中的实际极化场除以如果结构与GaN假晶的极化场。
在一些实施例中，由LED发射的光的至少50％(例如，80％或更多、90％或更多)是由一个或多个有源层发射的，并且有源层的特点还在于本文教导的特性(诸如组成、失配应变、失配应变比、极化场比)
在一些实施例中，有源区域的组成和厚度至少是在该组成下在弛豫GaN上进行假晶生长的临界厚度的1.5倍(例如，2倍或更多、3倍或更多)。这通过有源区域中的应变减少来促进。在一些实施例中，QW具有范围2至4nm内的厚度和范围30％至60％内的组成。
在一些实施例中，有源区域具有In含量为至少30％(例如，35％或更多、40％或更多、50％或更多，例如在范围30％至60％内)的发光层，并且厚度至少为2nm(例如2.5nm或更大，例如在范围2至5nm内)。
在一些实施例中，有源区域在其生长时经历横向弛豫。例如，有源区域是平面的(垂直于基极NW/小板/台面的轴)，与图1A一样。在生长时，有源区域受到压缩应变，因为它具有高In组成，因此比底层(包括基极区域)具有更大的面内晶格常数。NW的典型横向尺寸足够小，使得应变通过有源区域的横向膨胀来弛豫。弛豫可能是部分的。有源区域可以包括具有面内晶格常数的量子阱，其比基极区域的再生长表面的晶格常数大至少0.01％(例如，0.03％或更多、0.05％或更多、0.1％或更多)。
现有技术已经展示了具有InGaN弛豫的结构(例如，通过在非常厚的InGaN层中形成缺陷的塑性弛豫)。然而，这种结构被认为具有非常差的IQE。相反，本发明的一些实施例在减少有源区域应变的同时维持低缺陷率和/或高IQE。这通过弛豫基极区域上的生长来促进。
因此，一些实施例的特点在于有源区域中的低缺陷水平。有源区域可以具有小于5E8cm-2(例如，1E8cm-2或更小、5E7cm-2或更小、1E8cm-2或更小、5E6cm-2或更小、1E6cm-2或更小)的TDD。它可以具有小于1E5cm-1的堆叠层错或失配位错的密度(例如，1E4cm-1或更小、1E3cm-1或更小、1E2cm-1或更小、1E1cm-1或更小)。在具有横向结构(例如NW或微型台面)的实施例中，缺陷(包括TDD、堆叠层错、v-pit)的密度可以被配置为每个横向结构小于一个(例如，每个NW一个)或者每十个横向结构小于一个或每百个横向结构小于一个。
一些实施例的特点在于高内量子效率(IQE)。高IQE可能显著地高于在GaN上通过常规应变生长所能获得的。这可以通过有源区域中减少的应变来促进。
图9示出了波长与IQE之间的关系，并且将现有技术与实施例进行了对比。现有技术曲线基于通过MOCVD生长的具有各种发射波长的平面LED的公开数据：IQE在长波长处显著地降低，这是众所周知的绿色间隙的表现。据信，应变(至少部分地)促成了这种减少。因此，应变对IQE的影响能够被建模，并且应变减少后IQE的改进能够被预测。实施例曲线示出了该程序的结果，并且示出了一些实施例的预期性能。此处，考虑具有In0.05GaN的完全弛豫基极层。在红色范围(620至630nm)中报告的最佳现有技术设备具有约2％至2.5％的EQE，对应于约3％的IQE。相比之下，一些实施例在至少610nm(例如，620nm或更大、625nm或更大、630nm或更大)的峰值发射波长下具有至少5％(例如，10％或更大、15％或更大、20％或更大、30％或更大)的IQE。图9是图示，并且可能需要In组成和应变弛豫的其他值来实现期望的IQE。实施例包括选择期望的峰值发射波长和用于光电设备的品质因数的至少一个标准(包括IQE或外量子效率(EQE)或插座效率(WPE)的最小期望值)，并且配置本文教导的发射器(包括选择基极区域的组成和应变状态)以实现至少一个标准的方法。在一个实施例中，发射波长为至少615nm，IQE为至少15％，并且基极区域具有至少5％的In组成并且基本上完全弛豫。
在一些实施例中，基极区域具有多个子区域。子区域具有不同In组成的基极层。这能够如本文公开的那样来实现(例如按照图8A至8I的过程)。例如，存在具有GaN NW、In0.05GaN NW和In0.1GaN NW的子区域。具有更多In的区域更适合生长长波长LED。由于晶格牵引效应，在相同的生长条件下，在LED生长期间，具有更多In的区域自然会并入更多的In。在一些实施例中，LED区域的生长同时发生在各个子区域上；由于晶格牵引，各个子区域具有不同的有源区域组成和不同的发射波长。在一些实施例中，存在三个子区域集合并且LED在这些子区域上同时生长，它们分别发射蓝光、绿光和红光。基极区域可以具有三个子区域集合，其具有不同组成。发射蓝光、绿光和红光的LED区域分别在三个子区域集合上再生长。
在一些实施例中，子区域具有不同直径的NW。例如，存在直径为80nm、120nm和150nm的子区域。这有助于在LED区域生长期间In并入的变化。例如，直径较小的区域有助于更高的In并入，因为In原子被较小的生长体积消耗。在一些实施例中，存在三个子区域集合并且LED在这些子区域上同时生长，它们分别发射蓝光、绿光和红光。
上面提出的两个概念可以被组合。子区域可以具有不同的组成和变化的NW大小，并且大小和组成牵引效应可以被组合以实现各种发射波长(包括同时生长具有期望波长的LED，诸如蓝色/绿色/红色)。
在一些实施例中，LED区域在多个子区域上的再生长是利用相同的再生长步骤来执行的。在其他实施例中，多个再生长步骤被执行。例如，基极区域具有3个子区域集合。第一集合被暴露，而两个其他集合被生长掩模覆盖。掩模可以包括氧化物材料(包括SiOx、AlOx)；氮化物材料(SiNx、AlNx)；电介质层；金属(包括Mo)。生长步骤被执行(例如通过MOCVD)，并且具有第一波长的LED区域在第一子区域集合上形成——这些区域可以形成例如蓝色子像素。该过程利用其他两个子区域集合重复以形成以其他波长(例如绿色和红色)发射的其他LED区域。
图10A至10E图示了LED区域再生长的过程。(A)构件1000在衬底1010上提供有三个基极子区域集合1020、1030和1040。这些集合具有InGaN组成1、2和3。(b)第一生长掩模1050在子区域1030和1040上方形成。(C)LED子区域1060的生长在基极子区域1020上方执行。(D)第一生长掩模1050被移除，并且第二生长掩模1070在子区域1020和1030上方形成。(E)在多次重复掩蔽和外延步骤后，LED子区域1060、1080和1090在所有基极子区域1020、1030和1040上生长。
在一些实施例中，针对不同波长执行连续的再生长步骤，并且较长波长的步骤被最后执行。例如，红色LED被最后生长。这可以促进良好的材料质量，因为长波长有源区域需要能够具有低热预算的高In含量。在一些实施例中，一个再生长步骤产生红色LED；这个再生长步骤是在低热预算的情况下执行的。低热预算可以由最大温度Tm定义，步骤中的每个子步骤在Tm以下执行。Tm可以是900℃或更小(例如，850℃或更小、800℃或更小、750℃或更小、700℃或更小、650℃或更小、600℃或更小、550℃或更小、500℃或更小)。低热预算可以由最大温度Tm和最大时间tm定义，步骤中的每个子步骤在Tm以下执行，并且在Tm处或附近执行的步骤持续小于tm。
在一些实施例中，LED区域(或其层)使用脉冲生长技术生长——例如，通过在不同时间流动不同的III族前体(诸如TMG和TMI)。这可以促进高In含量层的生长。
在一些实施例中，LED再生长发生在基极层的整个自由表面上。例如，它出现在基极NW的顶部和侧壁，呈核壳几何形状，如图1B已经示出的。
相比之下，在一些实施例中，LED生长仅发生在基极层的一些部分上——例如，仅发生在基极层NWS的顶部小平面上，如图1A已经示出的。这可能导致沿着NW轴的平面有源区域。有源区域可以是盘状的，或更一般地具有与NW的横截面相同的横截面。
各种技术可以被采用以实现这种仅顶部的生长。生长参数可以被选择以推动顶表面上的成核。例如，顶表面是c平面，并且生长条件推动c平面对其他平面(例如m平面、c平面、半极性平面)的成核。合适的生长条件可以包括温度、压力、各种前体的分压、III/V比率、生长率、脉冲生长的使用。在一些实施例中，采用低温以推动顶表面生长。用于生长发光层的温度可以低于700℃(例如，675℃或更低、650℃或更低、625℃或更低、600℃或更低、550℃或更低、500℃或更低、450℃或更低、400℃或更低)。适合低温生长的生长技术可以被采用(包括MBE、溅射、等离子体辅助CVD和适合低温的其他CVD技术)。
侧壁可以被覆盖以防止侧壁上的外延生长。在一些实施例中，电介质材料(例如SiOx、AlOx、SiNx、AlNx、TiOx、TaOx、ZrOx)被沉积在侧壁上。它可以覆盖所有侧壁，或几乎覆盖所有的侧壁，并且让NW的顶部区域自由生长。
图11A至11F示出了覆盖NW侧壁的过程流程。图11A示出了基极区域1100生长之后的基极区域NW 1110。在图11B中，NW 1110被涂覆有电介质材料1120；在这种情况下，沉积是共形的(其可以利用原子层沉积和其他已知过程获得)。在图11C中，电介质材料1120的顶部被移除，暴露出NW 1110的顶表面1130。这可以通过包括以下技术的技术来实现：机械过程(例如研磨、抛光)，包括具有比用于半导体的电介质更快的蚀刻速率的选择性机械过程；干法蚀刻(例如RIE、ICP)，包括方向干法蚀刻过程(它比其侧壁更快地蚀刻电介质材料的顶表面，并且可以通过选择蚀刻的参数【压力、组成、功率】来实现)和其电介质蚀刻速率比半导体快的选择性干法蚀刻过程。再生长前的最终几何形状可能会有所不同。图11D示出了电介质1121被蚀刻在顶表面1130下方的情况。图11E示出了电介质1122在顶表面1130上方延伸的情况。图11F示出了电介质1123不是共形的并且围绕NW 1110延伸的情况。
在图11D的情况下，一些横向生长可能发生在它们被暴露的侧壁(或倾斜壁，如果存在的话)上。在一些实施例中，期望限制横向生长的量。因此，填充材料的凹槽可以小到足以使NW的突出部分小，例如小于100nm(例如，50nm或更小、25nm或更小、10nm或更小、5nm或更小)。
在一些实施例中，发生横向生长并且选择生长条件以减少用于横向生长的In并入和/或生长率，使得发生横向生长但含In层(即，QW)具有较少的In或者在NW两侧比在NW顶部上更薄。例如，顶表面上的QW具有厚度t和In组成x，并且侧壁上的对应层具有小于t*0.8(或0.5)的厚度和/或小于x*0.8(或0.5)的组成。这可以排除横向材料的光发射和/或吸收。
如已经公开的，可以准备再生长表面以进行再生长(即，准备好外延)。这种准备步骤可以在这里描述的电介质涂覆步骤之前或之后发生。
电介质以外的其他材料(例如金属)可以被使用来覆盖NW。NW的各个部分可以被涂覆以防止它们再生长成核：侧壁、顶部部分、倾斜壁、半极性小平面。在一些实施例中，一些晶体小平面被涂覆而其他晶体小平面没有，从而促进再生长。在一些实施例中，未涂覆的小平面是c平面(或m平面、a平面、半极性)。取决于结构的晶体定向，不同的平面可以对应于顶部小平面。
在一些实施例中，LED区域的层被配置为实现具体的极化场并且控制发光层中的电子和空穴波函数(WF)的重叠。针对各种晶体方向，III族氮化物异质结构显示出自发和应变诱导的极化场。这些场具有各种影响，包括：分离WF重叠(其可能对辐射效率有害)，增加发射波长(其可能是有益的，尤其是在给定材料组成下达到更长的波长)。因此，本发明的实施例可以寻找具有给定强度或在给定范围内的场，以减轻这些影响之间的权衡。在一些实施例中，由于应变的减少，有源区域中的极化场的幅度被减小(例如，In0.3GaN QW在假晶到In0.1GaN基极区域时比在假晶到常规GaN层时具有更低的极化场)。在一些实施例中，选择有源区域周围的层以控制应变差并且因此控制场。例如，有源区域可以包括In(x)Ga(1-x)N发光QW，以及靠近QW的包括In(y)Ga(1-y)N(其中y<x)或GaN或AlGaN或AlInGaN的至少一个层(例如势垒)。在一些实施例中，QW之间的势垒由多层组成——例如，两个QW之间的堆叠可能是(其中p侧或n侧可以在左侧)：
InGaN QW/InGaN/InGaN/InGaN QW
InGaN QW/InGaN/GaN/InGaN QW
InGaN QW/InGaN/AlGaN/InGaN QW
InGaN QW/GaN/AlGaN/InGaN QW
在一些实施例中，QW具有范围为1至4MV cm-1(例如，1至2、2至2.5、2.5至3、3至4MVcm-1)的极化场。极化场可以与厚度一起选择(因为它们的乘积等于跨QW的压降)。在一些实施例中，QW厚度和跨QW的极化场的乘积在0.1至1V的范围内(例如，0.1至0.3V、0.25至0.5V、0.5至0.75V、0.75V至1V、小于1V、小于0.5V、小于0.3V)。在一些实施例中，尽管QW具有组成In(x)Ga(1-x)N其中x>0.2(例如，>0.25、>0.3、>0.4)，但是仍然获得上述值。在实施例中，QW具有组成In(x)Ga(1-x)N其中x>0.3并且厚度t>1nm；它在具有组成In(y)Ga(1-y)N其中y>0.05的基极层上假晶生长；并且由于参数(包括：y、t以及QW周围层的组成)的正确配置，跨QW的压降小于0.5V。
一些实施例包括底层，例如被配置为通过并入缺陷来提高有源区域的IQE的层。底层可以包括In；它可以是连续的InGaN或AlInGaN或AlInN层；或含In化合物的超晶格。可替选地，如果其他层(即，基极层、InGaNn层和势垒)的In浓度已经有效地捕获点缺陷，则实施例可能不需要单独的底层。
图12A至12B图示了实施例的几何形状和应变状态。图12A示出了基极区域1210的生长之后的结构。在衬底310上提供了具有掩模410的GaN缓冲区320，并且InGaN基极区域1210在掩模开口中生长。随着基极区域1210的生长进行，其应变发生弛豫。此处这被示出为横向膨胀，尽管本文公开的其他弛豫机制是可能的。基极区域1210以弛豫的再生长表面1220结束。在沿着生长方向的不同位置，晶格常数增加。例如，在掩模开口(位置1211)中，生长是假晶的并且面内晶格常数是GaN缓冲区的晶格常数。在中间位置1212处，弛豫是部分的并且面内晶格常数介于体GaN和体InGaN的晶格常数之间。在位置1213处，材料是完全弛豫的并且面内晶格常数为体InGaN的面内晶格常数。图12B示出了在再生长表面1220上的LED区域的再生长，包括n-InGaN1230、有源区域1240和p-InGaN 1250。LED区域可以与再生长表面1220假晶，即，它可以具有与在位置3处相同的面内晶格常数(具有一些公差，诸如+/-0.1％晶格常数值)。
图13A至13C示出了当NW根据图12A至12B生长时各种量的演变。图13A示出了层：基极层1210以及LED层1230、1240和1250(包括具有与基极层相同组成的层，以及具有更高In组成的QW)。图13B示出了面内晶格常数沿着NW的轴从基极区域1210开始的演变。首先，基极区域与GaN缓冲区假晶(晶格常数a1)；然后弛豫开始并且晶格常数向其体值(晶格常数a2)增加，从而达到完全弛豫。基极区域生长结束，随后是LED区域的假晶生长。图13C示出了对应应变的简化草图。应变在基极层的弛豫期间减少。由于其较高的In含量，QW中的应变增加。
可以选择NW(或其他横向结构)的尺寸以促进弛豫。在一些实施例中，NW具有小于200nm(例如，150nm或更小、120nm或更小、100nm或更小、80nm或更小、50nm或更小)的直径(或典型的横向尺寸)。小直径可以促进横向弛豫。在一些实施例中，基极表面上存在多组横向结构，并且其特点在于不同的弛豫水平；这可以通过它们不同的尺寸来促进。在一些实施例中，存在三组NW，具有三种不同的典型横向尺寸；尺寸较大的NW弛豫较小；在这种实施例中，这三组可以对应于蓝色、绿色和红色像素；对于红色像素具有较大的弛豫并且对于蓝色像素具有较低的弛豫可能是有利的。
在一些情况下，基极区域的弛豫不是由于横向膨胀，而是由于其他影响，诸如缺陷(包括堆叠层错、位错、空位、填隙和其他缺陷)和/或空隙的形成。弛豫可以立即开始，其中在GaN缓冲区上生长很少InGaN材料或没有假晶InGaN材料。有时弛豫是不完全的，并且再生长表面的晶格常数小于具有相同组成的体InGaN。相同组成的再生长表面和体材料之间的晶格常数差异可能小于相同组成的体GaN与体材料之间的晶格常数差异的一半。
图14示出了根据实施例的用于获得LED的示例过程流程1400。在步骤1410中，衬底被提供。在步骤1420中，GaN缓冲区在衬底上生长。在步骤1430中，GaN缓冲层的表面被图案化。在步骤1440中，InGaN基极区域通过HVPE在图案的开口中生长。在步骤1450中，InGaNLED通过MOCVD在基极区域上生长。在步骤1460中，样本被进一步处理以形成LED设备。一些步骤是可选的，并且一些步骤可以被省略或重新排序。
在一些实施例中，执行蚀刻步骤以在生长之后从LED区域移除外延材料。蚀刻步骤可以是选择性化学蚀刻，包括KOH、H3PO4和其他蚀刻，并且可以比其他晶面更快地蚀刻一些晶面；它可以是干法蚀刻(包括ICP、RIE)；它可以是光化学或电化学或光电化学蚀刻。蚀刻可以快速蚀刻非极性小平面(包括m和/或a)，并且可以缓慢地蚀刻c平面小平面(包括+c)。这可以被用于从NW或台面移除侧壁材料，而不移除顶部材料。
在一些实施例中，LED区域生长共形地发生，其中材料在NW(或台面)的顶部和侧面生长。然后，执行蚀刻步骤以移除侧壁材料，同时留下顶部材料。可以执行蚀刻步骤，直到侧壁的p型材料和有源区域材料已经被移除为止。它可以暴露LED区域的n型材料或者基极区域的材料。顶表面可以在蚀刻步骤之前被覆盖或以其他方式被保护，使得仅侧壁材料被移除。蚀刻后的结构可以具有基本上竖直的侧壁。蚀刻可以被选择以产生具有低缺陷(例如悬空键)的高晶体质量，以减少侧壁重组。侧壁可以在生长之后进一步钝化(例如通过电介质层)以减少重组。蚀刻可以被用于控制横向结构的横向尺寸。在一些实施例中，蚀刻从侧壁移除有缺陷的材料。侧壁材料可能具有缺陷(包括螺纹位错、失配位错、悬空键)，并且蚀刻可以移除材料直到NW不存在缺陷为止。
在一些实施例中，蚀刻移除以不需要的波长发射的材料。在一个示例中，NW具有垂直于其轴的发光区域(例如，在圆形NW的情况下为盘状有源区域)，并且有源区域的发射波长在径向上是不均匀的(即，它从中心变化到边缘)，产生发射的第一FWHM；蚀刻移除外围附近的材料，导致第二FWHM比第一FWHM窄。在另一示例中，LED区域生长是共形的并且有源区域的顶部和侧壁以不同的波长发射；蚀刻移除侧壁材料使得发射仅来自有源区域的顶部部分。蚀刻可以形成纳米多孔材料。在一些实施例中，蚀刻促进应变弛豫。例如，蚀刻移除横向材料，这会缩小NW直径并且促进有源区域的横向晶格膨胀，以及应变减少。
外延层可以具有拉伸或压缩应变。在一些实施例中，在GaN上或在其中x＞y的In(y)Ga(1-y)N层上生长的In(x)Ga(1-x)N层具有压缩应变。具有拉伸应变的层可以在具有压缩应变的层附近生长，以平衡应变。拉伸应变可以例如通过将Al添加到III族氮化物化合物来实现(例如，使用具有适当组成的AlGaN层、AlInN层、AlInGaN层)。例如，AlGaN势垒可以在InGaN量子阱附近生长。在一些实施例中，具有压缩失配应变e1的层在具有拉伸应变e2的层附近生长，并且0.25<|e1/e2|<4(例如，0.5<|e1/e2|<2)。附近可以是10nm或更小(例如，5nm或更小、2nm或更小、1nm或更小)。
几何形状
一些实施例包括NW或台面或小板。这些配置中的一种或另一种可以在此后被选择为示例，但是教导普遍适用。
线的顶表面可以是基本上平坦的。例如，从侧壁到顶表面的过渡发生在没有倾斜侧壁或倾斜侧壁有限的情况下(诸如小于20nm、小于10nm、小于5nm、小于3nm)。
图15A至15D示出了根据一些实施例的沿着它们的轴1501的NW(或小板)的横截面。在图15A中，NW 1510具有竖直横截面，其侧壁1511平行于轴1501。在图15B中，NW具有带倾斜侧壁1521和仅在垂直于NW轴1501的平面中生长的有源区域1522的横截面。在图15C中，NW1530具有倾斜侧壁1531并且LED有源区域1532的生长已经沿着所有小平面(核壳结构)发生。在图15D中，NW 1540具有核壳结构但是掩蔽层1545阻止沿着部分侧壁的生长。取决于掩蔽层1545的尺寸，大部分LED有源区域1542可以在平面小平面上生长，而沿着其他平面几乎没有生长。
NW可以基本上沿着0001(+c)方向或沿着000-1(-c)方向生长。它可以基本上没有域反转(即，极性在+c和-c之间切换的域)。在一些实施例中，基极区域的顶表面的至少90％(例如，95％或更多、99％或更多)具有恒定极性。
NW的高度可以在从10nm到10微米的范围内(例如，10nm至1微米、100nm至10微米、100nm至3微米)。NW的直径(或典型横向尺寸)可以在10nm至1微米的范围内(例如，10至100nm，或10nm至500nm，或30nm至1000nm，或10nm至300nm)。
一些实施例包括微型小板(即，它们具有横向尺寸约为一微米或几微米的横向结构)。
图16A至16C示出了根据实施例的用于小板LED的示例制造过程。在图16A中，提供了在掩模1620中具有选择性生长开口的衬底1610，并且生长了弛豫的基极层1630。衬底可以是例如GaN或Si或具有AlN成核层或蓝宝石的Si。基极层1630生长在掩模1620的开口中开始。基极层1630经历弛豫，如本文教导的。例如通过选择适当的生长条件来推动沿着横向方向的生长。在形成图16A所示的结构结束时，基极横向结构可以具有大约一微米或几微米的横向尺寸，或者在从500nm到10微米的范围内(例如，1微米至5微米、500nm至10微米、1微米至3微米)。由于生长模式，它可能不是平面的。因此，可以如图16B所示使用平面化步骤以产生具有如本文教导的期望形态的平面层1632。在图16C中，微型LED结构1640如本文教导的那样在基极区域1632上生长。在该图示中，LED具有延伸到微型LED边缘的平面有源区域1642。
微型LED可以具有竖直或倾斜的侧壁(例如，对应于半极性平面)。在一些实施例中，有源区域基本上延伸到微型LED的边缘，但是有源区域的配置发生横向变化。有源层的厚度可以在小板边缘附近减小。小板边缘处的有源层的厚度可以小于在小板中心处相同的有源层的厚度的90％(例如，80％或更小、50％或更小)。有源层的组成可以在小板边缘附近减少。在小板边缘处的有源层的In组成可以比在小板中心处的相同的有源层的In组成小至少1％(例如，2％或更多、5％或更多)。
这种变化可以促进在小板边缘附近减少载流子的注入。在一些实施例中，排除区域存在于小板LED的边缘周围。排除区域的面积可以在有源区域的总面积的5％到50％之间；它可以是至少5％(例如，10％或更多、20％或更多、30％或更多)并且小于50％(例如，30％或更少、20％或更少)。总发射光的少于20％(例如，10％或更少、5％或更少、1％或更少)可能源自排除区域。
图17A至17D图示了有源区域特性从中心结构到边缘结构的横向变化。图17A图示了中心结构和边缘结构。图17B至17D示出了特性如何从中心到边缘变化，作为相对横向距离的函数(0是中心，并且1是边缘)。从中心到距离(在该示例中为0.8，但其他值是可能的，诸如大约0.7、大约0.9)，特性可以基本恒定，然后从距离到边缘发生变化。有源层1642的厚度可以减少至少5％(例如，10％或更多、20％或更多、30％或更多、40％或更多、50％或更多)。有源层1642的In组成可以减少至少1％(例如，2％或更多、5％或更多、10％或更多)。发光强度可以降低至少50％(例如，80％或更多、90％或更多、95％或更多)。
除了在LED生长之前减薄基极横向结构之外，可以采用处理步骤以影响基极横向结构的横向尺寸。横向尺寸可以通过例如光刻和蚀刻、通过干法或化学蚀刻、通过本领域已知的其他方法来减小。
不同尺寸的小板可以在同一衬底上形成。在一些实施例中，存在三个尺寸，并且它们对应于红色/绿色/蓝色发射。在一些实施例中，不同的尺寸通过改变掩模开口的大小来获得，这导致在基极区域生长之后具有不同大小的小板。在一些实施例中，通过选择性地减小一些小板的尺寸(例如通过掩蔽一些小板并且蚀刻其他小板)来获得不同的尺寸。
具有不同应变状态的基极材料的小板可以在同一衬底上形成。在一些实施例中，在生长基极材料之前不同大小的开口在生长掩模中形成。较小的开口有助于更高程度的弛豫。较大的开口有助于更低程度的弛豫。
如本文教导的，改变横向尺寸或应变状态可以促进在LED的生长期间In并入的差异，并且可能会导致具有不同发射波长(例如红色/绿色/蓝色)的LED的同时生长，如本文教导的。应变状态的差异可能会导致不同的晶格牵引效应，其中在具有较低应变的基极材料上方并入更多的In。在一些实施例中，有源层被生长并且跨不同小板的In％差异为至少5％(例如，10％或更多、15％或更多)。这可以促进至少50nm(例如100nm或更大)的发射波长的差异。
处理
在基极区域和LED区域生长之后，半导体材料被处理为LED设备。能够采用各种已知的设备架构，包括横向的、竖直的、倒装芯片。
图18A至18H示出了示例过程流程。(A)提供了在衬底1810/缓冲层1820上生长的NW1830。NW 1830具有n掺杂区域和p掺杂区域(在n和p区域之间具有有源区域)。(B)缓冲区1820被蚀刻(例如通过干法蚀刻)以分离子像素。(C)n接触1840被形成为n掺杂材料(该材料可以被制成所示缓冲区的一部分或其他地方：基极区域、LED区域)。(D)形成平面化器材料1850以产生沿着NW 1830的顶表面的平面表面。平面化器材料1850可以是通过各种已知技术(电子束、CVD、PEVCD、ALD)沉积的电介质或固化流体或旋涂材料(例如旋涂玻璃)。它可能会变薄以暴露NW的p侧。(E)p接触1860在NW 1830的顶部形成。n接触和p接触可以是透明的(例如TCO接触)或反射的(例如包括金属层)。(F)p接触1860和平面化器1850被移除以打开到n接触1840的访问。(F)的设备可以按原样使用，与n接触1860和p接触1840完成接触。它可以是顶部或底部发射设备(取决于衬底和接触是不透明的还是透明的)。(G)可替选地，设备被倒装芯片到具有金属互连1870和1875的基板1880。互连可以具有各种几何形状(此处它们被示出为表面层/列，但它们可以是通孔、嵌入到基板中的互连(诸如重新分布互连)以及本领域已知的其他几何形状)。然后，互连1870和1875能够被连接至电驱动器以驱动各种子像素。(H)如果需要，衬底1810被移除。例如，如果衬底是不透明的或者如果它的存在会干扰系统的光学器件，这将很有用。衬底移除能够通过各种技术实现：湿法蚀刻；干法蚀刻；机械蚀刻(例如研磨、抛光)；激光剥离；光化学或电化学或光电化学蚀刻；及其组合。这仅是示例性过程，并且变化和替换是可能的。例如，n接触可以在步骤H之后在子像素的顶部形成，从而形成竖直的LED几何形状；在这种情况下，在n接触被形成后，构件可以被附接至装配件的顶部以提供电流路径。装配件中的各种材料可能是透明的，包括衬底、基板、接触和上述构件——因此，发光可以通过装配件的任一侧进行。
图19A至19G示出了另一示例过程流程。(A)提供了在衬底层1910/缓冲层1920上生长的NW 1930。(B)平面化器材料1940在NW1930之间形成。(C)p接触1950在NW 1930上方形成。(D)晶片被倒装芯片到具有金属互连1960的基板1970。(E)衬底1910被移除。(F)缓冲区1920被移除(例如通过激光剥离)。(G)n接触1980和焊盘1990在NW 1930的n侧形成。这仅是示例性过程，并且变化和替换是可能的。例如，衬底1910可以是透明的，并且它可以在与缓冲区相同的步骤中被移除(例如激光剥离步骤)。n焊盘1990可以被形成以将n接触1980连接至基板上的金属迹线(例如，通过使用形成到钝化NW的侧壁的n接触的方向沉积)。
各种技术能够被采用以移除缓冲区并且暴露NW的n侧，诸如：选择性化学蚀刻；研磨和抛光过程；干法蚀刻过程；激光剥离(LLO)过程；机械断裂/切割；离子注入和断裂/切割(类似于智能剪切过程)；激光烧蚀或微烧蚀过程(例如隐形过程)，可能随后是机械断裂。
在一些实施例中，缓冲区具有比NW更大的带隙——例如，缓冲区是GaN并且NW具有InGaN区域。这有助于使用不被缓冲区吸收但被NW吸收的辐射源(诸如脉冲激光)进行选择性LLO。例如，波长为390nm，其被GaN吸收不明显，但被In0.1GaN吸收明显。在一些实施例中，NW的具体层具有高In组成并且具有吸收性，而NW的其他InGaN层不具有吸收性。例如，NW的核心区域具有In0.1GaN，并且牺牲层具有In0.2GaN。使用被In0,2GaN吸收但不被In0.1GaN吸收的激光来执行LLO。牺牲层可以在LED区域生长期间生长。
也可以使用光化学蚀刻(或光电化学蚀刻)，其中具有对光子具有高吸收并且易于蚀刻的具体组成的层。透明度/吸收是指蚀刻步骤中使用的波长。例如，实施例具有透明衬底、透明层(例如GaN)、具有大吸收的基极InGaN层和LED层。该结构通过衬底(其可以被抛光和/或具有光学饰面)进行照明。照明通过透明层并且被基极层吸收，导致基极层被蚀刻。
可以使用湿法蚀刻以移除缓冲区或衬底(包括如果衬底是Si)。
在一些实施例中，多种技术被连续使用。例如，LLO过程被用于移除缓冲区，从而暴露一部分NW。然后，在与抛光的NW接触之前，材料移除步骤(例如，机械抛光、干法蚀刻...)被用于将暴露的NW减薄至期望的厚度。NW可以被减薄以获得平面表面。NW可以被减薄以达到掺杂层。在一些实施例中，NW的一部分是未掺杂的并且一部分是掺杂的；材料移除过程被用于移除未掺杂材料并且达到掺杂材料。
在一些实施例中，基极区域可以包括空隙(例如，NW的基极可以具有空隙)。这使得NW与底层的连接变弱，并且NW易于在空隙附近断裂。
在一些实施例中，在对掺杂表面的接触被形成之前，对NW的掺杂表面采用表面准备步骤。该处置可以包括清洁(包括通过溶剂、酸、碱)、湿法蚀刻、干法蚀刻。表面可以是n掺杂的；该处置可以是含有有利于表面的更高掺杂的O或Si的干法蚀刻，从而在与表面的接触被形成时导致更低的接触电阻。在一些实施例中，表面准备区域具有比表面准备之前的半导体更高的掺杂。在一些实施例中，InGaN基极区域的表面被暴露；基极区域在外延后具有掺杂水平D(例如，约1E16、5E16、1E17、5E17、1E18、5E19、1E19)；表面处置将掺杂增加到D的至少10倍。尽管在生长期间掺杂适度，这仍可以提供良好的接触电阻。适度的掺杂可能是期望的，例如以限制掺杂引起的应变。基极区域掺杂水平可以被选择以确保NW子像素在期望的电流密度下具有足够低的电阻率。在一些实施例中，最大操作电流密度适度(例如，小于50A.cm-2或10A.cm-2或1A.cm-2或0.1A.cm-2)；因此，适度的掺杂水平可以是可接受的。
其他
尽管本公开的各部分讨论了NW LED，但一些教导适用于不以NW为特征的LED。例如，台面LED(也称为小板，如本文公开的)可以被采用来代替NW集合。台面可以具有小尺寸(例如，10微米或更小、5微米或更小、3微米或更小)并且是子像素。台面可以通过具有图案化台面的基极区域的生长和LED区域的再生长来形成。如本文公开的，应变弛豫可以在小台面中实现。
尽管引用了InGaN层，但应该理解，其他化合物可能是合适的(例如AlInGaN、AlInN)，只要它们提供合适的应变即可。例如，NW的基极区域可以是AlInN，其面内晶格常数等于具有期望含量的InGaN的晶格常数；这种基极区域减少了与InGaN发光层的晶格错配，就像InGaN基极区域一样。本教导还能够被应用于除了III族氮化物系统之外的其他材料系统，包括III-V和II-VI族化合物半导体。
例如，具有合适晶格常数的其他晶体(包括半导体和绝缘晶体)可以被用作基极材料以实现本文公开的减少的有源区域应变。在一些实施例中，衬底材料具有晶体对称性和晶格常数，这有助于InGaN的生长并且具有减少的应变。对称性可以是六边形的(包括纤锌矿对称性)。晶格常数可以促进小于用于在GaN上进行假晶生长的失配应变一半的失配应变。在一些实施例中，InGaN基极层在衬底材料上生长并且InGaN有源区域在InGaN基极层上生长。InGaN基极层可以与衬底材料基本上弛豫或假晶。基极层可以具有基极层In组成，并且有源区域可以具有有源区域In组成，其中有源区域In组成比基极层In组成高至少3％(例如，5％或更多、8％或更多、10％或更多、12％或更多、15％或更多、20％或更多、25％或更多、30％或更多)。
面内晶格常数通常是指垂直于生长的方向上的晶格常数。例如，在纤锌矿材料沿着c轴(或接近c轴的方向)生长的常见情况下，面内晶格常数是指垂直于c轴的晶格常数。
当元素组成在本文中公开时，它们应被理解为给定组(例如第III列或第V列)的元素的分数组成，如通常实践的那样。例如，In0.2GaN代表In0.2Ga0.8N，其中In和Ga原子数之和等于N原子数。
一些实施例具有横截面不是圆形(例如正方形、矩形、六边形、椭圆形...)的横向结构(例如台面或NW)。然而，这种结构能够通过典型横向尺寸来表征：如果横截面具有面积A，则典型横向尺寸在本文中被定义为2*sqrt(A/pi)。该定义与圆形横截面的直径一致。
本文描述的LED发射器可以被用于显示器，包括微型显示器。微型显示器通常具有多个像素，分别具有红色、绿色和蓝色子像素。两个像素之间的距离可以小于20μm(例如15μm、10μm、7μm、5μm、3μm)。两个子像素之间的距离可以小于10μm(例如，7.5μm、5μm、3.5μm、2.5μm、1.5μm)。微型显示器可以被集成在显示器系统中，诸如增强或虚拟现实耳机。显示器的各个子像素可以被电操作以发光并且形成图像。
应变、应变弛豫、晶格常数能够通过本领域已知的技术测量。这包括X射线衍射、X射线倒易空间图(RSM)、掠入射X射线、横向电子显微镜、拉曼光谱和本领域已知的其他技术。例如，沿着适当方向(诸如III族氮化物中的(10-15)方向)的RSM测量能够指示层是否为假晶、部分的或完全的弛豫，并且能够测量面内晶格常数。
如本领域已知的，这种测量还定义了在第一材料上生长的第二材料的弛豫程度。假晶的层是0％弛豫的；面内晶格常数等于其体平衡值的层是100％弛豫的；晶格常数介于第一材料(例如GaN)与其平衡值之间的在第一材料上生长的层是50％弛豫的。换言之，弛豫度＝(a2-a1)/(a2_relaxed-a1)。
因此，实施例提供具有足够的In组成(例如，至少5％、10％或更多、15％或更多、20％或更多、25％或更多、30％或更多)并且相对于GaN具有足够的弛豫度(例如，至少30％、50％或更多、60％或更多、70％或更多、80％或更多)的InGaN材料(例如，本文教导的基极层)。InGaN材料/基极层的表面可以提供这种弛豫。附加层可以在弛豫表面的顶部生长，例如发光层/量子阱。这种有源层可以具有足够的In组成(例如，至少20％、30％或更多、35％或更多、40％或更多、50％或更多、60％或更多)和相对于InGaN材料的有限弛豫度(例如，50％或更少、40％或更少、30％或更少、20％或更少、10％或更少)。在一些实施例中，设备具有缓冲层(例如GaN)、在缓冲层上生长的基极层，基极层具有其In>10％的InGaN表面和至少50％的弛豫度(相对于缓冲区)、在基极层上具有有源区域的LED结构、有源区域具有In％>35％和小于20％的弛豫度(相对于第一材料的晶格常数))。
已经描述了若干实施例。其他实施例在以下权利要求中。

Claims (109)

1.一种形成LED发射器的方法，所述方法包括：
在衬底上提供III族氮化物层，所述III族氮化物层具有平面顶表面；
在所述平面顶表面上提供离散的横向生长区域；
在每个离散的横向生长区域上选择性地外延生长包括In(x)Ga(1-x)N材料的基极区域，每个基极区域在垂直于所述平面顶表面的方向上延伸；
在所述基极区域的各部分上提供所述In(x)Ga(1-x)N材料的表面，所述In(x)Ga(1-x)N材料的所述表面具有弛豫应变，所述In(x)Ga(1-x)N材料的所述表面的特点在于基极晶格常数在其体弛豫值的0.1％内；以及
在所述表面上外延生长LED区域，所述LED区域包括与所述In(x)Ga(1-x)N材料的所述表面假晶的In(y1)Ga(1-y1)N材料的发光层，并且其特点在于有源区域晶格常数在所述基极晶格常数的0.1％内，
其中，0.05<x<0.2并且y>0.3。
2.根据权利要求1所述的方法，其中，选择性生长的In(x)Ga(1-x)N材料在所述基极区域的所述生长期间弛豫。
3.根据权利要求2所述的方法，其中，所述弛豫通过生长材料在平行于所述平面顶表面的方向上的横向膨胀来促进。
4.根据权利要求3所述的方法，其中，在所述基极区域的所述生长的部分期间横向与竖直生长率之比大于1。
5.根据权利要求2所述的方法，其中，所述弛豫通过在所述基极区域中形成缺陷来促进。
6.根据权利要求5所述的方法，其中，所述缺陷释放所述基极区域中的应变。
7.根据权利要求5所述的方法，其中，所述缺陷包括螺纹位错、失配位错和v-pit中的一个或多个。
8.根据权利要求5所述的方法，其中，所述缺陷在所述基极区域上的后续生长期间被抑制。
9.根据权利要求8所述的方法，其中，所述缺陷中的至少一些与所述发光层分离大于100nm的距离。
10.根据权利要求2所述的方法，其中，所述弛豫通过沿着法向于所述平面顶表面的方向改变所述基极区域的In组成来促进。
11.根据权利要求10所述的方法，其中，所述In组成沿着法向于所述平面顶表面的所述方向改变至少5％。
12.根据权利要求10所述的方法，其中，所述弛豫与所述In组成相关地改变。
13.根据权利要求1所述的方法，其中，弛豫在1μm的基极区域材料被生长之前开始。
14.根据权利要求1所述的方法，其中，所述In(x)Ga(1-x)N材料的弛豫发生在小于用于在弛豫GaN上生长的临界厚度的80％的厚度内。
15.根据权利要求1所述的方法，其中，所述基极区域和LED区域形成台面，并且每个台面的与所述平面顶表面相对的表面的横向尺寸小于所述横向生长区域的横向尺寸。
16.根据权利要求15所述的方法，其中，所述台面的所述外延生长推动所述台面在所述横向生长区域上方的横向尺寸的减小。
17.根据权利要求15所述的方法，其中，所述台面包括倾斜侧壁。
18.根据权利要求17所述的方法，其中，所述侧壁对应于半极性小平面。
19.根据权利要求15所述的方法，其中，每个台面的所述表面的所述横向尺寸通过以下中的至少一项来成形：干法蚀刻、湿法蚀刻、锯切、抛光。
20.根据权利要求15所述的方法，还包括在外延步骤之后在所述台面的侧壁上沉积材料以钝化所述台面。
21.根据权利要求15所述的方法，其中，所述发光区域的总面积包括对应于中心区域的中心面积和对应于外围区域的外围面积，其中，所述外围面积是所述总面积的10％或更多，并且，在所述LED发射器的操作期间，由所述有源区域发射的光的5％或更少源自所述外围区域。
22.根据权利要求21所述的方法，其中，所述有源区域在所述中心区域中具有比在所述外围区域中高至少1％In的In组成。
23.根据权利要求22所述的方法，其中，所述有源区域在所述中心区域中比在所述外围区域中更薄。
24.根据权利要求1所述的方法，其中，所述基极区域和LED区域形成台面，并且每个台面的一部分在所述横向生长区域上方横向延伸。
25.根据权利要求24所述的方法，其中，在所述台面的所述外延生长的第一部分期间，第一生长条件推动所述台面的横向尺寸在所述横向生长区域上方的延伸。
26.根据权利要求25所述的方法，其中，在所述第一生长条件期间的横向与竖直生长率之比大于1。
27.根据权利要求25所述的方法，其中，在所述台面的所述外延生长的第二部分期间，第二生长条件抑制所述台面的横向尺寸在所述横向生长区域上方的所述延伸。
28.根据权利要求27所述的方法，其中，在所述第二生长条件期间的横向与竖直生长率之比小于0.5。
29.根据权利要求27所述的方法，其中，所述第一生长条件促进应变弛豫。
30.根据权利要求1所述的方法，其中，所述横向生长区域是第一横向生长区域，并且所述方法还包括：
在所述平面顶表面上形成离散的第二横向生长区域；
在所述第二横向生长区域上外延生长第二基极区域；
在所述第二基极区域的对应表面上外延生长包括In(y2)Ga(1-y2)N材料的发光层的第二LED区域；
在所述平面顶表面上形成离散的第三横向生长区域；
在所述第三横向生长区域上外延生长第三基极区域；
在所述第三基极区域的对应表面上外延生长包括In(y3)Ga(1-y3)N材料的发光层的第三LED区域，
其中，y1>y2>y3，并且所述第一LED区域、第二LED区域和第三LED区域在操作期间分别发射红光、绿光和蓝光。
31.根据权利要求30所述的方法，其中，至少一个红色、绿色和蓝色发射LED形成显示器的像素。
32.根据权利要求30所述的方法，其中，所述第一基极区域、第二基极区域和第三基极区域的所述对应表面分别具有面内晶格常数a1、a2和a3，其中a1>a2>a3。
33.根据权利要求32所述的方法，其中，所述第一LED区域、第二LED区域和第三LED区域在相同的外延步骤中生长。
34.根据权利要求33所述的方法，其中，由于晶格牵引，晶格常数的排序a1>a2>a3有利于组成的排序y1>y2>y3。
35.根据权利要求32所述的方法，其中，所述第二基极区域和第三基极区域的所述对应表面至少部分地弛豫。
36.根据权利要求30所述的方法，其中，所述第一LED区域、第二LED区域和第三LED区域在连续的外延步骤中生长。
37.根据权利要求36所述的方法，其中，所述红色发射LED区域在所述绿色发射LED区域和蓝色发射LED区域之后生长。
38.根据权利要求37所述的方法，其中，在形成所述LED发射器时，所述红色发射LED区域仅被暴露于低于900℃的生长温度。
39.根据权利要求36所述的方法，其中，在生长后续的LED区域时先前生长的LED区域被电介质掩模覆盖。
40.根据权利要求30所述的方法，其中，所述基极区域的组成被配置为使得在所述LED发射器的操作期间，由所述第三LED区域发射的10％或更少的蓝光被所述基极区域吸收。
41.根据前述权利要求中的任一项所述的方法，其中，所述弛豫应变是弛豫失配应变，其值小于在GaN上假晶生长的In(x)Ga(1-x)N的失配应变的50％。
42.根据前述权利要求中的任一项所述的方法，其中，所述LED发射器在操作期间具有620nm或更大的发射波长以及20％或更大的内量子效率。
43.根据前述权利要求中的任一项所述的方法，其中，所述基极晶格常数是面内晶格常数并且是其体平衡值的0.5％或更小。
44.根据前述权利要求中的任一项所述的方法，其中，所述有源区域的特点在于压缩失配应变，其绝对值小于3％。
45.根据前述权利要求中的任一项所述的方法，其中，所述应变弛豫是双轴的，其中所述In(x)Ga(1-x)N材料的所述表面沿着两个主要的面内方向具有相等的面内晶格常数。
46.根据前述权利要求中的任一项所述的方法，其中，所述LED区域中的所有层在所述基极区域上假晶生长。
47.根据前述权利要求中的任一项所述的方法，其中，所述横向生长区域通过在所述平面顶表面上形成电介质掩模并且在所述电介质掩模中形成开口来限定。
48.根据前述权利要求中的任一项所述的方法，其中，所述LED区域具有以下几何形状中的一个几何形状：微型台面和纳米线。
49.根据前述权利要求中的任一项所述的方法，其中，所述LED区域具有5μm或更小的横向尺寸。
50.根据前述权利要求中的任一项所述的方法，其中，所述横向生长区域具有5μm或更小的横向尺寸。
51.根据前述权利要求中的任一项所述的方法，其中，所述LED区域具有六边形的面内横截面。
52.根据前述权利要求中的任一项所述的方法，其中，所述衬底是以下之一：蓝宝石、硅和GaN。
53.根据前述权利要求中的任一项所述的方法，其中，所述衬底具有c平面定向。
54.根据前述权利要求中的任一项所述的方法，其中，所述表面的特点在于1E8/cm2或更小的螺纹位错密度。
55.根据前述权利要求中的任一项所述的方法，其中，所述基极区域的所述外延生长和所述LED区域的所述外延生长在分开的外延步骤中进行，其中所述In(x)Ga(1-x)N材料的所述表面是再生长界面。
56.根据前述权利要求中的任一项所述的方法，其中，所述III族氮化物层和所述基极区域是n掺杂的。
57.根据前述权利要求中的任一项所述的方法，还包括将所述LED区域附接至构件并且移除所述衬底。
58.一种形成LED发射器的方法，所述方法包括：
在衬底上提供III族氮化物层，所述III族氮化物层具有平面顶表面；
在所述平面顶表面上提供多个离散的横向生长区域；
在每个离散的横向生长区域上选择性地外延生长包括In(x)Ga(1-x)N材料的基极区域，其中，x足以在所述外延生长期间引起所述基极区域中的应变弛豫，从而导致弛豫表面具有y>5％的组成In(y)Ga(1-y)N并且面内晶格常数在其体弛豫值的1％内；以及
在所述弛豫表面上选择性地外延生长的LED结构，所述LED结构与所述弛豫表面假晶并且包括z>30％的至少一个In(z)Ga(1-z)量子阱。
59.根据权利要求58所述的方法，其中，所述量子阱具有2nm或更大的厚度，并且在所述LED发射器的操作期间发射具有峰值内量子效率为至少20％并且发射波长为620nm的光。
60.根据权利要求58所述的方法，其中，所述量子阱的厚度大于在GaN上生长的In(z)Ga(1-z)的弛豫的临界厚度。
61.根据权利要求58所述的方法，其中，所述基极层的In％组成在生长方向上改变5％或更多，足以促进所述应变弛豫。
62.根据权利要求58所述的方法，其中，所述横向生长区域具有5μm或更小的横向尺寸。
63.根据权利要求58所述的方法，其中，应变弛豫通过所述基极区域材料在生长期间的横向膨胀来促进。
64.根据权利要求58所述的方法，其中，应变弛豫通过生长期间的缺陷形成来促进，所述缺陷是以下之一：螺纹位错、失配位错和v-pit。
65.一种形成LED发射器的方法，所述方法包括：
在衬底上提供III族氮化物层，所述III族氮化物层具有平面顶表面；
在所述平面顶表面上生长至少一个蓝色LED结构；
在所述平面顶表面上生长至少一个绿色LED结构；
在所述平面顶表面上提供多个离散的横向生长区域；
在每个横向生长区域上选择性地外延生长基极层，其中，应变在所述基极层中弛豫并且所述基极层具有弛豫表面，所述弛豫表面具有y>5％的组成In(y)Ga(1-y)N并且面内晶格常数在其体弛豫值的1％内；以及
在每个弛豫表面上生长红色LED结构。
66.根据权利要求65所述的方法，其中，所述蓝色LED结构和绿色LED结构被选择性地生长在所述平面顶表面上提供的离散的横向区域上。
67.根据权利要求65所述的方法，其中，所述红色LED结构在所述蓝色LED结构和绿色LED结构之后生长。
68.根据权利要求67所述的方法，其中，在所述红色LED结构的所述生长期间，所述蓝色LED结构或绿色LED结构中的至少一个被电介质掩模覆盖。
69.一种形成LED发射器的方法，所述方法包括：
在衬底上提供III族氮化物层，所述III族氮化物层具有平面顶表面；
在所述顶表面上提供的离散的横向区域上形成分别包括InGaN材料的基极区域的第一集合、第二集合和第三集合，所述InGaN材料的特点分别在于In组成x1、x2、x3，其中x1>5％并且x1>x2>x3，以及
在相应的基极区域上同时地生长LED区域的第一集合、第二集合和第三集合，其有源区域的特点分别在于In组成y1、y2、y3，其中y1>y2>y3，并且在所述LED发射器的操作期间分别发射蓝光、绿光和红光。
70.根据权利要求69所述的方法，其中，每个横向区域的横向尺寸为5μm或更小。
71.根据权利要求69所述的方法，其中，第一基极区域、第二基极区域和第三基极区域的特点分别在于第一面内晶格常数a1、第二面内晶格常数a2和第三面内晶格常数a3，其中a1>a2>a3。
72.根据权利要求71所述的方法，其中，由于晶格牵引，晶格常数中的排序a1>a2>a3有利于组成中的排序y1>y2>y3。
73.根据权利要求69所述的方法，其中，所述第一基极区域是弛豫的，并且其特点在于面内晶格常数在其体弛豫值的1％内。
74.根据权利要求69所述的方法，其中，在LED区域的所述第一集合、第二集合和第三集合的同时生长之前处理所述第一基极区域或第一LED区域时，所述第二基极区域和第三基极区域被掩模覆盖。
75.根据权利要求69所述的方法，其中，所述基极区域至少部分地通过以下步骤中的一个或多个步骤成形：干法蚀刻、湿法蚀刻、研磨、抛光、激光剥离、离子注入和层切割以及激光烧蚀。
76.根据权利要求69所述的方法，其中，所述第一基极区域、第二基极区域和第三基极区域中的至少一个包括纳米多孔材料。
77.一种LED发射器，包括：
衬底上的III族氮化物层，所述III族氮化物层具有平面顶表面；
分别在对应的离散横向生长区域中的所述平面顶表面上外延生长的多个基极区域，每个基极区域包括In(x)Ga(1-x)N材料，每个基极区域在垂直于所述平面顶表面的方向上延伸，所述基极区域分别具有所述In(x)Ga(1-x)N材料的表面，所述表面相对于在所述平面顶表面处的所述基极区域的所述In(x)Ga(1-x)N材料具有弛豫应变，所述In(x)Ga(1-x)N材料的所述表面的特点在于基极晶格常数在其体弛豫值的0.1％内；以及
分别由所述基极区域中对应的一个基极区域支撑的多个LED区域，所述LED区域分别包括与所述In(x)Ga(1-x)N材料的所述表面假晶的In(y1)Ga(1-y1)N材料的发光层，并且其特点在于有源区域晶格常数在所述基极晶格常数的0.1％内，
其中，0.05<x<0.2并且y>0.3。
78.根据权利要求77所述的LED发射器，其中，所述基极区域的In组成沿着法向于所述平面顶表面的方向改变至少5％。
79.根据权利要求78所述的LED发射器，其中，所述In组成沿着法向于所述平面顶表面的方向改变至少5％。
80.根据权利要求77所述的LED发射器，其中，所述基极区域和LED区域形成台面，并且每个台面与所述平面顶表面相对的表面的横向尺寸小于所述横向生长区域的横向尺寸。
81.根据权利要求80所述的LED发射器，其中，所述台面包括倾斜的侧壁。
82.根据权利要求81所述的LED发射器，其中，所述侧壁对应于半极性小平面。
83.根据权利要求80所述的LED发射器，其中，所述基极区域包括在所述侧壁上的钝化层。
84.根据权利要求80所述的LED发射器，其中，所述LED发射器的发光区域的总面积包括对应于中心区域的中心面积和对应于外围区域的外围面积，其中，所述外围面积是所述总面积的10％或更多，并且，在所述LED发射器的操作期间，由所述有源区域发射的光的5％或更少源自所述外围区域。
85.根据权利要求84所述的LED发射器，其中，所述有源区域在所述中心区域中具有比在所述外围区域中高至少1％In的In组成。
86.根据权利要求84所述的LED发射器，其中，所述有源区域在所述中心区域中比在所述外围区域中更薄。
87.根据权利要求77所述的LED发射器，其中，所述基极区域和LED区域形成台面，并且每个台面的一部分在所述横向生长区域上方横向延伸。
88.根据权利要求77所述的LED发射器，其中，所述基极区域是多个基极区域，所述多个基极区域是第一多个基极区域，并且所述LED发射器还包括第二LED区域和第三LED区域，所述第二LED区域包括由第二多个基极区域支撑的In(y2)Ga(1-y2)N材料的发光层，所述第三LED区域包括由第三多个基极区域支撑的In(y3)Ga(1-y3)N材料的发光层，
其中，y1>y2>y3，并且所述第一LED区域、第二LED区域和第三LED区域在操作期间分别发射红光、绿光和蓝光。
89.根据权利要求88所述的LED发射器，其中，所述第一多个基极区域、第二多个基极区域和第三多个基极区域的对应表面分别具有面内晶格常数a1、a2和a3，其中a1>a2>a3。
90.一种显示器，所述显示器包括像素，所述像素包括权利要求88所述的LED发射器。
91.根据权利要求77所述的LED发射器，其中，所述LED发射器在操作期间具有620nm或更大的发射波长以及20％或更大的内量子效率。
92.根据权利要求77所述的LED发射器，其中，所述基极晶格常数是面内晶格常数并且是其体平衡值的0.5％或更小。
93.根据权利要求77所述的LED发射器，其中，所述LED区域具有以下几何形状中的一个几何形状：微型台面和纳米线。
94.根据权利要求77所述的LED发射器，其中，所述LED区域具有5μm或更小的横向尺寸。
95.根据权利要求77所述的LED发射器，其中，所述LED区域具有六边形的面内横截面。
96.根据权利要求77所述的LED发射器，其中，所述衬底是以下之一：蓝宝石、硅和GaN。
97.根据权利要求77所述的LED发射器，其中，所述衬底具有c平面定向。
98.根据权利要求77所述的LED发射器，其中，所述表面的特点在于1E8/cm2或更小的螺纹位错密度。
99.根据权利要求77所述的LED发射器，其中，所述III族氮化物层和所述基极区域是n掺杂的。
100.一种LED发射器，包括：
衬底上的III族氮化物层，所述III族氮化物层具有平面顶表面；
所述平面顶表面上的多个离散的横向生长区域；
分别在对应的离散横向生长区域中的所述平面顶表面上外延生长的多个基极区域，每个基极区域包括In(x)Ga(1-x)N材料，其中，x足以引起所述基极区域中的应变弛豫，从而导致弛豫表面具有y>5％的组成In(y)Ga(1-y)N并且面内晶格常数在其体弛豫值的1％内；以及
在所述弛豫表面上与所述弛豫表面假晶的多个LED结构，分别包括z>30％的至少一个In(z)Ga(1-z)量子阱。
101.根据权利要求100所述的LED发射器，其中，所述量子阱具有2nm或更大的厚度，并且在所述LED发射器的操作期间发射具有峰值内量子效率为至少20％并且发射波长为620nm的光。
102.根据权利要求100所述的LED发射器，其中，所述量子阱的厚度大于在GaN上生长的In(z)Ga(1-z)的弛豫的临界厚度。
103.根据权利要求100所述的LED发射器，其中，基极层的In％组成在生长方向上改变5％或更多，足以促进所述应变弛豫。
104.一种LED发射器，包括：
衬底上的III族氮化物层，所述III族氮化物层具有平面顶表面；
所述平面顶表面上的至少一个蓝色LED结构；
所述平面顶表面上的至少一个绿色LED结构；
所述平面顶表面上的至少一个红色LED结构，所述红色LED结构包括在对应的离散横向生长区域中的所述平面顶表面上外延生长的基极层，
其中，应变在所述基极层中弛豫并且所述基极层具有弛豫表面，所述弛豫表面具有y>5％的组成In(y)Ga(1-y)N并且面内晶格常数在其体弛豫值的1％内。
105.一种LED发射器，包括：
衬底上的III族氮化物层，所述III族氮化物层具有平面顶表面；
分别在所述顶表面上的对应的离散横向区域上形成的基极区域的第一集合、第二集合和第三集合，分别包括InGaN材料，其特点分别在于In组成x1、x2、x3，其中x1>5％并且x1>x2>x3；以及
相应的基极区域上的LED区域的第一集合、第二集合和第三集合，其有源区域的特点分别在于In组成y1、y2和y3，其中y1>y2>y3，并且在所述LED发射器的操作期间分别发射蓝光、绿光和红光。
106.根据权利要求105所述的LED发射器，其中，每个横向区域的所述横向尺寸为5μm或更小。
107.根据权利要求105所述的LED发射器，其中，所述第一基极区域、第二基极区域和第三基极区域的特点分别在于第一面内晶格常数a1、第二面内晶格常数a2和第三面内晶格常数a3，其中a1>a2>a3。
108.根据权利要求105所述的LED发射器，其中，所述第一基极区域是弛豫的，并且其特点在于面内晶格常数在其体弛豫值的1％内。
109.根据权利要求105所述的LED发射器，其中，所述第一基极区域、第二基极区域和第三基极区域中的至少一个包括纳米多孔材料。
CN202180006831.8A 2020-03-27 2021-03-26 应变减少的氮化铟镓发光二极管 Pending CN114762083A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063001221P 2020-03-27 2020-03-27
US63/001,221 2020-03-27
PCT/US2021/024529 WO2021195595A1 (en) 2020-03-27 2021-03-26 Indium gallium nitride light emitting diodes with reduced strain

Publications (1)

Publication Number Publication Date
CN114762083A true CN114762083A (zh) 2022-07-15

Family

ID=75660306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180006831.8A Pending CN114762083A (zh) 2020-03-27 2021-03-26 应变减少的氮化铟镓发光二极管

Country Status (6)

Country Link
US (1) US20230155060A1 (zh)
EP (1) EP4042470A1 (zh)
JP (1) JP2023519468A (zh)
KR (1) KR20220093162A (zh)
CN (1) CN114762083A (zh)
WO (1) WO2021195595A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US9076927B2 (en) * 2012-01-13 2015-07-07 The Regents Of The University Of California (In,Ga,Al)N optoelectronic devices grown on relaxed (In,Ga,Al)N-on-GaN base layers
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
WO2019066936A1 (en) * 2017-09-29 2019-04-04 Intel Corporation LIGHT-EMITTING DEVICES HAVING QUANTUM WELL STRUCTURES ON SEMI-POLAR OR NON-POLAR CRYSTALLINE PLANS
WO2019199946A1 (en) * 2018-04-11 2019-10-17 Glo Ab Light emitting diodes formed on nanodisk substrates and methods of making the same

Also Published As

Publication number Publication date
EP4042470A1 (en) 2022-08-17
JP2023519468A (ja) 2023-05-11
US20230155060A1 (en) 2023-05-18
KR20220093162A (ko) 2022-07-05
WO2021195595A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US10644144B2 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US9520472B2 (en) Growth of cubic crystalline phase strucure on silicon substrates and devices comprising the cubic crystalline phase structure
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US20210234070A1 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
JP6046971B2 (ja) 向上した光抽出を有する紫外線発光素子
CN106972346B (zh) 在C-方向错切小于+/-15度的m-平面基底上的半极性III-氮化物光电子装置
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
US8686396B2 (en) Non-polar ultraviolet light emitting device and method for fabricating same
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
US20230053213A1 (en) Semiconductor structure and method of manufacture
JP2019531245A (ja) 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ
JP3733008B2 (ja) Ｉｉｉ−ｎ系化合物半導体装置
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR102147587B1 (ko) 완화 층 상에 성장된 ⅲ-질화물 발광 디바이스
WO2018217973A1 (en) Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
TWI381557B (zh) 發光二極體裝置及其製造方法
WO2023034608A1 (en) Iii-nitride-based devices grown on or above a strain compliant template
CN114762083A (zh) 应变减少的氮化铟镓发光二极管
US20240030380A1 (en) Light emitting devices with reduced strain
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
WO2024020488A2 (en) Light emitting devices with reduced strain
CN116195077A (zh) 隧道结的p-型层的激活
TW202226617A (zh) 紅led及製造方法
Kane et al. 1Texas A & M University at Galveston, Galveston, TX, United States; 2University of Oklahoma, Norman, OK, United States

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination