CN103390699A

CN103390699A - 发光二极管及其制造方法

Info

Publication number: CN103390699A
Application number: CN2012101434598A
Authority: CN
Inventors: 刘恒
Original assignee: PHOSTEK Inc
Current assignee: PHOSTEK Inc
Priority date: 2012-05-09
Filing date: 2012-05-09
Publication date: 2013-11-13

Abstract

本发明为一种发光二极管及其制造方法，包含图案化基板，其具有多个突出部分，且相邻突出部分之间具有平坦区域；至少一缓冲层，形成于图案化基板上，且至少填满图案化基板之突出部分之间的空隙；具多个凹坑的凹坑层，形成于缓冲层上；及发光组件，形成于凹坑层上并填满凹坑。

Description

发光二极管及其制造方法

技术领域

本发明涉及一种发光二极管，特别涉及一种使用凹坑（pitted）层以降低缺陷密度的发光二极管及其制造方法。

背景技术

于蓝宝石基板上磊晶氮化镓层是制造发光二极管（LED）的常用工艺技术。然而，氮化镓磊晶层与蓝宝石基板两者之间的晶格常数与热膨胀系数（CTE）存在有极大差异，因此，会于氮化镓磊晶层内产生高密度的线差排缺陷（threading dislocation），其密度可高达10⁹~10¹¹/平方厘米。此种高密度线差排缺陷会大大限制了发光二极管的发光效率。此外，发光二极管所使用的半导体材质具有高折射系数，会使发光二极管所产生的光受到局限（trapped）。因此，从主动区所发射的大部分光线，将被局限于半导体内部，且这些被局限的光有可能会被较厚的基板所吸收。

为了解决上述问题，通常在磊晶前先进行蓝宝石基板的蚀刻图案化，以形成图案化蓝宝石基板（patterned sapphire substrate，PSS）。图案化蓝宝石基板可通过横向磊晶生长(epitaxial lateral overgrown)降低氮化镓晶格中错位之密度，达到增加幅射结合，提升内部量子效率。此外，通过基板表面几何形状之变化，可以改变发光二极管的散射机制，使主动区所产生的大部分光线都能射出，因而增加光萃取效率（lightextraction efficiency）。

然而，虽然位于图案化蓝宝石基板之平坦表面上方的缺陷密度很低，但是，位于图案化蓝宝石基板之突出形状上方的缺陷密度却相当高，且该缺陷会传播扩散至发光二极管组件内，因此，亟需提出一种新颖的发光二极管结构及其制造方法，用以进一步降低图案化蓝宝石基板之突出形状上方的缺陷密度。

发明内容

本发明实施例提出一种发光二极管及其制造方法，特别涉及一种氮化物发光二极管，用以降低缺陷密度，以提高发光二极管的发光效率。

所述发光二极管的制造方法，包含：

提供一图案化基板，该图案化基板具有多个突出部分，且相邻所述突出部分之间具有平坦区域；

形成至少一缓冲层于所述图案化基板上，其中所述缓冲层至少填满所述图案化基板之突出部分之间的空隙；

形成一凹坑层于所述缓冲层上，该凹坑层具有多个凹坑；及

形成一发光组件于所述凹坑层上，并填满所述凹坑。

其中所述图案化基板包含图案化蓝宝石基板。

其中所述图案化基板的提供步骤包含：

提供一基层；及

形成具有所述多个突出部分的一图案层于所述基层上。

其中，所述发光二极管的制造方法，还包含：

形成一成核层于所述图案化基板与所述缓冲层之间。

其中所述凹坑层的形成温度介于500~900℃。

其中所述凹坑层的形成速率介于1~6微米/小时。

其中所述凹坑层的厚度小于或等于6微米。

其中所述凹坑层的孔径小于或等于6微米。

其中所述发光组件的形成步骤包含：

形成一n型掺杂层于所述凹坑层上，该n型掺杂层填满所述凹坑；

形成一主动层于所述n型掺杂层上；及

形成一p型掺杂层于所述主动层上。

其中所述发光组件的形成步骤包含：

形成一中间层于所述凹坑层上，该中间层填满所述凹坑；

形成一n型掺杂层于所述中间层上；

形成一主动层于所述n型掺杂层上；及

形成一p型掺杂层于所述主动层上。

根据本发明实施例，发光二极管包含图案化基板、至少一缓冲层、凹坑层及发光组件。其中，图案化基板具有多个突出部分，且相邻突出部分之间具有平坦区域。缓冲层形成于图案化基板上，其中缓冲层至少填满图案化基板之突出部分之间的空隙。具有多个凹坑的凹坑层形成于缓冲层上。发光组件形成于凹坑层上并填满凹坑。

其中所述图案化基板包含图案化蓝宝石基板。

其中所述图案化基板包含：

一基层；及

一图案层，形成于所述基层上，其中该图案层具有所述多个突出部分。

其中所述基层的材质包含：砷化镓、锗表面形成锗化硅、硅表面形成碳化硅、铝表面形成氧化铝、氮化镓、氮化铟、氮化铝、蓝宝石、玻璃、石英或上述之组合。

其中所述图案层的材质包含：二氧化硅、碳化硅、氮化硅或上述之组合。

其中所述缓冲层高于所述突出部分之高度等于或大于5纳米。

其中所述缓冲层高于所述突出部分之高度等于或小于100纳米。

其中所述缓冲层包含未掺杂氮化镓、n型氮化镓、氮化铝、氮化铝镓、氮化镁、氮化硅或其任意组合。

其中所述之发光二极管，还包含：

一成核层，形成于所述图案化基板与所述缓冲层之间。

其中所述凹坑层的厚度小于或等于6微米。

其中所述凹坑层的孔径小于或等于6微米。

其中所述发光组件包含：

一n型掺杂层，位于所述凹坑层上，该n型掺杂层填满所述凹坑；

一主动层，位于所述n型掺杂层上；及

一p型掺杂层，位于所述主动层上。

其中所述发光组件包含：

一中间层位于所述凹坑层上，该中间层填满所述凹坑；

一n型掺杂层，位于所述中间层上，该n型掺杂层填满所述凹坑；

一主动层，位于所述n型掺杂层上；及

一p型掺杂层，位于所述主动层上

附图说明

图1A至图1F的剖面图显示本发明实施例之形成低缺陷密度之发光二极管（LED）的各个工艺步骤。

参考标记清单

100 发光二极管

11 图案化基板

111 突出部分

112 平坦区域

11A 基层

11B 图案层

12 缓冲层

13 成核层

14 凹坑层

141 凹坑

15 发光组件

151 n型掺杂层

152 主动层

153 p型掺杂层

具体实施方式

图1A至图1F的剖面图显示本发明实施例之形成低缺陷密度之发光二极管（LED）100的各个工艺步骤，图式仅显示与实施例相关的层级。

如图1A所示，首先提供一图案化基板（patterned substrate）11，其具有多个突出部分111，例如锥状体，其可为角锥体（pyramid）或圆锥体（cone）。突出部分111的顶部可以是尖锐的（如图所示），也可以是平坦的。相邻突出部分111之间具有平坦区域112。在本实施例中，图案化基板11为蓝宝石经由蚀刻所形成的图案化蓝宝石基板（patterned sapphire substrate,PSS），但不限定于此。

图1B显示另一种图案化基板11，其系于基层11A上形成具有多个突出部分111的图案层11B。其中，图案层11B之突出部分111彼此间可以是相连的，也可以为分离的。基层11A与图案层11B的材质可以是相同的，也可以为相异。一般来说，基层11A的材质可以为砷化镓（GaAs）、锗（Ge）表面形成锗化硅（SiGe）、硅（Si）表面形成碳化硅（SiC）、铝（Al）表面形成氧化铝（Al₂O₃）、氮化镓（GaN）、氮化铟（InN）、氮化铝（AlN）、蓝宝石（sapphire）、玻璃、石英或其组合，但不限定于此。图案层11B的材质可以为二氧化硅（SiO2）、碳化硅（SiC）、氮化硅（SiN_x）或其组合，但不以此为限。

接下来，如图1C所示，形成至少一缓冲层12于图案化基板11上，其中缓冲层12至少填满图案化基板11之突出部分111间的空隙。换句话说，缓冲层12的顶面等于或高于图案化基板11之突出部分111的顶部，因而形成具平坦顶面的缓冲层12。在一实施例中，缓冲层12高于突出部分111之高度等于或大于5纳米，优选为等于或大于10纳米。在另一实施例中，缓冲层12高于突出部分111之高度等于或小于100纳米，优选为等于或小于50纳米。在本实施例中，缓冲层12的形成系于大约1080℃的温度下磊晶成长。缓冲层包含未掺杂氮化镓、n型氮化镓、氮化铝、氮化铝镓、氮化镁、氮化硅或其任意组合。对于图1C所示的结构，缓冲层12位于突出部分111上方所具有的缺陷远较平坦区域112上方的缺陷来得多。

图1D显示图1C的另一种实施方式，亦即，于形成缓冲层12之前，更额外形成一成核（nucleation）层13于图案化基板11上，例如形成于图案化基板11之突出部分111的表面。在部分范例中，成核层13亦可形成于图案化基板11之平坦区域112的表面。在本实施例中，于大约500℃的温度下，磊晶成长厚度大约为40~90纳米（nm）的成核层13于图案化基板11上。接着，于大约1050℃的温度下，对成核层13进行再结晶（recrystallization）工艺。

请再回到图1C，如同前述，缓冲层12位于突出部分111上方所具有的缺陷远较平坦区域112上方的缺陷来得多。此种缺陷可称为差排亦可称位错（Dislocation），在材料科学中，指晶体材料的一种内部微观缺陷，即原子的局部不规则排列（晶体学缺陷）。从几何角度看，可视为晶体中已滑移部分与未滑移部分的分界线，差排主要有3种形式：刃差排（Edge type dislocations）、螺旋差排（Screw type dislocations）以及混合差排（Mixed type dislocations）。由差排(dislocation)的理论可知，差排不会终止于晶体内部，会形成差排环(dislocation loops)、分支到其他差排处或延伸至晶体表面。在异质磊晶中，基板和磊晶薄膜之间晶格不匹配所产生的应变经常成会引起差排的产生。当磊晶薄膜持续成长到超越临界厚度时，将会使位于基板和磊晶薄膜界面之间的差排延伸，其移动方式将会贯穿整个晶体而到达晶体的顶端或表面。因此，这部份差排就被称之为贯穿式差排(threading dislocation)。

差排缺陷在氮化物成长扮演重要的角色，很多氮化物的异质结构需要降低成长温度，此种低温成长会在差排顶端造成凹坑(pit)，例如：“V型缺陷(V-defect)”的形成，此种缺陷乃以六个同系列的平面构成，呈现一六角型的形貌。此种缺陷形成与差排极度相关，大多产生于混合差排，但仍有少部分形成在刃差排之上。Wu等人认为此种缺陷乃因成长过程的动力学极限导致表面随差排位置呈现一低陷的现象。由于成长的动力学极限导致表面形貌以最慢成长的平面所决定，所以若在之后成长高温GaN，V型缺陷将被填平而不在表面所发现。

请参考图1E所示，于凹坑（pit）成长条件下形成凹坑层14于缓冲层12上，凹坑层14的凹坑141大部分集中在图案化基板11之突出部分111的上方，在平坦区域112上方的凹坑数目很少，两者的凹坑分布密度可以差别到1个或2个数量级。于本发明中，凹坑层14的存在有效地阻止许多差排延伸进入后续成长的磊晶层。

在本实施例中，凹坑层14的凹坑成长条件可通过控制温度和/或成长速率来达到。在一实施例中，凹坑层14的成长温度介于500~900℃，优选为800-900℃。在另一实施例中，凹坑层14（例如氮化镓，但不限定于此）的成长速率介于1~6微米/小时，优选为4~6微米/小时。本实施例之凹坑层14的厚度小于或等于6微米，优选为小于或等于3微米。本实施例之凹坑层14的凹坑141孔径小于或等于6微米，优选为小于或等于3微米。换句话说，本实施例之凹坑141的高度大约相等于其孔径。

如图1F所示，形成发光组件15于凹坑层14上，并填满凹坑层14的凹坑141。在本实施例中，于大约1080℃的温度下，首先形成n型掺杂层151于凹坑层14上，接着形成主动层152于n型掺杂层151上，再形成p型掺杂层153于主动层152上。在部分范例中，n型掺杂层151填满凹坑141。在部分范例中，发光组件15的形成方法包含首先形成一中间层（未显示于图中）于凹坑层14上，中间层用以填满凹坑141，接着形成一n型掺杂层151于中间层上，其次形成一主动层152于n型掺杂层151上，然后形成一p型掺杂层153于主动层152上。中间层、n型掺杂层151、主动层152及p型掺杂层153的材质可以为III族氮化物，但不限定于此。如前所述，由于凹坑层14可有效阻隔因突出部分111所造成缺陷的传播扩散，因而得以大量地降低本实施例所形成之n型掺杂层151（以及后续的主动层152及p型掺杂层153）的缺陷密度，例如使得n型掺杂层151的缺陷密度小于或等于5×10⁵/平方厘米。

以上所述仅为本发明之优选实施例而已，并非用以限定本发明之申请专利范围；凡其它未脱离发明所揭示之精神下所完成之等效改变或修饰，均应包含在本发明范围内。

Claims

1.一种发光二极管的制造方法，包含：

形成一凹坑层于所述缓冲层上，该凹坑层具有多个凹坑；及

形成一发光组件于所述凹坑层上，并填满所述凹坑。

2.根据权利要求1所述发光二极管的制造方法，其中所述图案化基板包含图案化蓝宝石基板。

3.根据权利要求1所述发光二极管的制造方法，其中所述图案化基板的提供步骤包含：

提供一基层；及

形成具有所述多个突出部分的一图案层于所述基层上。

4.根据权利要求1所述发光二极管的制造方法，还包含：

形成一成核层于所述图案化基板与所述缓冲层之间。

5.根据权利要求1所述发光二极管的制造方法，其中所述凹坑层的形成温度介于500~900℃。

6.根据权利要求1所述发光二极管的制造方法，其中所述凹坑层的形成速率介于1~6微米/小时。

7.根据权利要求1所述发光二极管的制造方法，其中所述凹坑层的厚度小于或等于6微米。

8.根据权利要求1所述发光二极管的制造方法，其中所述凹坑层的孔径小于或等于6微米。

9.根据权利要求1所述发光二极管的制造方法，其中所述发光组件的形成步骤包含：

形成一主动层于所述n型掺杂层上；及

形成一p型掺杂层于所述主动层上。

10.根据权利要求1所述发光二极管的制造方法，其中所述发光组件的形成步骤包含：

形成一中间层于所述凹坑层上，该中间层填满所述凹坑；

形成一n型掺杂层于所述中间层上；

形成一主动层于所述n型掺杂层上；及

形成一p型掺杂层于所述主动层上。

11.一种发光二极管，包含：

一图案化基板，该图案化基板具有多个突出部分，且相邻所述突出部分之间具有平坦区域；

至少一缓冲层，形成于所述图案化基板上，其中该缓冲层至少填满所述图案化基板之突出部分之间的空隙；

一凹坑层，形成于所述缓冲层上，该凹坑层具有多个凹坑；及

一发光组件，形成于所述凹坑层上，并填满所述凹坑。

12.根据权利要求11所述之发光二极管，其中所述图案化基板包含图案化蓝宝石基板。

13.根据权利要求11所述之发光二极管，其中所述图案化基板包含：

一基层；及

14.根据权利要求13所述之发光二极管，其中所述基层的材质包含：砷化镓、锗表面形成锗化硅、硅表面形成碳化硅、铝表面形成氧化铝、氮化镓、氮化铟、氮化铝、蓝宝石、玻璃、石英或上述之组合。

15.根据权利要求13所述之发光二极管，其中所述图案层的材质包含：二氧化硅、碳化硅、氮化硅或上述之组合。

16.根据权利要求11所述之发光二极管，其中所述缓冲层高于所述突出部分之高度等于或大于5纳米。

17.根据权利要求11所述之发光二极管，其中所述缓冲层高于所述突出部分之高度等于或小于100纳米。

18.根据权利要求11所述之发光二极管，其中所述缓冲层包含未掺杂氮化镓、n型氮化镓、氮化铝、氮化铝镓、氮化镁、氮化硅或其任意组合。

19.根据权利要求11所述之发光二极管，还包含：

一成核层，形成于所述图案化基板与所述缓冲层之间。

20.根据权利要求11所述之发光二极管，其中所述凹坑层的厚度小于或等于6微米。

21.根据权利要求11所述之发光二极管，其中所述凹坑层的孔径小于或等于6微米。

22.根据权利要求11所述之发光二极管，其中所述发光组件包含：

一主动层，位于所述n型掺杂层上；及

一p型掺杂层，位于所述主动层上。

23.根据权利要求11所述之发光二极管，其中所述发光组件包含：

一中间层位于所述凹坑层上，该中间层填满所述凹坑；

一主动层，位于所述n型掺杂层上；及

一p型掺杂层，位于所述主动层上。