WO2008020599A1 - Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp - Google Patents

Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp Download PDF

Info

Publication number
WO2008020599A1
WO2008020599A1 PCT/JP2007/065902 JP2007065902W WO2008020599A1 WO 2008020599 A1 WO2008020599 A1 WO 2008020599A1 JP 2007065902 W JP2007065902 W JP 2007065902W WO 2008020599 A1 WO2008020599 A1 WO 2008020599A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
nitride compound
iii nitride
compound semiconductor
emitting device
Prior art date
Application number
PCT/JP2007/065902
Other languages
English (en)
French (fr)
Inventor
Hisayuki Miki
Kenzo Hanawa
Yasumasa Sasaki
Original Assignee
Showa Denko K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006223261A external-priority patent/JP2008047763A/ja
Priority claimed from JP2006223260A external-priority patent/JP2008047762A/ja
Priority claimed from JP2006291082A external-priority patent/JP2008106316A/ja
Application filed by Showa Denko K.K. filed Critical Showa Denko K.K.
Priority to EP07792537.8A priority Critical patent/EP2056339B1/en
Priority to US12/373,655 priority patent/US8227284B2/en
Priority to CN200780030345XA priority patent/CN101506946B/zh
Publication of WO2008020599A1 publication Critical patent/WO2008020599A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • Group III nitride compound semiconductor light emitting device manufacturing method group III nitride compound semiconductor light emitting device, and lamp
  • the present invention relates to a method for producing a group III nitride compound semiconductor light-emitting element suitably used for a light emitting diode (LED), a laser diode (LD), an electronic device, and the like, and particularly, a group III having good crystallinity.
  • the present invention relates to a method for manufacturing a group III nitride compound semiconductor light emitting device capable of epitaxially growing a nitride compound semiconductor crystal on a substrate, a group III nitride compound semiconductor light emitting device, and a lamp.
  • Group III nitride semiconductor light-emitting devices have the same direct transition type band gap that corresponds to the range of visible light to ultraviolet light, and have excellent luminous efficiency. Used as a light-emitting element!
  • the group III nitride semiconductor light-emitting element can provide an electronic device having superior characteristics as compared with the case of using a conventional group III V compound semiconductor.
  • Such a group III nitride compound semiconductor is generally manufactured by MOCVD using trimethyl gallium, trimethyl aluminum and ammonia as raw materials!
  • the MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas, transported to the substrate surface, and decomposed by reaction with a heated substrate to grow crystals.
  • Si (100) is produced by high-frequency magnetron sputtering using N gas.
  • Non-patent document 1 1).
  • the total gas pressure is set to 2 mTorr
  • the input power is set to 100 W
  • the substrate temperature is changed from RT to 900 ° C. A substrate facing the substrate is used.
  • the substrate temperature is 84 to 600 ° C
  • the input power is 150 W
  • the distance between the substrate and the target is 80 mm.
  • Non-Patent Document 3 a method for forming an AIN film on a substrate by a method called a facing force sword in which targets are opposed to each other has been proposed (for example, Non-Patent Document 3).
  • Non-Patent Document 4 a method of depositing A1N on a substrate using a DC magnetron sputtering method has been proposed (eg, Non-Patent Document 4).
  • sputtering is performed in a mixed gas atmosphere of Ar and N with the substrate facing the target and film formation is performed.
  • the present invention also relates to a method of forming a layer such as A1N as a buffer layer by a method other than MOCVD, and a method of forming a layer formed thereon by a MOCVD method.
  • a method of growing a crystal having the same composition on a layer by MOCVD has been proposed (for example, Patent Document 3).
  • Patent Document 3 the method described in Patent Document 3 has a problem of being unable to stably obtain good crystals (see Patent Documents 4 and 5).
  • the substrate material is sapphire, silicon, silicon carbide, zinc oxide, gallium phosphide, gallium arsenide, magnesium oxide, mangan oxide, a group III nitride compound semiconductor single-piece. Crystals and the like are used, and a sapphire a-plane substrate is particularly suitable.
  • Patent Document 1 Japanese Patent No. 3026087
  • Patent Document 2 Japanese Patent Laid-Open No. 4 297023
  • Patent Document 3 Japanese Patent Publication No. 5-86646
  • Patent Document 4 Japanese Patent No. 3440873
  • Patent Document 5 Japanese Patent No. 3700492
  • Non-Patent Document 1 Yukiko Ushibuchi (Y. USHIKU) et al., "Proceedings of the 21st Century Union Symposium", Vol. 2nd, p295 (2003),
  • Non-Patent Document 2 T. Kikuma et al., "Vacuum”, Vol. 66, P233 (2002)
  • Non-Patent Document 3 Kikuo Tominaga et al. “Japanese Journal oi Applied Physics”, Vol. 28, p7 (1989)
  • Non-Patent Document 4 M. Ishihara et al., “Thin Sold Films”, vol. 316, pl 52 (1998)
  • Non-Patent Documents 1 and 2 Even when a GaN layer is formed by sputtering using the conditions described in Non-Patent Documents 1 and 2, it is difficult to form a GaN layer with good crystallinity on the buffer layer. There was a problem.
  • the present invention has been made in view of the above problems, and a crystal film made of a group III nitride compound semiconductor with good uniformity can be stably formed in a short time, thereby improving productivity.
  • the present invention relates to the following.
  • a method for manufacturing a Group III nitride compound semiconductor light-emitting device including a step of forming a semiconductor layer made of a Group III nitride compound semiconductor containing Ga as a Group III element on a substrate by a sputtering method
  • the substrate and the sputter target are arranged to face each other, and the distance between the substrate and the sputter target is in the range of 20 to 100 mm.
  • a method for producing a group III nitride compound semiconductor light-emitting device comprising a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga as a group III element on a substrate by a sputtering method.
  • the power applied to the sputter target when the semiconductor layer is formed A method for producing a Group III nitride compound semiconductor light-emitting device, characterized in that ⁇ is applied by a high-frequency method or a Nord DC method.
  • a method for manufacturing a group III nitride compound semiconductor light-emitting device including a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga as a group III element on a substrate by a sputtering method a is, when forming the semiconductor layer, in advance, after the degree of vacuum in the chamber used for a sputter 1. and 0 X 10_ 3 Pa or less, and supplying the raw material into the chamber III
  • a method for manufacturing a group nitride compound semiconductor light emitting device including a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga as a group III element on a substrate by a sputtering method a is, when forming the semiconductor layer, in advance, after the degree of vacuum in the chamber used for a sputter 1. and 0 X 10_ 3 Pa or less, and supplying the raw material into the chamber III
  • a method for producing a group III nitride compound semiconductor light-emitting device comprising a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga as a group III element on a substrate by a sputtering method, A method for producing a group III nitride compound semiconductor light emitting device, wherein the positional relationship between the substrate and the sputter target is a face-to-face system.
  • a method for producing a Group III nitride compound semiconductor light-emitting device comprising a step of forming a semiconductor layer made of a Group III nitride compound semiconductor containing Ga as a Group III element on a substrate by a sputtering method.
  • a method of manufacturing a group III nitride compound semiconductor light-emitting device characterized in that, when forming the semiconductor layer, a force for rotating a magnetic field or a magnetic field is swung with respect to a sputtering target.
  • a lamp comprising the group III nitride compound semiconductor light-emitting device according to [17].
  • a method for producing a group III nitride compound semiconductor light-emitting device comprising a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga as a group III element on a substrate by a sputtering method.
  • a method for producing a group III nitride compound semiconductor light-emitting device comprising a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga as a group III element on a substrate by a sputtering method. When the semiconductor layer is formed by sputtering, the sputtering target is used.
  • a method for producing a Group III nitride compound semiconductor light emitting device, wherein the power applied to the substrate is in the range of 0 ⁇ lW / cm 2 to 100 W / cm 2 .
  • the sapphire is used for the substrate, [19] to [30] A method for producing a Group III nitride compound semiconductor light emitting device.
  • a group III nitride compound semiconductor light-emitting device obtained by the production method according to any one of [19] to [31].
  • a lamp comprising the group III nitride compound semiconductor light-emitting device according to [32].
  • a crystal film with good uniformity can be formed in a short time by the sputtering method. This makes it possible to stably form a Group III nitride compound semiconductor layer having good crystallinity. Accordingly, a group III nitride compound semiconductor light emitting device having excellent productivity and excellent light emission characteristics can be obtained.
  • FIG. 1 is a diagram schematically illustrating an example of a group III nitride compound semiconductor light-emitting device according to the present invention, and a schematic diagram illustrating a cross-sectional structure of a laminated semiconductor.
  • FIG. 2 is a diagram schematically illustrating an example of a group III nitride compound semiconductor light-emitting device according to the present invention, and a schematic diagram illustrating a planar structure.
  • FIG. 3 is a diagram schematically illustrating an example of a group III nitride compound semiconductor light-emitting device according to the present invention, and is a schematic diagram illustrating a cross-sectional structure.
  • FIG. 4 is a schematic diagram schematically illustrating a lamp configured using a group III nitride compound semiconductor light emitting device according to the present invention.
  • FIG. 5 is a diagram schematically illustrating an example of a group III nitride compound semiconductor light emitting device according to the present invention, and is a transmission electron microscope (TEM) photograph showing a cross-sectional structure.
  • TEM transmission electron microscope
  • FIG. 6 is a diagram schematically illustrating an example of a group III nitride compound semiconductor light emitting device according to the present invention, and is a diagram schematically showing the TEM photograph shown in FIG.
  • FIG. 7 is a diagram schematically illustrating an example of a method for producing a group III nitride compound semiconductor light emitting device according to the present invention, and is a schematic diagram illustrating the structure of an oscillating type sputtering apparatus.
  • FIG. 8 is a diagram schematically illustrating an example of a method for producing a group III nitride compound semiconductor light-emitting device according to the present invention, and is a schematic diagram illustrating the structure of a rotary sputtering apparatus. Explanation of symbols
  • a method for manufacturing a Group III nitride compound semiconductor light-emitting device (hereinafter sometimes abbreviated as a light-emitting device) of the present embodiment is formed of a Group III nitride compound semiconductor on a substrate using at least a sputtering method.
  • a stacked structure of light-emitting elements obtained by the manufacturing method of this embodiment will be described using the stacked semiconductor 10 illustrated in FIG.
  • a buffer layer 12 made of a group III nitride compound is laminated on a substrate 11, and an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 are sequentially laminated on the buffer layer 12.
  • the laminated semiconductor 10 of this embodiment is formed by laminating a translucent positive electrode 17 on a p-type semiconductor layer 16 as in the example shown in FIGS. On top of that, positive electrode bonding pad 18 is formed
  • the light emitting device 1 in which the negative electrode 19 is laminated on the exposed region 14d formed in the n-type contact layer 14b of the n-type semiconductor layer 14 can be configured.
  • the method for manufacturing a light-emitting element according to the present invention is a method for forming a layer constituting the semiconductor layer 20 on the substrate 11 using at least a sputtering method.
  • the underlayer 14a and the n-type contact layer 14b constituting the n-type semiconductor layer 14 are formed by sputtering.
  • the sputtering method used in the manufacturing method of the present embodiment it is preferable to apply power to the sputtering target by using an RF (high frequency) sputtering method or a DC sputtering method.
  • the reactive sputtering method described later it is more preferable to use the RF sputtering method because the film forming rate can be easily controlled.
  • the sputtering target when using the reactive sputtering method, if the electric field is continuously applied with DC, the sputtering target will be charged up, making it difficult to increase the deposition rate.
  • the semiconductor layer is formed by a sputtering method
  • a method of forming a film by a reactive sputtering method in which a nitride raw material is allowed to flow in the reactor is used to control the crystallinity by controlling the reaction. It is more preferable in that it can be kept good and its good crystallinity can be stably reproduced.
  • the film when using RF sputtering, it is preferable to deposit the film while moving the position of the magnet within the target (sputter target) as a method to avoid charge-up.
  • a specific magnet movement method can be appropriately selected depending on the type of the sputtering apparatus. For example, the magnet can be swung or rotationally moved.
  • a magnet 42 is arranged (lower side in FIG. 7), and the magnet 42 swings along the target base 43 below the metal target 47 by a driving device (not shown).
  • a nitrogen gas and an argon gas are supplied to the chamber 41, and a semiconductor layer is formed on the substrate 11 attached to the heater 44 by a sputtering method.
  • an elliptical magnet 52 is disposed below the metal target 47 (downward in FIG. 8), and this magnet 52 is a circular shape in which the metal target 47 is accommodated. Rotate below the metal target 47 about the central axis 53a of the target base 53 (in the direction of arrow R in FIG. 8).
  • the magnet 52 rotates under the metal target 47 in a state in which the plasma is confined by the magnetic field generated by the magnet 52, so that the plasma circulates around the surface of the metal target 47, and the metal target 47 47 can be used evenly. Further, since the surface of the metal target 47 can be prevented from being covered with the reaction product, the sputtered particles fly from various directions to the substrate 11 from the metal target 47 and efficiently adhere to the substrate 11. ! /
  • important parameters in film formation using the sputtering method include pressure in the furnace, nitrogen partial pressure, film formation rate, substrate temperature, bias, and the like.
  • the degree of vacuum in the chamber 41 of the sputtering apparatus 40 is set to 1.0 X 10 — 3 Pa or less in advance, and then the raw material in the chamber 41 is It is preferable to form a film by supplying.
  • the degree of vacuum in the chamber 41 of the sputtering apparatus 40 By setting the degree of vacuum in the chamber 41 of the sputtering apparatus 40 as described above, the pressure in the chamber 41 becomes low, and the impurities in the chamber 41 are reduced. In this state, the raw material is supplied into the chamber 41 and the semiconductor layer 20 is formed, whereby the semiconductor layer 20 with good crystallinity without impurities being mixed in can be obtained.
  • the pressure in the chamber 41 when the semiconductor layer 20 is formed by sputtering is preferably 0.3 Pa or more. If the pressure in chamber 41 is less than 0.3 Pa, the amount of nitrogen present The force s becomes too small, and the sputtered metal may adhere to the substrate 11 in a state where it does not become nitride.
  • the upper limit of the pressure in the chamber 41 is not particularly limited, but it is necessary to suppress the pressure to a level that can generate plasma.
  • the ratio of nitrogen flow rate to nitrogen (N) and Ar flow rate is N force 3 ⁇ 40% or more and 98% or less.
  • the flow ratio is below this range, the sputtered metal will adhere to the substrate as it is. On the other hand, if the flow rate ratio exceeds the above range, the amount of Ar will be too small and the sputter rate will decrease.
  • the ratio of nitrogen flow rate to nitrogen flow rate) and Ar flow rate is particularly preferably 25% or more and 90%
  • the range is as follows.
  • the nitrogen concentration in the gas in the chamber of the sputtering apparatus is increased, and Ar, which is a heavy gas, is mixed at the above flow ratio.
  • Ar which is a heavy gas
  • the gas in the chamber is only nitrogen, the film formation rate is limited because the force of hitting the metal target 47 is weak.
  • the heavy Ar is mixed at the above flow rate ratio. As a result, the deposition rate can be improved and migration on the substrate 11 can be activated.
  • a nitrogen raw material used in the present embodiment it is possible to use a generally known nitrogen compound without any limitation. Able to handle ammonia and nitrogen (N) are easy to handle.
  • Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because it is highly reactive and toxic, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable.
  • the film formation rate during film formation using the sputtering method is preferably in the range of 0.01 nm / s to 10 nm / s. If the deposition rate is less than 0. Olnm / s, the deposition process takes a long time. In other words, waste is increased in industrial production. When the film formation rate exceeds 10 nm / S , it is difficult to obtain a good film.
  • the manufacturing method of the present embodiment at least the base layer 14a and the n-type contact layer 14b that constitute the n-type semiconductor layer 14 are formed in the semiconductor layer 20 by using a sputtering method.
  • the film formation (manufacturing) time can be shortened. By shortening the manufacturing time, it is possible to minimize the entry of impurities into the chamber in the sputtering apparatus.
  • the substrate 11 is preferably subjected to wet pretreatment.
  • a well-known RCA cleaning method or the like is performed, and the surface is hydrogen-terminated to stabilize the film forming process.
  • the substrate 11 can be pretreated using a sputtering method or the like after being introduced into the reactor and before the buffer layer 12 is formed.
  • the substrate 11 is made of Ar or N
  • the temperature of the substrate 11 during film formation was room temperature.
  • ⁇ Preferably in the range of 1200 ° C 300 ⁇ ; more preferably in the range of 1000 ° C, most preferably in the range of 500 to 800 ° C.
  • the room temperature described in the present invention is a range of 0 to 30 ° C. as a specific temperature, which is a temperature affected by the process environment and the like.
  • the temperature of the substrate 11 during film formation by sputtering is within the above range, and the substrate temperature is increased to increase the reactive species (metal target 47 force, etc.) that have reached the substrate 11.
  • the movement of the extracted metal) on the crystal surface can be activated.
  • the target metal is previously a metal material.
  • a method of preparing a mixture of these materials (which may or may not be formed by forming an alloy), or a method of preparing two targets made of different materials and performing sputtering at the same time.
  • a mixed material target is used, and when several kinds of films having different compositions are formed, a plurality of targets may be installed in the chamber.
  • the substrate 11 and the metal target (sputter target) 47 are arranged to face each other, and the distance between the substrate 11 and the metal target 47 is in the range of 20 to 100 mm. Power is preferable, and a range of 30 to 50 mm is more preferable.
  • the positional relationship between the substrate 11 and the metal target 47 is preferably a face-to-face type.
  • the substrate 11 is arranged in the plasma in the chamber 41 of the sputtering apparatus 40, higher energy is supplied to the substrate 11, so that the migration on the substrate 11 becomes active. , Dislocation looping easily proceeds
  • the base layer 14a and the n-type contact layer 14b constituting the n-type semiconductor layer 14 of the semiconductor layer 20 are formed at least using the sputtering method under the above conditions. Can generate reactive species with high bias or high power, and this reactive species can be supplied to the substrate 11 with high kinetic energy, causing migration on the substrate 11 and looping dislocations. It is easy to make it. Thereby, the base layer 14a of the n-type semiconductor layer 14 constituting the semiconductor layer 20 does not inherit the crystallinity of the buffer layer 12 which is an aggregate of columnar crystals formed on the substrate 11 as it is. Therefore, it is possible to form a group III nitride compound semiconductor having high film formation efficiency, excellent productivity, and excellent crystallinity. [0048] [Laminated structure of light emitting element]
  • the configuration of the light-emitting element 1 obtained by the manufacturing method of the present embodiment in which the semiconductor layer 20 is formed on the substrate 11 using at least the sputtering method will be described in detail.
  • the material that can be used for the substrate 11 is not particularly limited as long as it is a substrate material on which a group III nitride compound semiconductor crystal is epitaxially grown on the surface, and various materials are selected and used. be able to.
  • examples thereof include gallium oxide, lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, nitrogen, tungsten, and molybdenum.
  • a buffer layer was formed without using ammonia, an underlayer constituting an n-type semiconductor layer described later was formed by a method using ammonia, and among the above substrate materials, When an oxide substrate or a metal substrate that is known to cause chemical modification by contact with ammonia at a high temperature is used, the buffer layer of this embodiment also acts as a coating layer. It is effective in preventing chemical alteration.
  • the sputtering method can keep the substrate temperature low, even when a substrate made of a material that decomposes at a high temperature is used, the substrate 11 is not damaged.
  • Each layer can be formed on top.
  • a buffer layer 12 made of a group III nitride compound is formed on a substrate 11 by sputtering.
  • the buffer layer 12 is formed by sputtering, for example, when a metal raw material and a gas containing a group V element are activated and reacted with plasma.
  • the laminated semiconductor 10 of the group III nitride compound semiconductor light emitting device 1 of the present embodiment when the group III nitride compound semiconductor crystal is epitaxially grown on the substrate 11, a buffer layer made of an aggregate of columnar crystals 12 plasma of group III metal raw material and nitrogen-containing gas
  • the underlayer 14a and the n-type contact layer 14b constituting the n-type semiconductor layer 14 can be formed thereon by the sputtering method activated by the sputtering method.
  • Group III nitride compound semiconductor crystals have a hexagonal crystal structure, and tend to form a texture based on hexagonal columns.
  • a film formed by a film-forming method using a plasma metal material tends to be columnar crystals.
  • the columnar crystal described in the present invention is a crystal that is separated by forming a grain boundary between adjacent crystal grains, and becomes a columnar shape as a longitudinal section. ! /
  • FIG. 5 is a transmission electron microscope (TEM) photograph of a cross section of the group III nitride compound semiconductor multilayer structure in Example 1 described later
  • FIG. 6 is a schematic diagram of FIG.
  • the buffer layer 12 is delimited by boundaries as shown by the solid lines in FIG. 6, and individual crystal masses between the boundaries are in the shape of hexagonal columns.
  • such a crystal form is called an aggregate of columnar crystals.
  • such a crystal form can be called a layer delimited by a boundary. In the present invention, it is explained as an aggregate of columnar crystals including such a layer. .
  • the semiconductor layer made of the group III nitride compound semiconductor formed thereon is a crystal having a good crystallinity. Become a film.
  • the nota layer 12 needs to cover at least 60% or more, preferably 80% or more, of the surface 11a of the substrate 11, and may be formed to cover 90% or more. I like it.
  • the buffer layer 12 is formed so as to cover 100% of the surface 11a, that is, on the surface 11a of the substrate 11 without any gaps.
  • the substrate 11 When the area where the nofer layer 12 covers the surface 1 la of the substrate 11 is reduced, the substrate 11 is exposed greatly, and the underlying layer 14a formed on the buffer layer 12 and the lower layer formed directly on the substrate 11 are formed. Since the lattice constant is different from the formation 14a, it does not form a uniform crystal, and hillocks and pits are generated.
  • the ratio of the buffer layer 12 covering the surface 11a of the substrate 11 can be measured from a cross-sectional TEM photograph as shown in FIG.
  • the interface between the substrate 11 and the layer on the substrate 11 is changed from the surface of the substrate 11 using EDS or the like.
  • the ratio of the area where the buffer layer 12 is not formed is estimated by the force S.
  • a sample in which only the force buffer layer 12 for measuring the exposed area of the substrate 11 is measured from a cross-sectional TEM photograph is prepared, and the substrate 11 is obtained by a method such as AFM. It is also possible to measure the exposed area.
  • the buffer layer 12 when the buffer layer 12 is formed on the substrate 11, it may be formed so as to cover only the surface 11a of the substrate 11 as in the example shown in FIG. You may form so that a side surface may be covered. Further, it may be formed so as to cover the front surface lla, the side surface and the back surface of the substrate 11.
  • the noffer layer 12 is preferably made of an aggregate of columnar crystals from the viewpoint of the force buffer function.
  • Group III nitride compound semiconductor crystals have a hexagonal crystal structure and are easy to form a texture based on hexagonal columns.
  • a film formed by a film formation method using a metal material that has been converted to plasma tends to be columnar crystals.
  • the buffer function of the buffer layer 12 works effectively, so the Group III nitride compound semiconductor formed thereon is good. It becomes a crystal film having a good crystallinity.
  • the buffer layer 12 preferably has an average grain width in the range of 0.;! To 1 OOnm from the standpoint of buffer function. With a range of 70nm! /, The power of being preferred to S ,.
  • each columnar crystal can be easily measured by cross-sectional TEM observation. That is, the interval between the boundaries of each columnar crystal in the schematic diagram shown in FIG. 6 is the grain width of each columnar crystal.
  • the width of each columnar crystal has a distribution of a certain width that cannot be precisely defined. Therefore, even if there are, for example, several percent of crystals whose grain width of each columnar crystal is outside the above range, The effect of the present invention is not affected.
  • the grain width of each columnar crystal is 90% or more within the above range! /.
  • the buffer layer 12 in which the crystal grains preferably have a substantially columnar shape may form a layer by gathering the columnar grains! Desire! /.
  • the above-mentioned grain width means the distance between the crystal interfaces when the buffer layer 12 is an aggregate of columnar durains.
  • the width of the grains means the length of the diagonal line of the largest portion of the surface where the crystal dahrain contacts the substrate surface.
  • the thickness of the buffer layer 12 is preferably in the range of 10 to 500 nm, preferably in the range of 20-100 nm!
  • the buffer function as described above will not be sufficient.
  • the buffer layer 12 is formed with a film thickness exceeding 500 nm, there is a possibility that the film forming process time becomes long and the productivity is lowered although the function as the coat layer is not changed.
  • the layer thickness of the buffer layer 12 can also be easily measured by the above-described cross-sectional TEM photograph.
  • the nother layer 12 is particularly preferably composed of A1N, which preferably has a composition containing A1.
  • any material can be used as long as it is a group III nitride compound semiconductor represented by the general formula AlGalnN.
  • the group V may be configured to contain As and P.
  • the noffer layer 12 has a composition containing A1
  • the composition of A1 is preferably 50% or more.
  • the buffer layer 12 be made of A1N because it can efficiently form a columnar crystal aggregate.
  • the buffer layer 12 may be formed so as to cover the side surface ib in addition to the surface 11a of the substrate 11, and further formed so as to cover the back surface 11c of the substrate 11. You can do it.
  • the maximum is 6 to 8 times. It is necessary to perform the film forming process at a certain time, resulting in a long process.
  • a method of forming a film on the entire surface of the substrate by placing it in the chamber without holding the substrate is conceivable, but the apparatus becomes complicated when it is necessary to heat the substrate.
  • a method of forming a film while changing the position of the substrate with respect to the sputtering direction of the film forming material by swinging or rotating the substrate is conceivable.
  • a method may be used in which the film formation material source is formed from a generation source having a large area, and the film formation position is moved over the entire surface of the substrate without moving the material generation position.
  • the RF sputtering method is used in which film formation is performed while moving the position of the magnet of the force sword within the target by swinging or rotating the magnet. It is done.
  • film formation is performed by such an RF sputtering method, it is possible to move both the substrate side and the force sword side.
  • a force sword which is a material generation source
  • the laminated semiconductor 10 of the present embodiment is made of a nitride-based compound semiconductor on a substrate 11 via the buffer layer 12 as described above, and includes an n-type semiconductor layer 14 and a light emitting layer 15.
  • a semiconductor layer 20 including a p-type semiconductor layer 16 is stacked.
  • the n-type semiconductor layer 14 is provided with an underlayer 14a and an n-type contact layer 14b made of at least a group III nitride compound semiconductor and formed on the n-type semiconductor layer 14 by a sputtering method.
  • Layer 14a is stacked!
  • a crystal layer having functionality similar to that of the laminated semiconductor 10 shown in FIG. 1 may be laminated on the base layer 14a made of a group III nitride compound semiconductor. it can .
  • n-type such as Si, Ge, Sn
  • n-type conductive layer doped with a dopant a p-type conductive layer doped with a p-type dopant such as magnesium, and the like.
  • InGaN can be used for the light emitting layer and the like
  • AlGaN can be used for the cladding layer and the like.
  • a semiconductor multilayer structure used for manufacturing a light emitting diode, a laser diode, or an electronic device can be obtained. It is possible to manufacture a wafer having the same.
  • nitride-based compound semiconductor for example, a general formula Al Ga In N M (0 ⁇ X ⁇ 1, 0
  • ⁇ Y ⁇ 1, 0 ⁇ Z ⁇ 1, and X + Y + Z l.
  • the symbol M represents a group V element other than nitrogen (N), where 0 ⁇ A ⁇ 1.
  • M represents a group V element other than nitrogen (N), where 0 ⁇ A ⁇ 1. ) Can be used without any limitation.
  • Gallium nitride compound semiconductors can contain other group III elements in addition to Al, Ga, and In, and can be replaced with Ge, Si, Mg, Ca, Zn, Be, P, As And elements such as B can also be contained. Furthermore, it is not limited to intentionally added elements, but may contain impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities contained in the raw materials and reaction tube materials.
  • the growth method of these gallium nitride-based compound semiconductors is not particularly limited.
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydrogen vapor phase growth
  • MBE All methods known to grow nitride semiconductors such as (molecular beam epitaxy) can be applied.
  • a preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity.
  • TMG trimethylgallium
  • TMG triethylga as a Ga source that is a Group III raw material
  • TAG Lithium
  • TMA trimethylaluminum
  • TMA triethylaluminum
  • TAI triethylaluminum
  • TEI triethylindium
  • NH3 ammonia
  • n-type has monosilane (SiH) or disilane (SiH) as Si raw material
  • germane gas Ge 2
  • tetramethyl germanium (CH 2) Ge
  • elemental germanium can also be used as a doping source.
  • Mg raw materials such as biscyclopentagenenyl magnesium (Cp Mg) or biseth
  • the n-type semiconductor layer 14 is usually laminated on the buffer layer 12, and is composed of a base layer 14a, an n-type contact layer 14b, and an n-type cladding layer 14c.
  • the n-type contact layer is a base layer
  • the underlayer 14a of the present embodiment is made of a group III nitride compound semiconductor, and is deposited on the buffer layer 12 by the above-described reflector method.
  • the material of the underlayer 14a a different material that is not necessarily the same as the buffer layer 12 formed on the substrate 11 may be used, but an AlGaN layer (0 ⁇ 1, preferably
  • a group III nitride compound containing Ga that is, a GaN-based compound semiconductor is preferable as a material used for the underlayer 14a.
  • the underlying layer 14a needs to loop dislocations by migration so that the crystallinity of the buffer layer 12 that is an aggregate of columnar crystals is not inherited as it is. . Dislocation looping is likely to occur! /
  • a GaN-based compound semiconductor containing Ga can be mentioned, and AlGaN or GaN is particularly preferable.
  • the thickness of the underlayer 14a is preferably 0 ⁇ ; 1 m or more, more preferably 0 ⁇ 5 111 or more,
  • the n-type impurity may be doped as long as it is within the range of 1 X 10 17 ⁇ 1 X 10 19 / cm 3 , but an undoped (Ku l X 10 17 / cm 3 ), and The loop is better for maintaining good crystallinity!
  • electrodes can be formed above and below the light emitting element by doping the base layer 14a with a dopant to make it conductive.
  • a dopant to make it conductive.
  • an insulating material is used for the substrate 11, a chip structure in which the positive electrode and the negative electrode are provided on the same surface of the light-emitting element is employed, so that the base layer 14a does not need to be doped.
  • the undoped layer improves crystallinity and is preferable.
  • the n-type impurity is not particularly limited, and examples thereof include Si, Ge, and Sn.
  • Si and Ge are mentioned.
  • the underlayer 14a is doped so that a current flows in the vertical direction through the layer structure of the underlayer 14a.
  • a structure in which electrodes are provided on both sides of an element chip can be employed.
  • the substrate 11 when an insulating substrate is used as the substrate 11, a chip structure in which electrodes are formed on the same surface of the chip of the light emitting element is adopted, so that the buffer layer 12 is provided on the substrate 11 via the buffer layer 12.
  • the underlying layer 14a to be laminated has a force S which is an undoped crystal and good crystallinity.
  • the method of forming the film by the reactive sputtering method in which the nitride raw material is circulated in the reactor is used to improve the crystallinity by controlling the reaction. It is more preferable in that it can be maintained and its good crystallinity can be stably reproduced.
  • the apparatus can be made simpler than the MOCVD method, MBE method, or the like.
  • the temperature of the substrate 11 when the underlayer 14a is formed is preferably set to 800 ° C or higher. This is because by increasing the temperature of the substrate 11 when forming the underlayer 14a, atom migration is likely to occur, and dislocation looping easily proceeds.
  • the temperature of the substrate 11 when forming the base layer 14a needs to be lower than the temperature at which the crystal decomposes, and is preferably less than 1200 ° C. If the temperature of the substrate 11 when forming the underlayer 14a is within the above temperature range, the underlayer 14a with good crystallinity can be obtained.
  • n-type contact layer 14b of the present embodiment is made of a group III nitride compound semiconductor, and is deposited on the base layer 14a by the sputtering method as described above.
  • the AlGaN layer (0 ⁇ 1, preferably the same as the underlayer 14a)
  • n-type impurities are doped. Contains n-type impurities at a concentration of 1 ⁇ 10 17 to 1 ⁇ 10 19 / cm 3 , preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3. Then, it is preferable in terms of maintaining good ohmic contact with the negative electrode, suppressing crack generation, and maintaining good crystallinity.
  • the n-type impurity is not particularly limited, and examples thereof include Si, Ge, and Sn, and Si and Ge are preferable.
  • the growth temperature is the same as that of the underlayer.
  • the n-type contact layer 14b can also be configured to serve as a base layer.
  • the gallium nitride-based compound semiconductor constituting the base layer 14a and the n-type contact layer 14b preferably has the same composition.
  • the total film thickness of these is 0 .;! To 20 m, preferably 0. 5 to; 15 111, more preferably 1 to 12 m. When the film thickness is within this range, the crystallinity of the semiconductor is maintained well.
  • n-type cladding layer 14c between the above-described n-type contact layer 14b and a light emitting layer 15 described later.
  • the n-type cladding layer 14c can be formed of AlGaN, GaN, GalnN or the like using a conventionally known MO CVD method or the like.
  • a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. Needless to say, in the case of GalnN, it is desirable to make it larger than the band gap of GalnN of the light emitting layer 15.
  • the thickness of the n-type cladding layer 14c is not particularly limited, but is preferably in the range of 5 to 500 nm, more preferably in the range of 5 to; OOnm.
  • the n-type doping concentration of the n-type cladding layer 14c is preferably in the range of 1 ⁇ 10 17 to 1 ⁇ 10 2 ° / cm 3 , more preferably in the range of 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3 . is there. If the doping concentration is within this range, it is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.
  • the p-type semiconductor layer 16 is usually composed of a p-type cladding layer 16a and a p-type contact layer 16b, and can be formed using a conventionally known MOCVD method or the like. Also, the p-type contact layer can also serve as the p-type cladding layer.
  • the p-type cladding layer 16a is not particularly limited as long as it has a composition larger than the band gap energy of the light emitting layer 15 described in detail later, and can confine carriers in the light emitting layer 15.
  • Ga N (0 ⁇ d ⁇ 0.4, preferably 0.l ⁇ d ⁇ 0.3.
  • the p-type cladding layer 16a is made of such AlGaN, it is preferable in terms of confining carriers in the light emitting layer 15.
  • the film thickness of the p-type cladding layer 16a is not particularly limited, but is preferably:! to 400 nm, more preferably 5 to; OOnm.
  • the p-type doping concentration of the p-type cladding layer 16a is preferably 1 ⁇ 10 18 to 1 ⁇ 10 21 / cm 3, more preferably 1 ⁇ 10 19 to 1 ⁇ 10 2 ° / cm 3 . When the p-type doping concentration is in the above range, a good P-type crystal can be obtained without deteriorating the crystallinity.
  • the p-type contact layer 16b at least Al Ga N (0 ⁇ e ⁇ 0.5, preferably 0 ⁇ e
  • the A1 composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see the translucent electrode 17 described later).
  • the p-type dopant when contained at a concentration in the range of 1 ⁇ 10 18 to 1 ⁇ 10 21 / cm 3 , in terms of maintaining good ohmic contact, preventing cracking, and maintaining good crystallinity. Preferably, it is in the range of 5 10 19 to 5 10 2 ° / 0111 3 .
  • the thickness of the p-type contact layer 16b is not particularly limited, but is preferably 10 to 500 nm, more preferably 50 to 200 nm. When the film thickness is within this range, it is preferable in terms of light emission output.
  • the light emitting layer 15 is a layer that is stacked on the n-type semiconductor layer 14 and the p-type semiconductor layer 16 is stacked thereon, and can be formed using a conventionally known MOCVD method or the like. Further, as shown in FIG. 1, the light emitting layer 15 includes a barrier layer 15a made of a gallium nitride compound semiconductor. And the well well layer 1155bb, which consists of a semiconducting compound of a gallium nitride-based compound containing and containing indium gallium. The nn type semiconductor layer 1144 side and the pp type semiconductor layer 1166 side In addition, the barrier wall layer layer 11 55aa is stacked and formed in the order in which the 55aa is arranged. .
  • the light emitting layer 1155 is composed of a 66-layer barrier wall layer 1155aa and a 55-layer well.
  • the door layer 1155bb and the alternating layers are alternately stacked and stacked to form the uppermost layer and the lowermost layer of the light emitting layer 1155.
  • the barrier wall layer 1155aa is arranged in each wall, and the well-well layer 1155bb is arranged between each barrier wall layer 1155aa. !! //, Ruru. .
  • barrier wall layer 1155aa for example, for example, a gallium nitride-based gallium nitride compound compound semiconductor containing and containing indium diumum
  • the well Idoto Formation, which is made from the body, is better than the 1155bb, but the bandaged gigapop peneer rugigi is great AAll GGaa NN ((00 ⁇ cc ⁇ 00 .. 33)) and the like, which uses a semi-nitrided gallium nitride compound compound semiconductor such as, etc., in a suitable and suitable manner. .
  • GGaa IInn NN ((00 ⁇ ss ⁇ 00 .. 44)) etc. is used here. It can be done with. .
  • the film thickness of the entire light emitting / emitting light layer 1155 is not particularly limited, but it is A film thickness that is moderate enough to obtain the effect of the effect, that is, a critical film thickness, that is, a critical critical film thickness, may be maintained.
  • the film thickness of the light emitting / emitting light layer 1155 is in the range of ;; ! ⁇ 550000nnmm , LlOOOOnnmm Before and after the film thickness before and after llOOOOnnmm, it would be better to leave it like it. . If the film thickness is within the above-mentioned range, it contributes to improving the direction of emitted light output power. .
  • the translucent positive electrode 1177 is a pp-type semi-conductor body of a stacked-layer semiconductor body 1100 manufactured and manufactured as described above. This is a translucent electrode electrode formed on the layer 1166. .
  • the material of the translucent positive electrode 1177 is not particularly limited and is not limited to IITTOO ((IInn OO-SSnnOO)), AAZZnnOO ( (ZZ)
  • the structure of the structure including the structure of the publicly known publicly known structure, what kind of structure is what I'll use this and the power SS for unlimited use. .
  • the translucent light-positive positive electrode 1177 is formed so as to cover almost the entire surface of the MMgg-doped dopant pp-type semiconductor layer 1166. It does not matter if you do it, or you can open the gap and form it into a tree lattice shape if it is a lattice shape. . . After forming the translucent positive electrode 1177, a thermo-thermal annealing system was applied for the purpose of forming a metal alloy and transparent transparency. In some cases, it may be applied, but it does not matter if it is not applied. .
  • the positive electrode bonding pad 18 is an electrode formed on the translucent positive electrode 17 described above.
  • Various structures using Au, Al, Ni, Cu, etc. are well known as materials for the positive electrode bonding pad 18, and those known materials and structures can be used without any limitation.
  • Thickness of the positive electrode bonding pad 18 Is preferably in the range of 100 to 1000 nm.
  • the thickness of the positive electrode bonding pad 18 is more preferably set to 300 nm or more because the bondability of the large thickness increases. Further, it is preferably 500 nm or less from the viewpoint of production cost.
  • the negative electrode 19 is in contact with the n-type contact layer 14b of the n-type semiconductor layer 14 in the semiconductor layer in which the n-type semiconductor layer 14, the light emitting layer 15 and the p-type semiconductor layer 16 are sequentially stacked on the substrate 11. Formed.
  • the negative electrode bonding pad 17 when the negative electrode bonding pad 17 is formed, the light emitting layer 15, the p-type semiconductor layer 16, and a part of the n-type semiconductor layer 14 are removed to form an exposed region 14d of the n-type contact layer 14b. A negative electrode 19 is formed thereon.
  • negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation! /, And can be installed by conventional means well known in this technical field. That's the power S.
  • a crystal film with good uniformity can be formed in a short time by a sputtering method with the above configuration. I can do it. As a result, a Group III nitride compound semiconductor layer with good crystallinity can be formed.
  • the base layer 14a and the n-type contact layer 14b that constitute the n-type semiconductor layer 14 among the layers that constitute the semiconductor layer 20 using at least the sputtering method under the above conditions.
  • a reactive species with a high bias or a large power can be generated, and this reactive species can be supplied to the substrate 11 with high kinetic energy, so that migration occurs on the substrate 11 and the dislocation is looped. It is easy to make it.
  • the underlying layer 14a of the n-type semiconductor layer 14 does not inherit the crystallinity of the nofer layer 12 that is an aggregate of columnar crystals formed on the substrate 11.
  • crystallinity II A semiconductor layer made of a group I nitride compound can be formed.
  • the film formation rate can be increased and the film formation (manufacturing) time can be shortened. Furthermore, by reducing the manufacturing time, it is possible to minimize the entry of impurities into the chamber within the sputtering apparatus.
  • a lamp By combining the group III nitride compound semiconductor light emitting device according to the present invention and the phosphor as described above, a lamp can be configured by means well known to those skilled in the art. 2. Description of the Related Art Conventionally, a technique for changing a light emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted without any limitation. For example, it is possible to obtain light having a longer wavelength than that of the light emitting element by appropriately selecting the phosphor, and white light emission can be obtained by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor. It can also be set as the lamp which exhibits.
  • the lamp can be used for any purpose such as a general bullet type, a side view type for a portable backlight, and a top view type used for a display.
  • the group III nitride compound semiconductor light-emitting device according to the present invention is used for a photoelectric conversion device such as a laser device or a light-receiving device, or an electronic device such as HBT or HEMT, in addition to the light-emitting device described above. Can be used. Many of these semiconductor devices are known in various structures, and a layered structure of a group III nitride compound semiconductor light-emitting device according to the present invention is used. The structure is not limited at all including these known element structures.
  • Figure 1 shows a schematic cross-sectional view of the laminated semiconductor of the group III nitride compound semiconductor light-emitting device fabricated in this experimental example.
  • an aggregate of columnar crystals made of A1N is formed on the c-plane of the substrate 11 made of sapphire using the RF sputtering method as the buffer layer 12, and the RF sputtering method is used as the base layer 14a on the aggregate.
  • a layer made of GaN was used.
  • a substrate 11 made of sapphire having a mirror-polished surface so that only one surface can be used for epitaxial growth was introduced into a sputtering apparatus without any pretreatment such as wet processing.
  • a sputtering apparatus an apparatus having a high frequency power source and a mechanism capable of moving the position of the magnet in the target was used.
  • the pressure in the chamber is maintained at 0.08 Pa, and a high frequency bias of 50 W is applied to the substrate 11 side.
  • the substrate 11 surface was cleaned by applying and exposing to nitrogen plasma.
  • the temperature of the substrate 11 was lowered to 500 ° C. Then, a high frequency bias of 0.5 W / cm 2 is applied to the substrate 11 side, a power of lW / cm 2 is applied to the metal A1 target side, the pressure in the furnace is maintained at 0.5 Pa, Ar gas A buffer layer 12 made of A1N was formed on the substrate 11 made of sapphire under the condition that 5 sccm of nitrogen gas and 15 sccm of nitrogen gas were passed (the ratio of nitrogen in the whole gas was 75%). The growth rate was 0 ⁇ 12 nm / s.
  • the magnet in the target was rotated both when cleaning the substrate 11 and during film formation.
  • processing for a specified time was performed according to the film formation rate measured in advance, and after the 50 nm A1N (buffer layer 12) was formed, the plasma operation was stopped and the temperature of the substrate 11 was lowered.
  • the substrate 11 on which the notch layer 12 is formed is taken out of the sputtering apparatus, and another spatula is formed.
  • a sample having a GaN layer (Group III nitride semiconductor) formed thereon was fabricated using a sputtering method according to the following procedure.
  • a sputtering apparatus for forming a GaN layer an apparatus having a high-frequency power source and a mechanism that can move the force of the magnetic field and the position by sweeping the magnet inside the square Ga target. It was used.
  • a pipe for circulating the refrigerant was installed in the Ga target, and a coolant cooled to 20 ° C was circulated in the pipe to prevent melting of Ga due to heat.
  • the temperature of the substrate 11 was raised to 1000 ° C. Then, while applying a high frequency bias of 0.5 W / cm 2 to the substrate 11 side, applying a power of lW / cm 2 to the metal Ga target side and maintaining the pressure in the chamber at 0.5 Pa, A layer made of GaN was deposited on the substrate 11 made of sapphire under the conditions of flowing Ar gas at 5 sccm and nitrogen gas at 15 sccm (the ratio of nitrogen to the whole gas was 75%). The growth rate at this time was approximately lnm / s. After the 6 m GaN layer was formed, plasma generation was stopped.
  • a 2111 Si-doped GaN layer having an electron concentration of l X 10 19 cm- 3 was formed under the same conditions.
  • the conditions for film formation were the same as those for the undoped GaN layer, and the Si target was placed in the chamber and irradiated with ions emitted from the ion gun.
  • the buffer layer 12 having a columnar structure and made of A1N is formed on the substrate 11 made of sapphire, and an undoped GaN layer (underlayer) having a thickness of 6 ⁇ m is formed thereon.
  • 14a) was formed, and a 2111 Si-doped GaN layer ( n- type contact layer 14b) having an electron concentration of l X 10 19 cm — 3 was formed thereon, and the sample of Example 1 was fabricated.
  • This sample had a mirror shape with a colorless and transparent surface.
  • the X-ray rocking curve (XRC) of the undoped GaN layer (underlayer 14a) obtained by the above method was converted into an X-ray measuring device (manufactured by Panalical; four-crystal X-ray measuring device, model number: X 'pert). This measurement was performed on the (0002) plane, which is a symmetric plane, and the (11-20) plane, which is an asymmetric plane, using a Cu / 3-ray X-ray source as a light source.
  • the XRC spectrum half-width of the (0002) plane is an indicator of crystal flatness
  • the XRC spectrum half-width of the (11-20) plane is the dislocation density. (Twist) indicator It becomes.
  • an n-type contact layer 14b using Si as a dopant was formed on a 6 m undoped GaN crystal (underlayer 14a) formed under the same conditions as in Example 1 using the same sputtering apparatus. .
  • a buffer layer 12 made of A1N having a columnar structure is formed on a substrate 11 made of sapphire having a c-plane by the same growth method as in Example 1, and then from the substrate 11 side.
  • n-type contact layer 14b made of 2 m Si-doped GaN with an electron concentration of 1 X 10 19 C m_ 3 and with an electron concentration of 1 X 10 18 cm_ 3 20nm InGa N-type cladding layer (n-type cladding layer 14c), Ga
  • the layer 16b showed p-type characteristics without annealing to activate the p-type carrier.
  • an epitaxy eno in which an epitaxial layer structure is laminated on the substrate 11 made of sapphire as described above (see laminated semiconductor 10 in FIG. 1), is a kind of semiconductor light emitting device.
  • a light emitting diode was fabricated (see light emitting element 1 in FIGS. 2 and 3).
  • Mg-doped A1 for the manufactured wafer, Mg-doped A1
  • a translucent positive electrode 17 made of ITO On the surface of the p-type contact layer 16b made of GaN, a translucent positive electrode 17 made of ITO,
  • the emission wavelength was 470 nm and the emission output was 15 mW.
  • the light emission characteristics of such light emitting diodes were obtained with no variation for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • an aggregate of A1N columnar crystals is formed as a buffer layer on the c-plane of a sapphire substrate using a rotary sword type RF sputtering apparatus, and a buffer layer made of A1N is formed thereon.
  • a GaN layer (underlying layer 14a and n-type contact layer 14b) was formed using the same sputtering apparatus that formed the film. Then, a light emitting element semiconductor laminated structure was formed thereon by MOCVD, as in Example 2.
  • the substrate temperature when sputtering the noffer layer was 700 ° C, and the substrate temperature when forming the underlayer was 900 ° C. All other film forming conditions were the same as in Example 2.
  • the wafer was observed using a cross-sectional TEM method. Confirmed that the A IN layer (buffer layer) formed by RF sputtering is a columnar crystal with a grain width of about 50 nm. did it. Further, the buffer layer was formed so as to cover the entire surface of the substrate.
  • the wafer manufactured as described above was used as a light emitting diode chip in the same manner as in Example 2.
  • the forward voltage at a current of 20 mA was 3. IV.
  • the emission wavelength was 460 nm and the emission output was 13 mW.
  • the light emitting characteristics of such a light emitting diode were obtained without variation for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • an aggregate of AlGaN columnar crystals is formed on a Si (111) substrate as a buffer layer using a rotary sword type RF sputtering apparatus, and the underlying layer is formed as an underlayer in Example 1.
  • a Si-doped AlGaN layer was formed, and a light emitting element semiconductor multilayer structure similar to that of Example 2 was formed thereon.
  • the A1 composition of the nanolayer was 70%, and the A1 composition of the underlayer was 15%.
  • the substrate temperature during sputtering was 500 ° C, and the deposition temperature of the underlayer was 700 ° C.
  • Other film forming conditions are the same as those in Example 1.
  • Example 4 when the wafer was taken out from the reaction apparatus after the light emitting element semiconductor multilayer structure was grown, it was confirmed that the wafer surface was a mirror surface.
  • GaAlNjg buffer layer formed by RF sputtering was a columnar crystal with a grain width of about 30 nm. Further, the buffer layer was formed so as to cover the entire surface of the substrate.
  • the wafer manufactured as described above was used as a light emitting diode chip in the same manner as in Example 2.
  • the respective electrodes are disposed above and below the semiconductor laminated structure side and the substrate side.
  • the forward voltage at a current of 20 mA was 2.9V.
  • the emission wavelength was 460 nm and the emission output was 10 mW.
  • the light emitting characteristics of such a light emitting diode were obtained without variation for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • RF magnetron sputtering is used as a buffer layer on a ZnO (OOOl) substrate.
  • a Ge-doped AlGaN layer as a base layer, and further forming a layer of GaN columnar crystals on the same as Example 2
  • a light emitting element semiconductor multilayer structure was formed by the same method as described above.
  • the A1 composition of the underlayer was 10%.
  • the substrate temperature during the buffer layer sputtering was set to room temperature, and the substrate temperature during the formation of the underlayer was set to 750 ° C.
  • Example 5 when the wafer was taken out from the reaction apparatus after growing the light emitting element semiconductor laminated structure, it was confirmed that the wafer surface was a mirror surface.
  • the GaN layer has a grain width of
  • the columnar crystal was about 5 nm. Further, the buffer layer was formed so as to cover the entire surface of the substrate.
  • the wafer manufactured as described above was used as a light-emitting diode chip by the same method as in Example 2, and each electrode was installed above and below the laminated structure side and the substrate side as in Example 4. .
  • the forward voltage at a current of 20 mA was 3.3V.
  • the emission wavelength was 525 nm and the emission output was 10 mW.
  • the light emission characteristics of such a light emitting diode were obtained with no variation for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • important parameters in film formation using sputtering include bias, power applied to the target, substrate temperature, furnace pressure, nitrogen partial pressure, film formation rate, and the like.
  • the semiconductor layer when it is formed by sputtering, it is applied to the substrate 11.
  • the bias value is preferably 0 ⁇ lW / cm 2 or more, more preferably 0 ⁇ 2 W / cm 2 or more, and most preferably 0.5 W / cm 2 or more.
  • the power applied to the metal target (sputter target) 47 is 0 ⁇ lW / cm 2 to 100 W / cm 2 . it is most preferred that it is a more preferable device 1. scope of 5W / cm 2 ⁇ 50W / cm 2 in the range of preferably tool lW / cm 2 ⁇ 50W / cm 2 to the range.
  • sputtering is performed by supplying nitrogen and argon (Ar) into a channel (see reference numeral 41 in FIG. 7) used for sputtering.
  • the manufacturing method of the present embodiment is a method in which the pressure in the chamber is set to lOPa or less when the semiconductor layer is formed.
  • the manufacturing method of the present embodiment is a method in which the temperature of the substrate when forming the semiconductor layer is set to a range of 400 ° C. or higher and 1300 ° C. or lower.
  • the manufacturing method of the present embodiment is a method in which the film formation rate when forming the semiconductor layer is in the range of 0.1 to; Onm / sec.
  • the buffer layer 12 may be formed so as to cover the side surface in addition to the front surface 11 a of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11.
  • the negative electrode 19 is in contact with the n-type contact layer 14b of the n-type semiconductor layer 14 in the semiconductor layer in which the n-type semiconductor layer 14, the light-emitting layer 15 and the p-type semiconductor layer 16 are sequentially stacked on the substrate 11. Formed.
  • an exposed region 14d of the n-type contact layer 14b is formed by removing a part of the p-type semiconductor layer 16, the light-emitting layer 15, and the n-type semiconductor layer 14, and this A negative electrode 19 is formed thereon.
  • negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation! /, And can be installed by conventional means well known in this technical field. That's the power S.
  • the method for manufacturing a light-emitting element 1 as shown in FIG. 2 and FIG. 3 is formed on the substrate 11 as a group III element.
  • This is a method including a step of forming a semiconductor layer made of a group III nitride compound semiconductor containing Ga by sputtering.
  • the buffer layer 12 is formed on the substrate 11.
  • a semiconductor layer 20 is formed thereon.
  • the base layer 14a and the n-type contact layer 14b constituting the n-type semiconductor layer 14 are formed by sputtering.
  • the n-type cladding layer 14c constituting the n-type semiconductor layer 14, the light emitting layer 15, the p-type cladding layer 16a constituting the p-type semiconductor layer 16 and the p-type contact layer 16b are formed by MOCVD. Use to form.
  • the substrate 11 be subjected to wet pretreatment.
  • the substrate 11 made of silicon the well-known RCA cleaning method is used.
  • the film formation process is stabilized by performing hydrogenation and leaving the surface terminated with hydrogen.
  • the substrate 11 is made of Ar or N
  • the surface can be trimmed by exposure to the laser.
  • Ar gas or N gas for example, Ar gas or N gas
  • argon and nitrogen gas are introduced into the sputtering apparatus, and the temperature of the substrate 11 is lowered to about 500 ° C.
  • a high-frequency bias is applied to the substrate 11 side, and power is applied to the A1 target side, which is a metal A.
  • the buffer layer 12 made of A1N is formed on the substrate 11 while keeping the pressure in the furnace constant. Film.
  • the method for depositing the nofer layer 12 on the substrate 11 is not particularly limited, and other than the sputtering method, for example, MOCVD method, Norse laser deposition (PLD) method, pulsed electron beam deposition (PE D) method and the like can be mentioned and can be selected and used as appropriate.
  • MOCVD method Metal Organic Chemical Vapor deposition
  • PLD Norse laser deposition
  • PE D pulsed electron beam deposition
  • the sputtering method is the most convenient and suitable for mass production, and is therefore a preferred method. Note that when DC sputtering is used, the target surface may be charged up, and the deposition rate may not be stable. Therefore, it is desirable to use the force of the Norse DC sputtering method and the RF sputtering method! /.
  • the buffer layer 12 formed on the substrate 11 is preferably formed with a composition containing A1, and particularly preferably formed with a composition containing A1N.
  • a material used for the buffer layer 12 any material can be used as long as it is a group III nitride compound semiconductor represented by the general formula AlGalnN.
  • the film may be formed as a composition containing As or P.
  • the noffer layer 12 has a composition containing A1
  • the composition of A1 is preferably 50% or more.
  • the buffer layer 12 be formed of A1N because a columnar crystal aggregate can be efficiently formed.
  • the buffer layer 12 may be formed so as to cover the side surface in addition to the front surface 11a of the substrate 11, and may further be formed so as to cover the back surface of the substrate 11. good.
  • the buffer layer is formed by the conventional film forming method, it is necessary to perform the film forming process about 6 to 8 times at the maximum, which is a long process.
  • a method of forming a film on the entire surface of the substrate by placing it in the chamber without holding the substrate is conceivable, but the apparatus becomes complicated when it is necessary to heat the substrate.
  • a method of forming a film while changing the position of the substrate with respect to the sputtering direction of the film forming material by swinging or rotating the substrate is conceivable.
  • a method for forming a film formation material source (target) from a generation source having a large area and forming the film on the entire surface of the substrate without moving the material generation position the substrate is not moved. good.
  • an RF sputtering method is used in which film formation is performed while the position of the magnet of the force sword is moved within the target by swinging or rotating the magnet. It is done.
  • an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 are stacked in this order to form a semiconductor layer 20.
  • the base layer 14a and the n- type contact layer 14b constituting the n-type semiconductor layer 14 among the layers constituting the semiconductor layer 20 are formed by sputtering.
  • the n-type cladding layer 14c, the light emitting layer 15 and the p-type semiconductor layer 16 are formed by using the MOCVD method.
  • Gallium nitride compound semiconductor growth methods include sputtering, MOCVD (organic metal chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy).
  • MOCVD organic metal chemical vapor deposition
  • HVPE hydrogen vapor deposition
  • MBE molecular beam epitaxy
  • the MOCVD method is suitable in terms of film thickness controllability and mass productivity.
  • hydrogen (H) or nitrogen (N) as a carrier gas
  • a Ga source that is a Group III material
  • TMG trimethylgallium
  • TAG triethyl gallium
  • TAA trimethylaluminum
  • TEA triethylaluminum
  • NH 3 group V Ammonia
  • NH 2 hydrazine
  • Organic germanium compounds such as C H) Ge
  • Mg raw materials include, for example, biscyclopentagenyl magnesium (Cp Mg) or bisethylcyclopentadienyl
  • the base layer 14a of the n-type semiconductor layer 14 is deposited on the buffer layer 12 by sputtering. Further, an n- type contact layer 14b is further deposited on the underlayer 14a by sputtering.
  • the sputtering process is performed by supplying nitrogen and argon into the chamber used for sputtering.
  • the underlayer 14a and the n-type contact layer 14b can be formed using a sputtering apparatus 40 as shown in FIG.
  • a magnet 42 is disposed below the sputtering target 47 (downward in FIG. 7), and the magnet 42 is placed on the target table 43 below the sputtering target 47 by a driving device (not shown). Swing along. Nitrogen gas and argon gas are supplied to the chamber 41, and a semiconductor layer is formed on the substrate 11 attached to the heater 44 by sputtering.
  • the temperature of the substrate 11 is set to 100.
  • the temperature is raised to about 0 ° C., a high-frequency bias is applied to the substrate 11 side, power is applied to the sputter target 47 made of metal Ga, and the pressure in the chamber is maintained at 0.5 Pa while the substrate 11 is maintained.
  • an underlayer 14a made of undoped GaN is formed.
  • an n-type contact layer 14b made of Si-doped GaN is formed under the same sputtering conditions as the underlayer 14a.
  • Si target not shown
  • Si is extracted from the Si target and doped into GaN.
  • the base layer 14a made of undoped GaN is formed on the buffer layer 12, and the n-type contact layer 14b made of Si-doped GaN is further formed thereon.
  • a sputtering method used in the manufacturing method of the present embodiment it is preferable to apply power to the sputtering target by using an RF (high frequency) sputtering method or a DC sputtering method.
  • the later-described reactive sputtering method when used, it is more preferable to use the RF sputtering method because the film formation rate can be easily controlled.
  • the sputtering target when using the reactive sputtering method, if the electric field is continuously applied with DC, the sputtering target will be charged up, making it difficult to increase the deposition rate.
  • the semiconductor layer (the base layer 14a and the n-type contact layer 14b in this embodiment) is formed by a sputtering method
  • a method of forming a film by a reactive sputtering method in which a nitride material is circulated in the reactor It is more preferable that the crystallinity can be kept good by controlling the reaction and the good crystallinity can be stably reproduced.
  • the film when RF sputtering is used, it is preferable to form the film while moving the position of the magnet within the target (sputter target) as a method for obtaining a uniform film thickness.
  • the specific magnet movement method can be selected as appropriate according to the type of sputtering apparatus. For example, the magnet can be swung or rotated.
  • the target metal is a mixture of metal materials in advance (although an alloy is not necessarily formed! /).
  • the target metal is a mixture of metal materials in advance (although an alloy is not necessarily formed! /).
  • two targets made of different materials may be prepared and sputtered at the same time. For example, when a film having a constant composition is formed, a mixed material target is used, and when several kinds of films having different compositions are formed, a plurality of targets may be installed in the chamber.
  • the reaction can be controlled by using a reactive sputtering method in which a nitride material is circulated in the reactor. It is more preferable in that it can maintain good crystallinity and can stably reproduce the good crystallinity. Further, when the base layer 14a and the n-type contact layer 14b are formed by the sputtering method, the apparatus can be configured in a simpler configuration as compared with the MOCVD method, the MBE method, or the like.
  • the flow rate of N with respect to the flow rates of nitrogen (N) and argon (Ar) is reduced.
  • the 2 2 ratio is preferably in the range of 20% to 98%. N flow ratio below this range
  • the ratio of nitrogen flow rate to N and Ar flow rate is particularly preferably 25% or more and 90% or less.
  • the N concentration in the gas in the chamber of the sputtering apparatus is increased, and Ar, which is a heavy gas, is mixed at the above flow ratio.
  • the film formation rate is limited, and in this embodiment, mixing with heavy Ar at the above flow rate ratio improves the film formation rate and activates migration on the substrate 11. be able to.
  • the nitrogen raw material used in the present embodiment the ability to use a generally known nitrogen compound without any limitation. Ammonia and N gas are easy to handle.
  • Ammonia has good decomposition efficiency and can be deposited at a high growth rate.
  • a detoxification facility and a gas detector are required, and the components used in the reactor It is necessary to make these materials chemically stable.
  • the pressure in the chamber 41 is preferably set to lOPa or less, and may be set to 5 Pa or less. More preferred is 1 Pa or less. If the pressure in the chamber 41 is within the above range, the force S for forming the underlayer 14a and the n-type contact layer 14b with good crystallinity with high efficiency can be achieved. If the pressure in the chamber 41 exceeds lOPa, the underlying layer 14a and the n- type contact layer 14b with good crystallinity may not be obtained.
  • the pressure in the chamber 41 when the semiconductor layer is formed by sputtering is preferably 0.3 Pa or more. If the pressure in the chamber 41 is less than 0.3 Pa, the abundance of nitrogen becomes too small, and the sputtered metal may adhere to the substrate 11 without becoming a nitride.
  • the temperature of the substrate 11 when the semiconductor layer is formed by sputtering is preferably in the range of 400 to 1300 ° C. Natsu. This is because by increasing the temperature of the substrate 11 when forming the base layer 14a and the n-type contact layer 14b, atom migration is likely to occur, and dislocation looping easily proceeds. In addition, the temperature of the substrate 11 when forming the base layer 14a and the n-type contact layer 14b needs to be lower than the temperature at which the crystal decomposes, and is preferably less than 1300 ° C.
  • the underlayer 14a and the n-type contact layer 14b with good crystallinity can be obtained.
  • the temperature of the substrate 11 during the formation of the semiconductor layer by sputtering By setting the temperature in the above range and increasing the substrate temperature, the movement of the reactive species (metal taken out from the metal target 47) reaching the substrate 11 on the crystal surface can be activated.
  • the film formation rate when the semiconductor layer is formed by the sputtering method is in the range of 0.;! To 10 nm / sec.
  • the film formation process takes a long time, and waste is increased in industrial production.
  • the film formation rate exceeds lOnm / s, it is difficult to obtain a good film.
  • the sputtering method is used, nitrogen and argon are supplied into the chamber, and the n-type semiconductor layer 14 of the semiconductor layer 20 is formed.
  • a reactive species having a high bias or high power can be generated, and this reactive species can be supplied to the surface of the buffer layer 12 with high kinetic energy. This will cause migration and make it easier to loop dislocations.
  • the base layer 14a of the n-type semiconductor layer 14 constituting the semiconductor layer 20 does not inherit the crystallinity of the buffer layer 12 that is an aggregate of columnar crystals formed on the substrate 11 as it is. Therefore, it is possible to form a group III nitride compound semiconductor with high film formation efficiency, excellent productivity, and excellent crystallinity.
  • the sputtering method is used, nitrogen and argon are supplied into the chamber, and the base layer 14a and the n-type contact layer 14b are formed.
  • the film rate can be increased and the film formation (manufacturing) time can be shortened.
  • the n-type cladding layer 14c is formed on the n-type contact layer 14b formed by sputtering using the MOCV D method.
  • n-type cladding layer 14c made of InGaN can be formed by a conventionally known method.
  • the light emitting layer 15 is formed by MOCVD.
  • the light emitting layer 15 illustrated in FIG. 1 formed in the present embodiment has a laminated structure starting with a GaN barrier layer and ending with the GaN barrier layer, and includes six barrier layers 15a made of GaN and a non-doped layer.
  • the five well layers 15b made of InGaN are alternately stacked.
  • the light emitting layer 15 can be formed by a conventionally known MOCVD method by using the same MOCVD furnace used for forming the n-type cladding layer 14c.
  • a p-type semiconductor layer 16 comprising a p-type cladding layer 16a and a p-type contact layer 16b is formed by MOCVD on the light-emitting layer 15, that is, on the barrier layer 15a that is the uppermost layer of the light-emitting layer 15.
  • a p-type contact layer 16b made of GaN is formed.
  • the p-type semiconductor layer 16 is formed by a conventionally known MOCVD method. That's the power S.
  • the translucent positive electrode 17 made of ITO is formed on the p-type contact layer 16b of the stacked semiconductor 10 in which the buffer layer 12 and the semiconductor layer are stacked on the substrate 11.
  • the method for forming the translucent positive electrode 17 is not particularly limited, and can be provided by conventional means well known in this technical field. Further, any structure including a conventionally known structure can be used without any limitation.
  • the translucent positive electrode 17 of the present embodiment is formed using ITO (In 2 O 3 SnO 2).
  • AZO ZnO-Al O
  • IZO In O—ZnO
  • GZ GZ
  • It can be formed using a material such as 0 (ZnO—Ga 2 O 3). Further, after forming the translucent positive electrode 17, a thermal annealing for alloying or transparency may be applied, but it may not be applied.
  • a positive electrode bonding pad 18 is further formed on the translucent positive electrode 17 formed on the laminated semiconductor 10.
  • the positive electrode bonding pad 18 can be formed, for example, by laminating Ti, Al, and Au materials in order from the surface side of the translucent positive electrode 17 by a conventionally known method.
  • the negative electrode 19 When forming the negative electrode 19, first, a part of the p-type semiconductor layer 16, the light emitting layer 15, and the n-type semiconductor layer 14 formed on the substrate 11 is removed by a method such as dry etching. Thus, an exposed region 14d of the n-type contact layer 14b is formed (see FIGS. 2 and 3). Then, a negative electrode 19 having a four-layer structure is formed on the exposed region 14d by, for example, sequentially laminating Ni, Al, Ti, and Au materials in the order from the surface side of the exposed region 14d. It ’s the power to do.
  • a crystal film with good uniformity can be formed in a short time by a sputtering method with the above configuration. I can do it. This makes it possible to stably form a group III nitride compound semiconductor layer having good crystallinity.
  • a group III nitride compound containing Ga has a structure that forms the n-type semiconductor layer 14 out of the layers that constitute the semiconductor layer 20 that also has a force.
  • a reactive species having a high bias or a large power is generated by supplying nitrogen and argon into the chamber 41 and performing sputtering. Since the seed can be supplied to the substrate 11 with high kinetic energy, it is easy to cause migration on the buffer layer 12 and loop dislocations.
  • the base layer 14a of the n-type semiconductor layer 14 is a buffer that is an aggregate of columnar crystals formed on the substrate 11. The crystallinity of the layer 12 is not inherited as it is. As a result, a semiconductor layer made of a Group III nitride compound having good crystallinity can be formed.
  • the base layer 14a and the n-type contact layer 14b are formed by supplying nitrogen and argon into the chamber 41 and performing sputtering, so that the semiconductor layer 20 is formed.
  • the film rate can be increased, and the film formation (manufacturing) time can be shortened. Furthermore, by reducing the manufacturing time, it is possible to minimize the entry of impurities into the chamber within the sputtering apparatus.
  • a lamp By combining the group III nitride compound semiconductor light emitting device according to the present invention and the phosphor as described above, a lamp can be configured by means well known to those skilled in the art. 2. Description of the Related Art Conventionally, a technique for changing a light emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted without any limitation. For example, it is possible to obtain light having a longer wavelength than that of the light emitting element by appropriately selecting the phosphor, and white light emission can be obtained by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor. It can also be set as the lamp which exhibits.
  • the lamp can be used for any purpose such as a general bullet type, a side view type for a portable backlight, and a top view type used for a display.
  • the same-surface electrode type group III nitride compound semiconductor light-emitting device 1 is mounted in a shell shape as in the example shown in Fig. 4, one of the two frames (Fig. 4). Then, the light emitting element 1 is bonded to the frame 31), and the negative electrode of the light emitting element 1 (see reference numeral 19 shown in FIG. 3) is bonded to the frame 32 with the wire 34, and the positive electrode bonding pad of the light emitting element 1 (see FIG. 3). The reference numeral 18 shown) is joined to the frame 31 with the wire 33. Then, by molding the periphery of the light emitting element 1 with a mold 35 made of a transparent resin, a bullet-type lamp 3 as shown in FIG. 4 can be created.
  • the group III nitride compound semiconductor light-emitting device includes, in addition to the above-described light-emitting device, a photoelectric conversion device such as a laser device or a light-receiving device, or an electronic device such as HBT or HEMT. It can be used for vice etc. Many of these semiconductor elements have various structures, and the element structure of the laminated structure of the group III nitride compound semiconductor light emitting element according to the present invention is not limited at all including these known element structures.
  • Figure 1 shows a schematic cross-sectional view of the laminated semiconductor of the group III nitride compound semiconductor light-emitting device fabricated in this experimental example.
  • an aggregate of columnar crystals made of A1N is formed as a buffer layer 12 using RF sputtering, and an underlayer 14a and an n-type contact layer are formed thereon.
  • a layer made of GaN was formed by RF sputtering.
  • a substrate 11 made of sapphire having a mirror-polished surface so that only one surface can be used for epitaxial growth was introduced into a sputtering apparatus without any pretreatment such as wet processing.
  • a sputtering apparatus an apparatus having a high frequency power source and a mechanism capable of moving the position of the magnet in the target was used.
  • the pressure in the chamber is maintained at 0.08 Pa, and a high frequency bias of 50 W is applied to the substrate 11 side.
  • the substrate 11 surface was cleaned by applying and exposing to nitrogen plasma.
  • the magnet in the target was rotated both when cleaning the substrate 11 and during film formation.
  • the film was processed for a specified time according to the film formation rate (0.12 nm / s) measured in advance, and after the 50 nm A1N (buffer layer 12) was formed, the plasma operation was stopped and the temperature of the substrate 11 was Decreased.
  • the substrate 11 on which the notch layer 12 is formed is taken out of the sputtering apparatus and transferred to another sputtering apparatus, and a sample on which the GaN layer (group III nitride semiconductor) is formed is sputtered.
  • a sample on which the GaN layer (group III nitride semiconductor) is formed is sputtered. It was prepared by the following procedure using the method.
  • a sputtering apparatus for forming a GaN layer an apparatus having a high-frequency power source and a mechanism that can move the force of the magnetic field and the position by sweeping the magnet inside the square Ga target. It was used.
  • a pipe for circulating the refrigerant was installed in the Ga target, and a coolant cooled to 20 ° C was circulated in the pipe to prevent melting of Ga due to heat.
  • the temperature of the substrate 11 was raised to 1000 ° C. Then, while applying a high frequency bias of 0.5 W / cm 2 to the substrate 11 side, applying a power of lW / cm 2 to the metal Ga target side and maintaining the pressure in the chamber at 0.5 Pa, A layer of GaN (underlayer 14a) was formed on the substrate 11 under the conditions of flowing Ar gas at 5 sccm and nitrogen gas at 15 sccm (the ratio of nitrogen to the total gas was 75%). The growth rate at this time was approximately lnm / s. After the 6 m GaN layer was formed, plasma generation was stopped.
  • a 2111 Si-doped GaN layer (n-type contact layer 14b) having an electron concentration of l X 10 19 cm- 3 was formed under the same conditions.
  • the conditions for film formation were the same as those for the undoped GaN layer, and the Si target placed in the chamber was irradiated with ions emitted from the ion gun to extract Si and doped with Si.
  • a buffer layer 12 having a columnar structure and made of A1N is formed on a substrate 11 made of sapphire, and an undoped GaN layer (underlayer 14a) having a thickness of 6 ⁇ m is formed thereon. ) is formed, further thereon, to form Si-doped GaN layer of 2 111 with the electron concentration of l X 10 19 cm_ 3 a (n-type contact layer 14b), to prepare a sample of example 6. This sample had a mirror shape with a colorless and transparent surface.
  • the X-ray rocking curve (XRC) of the undoped GaN layer (underlayer 14a) obtained by the above-described method was converted into an X-ray measuring device (manufactured by Panaritical; four-crystal X-ray measuring device, model number: X 'pert). This measurement was performed on the (0002) plane, which is a symmetric plane, and the (10-10) plane, which is an asymmetric plane, using a Cu / 3-ray X-ray source as a light source.
  • the XRC spectrum half-width of the (0002) plane is an index of crystal flatness
  • the XRC spectrum half-width of the (10-10) plane is an index of dislocation density (twist).
  • the undoped GaN layer produced by the manufacturing method of the present invention showed a half width of 80 arcsec in the (000 2) plane measurement and a half width of 250 arcsec in the (10-10) plane.
  • an n-type contact layer 14b with Si as a dopant was formed on a 6 m undoped GaN crystal (underlayer 14a) formed under the same conditions as in Example 6 using the same sputtering apparatus. .
  • a buffer layer 12 made of A1N having a columnar structure is formed on a substrate 11 made of sapphire having a c-plane by the same growth method as in Example 1, and then from the substrate 11 side.
  • n-type contact layer 14b made of 2 m Si-doped GaN with an electron concentration of 1 X 10 19 C m_ 3 and with an electron concentration of 1 X 10 18 cm_ 3 20nm InGa N-type cladding layer (n-type cladding layer 14c), Ga
  • the layer 16b showed p-type characteristics without annealing to activate the p-type carrier.
  • a translucent positive electrode 17 made of ITO On the surface of the p-type contact layer 16b made of GaN, a translucent positive electrode 17 made of ITO,
  • the emission wavelength was 470 nm and the emission output was 15 mW.
  • the light emission characteristics of such light emitting diodes were obtained with no variation for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • Example 7 the time required for all the steps of the film forming process described above was 8 hours.
  • an aggregate of A1N columnar crystals is formed on the c-plane of a sapphire substrate using a rotary sword type RF sputtering device as the buffer layer and the substrate temperature at 700 ° C.
  • the wafer manufactured as described above was used in the same manner as in Example 2 to obtain a light emitting diode.
  • the chip was used.
  • the forward voltage at a current of 20 mA was 3.5V.
  • the emission wavelength was 470 nm and the emission output was 9 mW.
  • the light emitting characteristics of such light emitting diodes were obtained consistently for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • Comparative Example 1 it was confirmed that the deposition rate was about 1/3 that of Example 6. Further, in Comparative Example 1, the time required for all the steps of the film formation process was 14 hours, and the process time was longer than that in Example 7.
  • a base layer 14a and an n-type contact layer 14b are formed on the buffer layer 12 by sputtering, as in Examples 6 and 7, except that the pressure in the chamber of the sputtering apparatus is 15 Pa. did. Then, when the wafer was taken out from the reaction apparatus, the surface of the wafer 18 was clouded, and the light emitting element structure could not be formed.
  • a base layer 14a and an n-type contact layer 14b are formed on the buffer layer 12 by sputtering, as in Examples 6 and 7, except that the temperature of the substrate 11 is 200 ° C. It was. When the wafer was taken out from the reaction apparatus, the surface of the wafer was clouded, and the light emitting element structure could not be formed.
  • a base layer 14a and an n-type contact layer 14b were formed on the buffer layer 12 by the sputtering method in the same manner as in Examples 6 and 7 except that the film formation rate was 20 nm / sec. .
  • the surface of the wafer was clouded, and the light emitting element structure could not be formed.
  • an aggregate of columnar crystals of GaN is formed as a buffer layer on a ZnO (OOOl) substrate by using RF magnetron sputtering, and Ge is formed thereon using the same apparatus as in Example 6.
  • An underlayer made of doped AlGaN was formed, and an n-type contact layer made of A1GaN doped with Si was formed on the underlayer.
  • a light emitting element semiconductor multilayer structure was formed by MOCVD.
  • the A1 composition of the underlayer was 10%
  • the substrate temperature during the buffer layer sputtering was room temperature
  • the substrate temperature during the underlayer film formation was 750 ° C.
  • Example 8 when the wafer was taken out from the reaction apparatus after the light emitting element semiconductor multilayer structure was grown, it was confirmed that the wafer surface was a mirror surface.
  • the wafer manufactured as described above was used as a light emitting diode chip in the same manner as in Example 7.
  • the forward voltage at a current of 20 mA was 3.0V.
  • the emission wavelength was 525 nm and the emission output was 8 mW.
  • the light emitting characteristics of such a light emitting diode were obtained without variation for light emitting diodes fabricated from almost the entire surface of the fabricated wafer.
  • the Group III nitride compound semiconductor light-emitting device obtained by the present invention has a surface layer made of a Group III nitride compound semiconductor crystal having good crystallinity.
  • a semiconductor element such as a light emitting diode, a laser diode, or an electronic device having excellent light emission characteristics can be manufactured.

Description

明 細 書
III族窒化物化合物半導体発光素子の製造方法、及び III族窒化物化合 物半導体発光素子、並びにランプ
技術分野
[0001] 本発明は、発光ダイオード（LED)、レーザダイオード（LD)、電子デバイス等に好 適に用いられる III族窒化物化合物半導体発光素子の製造方法に関し、特に、結晶 性の良好な III族窒化物化合物半導体結晶を基板上にェピタキシャル成長させること が可能な III族窒化物化合物半導体発光素子の製造方法、及び III族窒化物化合物 半導体発光素子、並びにランプに関する。
本願 (ま、 2006年 8月 18曰 ίこ曰本 ίこ出願された特願 2006— 223260号及び特願 2006— 223261号、並び ίこ、 2006年 10月 26曰〖こ曰本 ίこ出願された特願 2006— 291082号に基づき優先権を主張し、それらの内容をここに援用する。
背景技術
[0002] III族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するェネル ギ一の直接遷移型のバンドギャップを有し、発光効率に優れていることから、 LEDや LD等の発光素子として用いられて!/、る。
また、電子デバイスに用いた場合でも、 III族窒化物半導体発光素子は、従来の III V族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得ら れる。
[0003] このような III族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルァ ルミニゥムおよびアンモニアを原料として、 MOCVD法によって製造されて!/、る。
MOCVD法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱され た基板との反応で分解することにより、結晶を成長させる方法である。
[0004] 従来、 III V族化合物半導体の単結晶ゥエーハとしては、異なる材料の単結晶ゥ エーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、そ の上にェピタキシャル成長させる III族窒化物半導体結晶との間には、大きな格子不 整合が存在する。例えば、サファイア (Al O )基板上に窒化ガリウム（GaN)を成長さ せた場合、両者の間には 16%の格子不整合が存在し、 SiC基板上に窒化ガリウムを 成長させた場合には、両者の間に 6%の格子不整合が存在する。
一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接ェ ピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の 良好な結晶が得られなレ、とレ、う問題がある。
[0005] そこで、有機金属化学気相成長（MOCVD)法により、サファイア単結晶基板もしく は SiC単結晶基板の上に、 III族窒化物半導体結晶をェピタキシャル成長させる際、 基板上に、まず、窒化アルミニウム（A1N)や AlGaNからなる低温バッファ層と呼ばれ る層を積層し、その上に高温で III族窒化物半導体結晶をェピタキシャル成長させる 方法が提案されており、一般に行われている（例えば、特許文献 1、 2)。
[0006] 一方、 III族窒化物化合物半導体結晶をスパッタによって製造する研究も行われて おり、例えば、 Nガスを用いた高周波マグネトロンスパッタリングにより、 Siの（100)
2
面、及び Al Oの（0001)面上に GaN膜を成膜する方法が提案されている（例えば、
2 3
非特許文献 1)。非特許文献 1に記載の方法では、成膜の条件として、全ガス圧力を 2mTorr、投入電力を 100Wとし、基板温度を RT〜900°Cまで変化させており、また 、スパッタ装置として、ターゲットと基板とを対向させたものが用いられている。
[0007] また、力ソードとターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入 れた装置を用いて GaNを成膜する方法が提案されて!/、る (例えば、非特許文献 2)。 非特許文献 2に記載の方法では、成膜条件として、 Nガス中で圧力を 0. 67Paとし、
2
基板温度を 84〜600°Cとし、投入電力を 150W、基板とターゲットとの間の距離を 80 mmとしている。
[0008] また、ターゲット同士を向かい合わせた対面力ソードと呼ばれる方式で、基板上に A INを成膜する方法が提案されて!/、る（例えば、非特許文献 3)。
また、 DCマグネトロンスパッタリング法を用いて、基板上に A1Nを成膜する方法が 提案されている（例えば、非特許文献 4)。非特許文献 4に記載の方法では、基板とタ 一ゲットとを対向させ、 Arと Nの混合ガス雰囲気中でスパッタを行なっており、成膜
2
条件として、圧力を 0. 2〜0. 8Paの範囲、基板とターゲットとの距離を 60〜180mm の間で変化させている。 [0009] また、バッファ層として A1N等の層を MOCVD以外の方法で成膜し、その上に成膜 される層を MOCVD法で成膜する方法に関し、例えば、高周波スパッタで成膜した ノ ッファ層上に、 MOCVD法で同じ組成の結晶を成長させる方法が提案されている (例えば、特許文献 3)。し力、しながら、特許文献 3に記載の方法では、安定して良好 な結晶を得ることができなレ、とレ、う問題がある (特許文献 4、 5を参照)。
[0010] そこで、安定して良好な結晶を得るため、例えば、バッファ層成長後にアンモニアと 水素からなる混合ガス中でァニールする方法 (例えば、特許文献 4)や、バッファ層を 400°C以上の温度で DCスパッタにより成膜する方法 (例えば、特許文献 5)が提案さ れている。
また、特許文献 4及び 5に記載の方法では、基板材料として、サファイア、シリコン、 炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マン ガン、 III族窒化物系化合物半導体単結晶等が用いられ、中でもサファイアの a面基 板が好適とされている。
特許文献 1：特許第 3026087号公報
特許文献 2：特開平 4 297023号公報
特許文献 3：特公平 5— 86646号公報
特許文献 4：特許第 3440873号公報
特許文献 5：特許第 3700492号公報
非特許文献 1 :牛玖 由紀子 (Y. USHIKU)他、「21世紀連合シンポジウム論文集」 、 Vol. 2nd、 p295 (2003)、
非特許文献 2 :ティー'キクマ（Τ· Kikuma)他、「バキューム（Vacuum)」、 Vol. 66、 P233 (2002)
非特許文献 3 :キクォ'トミナガ（Kikuo Tominaga)他、「ジャパニーズ 'ジャーナル' -フ 'ァゾフィト 'スフ、、'フィシックス (Japanese Journal oi Applied Physics)」、 Vol. 28、 p7 (1989)
非特許文献 4 :ェム 'イシハラ（M. Ishihara)他、「スイン'ソリッド 'フィルム（Thin Sol id Films)」、vol. 316、 pl 52 (1998)
発明の開示 発明が解決しょうとする課題
[0011] しかしながら、本出願人等が鋭意実験、検討を行なった結果、特許文献 4及び 5に 記載の条件で成膜を行なった場合でも、 III族元素として Gaを含む III族窒化物化合 物半導体を、安定して良好な結晶で得ることができないことが明ら力、となった。即ち、 特許文献 4、 5に記載の方法では、スパッタ法で成膜されたバッファ層上に MOCVD 法によって GaN層を成膜している。スパッタ法によってバッファ層を成膜した場合、成 膜速度が速い反面、成膜条件によっては、結晶性に劣るバッファ層となる場合がある 。このような結晶性の低いバッファ層上に、 MOCVD法によって GaN層を成長させる と、 GaN層の結晶性が大幅に低下する虞があった。
また、非特許文献 1、 2に記載の条件を用いて、スパッタ法で GaN層を成膜した場 合であっても、バッファ層上に結晶性の良好な GaN層を形成するのが困難であると いう問題があった。
[0012] 本発明は上記課題に鑑みてなされたものであり、均一性の良好な III族窒化物化合 物半導体からなる結晶膜を、安定して短時間で形成することができ、生産性に優れる とともに、優れた発光特性を備えた III族窒化物化合物半導体発光素子の製造方法 、及び III族窒化物化合物半導体発光素子、並びにランプを提供することを目的とす 課題を解決するための手段
[0013] 本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
[0014] [1] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導 体層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子 の製造方法であって、前記基板とスパッタターゲットとを対向して配置するとともに、 前記基板と前記スパッタターゲットとの間隔を 20〜100mmの範囲としたことを特徴と する III族窒化物化合物半導体発光素子の製造方法。
[2] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導 体層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子 の製造方法であって、前記半導体層を成膜する際にスパッタターゲットに印加するパ ヮーを、高周波方式、又はノ ルス DC方式によって印加することを特徴とする III族窒 化物化合物半導体発光素子の製造方法。
[0015] [3] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導 体層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子 の製造方法であって、前記半導体層を成膜する際、予め、スパッタに用いるチャンバ 内の真空度を 1. 0 X 10_3Pa以下とした後、前記チャンバ内に原料を供給することを 特徴とする III族窒化物化合物半導体発光素子の製造方法。
[4]基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体 層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の 製造方法であって、前記基板とスパッタターゲットとの位置関係を対面式としたことを 特徴とする III族窒化物化合物半導体発光素子の製造方法。
[5] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導 体層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子 の製造方法であって、前記半導体層を成膜する際、スパッタターゲットに対し、磁場 を回転させる力、、又は磁場を揺動させることを特徴とする III族窒化物化合物半導体 発光素子の製造方法。
[0016] [6] 窒化物原料をリアクタ内に流通させるリアタティブスパッタ法によって前記半導 体層を成膜することを特徴とする [1]〜 [5]の何れかに記載の III族窒化物化合物半 導体発光素子の製造方法。
[7] 前記窒化物原料として窒素を用いることを特徴とする [6]に記載の III族窒化物 化合物半導体発光素子の製造方法。
[8] 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成するこ とを特徴とする [1]〜 [7]の何れかに記載の III族窒化物化合物半導体発光素子の 製造方法。
[9] 前記バッファ層を、スパッタ法で形成することを特徴とする [8]に記載の III族窒 化物化合物半導体発光素子の製造方法。
[10] 前記バッファ層を、 III族元素として A1を含有する III族窒化物化合物で形成す ることを特徴とする [8]又は [9]に記載の III族窒化物化合物半導体発光素子の製造 方法。
[11] 前記バッファ層を、 A1Nで形成することを特徴とする [10]に記載の III族窒化 物化合物半導体発光素子の製造方法。
[12] 前記バッファ層を、前記基板の表面の少なくとも 90%以上を覆うように形成す ることを特徴とする [8]〜[； 11]の何れかに記載の III族窒化物化合物半導体発光素 子の製造方法。
[13] 前記バッファ層を構成する柱状結晶の幅が 0.；!〜 lOOnmの範囲であることを 特徴とする [8]〜[； 12]の何れかに記載の III族窒化物化合物半導体発光素子の製 造方法。
[14] 前記バッファ層の膜厚が 10〜500nmの範囲であることを特徴とする [8]〜[1 3]の何れかに記載の III族窒化物化合物半導体発光素子の製造方法。
[15] 前記バッファ層を A1Nで形成するとともに、 III族窒化物化合物からなる前記 半導体層を GaNで形成することを特徴とする [8]〜[； 14]の何れかに記載の III族窒 化物化合物半導体発光素子の製造方法。
[16] 前記基板にサファイアを用レ、ることを特徴とする [ 1 ]〜[； 15]の何れかに記載 の III族窒化物化合物半導体発光素子の製造方法。
[17] 上記 [1]〜[； 16]の何れかに記載の製造方法で得られる III族窒化物化合物 半導体発光素子。
[18] 上記 [17]に記載の III族窒化物化合物半導体発光素子が用いられてなるラ ンプ。
[19] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導 体層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子 の製造方法であって、前記半導体層をスパッタ法で成膜する際に、前記基板に印加 するバイアス値を 0. lW/cm2以上とすることを特徴とする III族窒化物化合物半導 体発光素子の製造方法。
[20] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導 体層をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子 の製造方法であって、前記半導体層をスパッタ法で成膜する際に、スパッタターゲッ トに印加するパワーを 0· lW/cm2〜； 100W/cm2の範囲とすることを特徴とする III 族窒化物化合物半導体発光素子の製造方法。
[0018] [21] 窒化物原料をリアクタ内に流通させるリアタティブスパッタ法によって前記半導 体層を成膜することを特徴とする [19]又は [20]に記載の III族窒化物化合物半導体 発光素子の製造方法。
[22] 前記窒化物原料として窒素を用いたことを特徴とする [21]に記載の III族窒 化物化合物半導体発光素子の製造方法。
[0019] [23] 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成する ことを特徴とする [19]〜 [22]の何れかに記載の III族窒化物化合物半導体発光素 子の製造方法。
[24] 前記バッファ層を、スパッタ法で形成することを特徴とする [23]に記載の III族 窒化物化合物半導体発光素子の製造方法。
[25] 前記バッファ層を、 A1を含有する III族窒化物化合物で形成することを特徴と する [24]に記載の III族窒化物化合物半導体発光素子の製造方法。
[26] 前記バッファ層を、 A1Nで形成することを特徴とする [25]に記載の III族窒化 物化合物半導体発光素子の製造方法。
[27] 前記バッファ層を、前記基板の表面の少なくとも 90%以上を覆うように形成す ることを特徴とする [23]〜 [26]の何れかに記載の III族窒化物化合物半導体発光素 子の製造方法。
[28] 前記バッファ層を構成する柱状結晶の幅が 0.；!〜 lOOnmの範囲であることを 特徴とする [23]〜 [27]の何れかに記載の III族窒化物化合物半導体発光素子の製 造方法。
[29] 前記バッファ層の膜厚が 10〜500nmの範囲であることを特徴とする [23]〜[ 28]の何れかに記載の III族窒化物化合物半導体発光素子の製造方法。
[30] 前記バッファ層を A1Nで形成するとともに、 III族窒化物化合物からなる前記 半導体層を GaNで形成することを特徴とする [23]〜 [29]の何れかに記載の III族窒 化物化合物半導体発光素子の製造方法。
[31] 前記基板にサファイアを用いることを特徴とする [19]〜 [30]の何れかに記載 の III族窒化物化合物半導体発光素子の製造方法。
[0020] [32] 上記 [19]〜 [31]の何れかに記載の製造方法で得られる III族窒化物化合物 半導体発光素子。
[33] 上記 [32]に記載の III族窒化物化合物半導体発光素子が用いられてなるラ ンプ。
発明の効果
[0021] 本発明の III族窒化物化合物半導体発光素子の製造方法によれば、上記構成によ り、均一性の良好な結晶膜を、スパッタ法によって短時間で形成することができる。こ れにより、結晶性の良好な III族窒化物化合物半導体層を、安定して形成することが 可能となる。従って、生産性に優れるとともに、優れた発光特性を備えた III族窒化物 化合物半導体発光素子が得られる。
図面の簡単な説明
[0022] [図 1]本発明に係る III族窒化物化合物半導体発光素子の一例を模式的に説明する 図であり、積層半導体の断面構造を示す概略図である。
[図 2]本発明に係る III族窒化物化合物半導体発光素子の一例を模式的に説明する 図であり、平面構造を示す概略図である。
[図 3]本発明に係る III族窒化物化合物半導体発光素子の一例を模式的に説明する 図であり、断面構造を示す概略図である。
[図 4]本発明に係る III族窒化物化合物半導体発光素子を用いて構成したランプを模 式的に説明する概略図である。
[図 5]本発明に係る III族窒化物化合物半導体発光素子の一例を模式的に説明する 図であり、断面構造を示す透過型電子顕微鏡 (TEM)写真である。
[図 6]本発明に係る III族窒化物化合物半導体発光素子の一例を模式的に説明する 図であり、図 5に示す TEM写真を模式化して示す図である。
[図 7]本発明に係る III族窒化物化合物半導体発光素子の製造方法の一例を模式的 に説明する図であり、揺動式のスパッタ装置の構造を示す概略図である。
[図 8]本発明に係る III族窒化物化合物半導体発光素子の製造方法の一例を模式的 に説明する図であり、回転式のスパッタ装置の構造を示す概略図である。 符号の説明
[0023] 1···ΠΙ族窒化物化合物半導体発光素子、
10···積層半導体、
11···基板、
lla…表面、
12…バッファ層、
13···下地層、
14…！!型半導体層、
15···発光層、
16 ·ρ型半導体層、
17···透光性正極、 発明を実施するための最良の形態
[0024] (第一の実施の形態）
以下に、本発明に係る III族窒化物化合物半導体発光素子の製造方法、及び III族 窒化物化合物半導体発光素子、並びにランプの一実施形態について、図;!〜 7を適 宜参照しながら説明する。
[0025] 本実施形態の III族窒化物化合物半導体発光素子（以下、発光素子と略称すること がある）の製造方法は、基板上に、少なくともスパッタ法を用いて III族窒化物化合物 半導体からなる半導体層を成膜する方法であって、 III族窒化物化合物半導体として Gaを含有する化合物を用いる方法である。
[0026] 本実施形態の製造方法によって得られる発光素子の積層構造を、図 1に例示する 積層半導体 10を用いて説明する。この積層半導体 10は、基板 11上に III族窒化物 化合物からなるバッファ層 12が積層され、該バッファ層 12上に、 n型半導体層 14、 発光層 15、及び p型半導体層 16が順次積層されてなる半導体層 20が形成されてい そして、本実施形態の積層半導体 10は、図 2及び図 3に示す例のように、 p型半導 体層 16上に透光性正極 17が積層され、その上に正極ボンディングパッド 18形成さ れるとともに、 n型半導体層 14の n型コンタクト層 14bに形成された露出領域 14dに負 極 19が積層されてなる発光素子 1を構成することができる。
[0027] [スパッタ法を用いた半導体層の成膜]
本発明に係る発光素子の製造方法は、上述したように、少なくともスパッタ法を用い て基板 11上に半導体層 20を構成する層を成膜する方法であり、本実施形態では、 半導体層 20の内、 n型半導体層 14を構成する下地層 14a及び n型コンタクト層 14b を、スパッタ法によって成膜する方法としている。
結晶性に優れた III族窒化物化合物半導体を、スパッタ法を用いて基板上に成膜 するためには、よりエネルギーの高い反応種を生成して基板上におけるマイグレーシ ヨンを活発にする必要があることから、本実施形態では以下に詳述するような方法とし ている。
[0028] 本実施形態の製造方法で用いるスパッタ法としては、 RF (高周波)スパッタ法、又 は DCスパッタ法を用いることにより、スパッタターゲットに対してパワーを印加すること が好ましい。
また、一般に、後述するリアタティブスパッタ法を用いた場合には、成膜レートを容 易にコントロールできる点から、 RFスパッタ法を用いることがより好ましい。
また、 DCスパッタ法では、リアタティブスパッタ法を用いる場合、 DCで電場を連続 してかけた状態にするとスパッタターゲットがチャージアップしてしまい、成膜レートを 高くすることが困難になるため、パルス的にバイアスを与えるノ ルス式 DCスパッタ法 とすることが好ましい。
[0029] また、半導体層をスパッタ法によって成膜する場合、窒化物原料をリアクタ内に流 通させるリアタティブスパッタ法によって成膜する方法とすることが、反応を制御するこ とで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができ る点、でより好ましい。
[0030] また、本実施形態では、スパッタ法で半導体層を成膜する際、金属ターゲット 47に 対し、磁場を回転させるか、又は磁場を揺動させることが好ましい。
特に、 RFスパッタを用いた場合、チャージアップを回避する方法として、マグネット の位置をターゲット (スパッタターゲット）内で移動させつつ成膜することが好ましレ、。 具体的なマグネットの運動方法は、スパッタ装置の種類によって適宜選択することが でき、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
[0031] 図 7に例示するスパッタ装置 40では、金属ターゲット（スパッタターゲット） 47の下方
(図 7の下方）にマグネット 42が配され、該マグネット 42が図示略の駆動装置により、 金属ターゲット 47の下方で、ターゲット台 43に沿って揺動する。チャンバ 41には窒 素ガス、及びアルゴンガスが供給され、ヒータ 44に取り付けられた基板 11上に、スパ ッタ法によって半導体層が成膜される。
[0032] また、図 8に例示するスパッタ装置 50では、金属ターゲット 47の下方（図 8の下方） に、楕円形のマグネット 52が配され、このマグネット 52は、金属ターゲット 47が収容さ れる円形のターゲット台 53の中心軸 53aを回転軸として、金属ターゲット 47の下方で 回転する（図 8中の矢印 R方向）。
この際、マグネット 52は、該マグネット 52によって発生する磁場でプラズマを閉じ込 めた状態で金属ターゲット 47の下方で回転するので、プラズマが金属ターゲット 47 表面を周回するような形になり、金属ターゲット 47を満遍無く使用することができる。 また、金属ターゲット 47表面が反応生成物によって覆われてしまうのを防止できるの で、金属ターゲット 47から基板 11に対して、スパッタ粒子が色々な方向から飛びし、 基板 11に効率的に付着すると!/、う効果がある。
[0033] 本実施形態では、スパッタ法を用いた成膜における重要なパラメータとして、炉内 の圧力、窒素分圧、成膜レート、基板温度やバイアス等が挙げられる。
[0034] 本実施形態の製造方法では、半導体層 20を成膜する際、予め、スパッタ装置 40の チャンバ 41内の真空度を 1. 0 X 10_3Pa以下とした後、チャンバ 41内に原料を供給 し、成膜することが好ましい。
上記スパッタ装置 40のチャンバ 41内における真空度を上記とすることにより、チヤ ンバ 41内が低圧となり、チャンバ 41内の不純物が低減された状態となる。この状態 でチャンバ 41内に原料を供給し、半導体層 20の成膜を行なうことにより、不純物が 混入することなぐ結晶性の良好な半導体層 20が得られる。
[0035] なお、スパッタ法で半導体層 20を成膜する際のチャンバ 41内の圧力は、 0. 3Pa以 上であることが好ましい。チャンバ 41内の圧力を 0. 3Pa未満とすると、窒素の存在量 力 s小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板 11上に付着す る虞がある。また、チャンバ 41内の圧力の上限は特に限定されないが、プラズマを発 生させることができる程度の圧力に抑制することが必要である。
[0036] また、窒素（N )と Arの流量に対する窒素流量の比は、 N力 ¾0%以上 98%以下
2 2
の範囲であることが好ましい。この範囲を下回る流量比だと、スパッタ金属が金属のま ま基板に付着してしまう。また、上記範囲を上回る流量比だと、 Arの量が少な過ぎる ためにスパッタレートが低下してしまう。
窒素 ）と Arの流量に対する窒素流量の比は、特に好ましくは、 25%以上 90%
2
以下の範囲である。
[0037] 本実施形態の製造方法では、上述のように、スパッタ装置のチャンバ内におけるガ ス中の窒素濃度を高くし、さらに、重量の大きな気体である Arを上記流量比で混合し ている。チャンバ内のガスが窒素のみの場合だと、金属ターゲット 47を叩く力が弱い ために、成膜レートが制限されてしまうところ、本実施形態では、重量の大きな Arと上 記流量比で混合することにより、成膜レートを向上させるとともに、基板 11上における マイグレーションを活発にすることができる。
[0038] 本実施形態で用いる窒素原料としては、一般に知られている窒素化合物を何ら制 限されることなく用いること力 Sできる力 アンモニアや窒素（N )は取り扱いが簡単であ
2
るとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが 、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置 に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素 ）を原料として用いた場合には、装置としては簡便なものを用いること
2
ができる力 s、高い反応速度は得られない。し力もながら、窒素を電界や熱等により分 解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に 利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考え ると、最も好適な窒素源である。
[0039] スパッタ法を用いた成膜の際の成膜レートは、 0. 01nm/s〜10nm/sの範囲と することが好ましい。成膜レートが 0. Olnm/s未満だと、成膜プロセスが長時間とな つてしまい、工業生産的に無駄が大きくなる。成膜レートが 10nm/Sを超えると、良 好な膜を得ることが困難となる。
[0040] 本実施形態の製造方法では、少なくともスパッタ法を用いて半導体層 20の内、 n型 半導体層 14を構成する下地層 14a及び n型コンタクト層 14bを成膜するので、成膜レ ートを高くすることができ、成膜 (製造)時間を短縮することが可能となる。製造時間が 短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込むのを最小限 に抑制することができる。
[0041] 基板 11は、湿式の前処理を行うことが望ましい。例えば、シリコンからなる基板 11に 対しては、よく知られた RCA洗浄方法などを行い、表面を水素終端させておくことに より、成膜プロセスが安定する。
また、基板 11は、反応器の中に導入した後、バッファ層 12を形成する前に、スパッ タ法等の方法を用いて前処理を行うことができる。具体的には、基板 11を Arや Nの
2 プラズマ中に曝す事によって表面を整えることができる。例えば、 Arガスや Nガスな
2 どのプラズマを基板 11表面に作用させることで、基板 11表面に付着した有機物や酸 化物を除去することができる。この場合、基板 11とチャンバとの間に電圧を印加すれ ば、プラズマ粒子が効率的に基板 11に作用する。
[0042] 本発明者等が鋭意実験、検討を行なったところ、成膜時の基板 11の温度は、室温
〜； 1200°Cの範囲とすることが好ましぐ 300〜； 1000°Cの範囲とすることがより好まし く、 500〜800°Cの範囲とすることが最も好ましい。
基板 11の温度が上記下限未満だと、基板 11上でのマイグレーションが抑制され、 結晶性の良い III族窒化物化合物半導体結晶を成膜することができない。基板 11の 温度が上記上限を超えると、 III族窒化物化合物半導体結晶が分解する虞がある。 なお、本発明で説明する室温とは、工程の環境等にも影響される温度である力 具 体的な温度としては、 0〜30°Cの範囲である。
[0043] 本実施形態の製造方法では、スパッタ法による成膜時の基板 11の温度を上記範 囲とし、基板温度を高くすることにより、基板 11に到達した反応種 (金属ターゲット 47 力、ら取り出された金属）の、結晶表面での運動を活性化することができる。
[0044] スパッタ法を用いて混晶を成膜する際には、ターゲットとなる金属を予め金属材料 の混合物（必ずしも、合金を形成してレ、なくても構わなレ、）として準備する方法もある し、また、異なる材料からなる 2つのターゲットを用意して同時にスパッタする方法とし ても良い。
例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の 異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれ ば良い。
[0045] 本実施形態の製造方法では、基板 11と金属ターゲット (スパッタターゲット） 47とを 対向して配置するとともに、基板 11と金属ターゲット 47との間隔を 20〜； 100mmの範 囲とすること力好ましく、 30〜50mmの範囲がより好ましい。
基板 11と金属ターゲット 47との間隔を上記範囲とすることにより、基板 11に対して より高いエネルギーの反応種が供給され、基板上におけるマイグレーションが活発に なり、結晶性に優れた III族窒化物化合物半導体を成膜することが可能となる。
[0046] 本実施形態の製造方法では、基板 11と金属ターゲット 47との位置関係を対面式と することが好ましい。
上述したように、スパッタ装置 40のチャンバ 41内において、基板 11をプラズマ中に 配置した構成とすることにより、より高いエネルギーが基板 11に供給されるので、基 板 11上におけるマイグレーションが活発になり、転位のループ化が容易に進行する
〇
これにより、結晶性に優れた III族窒化物化合物半導体を成膜することができる。
[0047] 本実施形態の製造方法では、上記条件下において、少なくともスパッタ法を用いて 半導体層 20の内、 n型半導体層 14を構成する下地層 14a及び n型コンタクト層 14b を成膜することにより、高バイアス、又はパワーが大きい反応種を生成し、また、この 反応種を高!/、運動エネルギーで基板 11へ供給できるので、基板 11上でマイグレー シヨンを生じさせ、転位をループ化させるのが容易になる。これにより、半導体層 20を 構成する n型半導体層 14の下地層 14aは、基板 11上に成膜された柱状結晶の集合 体であるバッファ層 12の結晶性をそのまま引き継ぐことが無い。従って、成膜効率が 高く生産性に優れ、また、結晶性に優れた III族窒化物化合物半導体を成膜すること ができる。 [0048] [発光素子の積層構造]
以下、上述のように、基板 11上に、少なくともスパッタ法を用いて半導体層 20を成 膜する本実施形態の製造方法で得られる発光素子 1の構成について詳述する。
[0049] <基板〉
本実施形態において、基板 11に用いることができる材料としては、 III族窒化物化 合物半導体結晶が表面にェピタキシャル成長される基板材料であれば、特に限定さ れず、各種材料を選択して用いることができる。例えば、サファイア、 SiC、シリコン、 酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛 鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジゥ ム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジゥムガリウム、酸化ラ ンタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ノヽ フニゥム、タングステン、モリブデン等が挙げられる。
[0050] なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用す る方法で後述の n型半導体層を構成する下地層を成膜し、さらに、上記基板材料の 内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られてい る酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層 としても作用するので、基板の化学的な変質を防ぐ点で効果的である。
また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分 解してしまう性質を持つ材料からなる基板を用いた場合でも、基板 11にダメージを与 えることなく基板上への各層の成膜が可能である。
[0051] <バッファ層〉
本実施形態の積層半導体 10は、基板 11上に、スパッタ法によって III族窒化物化 合物からなるバッファ層 12が成膜されている。バッファ層 12は、スパッタ法により、例 えば、金属原料と V族元素を含んだガスとがプラズマで活性化されて反応することで 成膜される。
[0052] 本実施形態の III族窒化物化合物半導体発光素子 1の積層半導体 10では、基板 1 1上に III族窒化物化合物半導体結晶をェピタキシャル成長させるに際し、柱状結晶 の集合体からなるバッファ層 12を、 III族金属原料と窒素元素を含むガスとをプラズマ によって活性化するスパッタ法によって成膜し、その上に、 n型半導体層 14を構成す る下地層 14a、及び n型コンタクト層 14bをスパッタ法で形成することができる。
[0053] III族窒化物化合物半導体の結晶は、六方晶系の結晶構造を持ち、六角柱を基本 とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いた成膜方法 によって形成した膜は柱状結晶となりやすい。ここで、本発明で説明する柱状結晶と は、隣接する結晶粒との間に結晶粒界を形成して隔てられており、自身は縦断面形 状として柱状になってレ、る結晶のことを!/、う。
[0054] 図 5は、後述する実施例 1における III族窒化物化合物半導体積層構造体の断面の 透過型電子顕微鏡 (TEM)写真であり、図 6は、図 5を模式化した図である。バッファ 層 12は、図 6中に実線で示したような境界によって区切られており、境界と境界の間 にある個々の結晶塊は六角形の柱の形状をしている。本発明では、このような結晶形 態を柱状結晶の集合体と呼ぶ。なお、図 5及び図 6から判るように、このような結晶形 態は、境界で区切られた層ということもできる力 本発明では、このような層も含めて 柱状結晶の集合体として説明する。
上述のような柱状結晶からなるバッファ層 12が基板 11上に成膜された場合には、 その上に成膜される III族窒化物化合物半導体からなる半導体層は、良好な結晶性 を持つ結晶膜となる。
[0055] ノ ッファ層 12は、基板 11の表面 11aの少なくとも 60%以上、好ましくは 80%以上 を覆ってレ、る必要があり、 90%以上を覆うように形成されてレ、ることが好ましレ、。 また、バッファ層 12は、表面 11aの 100%、即ち、基板 11の表面 11a上を隙間無く 覆うように形成されて!/、ること力 S最も好ましレ、。
ノ ッファ層 12が基板 11の表面 1 laを覆う領域が小さくなると、基板 11が大きく露出 した状態となり、バッファ層 12上に成膜される下地層 14aと基板 11上に直接成膜さ れる下地層 14aとでは格子定数が異なるため、均一な結晶とならず、ヒロックやピット を生じてしまう。
[0056] また、バッファ層 12が基板 11の表面 11aを覆う割合は、図 5に示すような断面 TEM 写真から測定することができる。特に、バッファ層 12と下地層 14aの材料が異なる場 合には、 EDSなどを用いて基板 11と該基板 11上の層との界面を、基板 11の表面と 平行にスキャンすることにより、バッファ層 12が形成されていない領域の比を見積もる こと力 Sでさる。
また、本実施形態では、上述のように、断面 TEM写真から基板 11の露出した面積 を測定している力 バッファ層 12のみを成膜した試料を用意し、 AFM等の方法によ つて基板 11の露出した面積を測定することも可能である。
[0057] また、基板 11上にバッファ層 12を形成する際、図 1に示す例のように、基板 11の表 面 11aのみを覆うように形成しても良いが、基板 11の表面 11a及び側面を覆うように 形成しても良い。また、基板 11の表面 l la、側面及び裏面を覆うようにして形成して も良い。
[0058] ノ ッファ層 12は、柱状結晶の集合体からなること力 バッファ機能の面から好ましい
III族窒化物化合物半導体の結晶は、六方晶系の結晶構造を有し、六角柱を基本 とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いる成膜方法 によって形成された膜は、柱状結晶となりやすい。
このような、柱状結晶からなるバッファ層 12を基板 11上に成膜した場合、バッファ 層 12のバッファ機能が有効に作用するため、その上に成膜された III族窒化物化合 物半導体は良好な結晶性を持つ結晶膜となる。
[0059] また、バッファ層 12は、前記柱状結晶の各々のグレインの幅の平均値が、 0. ；!〜 1 OOnmの範囲とされていること力 バッファ機能の面から好ましぐ；!〜 70nmの範囲と されて!/、ること力 Sより好ましレ、。
III族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の 各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲と することが好ましい。
各柱状結晶のグレインの幅は、断面 TEM観察などにより容易に測定することが可 能である。即ち、図 6に示す模式図における各柱状結晶の境界の間隔が、各柱状結 晶のグレインの幅である。また、図 5に示す TEM写真でも判るように、各柱状結晶の 幅は精密に規定できるものではなぐある程度の幅の分布を有する。従って、各柱状 結晶のグレインの幅が、上記範囲から外れる結晶が例えば数％程度あったとしても、 本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、 9 0%以上が上記範囲に入って!/、ることが好まし!/、。
[0060] 結晶のグレインは、上述したように、略柱状の形状をしていることが好ましぐバッフ ァ層 12は、柱状のグレインが集合して層を成して!/ヽることが望まし!/、。
ここで、上述したグレインの幅とは、バッファ層 12が柱状ダレインの集合体である場 合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合 には、グレインの幅とは、結晶ダレインが基板面に接する面の最も大きい部分の対角 線の長さを言う。
[0061] バッファ層 12の膜厚は、 10〜500nmの範囲とされていることが好ましぐ 20—100 nmの範囲とされて!/、ること力 Sより好ましレ、。
ノ ッファ層 12の膜厚が 10nm未満だと、上述したようなバッファ機能が充分でなくな る。また、 500nmを超える膜厚でバッファ層 12を形成し場合、コート層としての機能 には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞が ある。
なお、バッファ層 12の層厚についても、上述した断面 TEM写真により、容易に測 定することが可能である。
[0062] ノ ッファ層 12は、 A1を含有する組成とされていることが好ましぐ A1Nからなる構成 とすることが特に好ましい。
また、バッファ層 12を構成する材料としては、一般式 AlGalnNで表される III族窒 化物化合物半導体であれば、どのような材料でも用いること力 Sできる。さらに、 V族と して、 Asや Pが含有される構成としても良い。
ノ ッファ層 12を、 A1を含んだ組成とした場合、中でも、 GaAINとすることが好ましく 、この際、 A1の組成が 50%以上とされていることが好ましい。
また、バッファ層 12は、 A1Nからなる構成とすることにより、効率的に柱状結晶集合 体とすること力できるので、より好ましい。
[0063] また、上述したように、バッファ層 12は、基板 11の表面 11aに加え、側面 l ibを覆う ようにして形成しても良ぐさらに、基板 11の裏面 11cを覆うようにして形成しても良い 。しかしながら、従来の成膜方法でバッファ層を成膜した場合、最大で 6回から 8回程 度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法 としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する 方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞があ
[0064] そこで、例えば、基板を揺動させたり又は回転運動させたりすることにより、基板の 位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜する方法が考えられ る。このような方法とすることにより、基板の表面及び側面を一度の工程で成膜するこ とが可能となり、次いで基板裏面への成膜工程を行うことにより、計 2回の工程で基板 全面を覆うことが可能となる。
[0065] また、成膜材料源が、大きな面積の発生源から生じる構成とし、且つ、材料の発生 位置を移動させることにより、基板を移動させずに基板全面に成膜する方法としても 良い。このような方法としては、上述したように、マグネットを揺動させたり又は回転運 動させたりすることにより、力ソードのマグネットの位置をターゲット内で移動させつつ 成膜する、 RFスパッタ法が挙げられる。また、このような RFスパッタ法で成膜を行なう 場合、基板側と力ソード側の両方を移動させる方法としても良い。さらに、材料の発生 源である力ソードを基板近傍に配することにより、発生するプラズマを基板に対してビ ーム状に供給するのではなぐ基板を包み込むように供給するような構成とすれば、 基板表面及び側面の同時成膜が可能となる。
[0066] <半導体層〉
図 1に示すように、本実施形態の積層半導体 10は、基板 11上に、上述のようなバッ ファ層 12を介して、窒化物系化合物半導体からなり、 n型半導体層 14、発光層 15及 び p型半導体層 16を備える半導体層 20が積層されている。
そして、 n型半導体層 14には、少なくともスパッタ法によって成膜され、 III族窒化物 化合物半導体からなる下地層 14a及び n型コンタクト層 14bが備えられており、ノ ッフ ァ層 12上に下地層 14aが積層されて!/、る。
[0067] III族窒化物化合物半導体からなる下地層 14aの上には、上述したように、図 1に示 す積層半導体 10のような機能性を持つ結晶層が積層された構成とすることができる 。例えば、発光素子のための半導体積層構造を形成する場合、 Si、 Ge、 Sn等の n型 ドーパントをドープした n型導電性の層や、マグネシウムなどの p型ドーパントをドープ した p型導電性の層等を積層して形成することができる。また、材料としては、発光層 等には InGaNを用いることができ、クラッド層等には AlGaNを用いることができる。こ のように、下地層 14a上に、さらに機能を持たせた III族窒化物半導体結晶層を形成 することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製 に用いられる、半導体積層構造を有するゥエーハを作製することが出来る。
以下に、積層半導体 10について詳述する。
[0068] 窒化物系化合物半導体としては、例えば一般式 Al Ga In N M (0≤X≤1 , 0
X Υ Z 1 A A
≤Y≤1 , 0≤Z≤1で且つ、 X+Y + Z= l。記号 Mは窒素（N)とは別の第 V族元素 を表し、 0≤A< 1である。）で表わされる窒化ガリウム系化合物半導体が多数知られ ており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般 式 Al Ga In N M (0≤X≤ 1、 0≤Y≤ 1、 0≤Z≤ 1で且つ、 X + Y + Z= 1。記
X Υ Ζ 1 A A
号 Mは窒素（N)とは別の第 V族元素を表し、 0≤A< 1である。）で表わされる窒化ガ リウム系化合物半導体を何ら制限なく用いることができる。
[0069] 窒化ガリウム系化合物半導体は、 Al、 Gaおよび In以外に他の III族元素を含有す ること力 Sでき、必要に応じて Ge、 Si、 Mg、 Ca、 Zn、 Be、 P、 As及び B等の元素を含 有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存し て必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含 む場合もある。
[0070] これらの窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したス ノ クタ法の他、 MOCVD (有機金属化学気相成長法）、 HVPE (ハイドライド気相成 長法）、 MBE (分子線エピタキシー法）等、窒化物半導体を成長させることが知られ ている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の 観点から MOCVD法である。 MOCVD法では、キャリアガスとして水素（H )または
2 窒素 ）、 III族原料である Ga源としてトリメチルガリウム (TMG)またはトリェチルガ
2
リウム（TEG)、 A1源としてトリメチルアルミニウム（TMA)またはトリェチルアルミニウム (TEA)、 In源としてトリメチルインジウム（TMI)またはトリェチルインジウム（TEI)、 V 族原料である N源としてアンモニア（NH )、ヒドラジン (N H )などが用いられる。また 、ドーパントとしては、 n型には Si原料としてモノシラン（SiH )またはジシラン（Si H )
4 2 6 を、 Ge原料としてゲルマンガス（GeH )や、テトラメチルゲルマニウム（（CH ) Ge)や
4 3 4 テトラエチルゲルマニウム（（C H ) Ge)等の有機ゲルマニウム化合物を利用できる
2 5 4
。 MBE法では、元素状のゲルマニウムもドーピング源として利用できる。 p型には Mg 原料としては例えばビスシクロペンタジェニルマグネシウム（Cp Mg)またはビスェチ
2
ルシクロペンタジェニルマグネシウム（EtCp Mg)を用いる。
2
[0071] 「n型半導体層」
n型半導体層 14は、通常、前記バッファ層 12上に積層され、下地層 14a、 n型コン タクト層 14b及び n型クラッド層 14cから構成される。なお、 n型コンタクト層は、下地層
、及び/又は、 n型クラッド層を兼ねることが可能である。
[0072] (下地層）
本実施形態の下地層 14aは III族窒化物化合物半導体からなり、上述したようなス ノ クタ法によってバッファ層 12上に積層して成膜される。
下地層 14aの材料としては、必ずしも基板 11上に成膜されたバッファ層 12と同じで ある必要はなぐ異なる材料を用いても構わないが、 Al Ga N層（0≤χ≤1、好ま
X 1— X
しくは 0≤x≤0. 5、さらに好ましくは 0≤χ≤0. 1)力、ら構成されることが好ましい。
[0073] 本発明者等が実験したところ、下地層 14aに用いる材料として、 Gaを含む III族窒 化物化合物、即ち GaN系化合物半導体が好ましいことが明らかとなった。
前記バッファ層 12を A1Nからなる構成とした場合、下地層 14aは、柱状結晶の集合 体であるバッファ層 12の結晶性をそのまま引き継がないように、マイグレーションによ つて転位をループ化させる必要がある。転位のループ化を生じやす!/、材料としては、 Gaを含む GaN系化合物半導体が挙げられ、特に、 AlGaN、又は GaNが好適である
〇
[0074] 下地層 14aの膜厚は 0· ； 1 m以上が好ましぐより好ましくは 0· 5 111以上であり、
1 11 m以上が最も好ましい。この膜厚以上にした方が結晶性の良好な Al Ga N層
X 1— X が得られやすい。
[0075] 下地層 14aには、必要に応じて、 n型不純物を 1 X 1017〜1 X 1019/cm3の範囲内 であればドープしても良いが、アンドープ（く l X 1017/cm3)とすることもでき、アンド ープの方が良好な結晶性の維持と!/、う点で好まし!/、。
基板 11が導電性である場合には、下地層 14aにドーパントをドープして導電性とす ることにより、発光素子の上下に電極を形成することができる。一方、基板 11に絶縁 性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けら れたチップ構造をとることになるので、下地層 14aはドープする必要がなぐドープし なレヽ方が結晶性が良好となり、好ましレ、。
n型不純物としては、特に限定されないが、例えば、 Si、 Geおよび Sn等が挙げられ
、好ましくは Siおよび Geが挙げられる。
[0076] 基板 11に導電性の基板を用いる場合には、上述したように、下地層 14aをドーピン グして、下地層 14aの層構造を縦方向に電流が流れるようにすることにより、発光素 子のチップ両面に電極を設ける構造とすることができる。
また、基板 11に絶縁性の基板を用いる場合には、発光素子のチップの同じ面に電 極が形成されるチップ構造を採用することになるので、基板 1 1上にバッファ層 12を 介して積層される下地層 14aはドープしない結晶とした方力 S、結晶性が良好となる。
[0077] 下地層 14aをスパッタ法によって成膜する場合、窒化物原料をリアクタ内に流通さ せるリアタティブスパッタ法によって成膜する方法とすることが、反応を制御することで 結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点 でより好ましい。
また、下地層 14aをスパッタ法によって成膜する場合には、 MOCVD法や MBE法 等と比較して、装置を簡便な構成とすることが可能となる。
[0078] 下地層 14aを成膜する際の基板 11の温度、つまり、下地層 14aの成長温度は、 80 0°C以上の温度とすることが好ましい。これは、下地層 14aを成膜する際の基板 11の 温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ 化が容易に進行するからである。また、下地層 14aを成膜する際の基板 11の温度は 、結晶の分解する温度よりも低温である必要があるため、 1200°C未満とすることが好 ましい。下地層 14aを成膜する際の基板 11の温度が上記温度範囲内であれば、結 晶性の良い下地層 14aが得られる。
[0079] (n型コンタクト層） 本実施形態の n型コンタクト層 14bは III族窒化物化合物半導体からなり、上述した ようなスパッタ法によって下地層 14a上に積層して成膜される。
n型コンタクト層 14bとしては、下地層 14aと同様に Al Ga N層（0≤χ≤1、好まし
X 1 X
くは 0≤x≤0. 5、さらに好ましくは 0≤x≤0. 1)から構成されることが好ましい。また、 n型不純物がドープされていることが好ましぐ n型不純物を 1 X 1017〜1 X 1019/c m3、好ましくは 1 X 1018〜1 X 1019/cm3の濃度で含有すると、負極との良好なォー ミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。 n型不 純物としては、特に限定されないが、例えば、 Si、 Geおよび Sn等が挙げられ、好まし くは Siおよび Geである。成長温度は下地層と同様である。また、上述したように、 n型 コンタクト層 14bは、下地層を兼ねた構成とすることもできる。
[0080] 下地層 14a及び n型コンタクト層 14bを構成する窒化ガリウム系化合物半導体は同 一組成であることが好ましぐこれらの合計の膜厚を 0. ；!〜 20 m、好ましくは 0. 5 〜； 15 111、さらに好ましくは 1〜； 12 mの範囲に設定することが好ましい。膜厚がこ の範囲であると、半導体の結晶性が良好に維持される。
[0081] (n型クラッド層）
上述の n型コンタクト層 14bと後述の発光層 15との間には、 n型クラッド層 14cを設 けること力 S好ましい。 n型クラッド層 14cを設けることにより、 n型コンタクト層 14bの最表 面に生じた平坦性の悪化を埋めることできる。 n型クラッド層 14cは、従来公知の MO CVD法等を用いて、 AlGaN、 GaN、 GalnN等により成膜することが可能である。ま た、これらの構造のへテロ接合や複数回積層した超格子構造としてもよい。 GalnNと する場合には、発光層 15の GalnNのバンドギャップよりも大きくすることが望ましいこ とは言うまでもない。
[0082] n型クラッド層 14cの膜厚は、特に限定されないが、好ましくは 5〜500nmの範囲で あり、より好ましくは 5〜； !OOnmの範囲である。
また、 n型クラッド層 14cの n型ドープ濃度は 1 X 1017〜1 X 102°/cm3の範囲が好 ましぐより好ましくは 1 X 1018〜1 X 1019/cm3の範囲である。ドープ濃度がこの範 囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましレ、。
[0083] 「p型半導体層」 p型半導体層 16は、通常、 p型クラッド層 16a及び p型コンタクト層 16bから構成され 、従来公知の MOCVD法等を用いて成膜することができる。また、 p型コンタクト層が p型クラッド層を兼ねる構成としてもよレ、。
[0084] (p型クラッド層）
p型クラッド層 16aとしては、詳細を後述する発光層 15のバンドギャップエネルギー より大きくなる組成であり、発光層 15へのキャリアの閉じ込めができるものであれば特 に限定されないが、好ましくは、 Al Ga N (0 < d≤0. 4、好ましくは 0. l≤d≤0. 3
d 1 d
)のものが挙げられる。 p型クラッド層 16aが、このような AlGaNからなると、発光層 15 へのキャリアの閉じ込めの点で好ましい。 p型クラッド層 16aの膜厚は、特に限定され ないが、好ましくは；!〜 400nmであり、より好ましくは 5〜； !OOnmである。 p型クラッド 層 16aの p型ドープ濃度は、 1 X 1018〜1 X 1021/cm3が好ましぐより好ましくは 1 X 1019〜1 X 102°/cm3である。 p型ドープ濃度が上記範囲であると、結晶性を低下さ せることなく良好な P型結晶が得られる。
[0085] (p型コンタクト層）
p型コンタクト層 16bとしては、少なくとも Al Ga N (0≤e < 0. 5、好ましくは 0≤e
1
≤0. 2、より好ましくは 0≤e≤0. 1)を含んでなる窒化ガリウム系化合物半導体層で ある。 A1組成が上記範囲であると、良好な結晶性の維持および pォーミック電極（後 述の透光性電極 17を参照）との良好なォーミック接触の点で好ましい。
また、 p型ドーパントを 1 X 1018〜1 X 1021/cm3の範囲の濃度で含有していると、 良好なォーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ま しぐょり好ましくは5 1019〜5 102°/01113の範囲でぁる。
p型不純物としては、特に限定されないが、例えば、好ましくは Mgが挙げられる。 p型コンタクト層 16bの膜厚は、特に限定されないが、 10〜500nmが好ましぐより 好ましくは 50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
[0086] <発光層〉
発光層 15は、 n型半導体層 14上に積層されるとともに p型半導体層 16がその上に 積層される層であり、従来公知の MOCVD法等を用いて成膜することができる。また 、発光層 15は、図 1に示すように、窒化ガリウム系化合物半導体からなる障壁層 15a とと、、イインンジジウウムムをを含含有有すするる窒窒化化ガガリリウウムム系系化化合合物物半半導導体体かかららななるる井井戸戸層層 1155bbととがが交交互互 にに繰繰りり返返ししてて積積層層さされれ、、且且つつ、、 nn型型半半導導体体層層 1144側側及及びび pp型型半半導導体体層層 1166側側にに障障壁壁層層 11 55aaがが配配さされれるる順順でで積積層層ししてて形形成成さされれるる。。
ままたた、、図図 11にに示示すす例例でではは、、発発光光層層 1155はは、、 66層層のの障障壁壁層層 1155aaとと 55層層のの井井戸戸層層 1155bbととがが 交交互互にに繰繰りり返返ししてて積積層層さされれ、、発発光光層層 1155のの最最上上層層及及びび最最下下層層にに障障壁壁層層 1155aaがが配配さされれ、、 各各障障壁壁層層 1155aa間間にに井井戸戸層層 1155bbがが配配さされれるる構構成成ととさされれてて!!//、、るる。。
[0087] 障障壁壁層層 1155aaととししててはは、、例例ええばば、、イインンジジウウムムをを含含有有ししたた窒窒化化ガガリリウウムム系系化化合合物物半半導導体体かか ららななるる井井戸戸層層 1155bbよよりりももババンンドドギギャャッッププエエネネルルギギーーがが大大ききいい AAll GGaa NN ((00≤≤cc << 00.. 33)) 等等のの窒窒化化ガガリリウウムム系系化化合合物物半半導導体体をを、、好好適適にに用用いいるるここととががででききるる。。
ままたた、、井井戸戸層層 1155bbににはは、、イインンジジウウムムをを含含有有すするる窒窒化化ガガリリウウムム系系化化合合物物半半導導体体ととししてて、、 例例ええばば、、 GGaa IInn NN ((00<< ss<< 00.. 44))等等のの窒窒化化ガガリリウウムムイインンジジウウムムをを用用いいるるここととががででききるる。。
11
[0088] ままたた、、発発光光層層 1155全全体体のの膜膜厚厚ととししててはは、、特特にに限限定定さされれなないいがが、、量量子子効効果果のの得得らられれるる程程 度度のの膜膜厚厚、、即即ちち臨臨界界膜膜厚厚がが好好ままししいい。。例例ええばば、、発発光光層層 1155のの膜膜厚厚はは、、；；!!〜〜 550000nnmmのの 範範囲囲ででああるるこことと力力 SS好好ままししくく、、 llOOOOnnmm前前後後のの膜膜厚厚ででああれればばよよりり好好ままししいい。。膜膜厚厚がが上上記記範範 囲囲ででああるるとと、、発発光光出出力力のの向向上上にに寄寄与与すするる。。
[0089] <<透透光光性性正正極極〉〉
透透光光性性正正極極 1177はは、、上上述述ののよよううににししてて作作製製さされれるる積積層層半半導導体体 1100のの pp型型半半導導体体層層 1166 上上にに形形成成さされれるる透透光光性性のの電電極極ででああるる。。
透透光光性性正正極極 1177のの材材質質ととししててはは、、特特にに限限定定さされれずず、、 IITTOO ((IInn OO -- SSnnOO ))、、 AAZZnnOO ((ZZ
22 33 22
nnOO--AAll OO ))、、 IIZZnnOO ((IInn OO—— ZZnnOO))、、 GGZZOO ((ZZnnOO—— GGaa OO ))等等のの材材料料をを、、ここのの技技術術
22 33 22 33 22 33
分分野野ででよよくく知知らられれたた慣慣用用のの手手段段でで設設けけるるここととががででききるる。。
ままたた、、そそのの構構造造もも、、従従来来公公知知のの構構造造をを含含めめてて如如何何ななるる構構造造ののももののもも何何らら制制限限ななくく用用 いいるるこことと力力 SSででささるる。。
[0090] 透透光光性性正正極極 1177はは、、 MMggドドーーププ pp型型半半導導体体層層 1166上上ののほほぼぼ全全面面をを覆覆ううよよううにに形形成成ししててもも 構構わわなないいしし、、隙隙間間をを開開けけてて格格子子状状ゃゃ樹樹形形状状にに形形成成ししててもも良良いい。。透透光光性性正正極極 1177をを形形 成成ししたた後後にに、、合合金金化化やや透透明明化化をを目目的的ととししたた熱熱ァァニニーールルをを施施すす場場合合ももああるるがが、、施施ささななくく ててもも構構わわなないい。。
[0091]
Figure imgf000027_0001
正極ボンディングパッド 18は、上述の透光性正極 17上に形成される電極である。 正極ボンディングパッド 18の材料としては、 Au、 Al、 Niおよび Cu等を用いた各種 構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる 正極ボンディングパッド 18の厚さは、 100〜1000nmの範囲内であることが好まし い。また、ボンディングパッドの特性上、厚さが大きい方力 ボンダビリティーが高くな るため、正極ボンディングパッド 18の厚さは 300nm以上とすることがより好ましい。さ らに、製造コストの観点から 500nm以下とすることが好ましい。
[0092] 負極 19は、基板 11上に、 n型半導体層 14、発光層 15及び p型半導体層 16が順次 積層された半導体層において、 n型半導体層 14の n型コンタクト層 14bに接するよう に形成される。
このため、負極ボンディングパッド 17を形成する際は、発光層 15、 p型半導体層 16 、及び n型半導体層 14の一部を除去して n型コンタクト層 14bの露出領域 14dを形成 し、この上に負極 19を形成する。
負極 19の材料としては、各種組成および構造の負極が周知であり、これら周知の 負極を何ら制限無く用!/、ること力 Sでき、この技術分野でよく知られた慣用の手段で設 けること力 Sでさる。
[0093] 以上説明したような、本実施形態の III族窒化物化合物半導体発光素子の製造方 法によれば、上記構成により、均一性の良好な結晶膜を、スパッタ法によって短時間 で形成すること力できる。これにより、結晶性の良好な III族窒化物化合物半導体層を
、安定して形成することが可能となる。
[0094] 本実施形態の製造方法では、上記条件下において、少なくともスパッタ法を用いて 半導体層 20を構成する層の内、 n型半導体層 14を構成する下地層 14a及び n型コ ンタクト層 14bを成膜することにより、高バイアス、又はパワーが大きい反応種を生成 し、また、この反応種を高い運動エネルギーで基板 11へ供給できるので、基板 11上 でマイグレーションを生じさせ、転位をループ化させるのが容易になる。これにより、 n 型半導体層 14の下地層 14aは、基板 11上に成膜された柱状結晶の集合体である ノ ッファ層 12の結晶性をそのまま引き継ぐことが無い。これにより、結晶性の良好な II I族窒化物化合物からなる半導体層を成膜することができる。
また、本実施形態では、少なくともスパッタ法を用いて半導体層を成膜するので、成 膜レートを高くすることができ、成膜 (製造)時間を短縮することが可能となる。さらに、 製造時間が短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込む のを最小限に抑制することができる。
従って、生産性に優れるとともに、優れた発光特性を備えた III族窒化物化合物半 導体発光素子が得られる。
[0095] [ランプ]
以上説明したような、本発明に係る III族窒化物化合物半導体発光素子と蛍光体と を組み合わせることにより、当業者周知の手段によってランプを構成することができる 。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知 られており、このような技術を何ら制限されることなく採用することが可能である。 例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ること も可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを 混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型 、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
[0096] 例えば、図 4に示す例のように、同一面電極型の III族窒化物化合物半導体発光素 子 1を砲弾型に実装する場合には、 2本のフレームの内の一方（図 4ではフレーム 31 )に発光素子 1を接着し、また、発光素子 1の負極（図 3に示す符号 19参照）をワイヤ 一 34でフレーム 32に接合し、発光素子 1の正極ボンディングパッド（図 3に示す符号 18参照）をワイヤー 33でフレーム 31に接合する。そして、透明な樹脂からなるモー ルド 35で発光素子 1の周辺をモールドすることにより、図 4に示すような砲弾型のラン プ 3を作成することができる。
[0097] また、本発明に係る III族窒化物化合物半導体発光素子は、上述の発光素子の他 、レーザ素子ゃ受光素子等の光電気変換素子、又は、 HBTや HEMT等の電子デ バイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知 られており、本発明に係る III族窒化物化合物半導体発光素子の積層構造体の素子 構造は、これら周知の素子構造を含めて何ら制限されない。
実施例
[0098] 次に、本発明の III族窒化物化合物半導体発光素子の製造方法を、実施例によりさ らに詳細に説明する力 S、本発明はこれらの実施例にのみ限定されるものではない。
[0099] [実施例 1]
図 1に、本実験例で作製した III族窒化物化合物半導体発光素子の積層半導体の 断面模式図を示す。
本例では、サファイアからなる基板 11の c面上に、バッファ層 12として RFスパッタ法 を用いて A1Nからなる柱状結晶の集合体を形成し、その上に、下地層 14aとして、 R Fスパッタ法を用いて GaNからなる層を形成した。
[0100] まず、片面のみをェピタキシャル成長に使用できる程度に鏡面研磨したサファイア 力、らなる基板 11を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。 ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネッ トの位置を動かすことができる機構を有する装置を使用した。
そして、スパッタ装置内で基板 11を 750°Cまで加熱し、窒素ガスのみを 15sccmの 流量で導入した後、チャンバ内の圧力を 0. 08Paに保持し、基板 11側に 50Wの高 周波バイアスを印加し、窒素プラズマに晒すことによって基板 11表面を洗浄した。
[0101] 次いで、スパッタ装置内にアルゴン及び窒素ガスを導入した後、基板 11の温度を 5 00°Cまで低下させた。そして、基板 11側に 0. 5W/cm2の高周波バイアスを印加す るとともに、 lW/cm2のパワーを金属 A1ターゲット側に印加し、炉内の圧力を 0. 5P aに保ち、 Arガスを 5sccm、窒素ガスを 15sccm流通させた条件下（ガス全体におけ る窒素の比は 75%)で、サファイアからなる基板 11上に A1Nからなるバッファ層 12を 成膜した。成長レートは 0· 12nm/sであった。
ターゲット内のマグネットは、基板 11の洗浄時、及び成膜時の何れにおいても回転 させた。
そして、予め測定した成膜速度に従い、規定した時間の処理を行い、 50nmの A1N (バッファ層 12)を成膜後、プラズマ動作を停止し、基板 11の温度を低下させた。
[0102] 次いで、ノ ッファ層 12が成膜された基板 11をスパッタ装置から取り出して別のスパ ッタ装置に搬送し、 GaN層（III族窒化物半導体）が成膜された試料を、スパッタ法を 用いて以下の手順で作製した。ここで、 GaN層を成膜するスパッタ装置としては、高 周波式の電源を備え、四角形の Gaターゲット内をマグネットがスイープすることにより 、磁場の力、かる位置を動かすことができる機構を有する装置を使用した。また、 Gaタ 一ゲット内には冷媒を流通させるための配管を設置し、配管内を 20°Cに冷却した冷 媒を流通させ、熱による Gaの融解を防止した。
[0103] まず、チャンバ内にアルゴン及び窒素ガスを導入した後、基板 11の温度を 1000°C まで昇温させた。そして、基板 11側に 0. 5W/cm2の高周波バイアスを印加するとと もに、 lW/cm2のパワーを金属 Gaターゲット側に印加し、チャンバ内の圧力を 0. 5 Paに保ちながら、 Arガスを 5sccm、窒素ガスを 15sccm流通させた条件（ガス全体に 対する窒素の比は 75%)で、サファイアからなる基板 11上に GaNからなる層を成膜 した。この際の成長速度は、おおよそ lnm/sであった。そして、 6 mの GaN層を成 膜後、プラズマを立てるのを停止した。
[0104] 次いで、同様の条件にて、 l X 1019cm— 3の電子濃度を持つ 2 111の Siドープ GaN 層を成膜した。成膜の各条件はアンドープ GaN層と同様とし、チャンバ内に設置した Siターゲットに向けて、イオン銃から放出したイオンを照射して Siを取り出し、 Siをド ープした。
[0105] 以上の工程により、サファイアからなる基板 11上に、柱状構造を有し、 A1Nからなる バッファ層 12を形成し、その上に、アンドープで 6 μ mの膜厚の GaN層（下地層 14a )を形成し、さらにその上に、 l X 1019cm_3の電子濃度を持つ 2 111の Siドープ GaN 層（n型コンタクト層 14b)を形成し、実施例 1の試料を作製した。この試料は、表面が 無色透明のミラー状を呈した。
[0106] そして、上記方法で得られたアンドープ GaN層（下地層 14a)の X線ロッキングカー ブ (XRC)を、 X線測定器 (パナリティカル社製；四結晶 X線測定装置、型番： X 'pert )を用いて測定した。この測定は、 Cu /3線 X線発生源を光源として用い、対称面であ る（0002)面と非対称面である（11— 20)面で行った。一般的に、 III族窒化物化合 物半導体の場合、 (0002)面の XRCスペクトル半値幅は結晶の平坦性（モザイシテ ィ）の指標となり、 (11 - 20)面の XRCスペクトル半値幅は転位密度（ツイスト）の指標 となる。この測定の結果、本発明の製造方法で作製したアンドープ GaN層は、（000 2)面の測定では半値幅 180arcsec、 （11 20)面では半値幅 300arcsecを示した
〇
[0107] [実施例 2]
本例では、実施例 1と同じ条件で成膜した 6 mのアンドープ GaN結晶（下地層 14 a)上に、同じスパッタ装置を用いて、 Siをドーパントとした n型コンタクト層 14bを成膜 した。
そして、試料を MOCVD炉に導入して、この上の各層を成膜し、最終的に、図 1に 示すような III族窒化物化合物半導体発光素子用のェピタキシャル層構造を有する ェピタキシャルゥエーハ（積層半導体 10)を作製した。
このェピタキシャルゥエーハは、 c面を有するサファイアからなる基板 11上に、実施 例 1と同様の成長方法により、柱状構造を有する A1Nからなるバッファ層 12を成膜し た後、基板 11側から順に、 6 mのアンドープ GaNからなる下地層 14a、 1 X 1019 C m_3の電子濃度を持つ 2 mの Siドープ GaNからなる n型コンタクト層 14b、 1 X 1018 cm_3の電子濃度を持つ 20nmの In Ga N型クラッド層（n型クラッド層 14c)、 Ga
0. 1 0. 9
N障壁層に始まり GaN障壁層に終わる積層構造であって、層厚を 16nmとした GaN 力、らなる 6層の障壁層 15aと、層厚を 3nmとしたノンドープの In Ga Nからなる 5
0. 2 0. 8
層の井戸層 15bとが交互に積層されてなる発光層（多重量子井戸構造） 15、 5nmの Mgをドープした Al Ga Nからなる p型クラッド層 16a、及び膜厚 200nmの Mgド
0. 1 0. 9
ープ Al Ga Nからなる p型コンタクト層 16bとを具備した p型半導体層 16を積層
0. 02 0. 98
した構造を有する。
[0108] 以上のような手順により、半導体発光素子用のェピタキシャル層構造を有するェピ タキシャルゥエーハを作製した。ここで、 Mgドープ Al Ga Nからなる p型コンタク
0. 02 0. 98
ト層 16bは、 p型キャリアを活性化するためのァニール処理を行わなくても p型特性を 示した。
[0109] 次いで、上述のようなサファイアからなる基板 11上にェピタキシャル層構造が積層 されたェピタキシャルゥエーノ、（図 1の積層半導体 10参照）を用いて、半導体発光素 子の一種である発光ダイオードを作製した（図 2及び 3の発光素子 1を参照）。 まず、作製したゥエーハについて、公知のフォトリソグラフィ一によつて Mgドープ A1
0
Ga Nからなる p型コンタクト層 16bの表面上に、 ITOからなる透光性正極 17と、
. 02 0. 98
その上に正極表面側から順に Ti、 Al、 Auを積層した構造を有する正極ボンディング パッド 18を形成した。また、ゥエーハの一部にドライエッチングを施し、 n型コンタクト 層 14b上の露出領域 14dを露出させ、この部分に Ni、 Al、 Ti、及び Auの 4層よりなる 負極 19を作製した。これらの工程により、ゥエーハ上に、図 2及び 3に示すような形状 を持つ各電極を作製した。
[0110] 上述のようにして p型半導体層及び n型半導体層の両方に電極を形成したゥェーハ につ!/、て、基板 11の裏側を研削及び研磨してミラー状の面として 350 μ m角の正方 形のチップに切断し、各電極が上になるようにリードフレーム上に載置し、金線でリー ドフレームに結線することにより、半導体発光素子とした。この半導体発光素子 (発光 ダイオード）の正極ボンディングパッド 18及び負極 19の電極間に順方向電流を流し たところ、電流 20mAにおける順方向電圧は 3. 0Vであった。また、 p側の透光性正 極 17を通して発光状態を観察したところ、発光波長は 470nmであり、発光出力は 15 mWを示した。このような発光ダイオードの発光特性は、作製したゥエーハのほぼ全 面から作製された発光ダイオードについて、ばらつきなく得られた。
[0111] [実施例 3]
本例では、サファイアからなる基板の c面上に、バッファ層として、回転力ソード式の RFスパッタ装置を用いて A1Nの柱状結晶の集合体を形成し、その上に、 A1Nからな るバッファ層を成膜したのと同じスパッタ装置で GaN層（下地層 14aと n型コンタクト層 14b)を形成した。そして、その上に MOCVD法により、実施例 2と同様に発光素子 半導体積層構造を形成した。
ノ ッファ層をスパッタする際の基板の温度は 700°Cとし、下地層を成膜する際の基板 の温度は 900°Cとした。その他の成膜条件は、全て実施例 2と同一とした。
そして、反応装置からゥエーハを取り出したところ、ゥエーハの表面が鏡面であること が確認、できた。
[0112] そして、断面 TEM法を用いて上記ゥエーハを観察した。 RFスパッタにて成膜した A IN層（バッファ層）は、グレインの幅が 50nm程度の柱状結晶となっていることが確認 できた。また、バッファ層は基板全面を覆って形成されていた。
[0113] 次いで、上述のようにして作製したゥエーハを、実施例 2と同様にして発光ダイォー ドチップとした。電極間に順方向電流を流したところ、電流 20mAにおける順方向電 圧は 3. IVであった。また、 p側の透光性電極を通して発光を観察したところ、発光波 長は 460nmであり、発光出力は 13mWを示した。このような発光ダイオードの発光 特性は、作製したゥエーハのほぼ全面から作製された発光ダイオードについて、ばら つきなく得られた。
[0114] [実施例 4]
本例では、 Si (111)基板上に、バッファ層として、回転力ソード式の RFスパッタ装 置を用いて AlGaNの柱状結晶の集合体を形成し、その上に、下地層として、実施例 1同じ装置を用いて Siをドープした AlGaNの層を形成し、さらにその上に、実施例 2 と同様の発光素子半導体積層構造を形成した。ここで、ノ^ファ層の A1組成は 70% とし、下地層の A1組成は 15%とした。また、スパッタ時の基板の温度は 500°Cとし、 下地層の成膜温度は 700°Cとした。その他の成膜条件は、実施例 1と同一である。 実施例 4では、発光素子半導体積層構造を成長させた後、反応装置からゥエーハ を取り出したところ、ゥエーハ表面が鏡面であることが確認できた。
[0115] そして、断面 TEM法を用いて上記ゥエーハを観察した。 RFスパッタにて成膜した G aAlNjg (バッファ層）は、グレインの幅が 30nm程度の柱状結晶となっていることが確 認できた。また、バッファ層は基板全面を覆って形成されていた。
[0116] 次いで、上記のようにして作製したゥエーハを、実施例 2と同様にして発光ダイォー ドチップとした。本例では、各電極を、半導体積層構造側と基板側の上下に設置した 。電極間に順方向電流を流したところ、電流 20mAにおける順方向電圧は 2. 9Vで あった。
また、 p側の透光性電極を通して発光を観察したところ、発光波長は 460nmであり 、発光出力は 10mWを示した。このような発光ダイオードの発光特性は、作製したゥ エーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
[0117] [実施例 5]
本例では、 ZnO (OOOl)基板上に、バッファ層として、 RFマグネトロンスパッタ法を 用いて GaNの柱状結晶の集合体を形成し、その上に、下地層として、実施例 1と同じ 装置を用いて、 Geをドープした AlGaNの層を形成し、さらにその上に、実施例 2と同 様の方法で発光素子半導体積層構造を形成した。
ここで、下地層の A1組成は 10%とした。また、バッファ層のスパッタ時の基板の温度 は室温とし、下地層の成膜時の基板の温度は 750°Cとした。また、本例では、 525η m付近の緑色 LEDの作製を試みたため、発光層に含有される Inの原料流量を増量 した。
実施例 5では、発光素子半導体積層構造を成長させた後、反応装置からゥエーハ を取り出したところ、ゥエーハ表面が鏡面であることが確認できた。
[0118] そして、断面 TEM法を用いて上記ゥエーハを観察した。 GaN層は、グレインの幅が
5nm程度の柱状結晶となっていることが確認できた。また、バッファ層は基板全面を 覆って形成されていた。
[0119] 上述のようにして作製したゥエーハを、実施例 2と同様の方法で発光ダイオードチッ プとし、また、実施例 4と同様に、各電極を積層構造側と基板側の上下に設置した。 そして、電極間に順方向電流を流したところ、電流 20mAにおける順方向電圧は 3. 3Vであった。また、 p側の透光性電極を通して発光を観察したところ、発光波長は 52 5nmであり、発光出力は 10mWを示した。このような発光ダイオードの発光特性は、 作製したゥエーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく 得られた。
[0120] 以上の結果により、本発明に係る III族窒化物化合物半導体発光素子が、生産性 に優れ、また、優れた発光特性を備えていることが明らかである。
[0121] (第二の実施の形態）
本実施形態では、以下に記載する事項以外の事項につ!/、ては上記第一の実施形 態と同様である。
本実施形態では、スパッタ法を用いた成膜における重要なパラメータとして、バイァ ス、ターゲットに印加するパワー、基板温度、炉内の圧力、窒素分圧や成膜レート等 が挙げられる。
[0122] 本実施形態の製造方法では、スパッタ法で半導体層を成膜する際、基板 11に印加 するバイアス値を 0· lW/cm2以上とすることが好ましぐ 0· 2W/cm2以上とするこ と力 り好ましく、 0. 5W/cm2以上とすることが最も好ましい。
基板 11に印加するバイアス値を上記とすることにより、高バイアスの反応種を生成 し、また、この反応種を高い運動エネルギーで基板 11へ供給できるので、基板 11上 におけるマイグレーションが活発になり、転位をループ化させるのが容易になる。
[0123] また、本実施形態の製造方法では、スパッタ法で半導体層を成膜する際、金属ター ゲット（スパッタターゲット） 47に印加するパワーを 0· lW/cm2〜； 100W/cm2の範 囲とすることが好ましぐ lW/cm2〜50W/cm2の範囲とすることがより好ましぐ 1. 5W/cm2〜50W/cm2の範囲とすることが最も好ましい。
金属ターゲット 47に印加するパワーを上記範囲とすることにより、大きなパワーの反 応種を生成し、また、この反応種を高い運動エネルギーで基板 11へ供給できるので 、基板 11上におけるマイグレーションが活発になり、転位をループ化させるのが容易 になる。
[0124] (第三の実施の形態）
以下に記載する事項以外の事項については上記第一の実施形態と同様である。 本実施形態の製造方法は、前記半導体層を成膜する際、スパッタに用いるチャン ノ （図 7の符号 41参照）内に、窒素 ）及びアルゴン (Ar)を供給してスパッタする
2
方法である。
また、本実施形態の製造方法は、前記半導体層を成膜する際、前記チャンバ内の 圧力を lOPa以下とする方法である。
また、本実施形態の製造方法は、前記半導体層を成膜する際の、前記基板の温度 を 400°C以上 1300°C以下の範囲とする方法である。
また、本実施形態の製造方法は、前記半導体層を成膜する際の成膜速度を、 0. 1 〜； !Onm/secの範囲とする方法である。
また、バッファ層 12は、基板 11の表面 11aに加え、側面を覆うようにして形成しても 良ぐさらに、基板 11の裏面を覆うようにして形成しても良い。
[0125] 負極 19は、基板 11上に、 n型半導体層 14、発光層 15及び p型半導体層 16が順次 積層された半導体層において、 n型半導体層 14の n型コンタクト層 14bに接するよう に形成される。
このため、負極 19を設ける際は、 p型半導体層 16、発光層 15、及び n型半導体層 1 4の一部を除去することにより、 n型コンタクト層 14bの露出領域 14dを形成し、この上 に負極 19を形成する。
負極 19の材料としては、各種組成および構造の負極が周知であり、これら周知の 負極を何ら制限無く用!/、ること力 Sでき、この技術分野でよく知られた慣用の手段で設 けること力 Sでさる。
[0126] [発光素子の製造方法]
以下に、図 2及び図 3に示すような発光素子 1の製造方法の一例について説明する 本発明に係る発光素子の製造方法は、上述したように、基板上 11に、 III族元素と して Gaを含む III族窒化物化合物半導体からなる半導体層をスパッタ法によって成 膜する工程を含む方法である。
結晶性に優れた III族窒化物化合物半導体を、スパッタ法を用いて基板上に成膜 するためには、よりエネルギーの高い反応種を生成して基板上におけるマイグレーシ ヨンを活発にする必要があることから、本実施形態では以下に詳述するような方法とし ている。
[0127] <積層半導体の製造方法〉
本実施形態の製造方法では、基板 11上に III族窒化物化合物半導体結晶をェピタ キシャル成長させて、図 1に示すような積層半導体 10を形成する際、基板 11上にバ ッファ層 12を成膜し、その上に、半導体層 20を形成する。本実施形態では、半導体 層 20を構成する各層の内、 n型半導体層 14を構成する下地層 14a、及び n型コンタ タト層 14bをスパッタ法で形成する。そして、その上に、 n型半導体層 14を構成する n 型クラッド層 14c、発光層 15、 p型半導体層 16を構成する p型クラッド層 16a及び p型 コンタクト層 16bの各層を、 MOCVD法を用いて形成する。
[0128] 「バッファ層の形成」
ノ ッファ層 12を基板 11上に成膜する際、基板 11には湿式の前処理を行うことが望 ましい。例えば、シリコンからなる基板 11に対しては、よく知られた RC A洗浄方法な どを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
また、基板 11を反応器の中に導入した後、バッファ層 12を形成する前に、スパッタ 法等の方法を用いて前処理を行うことができる。具体的には、基板 11を Arや Nのプ
2 ラズマ中に曝す事によって表面を整えることができる。例えば、 Arガスや Nガスなど
2 のプラズマを基板 11表面に作用させることで、基板 11表面に付着した有機物や酸 化物を除去することができる。この場合、基板 11とチャンバとの間に電圧を印加すれ ば、プラズマ粒子が効率的に基板 11に作用する。
[0129] 基板 11表面の前処理を行なった後、スパッタ装置内にアルゴン及び窒素ガスを導 入し、基板 11の温度を 500°C程度まで低下させる。そして、基板 11側に高周波バイ ァスを印加するとともに、金属 A なる A1ターゲット側にパワーを印加し、炉内の圧 力を一定に保ちながら、基板 11上に A1Nからなるバッファ層 12を成膜する。
[0130] ノ ッファ層 12を基板 11上に成膜する方法は、特に限定されず、スパッタ法の他、例 えば、 MOCVD法、ノ ルスレーザーデポジション（PLD)法、パルス電子線堆積（PE D)法等が挙げられ、適宜選択して用いることができるが、スパッタ法が最も簡便で量 産にも適しているため、好適な方法である。なお、 DCスパッタを用いる場合、ターグ ット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、ノ ルス DCスパッタ法とする力、、 RFスパッタ法とすることが望まし!/、。
[0131] 基板 11上に成膜するバッファ層 12は、 A1を含有する組成で成膜することが好ましく 、 A1Nを含有する組成で成膜することが特に好ましい。また、バッファ層 12に用いる 材料としては、一般式 AlGalnNで表される III族窒化物化合物半導体であれば、ど のような材料でも用いること力できる。さらに、 V族として、 Asや Pを含有する組成とし て成膜しても良い。
ノ ッファ層 12を、 A1を含んだ組成とした場合、中でも、 GaAINとすることが好ましく 、この際、 A1の組成を 50%以上とすることが好ましい。
また、バッファ層 12を A1Nで成膜することにより、効率的に柱状結晶集合体とするこ とができるので、より好ましい。
[0132] また、上述したように、バッファ層 12は、基板 11の表面 11aに加え、側面を覆うよう にして形成しても良く、さらに、基板 11の裏面を覆うようにして形成しても良い。 しかしながら、従来の成膜方法でバッファ層を成膜した場合、最大で 6回から 8回程 度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法 としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する 方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞があ
[0133] そこで、例えば、基板を揺動させたり又は回転運動させたりすることにより、基板の 位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜する方法が考えられ る。このような方法とすることにより、基板の表面及び側面を一度の工程で成膜するこ とが可能となり、次いで基板裏面への成膜工程を行うことにより、計 2回の工程で基板 全面を覆うことが可能となる。
[0134] また、成膜材料源 (ターゲット） 、大きな面積の発生源から生じる構成とし、且つ、 材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜する 方法としても良い。このような方法としては、上述したように、マグネットを揺動させたり 又は回転運動させたりすることにより、力ソードのマグネットの位置をターゲット内で移 動させつつ成膜する、 RFスパッタ法が挙げられる。
また、このような RFスパッタ法で成膜を行なう場合、基板側と力ソード側の両方を移 動させる方法としても良い。さらに、材料の発生源である力ソードを基板近傍に配する ことにより、発生するプラズマを基板に対してビーム状に供給するのではなぐ基板を 包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能 となる。
[0135] 「半導体層の形成」
ノ ッファ層 12上には、 n型半導体層 14、発光層 15、 p型半導体層 16をこの順で積 層することにより、半導体層 20を形成する。本実施形態の製造方法では、上述したよ うに、半導体層 20を構成する各層の内、 n型半導体層 14を構成する下地層 14a及 び n型コンタクト層 14bを、スパッタ法を用いて成膜し、また、 n型クラッド層 14c、発光 層 15及び p型半導体層 16を、 MOCVD法を用いて成膜する。
[0136] 窒化ガリウム系化合物半導体の成長方法としては、スパッタ法、 MOCVD (有機金 属化学気相成長法）、 HVPE (ハイドライド気相成長法）、 MBE (分子線エピタキシー 法）等が挙げられる力 膜厚制御性や量産性の点では MOCVD法が好適である。 M OCVD法では、キャリアガスとして水素（H )または窒素（N )、 III族原料である Ga源
2 2
としてトリメチルガリウム（TMG)またはトリェチルガリウム（TEG)、 A1源としてトリメチ ルアルミニウム（TMA)またはトリェチルアルミニウム（TEA)、 In源としてトリメチルイ ンジゥム（TMI)またはトリェチルインジウム（TEI)、 V族原料である N源としてアンモ ユア（NH )、ヒドラジン (N H )などが用いられる。また、ドーパントとしては、 n型には
3 2 4
Si原料としてモノシラン（SiH )またはジシラン（Si H )を、 Ge原料としてゲルマンガ
4 2 6
ス（GeH )や、テトラメチルゲルマニウム（（CH ) Ge)ゃテトラェチルゲルマニウム（（
4 3 4
C H ) Ge)等の有機ゲルマニウム化合物を利用できる。 MBE法では、元素状のゲ
2 5 4
ルマニウムもドーピング源として利用できる。 p型には Mg原料としては、例えばビスシ クロペンタジェニルマグネシウム（Cp Mg)またはビスェチルシクロペンタジェニルマ
2
グネシゥム（EtCp Mg)を用いる。
2
[0137] (下地層及び n型コンタクト層の形成）
本実施形態の半導体層 20を形成する際、まず、 n型半導体層 14の下地層 14aを、 スパッタ法によってバッファ層 12上に積層して成膜する。また、下地層 14a上に、さら に n型コンタクト層 14bをスパッタ法により積層して成膜する。
本実施形態の製造方法では、下地層 14a及び n型コンタクト層 14bを成膜する際、 スパッタに用いるチャンバ内に、窒素及びアルゴンを供給してスパッタする工程として いる。
[0138] 本実施形態の製造方法では、例えば、図 7に示すようなスパッタ装置 40を用いて、 下地層 14a及び n型コンタクト層 14bを成膜することができる。図示例のスパッタ装置 40は、スパッタターゲット 47の下方（図 7の下方）にマグネット 42が配され、該マグネ ット 42が図示略の駆動装置により、スパッタターゲット 47の下方で、ターゲット台 43に 沿って揺動する。チャンバ 41には窒素ガス及びアルゴンガスが供給され、ヒータ 44 に取り付けられた基板 11上に、スパッタ法によって半導体層が成膜される。
[0139] 図 7に例示するスパッタ装置 40を用いた場合の、下地層 14a及び n型コンタクト層 1 4bを成膜する方法について、以下に説明する。
まず、チャンバ 41内にアルゴン及び窒素ガスを導入した後、基板 11の温度を 100 0°C程度まで昇温させ、基板 11側に高周波バイアスを印加するとともに、金属 Gaから なるスパッタターゲット 47側にパワーを印加し、チャンバ内の圧力を 0· 5Paに保ちな がら、基板 11上にアンドープ GaNからなる下地層 14aを成膜する。
次いで、下地層 14aと同様のスパッタ条件にて、 Siドープ GaNからなる n型コンタク ト層 14bを成膜する。この際、チャンバ 41内に設置した図示略の Siターゲットに向け てイオン銃力、らイオンを照射することにより、 Siターゲットから Siを取り出して GaNにド ープする。このような工程により、バッファ層 12上に、アンドープ GaNからなる下地層 14aを形成し、さらにその上に、 Siドープ GaNからなる n型コンタクト層 14bを形成す
[0140] 本実施形態の製造方法で用いるスパッタ法としては、 RF (高周波)スパッタ法、又 は DCスパッタ法を用いることにより、スパッタターゲットに対してパワーを印加すること が好ましい。
また、一般に、後述するリアタティブスパッタ法を用いた場合には、成膜レートを容 易にコントロールできることから、 RFスパッタ法を用いることがより好ましい。
また、 DCスパッタ法では、リアタティブスパッタ法を用いる場合、 DCで電場を連続 してかけた状態にするとスパッタターゲットがチャージアップしてしまい、成膜レートを 高くすることが困難になるため、パルス的にバイアスを与えるノ ルス式 DCスパッタ法 とすることが好ましい。
[0141] また、半導体層（本実施形態では下地層 14a及び n型コンタクト層 14b)をスパッタ 法によって成膜する場合、窒化物原料をリアクタ内に流通させるリアタティブスパッタ 法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つこ とができ、その良好な結晶性を安定に再現することができる点でより好ましい。
[0142] また、スパッタ法で半導体層を成膜する際、図 7に示すスパッタ装置 40のように、ス ノ クタターゲット 47に対し、磁場を回転させるか、又は磁場を揺動させることが好まし い。
特に、 RFスパッタを用いた場合、均一な膜厚を得る方法として、マグネットの位置を ターゲット (スパッタターゲット）内で移動させつつ成膜することが好ましい。具体的な マグネットの運動方法は、スパッタ装置の種類によって適宜選択することができ、例え ば、マグネットを揺動させたり、又は回転運動させたりすることができる。
[0143] なお、スパッタ法を用いて混晶を成膜する際には、ターゲットとなる金属を予め金属 材料の混合物（必ずしも、合金を形成して!/、なくても構わな!/、）として製作する方法も あり、また、異なる材料からなる 2つのターゲットを用意して同時にスパッタする方法と しても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用 い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内 に設置すれば良い。
[0144] 下地層 14a及び n型コンタクト層 14bをスパッタ法によって成膜する場合、窒化物原 料をリアクタ内に流通させるリアタティブスパッタ法によって成膜する方法とすることが 、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に 再現することができる点でより好ましい。また、下地層 14a及び n型コンタクト層 14bを スパッタ法によって成膜する場合には、 MOCVD法や MBE法等と比較して、装置を 簡便な構成とすることが可能となる。
[0145] 本実施形態の製造方法では、窒素（N )とアルゴン (Ar)の流量に対する N流量の
2 2 比が 20%以上 98%以下の範囲であることが好ましい。この範囲を下回る N流量比
2 だと、スパッタ金属が金属のまま基板に付着してしまう。また、上記範囲を上回る流量 比だと、 Arの量が少な過ぎるためにスパッタレートが低下してしまう。
Nと Arの流量に対する窒素流量の比は、特に好ましくは、 25%以上 90%以下の
2
範囲である。
[0146] 本実施形態の製造方法では、上述のように、スパッタ装置のチャンバ内におけるガ ス中の N濃度を高くし、さらに、重量の大きな気体である Arを上記流量比で混合し
2
ている。チャンバ内のガスが Nのみの場合だと、金属ターゲット 47を叩く力が弱いた
2
めに、成膜レートが制限されてしまうところ、本実施形態では、重量の大きな Arと上記 流量比で混合することにより、成膜レートを向上させるとともに、基板 11上におけるマ ィグレーシヨンを活発にすることができる。
[0147] 本実施形態で用いる窒素原料としては、一般に知られている窒素化合物を何ら制 限されることなく用いることカできる力 アンモニアや Nガスは取り扱いが簡単である
2
とともに、比較的安価で入手可能であることから好ましい。 アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが 、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置 に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、 Nガスを原料として用いた場合には、装置としては簡便なものを用いることがで
2
きる力 高い反応速度は得られない。し力もながら、窒素ガスを電界や熱等によって 分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産 的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを 考えると、最も好適な窒素源である。
[0148] 本実施形態の製造方法では、下地層 14a及び n型コンタクト層 14bを成膜する際、 チャンバ 41内の圧力を lOPa以下とすることが好ましぐまた、 5Pa以下とすることがよ り好ましく、 lPa以下とすることが最も好ましい。チャンバ 41内の圧力が上記範囲であ れば、結晶性の良好な下地層 14a並びに n型コンタクト層 14bを高効率で成膜するこ と力 Sできる。チャンバ 41内の圧力が lOPaを超えると、結晶性の良好な下地層 14a並 びに n型コンタクト層 14bが得られなくなる虞がある。
[0149] なお、スパッタ法で半導体層を成膜する際のチャンバ 41内の圧力は、 0. 3Pa以上 であることが好ましい。チャンバ 41内の圧力を 0. 3Pa未満とすると、窒素の存在量が 小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板 11上に付着する 虞がある。
[0150] 本発明者等が鋭意実験、検討を行なったところ、半導体層をスパッタで成膜する際 の基板 11の温度は、 400〜； 1300°Cの範囲とすることが好ましいことが明らかとなつ た。これは、下地層 14a及び n型コンタクト層 14bを成膜する際の基板 11の温度を高 くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易 に進行するからである。また、下地層 14a及び n型コンタクト層 14bを成膜する際の基 板 11の温度は、結晶の分解する温度よりも低温である必要があるため、 1300°C未 満とすることが好ましい。
基板 11の温度が上記温度範囲内としてスパッタを行なうことにより、結晶性の良い 下地層 14a並びに n型コンタクト層 14bが得られる。
[0151] 本実施形態の製造方法では、スパッタ法による半導体層成膜時の、基板 11の温度 を上記範囲とし、基板温度を高くすることにより、基板 11に到達した反応種 (金属ター ゲット 47から取り出された金属）の、結晶表面での運動を活性化することができる。
[0152] また、本実施形態の製造方法は、スパッタ法によって半導体層を成膜する際の成 膜速度を、 0. ；!〜 10nm/secの範囲とすることが好ましい。
成膜レートが 0. lnm/s未満だと、成膜プロセスが長時間となってしまい、工業生 産的に無駄が大きくなる。また、成膜レートが lOnm/sを超えると、良好な膜を得るこ とが困難となる。
[0153] 本実施形態の製造方法によれば、上記条件下において、スパッタ法を用い、チャン バ内に窒素及びアルゴンを供給し、半導体層 20の内、 n型半導体層 14を構成する 下地層 14a及び n型コンタクト層 14bを成膜することにより、高バイアス、又はパワーが 大きい反応種を生成し、また、この反応種を高い運動エネルギーでバッファ層 12の 表面に供給できるので、バッファ層 12上でマイグレーションを生じさせ、転位をルー プ化させるのが容易になる。これにより、半導体層 20を構成する n型半導体層 14の 下地層 14aは、基板 11上に成膜された柱状結晶の集合体であるバッファ層 12の結 晶性をそのまま引き継ぐことが無い。従って、成膜効率が高く生産性に優れ、また、 結晶性に優れた III族窒化物化合物半導体を成膜することができる。
[0154] また、本実施形態の製造方法では、スパッタ法を用い、チャンバ内に窒素及びアル ゴンを供給し、下地層 14a及び n型コンタクト層 14bを成膜するので、 MOCVD法に 比べ、成膜レートを高くすることができ、成膜 (製造)時間を短縮することが可能となる
〇
製造時間が短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込 むのを最小限に抑制することができる。
[0155] (n型クラッド層の形成）
本実施形態では、スパッタ法によって成膜された n型コンタクト層 14b上に、 MOCV D法を用いて n型クラッド層 14cを成膜する。
この際、上述のようにして得られた、バッファ層 12、下地層 14a、 n型コンタクト層 14 bがこの順で積層された基板 11を MOCVD炉に導入し、 n型コンタクト層 14b上に、 従来公知の方法により、 In Ga Nからなる n型クラッド層 14cを成膜することができ [0156] (発光層の形成）
n型クラッド層 14c上には、発光層 15を MOCVD法によって形成する。
本実施形態で形成する、図 1に例示するような発光層 15は、 GaN障壁層に始まり GaN障壁層に終わる積層構造を有しており、 GaNからなる 6層の障壁層 15aと、ノン ドープの In Ga Nからなる 5層の井戸層 15bとを交互に積層して形成する。
0. 2 0. 8
また、本実施形態の製造方法では、 n型クラッド層 14cの成膜に用いる MOCVD炉 と同じものを使用することにより、従来公知の MOCVD法で発光層 15を成膜すること ができる。
[0157] (p型クラッド層及び p型コンタクト層の形成）
発光層 15上、つまり、発光層 15の最上層となる障壁層 15a上には、 p型クラッド層 1 6a及び p型コンタクト層 16bからなる p型半導体層 16を MOCVD法によって形成する 本実施形態では、まず、 Mgをドープした Al Ga Nからなる p型クラッド層 16aを
0. 1 0. 9
発光層 15 (最上層の障壁層 15a)上に形成し、さらにその上に、 Mgをドープした A1
0.
Ga Nからなる p型コンタクト層 16bを形成する。
02 0. 98
本実施形態の製造方法では、 n型クラッド層 14c及び発光層 15の成膜に用いる M OCVD炉と同じものを使用することにより、従来公知の MOCVD法で p型半導体層 1 6を成膜すること力 Sでさる。
[0158] <透光性正極の形成〉
上述のような方法により、基板 11上に、バッファ層 12及び半導体層が積層された積 層半導体 10の p型コンタクト層 16b上に、 ITOからなる透光性正極 17を形成する。 透光性正極 17の形成方法としては、特に限定されず、この技術分野でよく知られた 慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何 なる構造のものも何ら制限なく用いることができる。
[0159] また、本実施形態の透光性正極 17は、 ITO (In O SnO )を用いて形成している
2 3 2
力 これには限定されず、例えば、 AZO (ZnO-Al O )、 IZO (In O—ZnO)、 GZ
2 3 2 3
0 (ZnO-Ga O )等の材料を用いて形成することができる。 また、透光性正極 17を形成した後、合金化や透明化を目的とした熱ァニールを施 す場合もあるが、施さなくても構わない。
[0160] <正極及び負極の形成〉
積層半導体 10上に形成された透光性正極 17上に、さらに、正極ボンディングパッ ド 18を形成する。
この正極ボンディングパッド 18は、例えば、透光性正極 17の表面側から順に、 Ti、 Al、 Auの各材料を、従来公知の方法で積層することによって形成することができる。
[0161] また、負極 19を形成する際は、まず、基板 11上に形成された p型半導体層 16、発 光層 15、及び n型半導体層 14の一部をドライエッチング等の方法によって除去する ことにより、 n型コンタクト層 14bの露出領域 14dを形成する（図 2及び図 3参照）。 そして、この露出領域 14d上に、例えば、露出領域 14d表面側から順に、 Ni、 Al、 Ti 、及び Auの各材料を、従来公知の方法で積層することにより、 4層構造の負極 19を 形成すること力でさる。
[0162] そして、上述のようにして、積層半導体 10上に、透光性正極 17、正極ボンディング ノ ッド 18及び負極 19を設けたゥエーハを、基板 11の裏面を研削及び研磨してミラー 状の面とした後、例えば、 350 in角の正方形に切断することにより、発光素子チッ プ (発光素子 1)とすることができる。
[0163] 以上説明したような、本実施形態の III族窒化物化合物半導体発光素子の製造方 法によれば、上記構成により、均一性の良好な結晶膜を、スパッタ法によって短時間 で形成すること力できる。これにより、結晶性の良好な III族窒化物化合物半導体層を 、安定して形成することが可能となる。
[0164] 本実施形態の製造方法では、上記条件下にお!/、て、 Gaを含む III族窒化物化合物 力もなる半導体層 20を構成する層の内、 n型半導体層 14を構成する下地層 14a及 び n型コンタクト層 14bを成膜する際、チャンバ 41内に、窒素及びアルゴンを供給し てスパッタすることにより、高バイアス、又はパワーが大きい反応種を生成し、また、こ の反応種を高い運動エネルギーで基板 11へ供給できるので、バッファ層 12上でマイ グレーシヨンを生じさせ、転位をループ化させるのが容易になる。これにより、 n型半 導体層 14の下地層 14aは、基板 11上に成膜された柱状結晶の集合体であるバッフ ァ層 12の結晶性をそのまま引き継ぐことが無い。これにより、結晶性の良好な III族窒 化物化合物からなる半導体層を成膜することができる。
また、本実施形態では、上述したように、チャンバ 41内に、窒素及びアルゴンを供 給してスパッタすることにより、下地層 14a及び n型コンタクト層 14bを成膜するので、 半導体層 20の成膜レートを高くすることができ、成膜 (製造)時間を短縮することが可 能となる。さらに、製造時間が短縮されることにより、スパッタ装置内のチャンバ内に 不純物が入り込むのを最小限に抑制することができる。
従って、生産性に優れるとともに、優れた発光特性を備えた III族窒化物化合物半 導体発光素子が得られる。
[0165] [ランプ]
以上説明したような、本発明に係る III族窒化物化合物半導体発光素子と蛍光体と を組み合わせることにより、当業者周知の手段によってランプを構成することができる 。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知 られており、このような技術を何ら制限されることなく採用することが可能である。 例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ること も可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを 混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型 、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
[0166] 例えば、図 4に示す例のように、同一面電極型の III族窒化物化合物半導体発光素 子 1を砲弾型に実装する場合には、 2本のフレームの内の一方（図 4ではフレーム 31 )に発光素子 1を接着し、また、発光素子 1の負極（図 3に示す符号 19参照）をワイヤ 一 34でフレーム 32に接合し、発光素子 1の正極ボンディングパッド（図 3に示す符号 18参照）をワイヤー 33でフレーム 31に接合する。そして、透明な樹脂からなるモー ルド 35で発光素子 1の周辺をモールドすることにより、図 4に示すような砲弾型のラン プ 3を作成することができる。
[0167] また、本発明に係る III族窒化物化合物半導体発光素子は、上述の発光素子の他 、レーザ素子ゃ受光素子等の光電気変換素子、又は、 HBTや HEMT等の電子デ バイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知 られており、本発明に係る III族窒化物化合物半導体発光素子の積層構造体の素子 構造は、これら周知の素子構造を含めて何ら制限されない。
[0168] 次に、本発明の III族窒化物化合物半導体発光素子の製造方法を、実施例によりさ らに詳細に説明する力 S、本発明はこれらの実施例にのみ限定されるものではない。
[0169] [実施例 6]
図 1に、本実験例で作製した III族窒化物化合物半導体発光素子の積層半導体の 断面模式図を示す。
本例では、サファイアからなる基板 11の c面上に、バッファ層 12として RFスパッタ法 を用いて A1Nからなる柱状結晶の集合体を形成し、その上に、下地層 14a及び n型コ ンタクト層 14bとして、 RFスパッタ法を用いて GaNからなる層を形成した。
[0170] まず、片面のみをェピタキシャル成長に使用できる程度に鏡面研磨したサファイア 力、らなる基板 11を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。 ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネッ トの位置を動かすことができる機構を有する装置を使用した。
そして、スパッタ装置内で基板 11を 750°Cまで加熱し、窒素ガスのみを 15sccmの 流量で導入した後、チャンバ内の圧力を 0. 08Paに保持し、基板 11側に 50Wの高 周波バイアスを印加し、窒素プラズマに晒すことによって基板 11表面を洗浄した。
[0171] 次いで、スパッタ装置内にアルゴン及び窒素ガスを導入した後、基板 11の温度を 5 00°Cまで低下させた。そして、基板 11側に 0. 5W/cm2の高周波バイアスを印加す るとともに、 lW/cm2のパワーを金属 A1ターゲット側に印加し、炉内の圧力を 0. 5P aに保ち、 Arガスを 5sccm、窒素ガスを 15sccm流通させた条件下（ガス全体におけ る窒素の比は 75%)で、サファイアからなる基板 11上に A1Nからなるバッファ層 12を 成膜した。
ターゲット内のマグネットは、基板 11の洗浄時、及び成膜時の何れにおいても回転 させた。
そして、予め測定した成膜速度（0. 12nm/s)に従って規定した時間の処理を行 い、 50nmの A1N (バッファ層 12)を成膜後、プラズマ動作を停止し、基板 11の温度 を低下させた。
[0172] 次いで、ノ ッファ層 12が成膜された基板 11をスパッタ装置から取り出して別のスパ ッタ装置に搬送し、 GaN層（III族窒化物半導体）が成膜された試料を、スパッタ法を 用いて以下の手順で作製した。ここで、 GaN層を成膜するスパッタ装置としては、高 周波式の電源を備え、四角形の Gaターゲット内をマグネットがスイープすることにより 、磁場の力、かる位置を動かすことができる機構を有する装置を使用した。また、 Gaタ 一ゲット内には冷媒を流通させるための配管を設置し、配管内を 20°Cに冷却した冷 媒を流通させ、熱による Gaの融解を防止した。
[0173] まず、チャンバ内にアルゴン及び窒素ガスを導入した後、基板 11の温度を 1000°C まで昇温させた。そして、基板 11側に 0. 5W/cm2の高周波バイアスを印加するとと もに、 lW/cm2のパワーを金属 Gaターゲット側に印加し、チャンバ内の圧力を 0. 5 Paに保ちながら、 Arガスを 5sccm、窒素ガスを 15sccm流通させた条件（ガス全体に 対する窒素の比は 75%)で、基板 11上に GaNからなる層（下地層 14a)を成膜した。 この際の成長速度は、おおよそ lnm/sであった。そして、 6 mの GaN層を成膜後 、プラズマを立てるのを停止した。
[0174] 次いで、同様の条件にて、 l X 1019cm— 3の電子濃度を持つ 2 111の Siドープ GaN 層（n型コンタクト層 14b)を成膜した。成膜の各条件はアンドープ GaN層と同様とし、 チャンバ内に設置した Siターゲットに向けて、イオン銃から放出したイオンを照射して Siを取り出し、 Siをドープした。
[0175] 以上の工程により、サファイアからなる基板 11上に、柱状構造を有し A1Nからなる バッファ層 12を形成し、その上に、アンドープで 6 μ mの膜厚の GaN層（下地層 14a )を形成し、さらにその上に、 l X 1019cm_3の電子濃度を持つ 2 111の Siドープ GaN 層（n型コンタクト層 14b)を形成し、実施例 6の試料を作製した。この試料は、表面が 無色透明のミラー状を呈した。
[0176] そして、上記方法で得られたアンドープ GaN層（下地層 14a)の X線ロッキングカー ブ (XRC)を、 X線測定器 (パナリティカル社製；四結晶 X線測定装置、型番： X 'pert )を用いて測定した。この測定は、 Cu /3線 X線発生源を光源として用い、対称面であ る（0002)面と非対称面である（10— 10)面で行った。一般的に、 III族窒化物化合 物半導体の場合、 (0002)面の XRCスペクトル半値幅は結晶の平坦性（モザイシテ ィ）の指標となり、 (10- 10)面の XRCスペクトル半値幅は転位密度（ツイスト）の指標 となる。この測定の結果、本発明の製造方法で作製したアンドープ GaN層は、（000 2)面の測定では半値幅 80arcsec、 （10— 10)面では半値幅 250arcsecを示した。
[0177] [実施例 7]
本例では、実施例 6と同じ条件で成膜した 6 mのアンドープ GaN結晶（下地層 14 a)上に、同じスパッタ装置を用いて、 Siをドーパントとした n型コンタクト層 14bを成膜 した。
そして、試料を MOCVD炉に導入して、この上の各層を成膜し、最終的に、図 1に 示すような III族窒化物化合物半導体発光素子用のェピタキシャル層構造を有する ェピタキシャルゥエーハ（積層半導体 10)を作製した。
このェピタキシャルゥエーハは、 c面を有するサファイアからなる基板 11上に、実施 例 1と同様の成長方法により、柱状構造を有する A1Nからなるバッファ層 12を成膜し た後、基板 11側から順に、 6 mのアンドープ GaNからなる下地層 14a、 1 X 1019 C m_3の電子濃度を持つ 2 mの Siドープ GaNからなる n型コンタクト層 14b、 1 X 1018 cm_3の電子濃度を持つ 20nmの In Ga N型クラッド層（n型クラッド層 14c)、 Ga
0. 1 0. 9
N障壁層に始まり GaN障壁層に終わる積層構造であって、層厚を 16nmとした GaN 力、らなる 6層の障壁層 15aと、層厚を 3nmとしたノンドープの In Ga Nからなる 5
0. 2 0. 8
層の井戸層 15bとが交互に積層されてなる発光層（多重量子井戸構造） 15、 5nmの Mgをドープした Al Ga Nからなる p型クラッド層 16a、及び膜厚 200nmの Mgド
0. 1 0. 9
ープ Al Ga Nからなる p型コンタクト層 16bとを具備した p型半導体層 16を積層
0. 02 0. 98
した構造を有する。
[0178] 以上のような手順により、半導体発光素子用のェピタキシャル層構造を有するェピ タキシャルゥエーハを作製した。ここで、 Mgドープ Al Ga Nからなる p型コンタク
0. 02 0. 98
ト層 16bは、 p型キャリアを活性化するためのァニール処理を行わなくても p型特性を 示した。
[0179] 次いで、上述のようなサファイアからなる基板 11上にェピタキシャル層構造が積層 されたェピタキシャルゥエーノ、（図 1の積層半導体 10参照）を用いて、半導体発光素 子の一種である発光ダイオードを作製した（図 2及び 3の発光素子 1を参照）。
まず、作製したゥエーハについて、公知のフォトリソグラフィ一によつて Mgドープ A1
0
Ga Nからなる p型コンタクト層 16bの表面上に、 ITOからなる透光性正極 17と、
. 02 0. 98
その上に正極表面側から順に Ti、 Al、 Auを積層した構造を有する正極ボンディング パッド 18を形成した。また、ゥエーハの一部にドライエッチングを施し、 n型コンタクト 層 14b上の露出領域 14dを露出させ、この部分に Ni、 Al、 Ti、及び Auの 4層よりなる 負極 19を作製した。これらの工程により、ゥエーハ上に、図 2及び 3に示すような形状 を持つ各電極を作製した。
[0180] 上述のようにして p型半導体層及び n型半導体層の両方に電極を形成したゥェーハ につ!/、て、基板 11の裏側を研削及び研磨してミラー状の面として 350 μ m角の正方 形のチップに切断し、各電極が上になるようにリードフレーム上に載置し、金線でリー ドフレームに結線することにより、半導体発光素子とした。この半導体発光素子 (発光 ダイオード）の正極ボンディングパッド 18及び負極 19の電極間に順方向電流を流し たところ、電流 20mAにおける順方向電圧は 3. 0Vであった。また、 p側の透光性正 極 17を通して発光状態を観察したところ、発光波長は 470nmであり、発光出力は 15 mWを示した。このような発光ダイオードの発光特性は、作製したゥエーハのほぼ全 面から作製された発光ダイオードについて、ばらつきなく得られた。
なお、実施例 7では、上述の成膜処理の全工程に要する時間が 8時間となった。
[0181] [比較例 1]
本例では、サファイアからなる基板の c面上に、バッファ層として、回転力ソード式の RFスパッタ装置を用いるとともに基板の温度を 700°Cとして A1Nの柱状結晶の集合 体を形成し、また、チャンバ内に供給するガスを窒素のみとするとともに基板温度を 9 00°Cとして下地層を成膜した点を除き、実施例 6及び 7と同様の条件で、下地層 14a 及び n型コンタクト層 14bをスパッタによって形成した。そして、反応装置からゥエーハ を取り出したところ、ゥエーハの表面が鏡面となっていることが目視で確認された。
[0182] 次いで、上記 n型コンタクト層 14b上に、 MOCVD法により、実施例 7と同様にして 発光素子半導体積層構造を形成した。
[0183] 次いで、上述のようにして作製したゥエーハを、実施例 2と同様にして発光ダイォー ドチップとした。電極間に順方向電流を流したところ、電流 20mAにおける順方向電 圧は 3. 5Vであった。また、 p側の透光性電極を通して発光を観察したところ、発光波 長は 470nmであり、発光出力は 9mWを示した。このような発光ダイオードの発光特 性は、作製したゥエーハのほぼ全面から作製された発光ダイオードについて、ばらつ きなく得られた。
しかしながら、比較例 1では、成膜速度が、実施例 6の 1/3程度の速度となることが 確認された。また、比較例 1では、成膜処理の全工程に要する時間が 14時間となり、 実施例 7に比べて工程時間が長くなる結果となった。
[0184] [比較例 2]
本例では、スパッタ装置のチャンバ内の圧力を 15Paとした点を除き、実施例 6及び 7と同様にして、バッファ層 12上に、スパッタ法によって下地層 14a及び n型コンタクト 層 14bを成膜した。そして、反応装置からゥヱーハを取り出したところ、ゥヱ一八の表 面が白濁しており、発光素子構造を成膜することができなかった。
[0185] [比較例 3]
本例では、基板 11の温度を 200°Cとした点を除き、実施例 6及び 7と同様にして、 バッファ層 12上に、スパッタ法によって下地層 14a及び n型コンタクト層 14bを成膜し た。そして、反応装置からゥエーハを取り出したところ、ゥエーハの表面が白濁してお り、発光素子構造を成膜することができなかった。
[0186] [比較例 4]
本例では、成膜速度を 20nm/secとした点を除き、実施例 6及び 7と同様にして、 バッファ層 12上に、スパッタ法によって下地層 14a及び n型コンタクト層 14bを成膜し た。そして、反応装置からゥエーハを取り出したところ、ゥエーハの表面が白濁してお り、発光素子構造を成膜することができなかった。
[0187] [実施例 8]
本例では、 ZnO (OOOl)基板上に、バッファ層として、 RFマグネトロンスパッタ法を 用いて GaNの柱状結晶の集合体を形成し、その上に、実施例 6と同じ装置を用いて 、 Geをドープした AlGaNからなる下地層を形成し、下地層上に、 Siをドープした A1G aNからなる n型コンタクト層を形成した。そして、さらにその上に、実施例 7と同様の方 法により、 MOCVD法で発光素子半導体積層構造を形成した。ここで、下地層の A1 組成は 10%とし、また、バッファ層のスパッタ時の基板の温度は室温とし、下地層の 成膜時の基板の温度は 750°Cとした。また、本例では、 525nm付近の緑色 LEDの 作製を試みたため、発光層に含有される Inの原料流量を増量した。
実施例 8では、発光素子半導体積層構造を成長させた後、反応装置からゥエーハ を取り出したところ、ゥエーハ表面が鏡面であることが確認できた。
[0188] 上述のようにして作製したゥエーハを、実施例 7と同様の方法で発光ダイオードチッ プとした。そして、電極間に順方向電流を流したところ、電流 20mAにおける順方向 電圧は 3. 0Vであった。また、 p側の透光性電極を通して発光を観察したところ、発光 波長は 525nmであり、発光出力は 8mWを示した。このような発光ダイオードの発光 特性は、作製したゥエーハのほぼ全面から作製された発光ダイオードについて、ばら つきなく得られた。
[0189] 以上の結果により、本発明に係る III族窒化物化合物半導体発光素子が、生産性 に優れ、また、優れた発光特性を備えていることが明らかである。
産業上の利用可能性
[0190] 本発明で得られる III族窒化物化合物半導体発光素子は、良好な結晶性を持つ III 族窒化物化合物半導体結晶からなる表面層を有している。
従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子 デバイス等の半導体素子を作製することが可能となる。

Claims

請求の範囲
[1] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記基板とスパッタターゲットとを対向して配置するとともに、前記基板と前記スパッ タターゲットとの間隔を 20〜； 100mmの範囲としたことを特徴とする III族窒化物化合 物半導体発光素子の製造方法。
[2] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際にスパッタターゲットに印加するパワーを、高周波方式
、又はノ ルス DC方式によって印加することを特徴とする III族窒化物化合物半導体 発光素子の製造方法。
[3] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際、予め、スパッタに用いるチャンバ内の真空度を 1. 0 X 10— 3Pa以下とした後、前記チャンバ内に原料を供給することを特徴とする III族窒化 物化合物半導体発光素子の製造方法。
[4] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記基板とスパッタターゲットとの位置関係を対面式としたことを特徴とする III族窒 化物化合物半導体発光素子の製造方法。
[5] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際、スパッタターゲットに対し、磁場を回転させるか、又は 磁場を揺動させることを特徴とする III族窒化物化合物半導体発光素子の製造方法。
[6] 窒化物原料をリアクタ内に流通させるリアタティブスパッタ法によって前記半導体層 を成膜することを特徴とする請求項 1〜5の何れ力、 1項に記載の III族窒化物化合物 半導体発光素子の製造方法。
[7] 前記窒化物原料として窒素を用いることを特徴とする請求項 6に記載の III族窒化 物化合物半導体発光素子の製造方法。
[8] 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成することを 特徴とする請求項；!〜 7の何れか 1項に記載の III族窒化物化合物半導体発光素子 の製造方法。
[9] 前記バッファ層を、スパッタ法で形成することを特徴とする請求項 8に記載の III族窒 化物化合物半導体発光素子の製造方法。
[10] 前記バッファ層を、 III族元素として A1を含有する III族窒化物化合物で形成すること を特徴とする請求項 8又は 9に記載の III族窒化物化合物半導体発光素子の製造方 法。
[11] 前記バッファ層を、 A1Nで形成することを特徴とする請求項 10に記載の III族窒化 物化合物半導体発光素子の製造方法。
[12] 前記バッファ層を、前記基板の表面の少なくとも 90%以上を覆うように形成すること を特徴とする請求項 8〜； 11の何れか 1項に記載の III族窒化物化合物半導体発光素 子の製造方法。
[13] 前記バッファ層を構成する柱状結晶の幅が 0.；!〜 lOOnmの範囲であることを特徴 とする請求項 8〜； 12の何れか 1項に記載の III族窒化物化合物半導体発光素子の製 造方法。
[14] 前記バッファ層の膜厚が 10〜500nmの範囲であることを特徴とする請求項 8〜13 の何れか 1項に記載の III族窒化物化合物半導体発光素子の製造方法。
[15] 前記バッファ層を A1Nで形成するとともに、 III族窒化物化合物からなる前記半導体 層を GaNで形成することを特徴とする請求項 8〜； 14の何れ力、 1項に記載の III族窒化 物化合物半導体発光素子の製造方法。
[16] 前記基板にサファイアを用いることを特徴とする請求項 1〜； 15の何れ力、 1項に記載 の III族窒化物化合物半導体発光素子の製造方法。
[17] 請求項;!〜 16の何れか 1項に記載の製造方法で得られる III族窒化物化合物半導 体発光素子。
[18] 請求項 17に記載の III族窒化物化合物半導体発光素子が用いられてなるランプ。
[19] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、 前記半導体層をスパッタ法で成膜する際に、前記基板に印加する バイアス値を 0. lW/cm2以上とすることを特徴とする III族窒化物化合物半導体発 光素子の製造方法。
[20] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、 前記半導体層をスパッタ法で成膜する際に、スパッタターゲットに 印加するパワーを 0· lW/cm2〜； 100W/cm2の範囲とすることを特徴とする III族 窒化物化合物半導体発光素子の製造方法。
[21] 窒化物原料をリアクタ内に流通させるリアタティブスパッタ法によって前記半導体層 を成膜することを特徴とする請求項 19又は 20に記載の III族窒化物化合物半導体発 光素子の製造方法。
[22] 前記窒化物原料として窒素を用いたことを特徴とする請求項 21に記載の III族窒化 物化合物半導体発光素子の製造方法。
[23] 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成することを 特徴とする請求項 19〜22の何れか 1項に記載の III族窒化物化合物半導体発光素 子の製造方法。
[24] 前記バッファ層を、スパッタ法で形成することを特徴とする請求項 23に記載の III族 窒化物化合物半導体発光素子の製造方法。
[25] 前記バッファ層を、 A1を含有する III族窒化物化合物で形成することを特徴とする請 求項 23又は 24に記載の III族窒化物化合物半導体発光素子の製造方法。
[26] 前記バッファ層を、 A1Nで形成することを特徴とする請求項 25に記載の III族窒化 物化合物半導体発光素子の製造方法。
[27] 前記バッファ層を、前記基板の表面の少なくとも 90%以上を覆うように形成すること を特徴とする請求項 23〜26の何れか 1項に記載の III族窒化物化合物半導体発光 素子の製造方法。
[28] 前記バッファ層を構成する柱状結晶の幅が 0.；!〜 lOOnmの範囲であることを特徴 とする請求項 23〜27の何れか 1項に記載の III族窒化物化合物半導体発光素子の 製造方法。
[29] 前記バッファ層の膜厚が 10〜500nmの範囲であることを特徴とする請求項 23〜2
8の何れか 1項に記載の III族窒化物化合物半導体発光素子の製造方法。
[30] 前記バッファ層を A1Nで形成するとともに、 III族窒化物化合物からなる前記半導体 層を GaNで形成することを特徴とする請求項 23〜29の何れ力、 1項に記載の III族窒 化物化合物半導体発光素子の製造方法。
[31] 前記基板にサファイアを用いることを特徴とする請求項 19〜30の何れ力、 1項に記 載の III族窒化物化合物半導体発光素子の製造方法。
[32] 請求項 19〜32の何れか 1項に記載の製造方法で得られる III族窒化物化合物半 導体発光素子。
[33] 請求項 32に記載の III族窒化物化合物半導体発光素子が用いられてなるランプ。
[34] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際、スパッタに用いるチャンバ内に、窒素及びアルゴンを 供給してスパッタすることを特徴とする III族窒化物化合物半導体発光素子の製造方 法。
[35] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際、スパッタに用いるチャンバ内の圧力を lOPa以下とす ることを特徴とする III族窒化物化合物半導体発光素子の製造方法。
[36] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際の、前記基板の温度を 400°C以上 1300°C以下の範 囲とすることを特徴とする III族窒化物化合物半導体発光素子の製造方法。
[37] 基板上に、 III族元素として Gaを含む III族窒化物化合物半導体からなる半導体層 をスパッタ法によって成膜する工程を含む III族窒化物化合物半導体発光素子の製 造方法であって、
前記半導体層を成膜する際の成膜速度を、 0. ；!〜 lOnm/secの範囲とすることを 特徴とする III族窒化物化合物半導体発光素子の製造方法。
[38] 前記基板上に、前記半導体層として、少なくとも n型半導体層、発光層、 p型半導体 層の各層を順次積層して成膜することを特徴とする請求項 34〜37の何れ力、 1項に 記載の III族窒化物化合物半導体発光素子の製造方法。
[39] 窒化物原料をリアクタ内に流通させるリアタティブスパッタ法によって前記半導体層 を成膜することを特徴とする請求項 34〜38の何れ力、 1項に記載の III族窒化物化合 物半導体発光素子の製造方法。
[40] 前記窒化物原料として窒素を用いることを特徴とする請求項 39に記載の III族窒化 物化合物半導体発光素子の製造方法。
[41] 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成することを 特徴とする請求項 34〜40の何れか 1項に記載の III族窒化物化合物半導体発光素 子の製造方法。
[42] 前記バッファ層を、スパッタ法で形成することを特徴とする請求項 41に記載の III族 窒化物化合物半導体発光素子の製造方法。
[43] 前記バッファ層を、 III族元素として A1を含有する III族窒化物化合物で形成すること を特徴とする請求項 41又は 42に記載の III族窒化物化合物半導体発光素子の製造 方法。
[44] 前記バッファ層を、 A1Nで形成することを特徴とする請求項 43に記載の III族窒化 物化合物半導体発光素子の製造方法。
[45] 前記バッファ層を、前記基板の表面の少なくとも 90%以上を覆うように形成すること を特徴とする請求項 4；!〜 44の何れか 1項に記載の III族窒化物化合物半導体発光 素子の製造方法。
[46] 前記バッファ層を構成する柱状結晶の幅が 0. ；!〜 lOOnmの範囲であることを特徴 とする請求項 4；!〜 45の何れか 1項に記載の III族窒化物化合物半導体発光素子の 製造方法。
[47] 前記バッファ層の膜厚が 10〜500nmの範囲であることを特徴とする請求項 4；!〜 4
6の何れか 1項に記載の III族窒化物化合物半導体発光素子の製造方法。
[48] 前記バッファ層を A1Nで形成するとともに、 III族窒化物化合物からなる前記半導体 層を GaNで形成することを特徴とする請求項 4；!〜 47の何れ力、 1項に記載の III族窒 化物化合物半導体発光素子の製造方法。
[49] 前記 n型半導体層に備えられた下地層を、前記バッファ層上に積層して形成するこ とを特徴とする請求項 4；!〜 48の何れ力、 1項に記載の III族窒化物化合物半導体発光 素子の製造方法。
[50] 前記下地層の膜厚が 0. ； 1 m以上であることを特徴とする請求項 49に記載の III 族窒化物化合物半導体発光素子の製造方法。
[51] 前記基板にサファイアを用いることを特徴とする請求項 34〜50の何れ力、 1項に記 載の III族窒化物化合物半導体発光素子の製造方法。
[52] 請求項 34〜51の何れか 1項に記載の製造方法で得られる III族窒化物化合物半 導体発光素子。
[53] 請求項 52に記載の III族窒化物化合物半導体発光素子が用いられてなるランプ。
PCT/JP2007/065902 2006-08-18 2007-08-15 Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp WO2008020599A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07792537.8A EP2056339B1 (en) 2006-08-18 2007-08-15 Method for manufacturing group iii nitride compound semiconductor light-emitting device
US12/373,655 US8227284B2 (en) 2006-08-18 2007-08-15 Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
CN200780030345XA CN101506946B (zh) 2006-08-18 2007-08-15 Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006223261A JP2008047763A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2006-223261 2006-08-18
JP2006223260A JP2008047762A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2006-223260 2006-08-18
JP2006-291082 2006-10-26
JP2006291082A JP2008106316A (ja) 2006-10-26 2006-10-26 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
WO2008020599A1 true WO2008020599A1 (en) 2008-02-21

Family

ID=39082123

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/065902 WO2008020599A1 (en) 2006-08-18 2007-08-15 Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp

Country Status (5)

Country Link
US (1) US8227284B2 (ja)
EP (1) EP2056339B1 (ja)
KR (1) KR20090048590A (ja)
TW (1) TWI408733B (ja)
WO (1) WO2008020599A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238783A (ja) * 2008-03-25 2009-10-15 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板、発光素子及び電子素子
KR101268139B1 (ko) 2008-06-04 2013-05-27 도요다 고세이 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389313B2 (en) * 2006-09-29 2013-03-05 Toyoda Gosei Co., Ltd. Deposition method of III group nitride compound semiconductor laminated structure
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8502259B2 (en) 2008-01-11 2013-08-06 Industrial Technology Research Institute Light emitting device
JP5262206B2 (ja) 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
TWI393268B (zh) * 2008-12-26 2013-04-11 Ind Tech Res Inst 發光元件
JP5310604B2 (ja) 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
KR101053111B1 (ko) * 2011-02-28 2011-08-01 박건 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법
DE102011108080B4 (de) * 2011-07-21 2015-08-20 Otto-Von-Guericke-Universität Magdeburg Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9224903B2 (en) * 2012-04-17 2015-12-29 Kyocera Corporation Method for manufacturing photoelectric converter
WO2013186749A1 (en) * 2012-06-15 2013-12-19 Oc Oerlikon Balzers Ag Method for depositing a group iii nitride semiconductor film
DE112013003237B4 (de) 2012-06-26 2023-06-29 Canon Anelva Corporation Sputterverfahren zum Bilden einer epitaktischen Schicht, Sputtervorrichtung, Herstellverfahren eines lichtemittierenden Halbleiterelements, lichtemittierendes Halbleiterelement und Beleuchtungsvorrichtung
EP2890835B1 (en) * 2012-08-31 2021-09-08 Evatec AG Method for depositing an aluminium nitride layer
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043482A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd スパツタリング装置
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPH1161404A (ja) * 1997-08-21 1999-03-05 Hitachi Ltd 静電吸着装置及びその製造方法並びにそれを用いた加工装置
JP2000064037A (ja) * 1998-08-25 2000-02-29 Showa Shinku:Kk スパッタ装置における膜厚分布制御方法とその装置
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Ｉｉｉ族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
JP2001254167A (ja) * 2000-03-10 2001-09-18 Ricoh Co Ltd スパッタ装置の防着面清掃方法及び防着板
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005210017A (ja) * 2004-01-26 2005-08-04 Yoshinori Oyama 光起電力素子
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2006223261A (ja) 2005-02-21 2006-08-31 Yanmar Co Ltd コンバイン
JP2006223260A (ja) 2005-02-21 2006-08-31 Ikuo Shinoda 植樹ブロック
JP2006291082A (ja) 2005-04-13 2006-10-26 Asahi Kasei Chemicals Corp 感熱記録紙塗工用組成物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3882483B2 (ja) 2000-02-01 2007-02-14 三菱化学メディア株式会社 光記録媒体の製造方法
JP4296462B2 (ja) 2000-11-27 2009-07-15 東洋紡績株式会社 透明導電性フィルム、透明導電性シートおよびタッチパネル
KR100675927B1 (ko) 2000-11-21 2007-02-01 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자 제조 방법
AU2002219978A1 (en) 2000-11-30 2002-06-11 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
CN100415929C (zh) 2003-01-22 2008-09-03 佳能株式会社 烧结体和用它的成膜方法
JP2005277374A (ja) 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP4833616B2 (ja) 2004-09-13 2011-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043482A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd スパツタリング装置
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH1161404A (ja) * 1997-08-21 1999-03-05 Hitachi Ltd 静電吸着装置及びその製造方法並びにそれを用いた加工装置
JP2000064037A (ja) * 1998-08-25 2000-02-29 Showa Shinku:Kk スパッタ装置における膜厚分布制御方法とその装置
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Ｉｉｉ族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
JP2001254167A (ja) * 2000-03-10 2001-09-18 Ricoh Co Ltd スパッタ装置の防着面清掃方法及び防着板
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005210017A (ja) * 2004-01-26 2005-08-04 Yoshinori Oyama 光起電力素子
JP2006223261A (ja) 2005-02-21 2006-08-31 Yanmar Co Ltd コンバイン
JP2006223260A (ja) 2005-02-21 2006-08-31 Ikuo Shinoda 植樹ブロック
JP2006291082A (ja) 2005-04-13 2006-10-26 Asahi Kasei Chemicals Corp 感熱記録紙塗工用組成物

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
KIKUO TOMINAGA ET AL., JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 28, 1989, pages 7
M. ISHIHARA ET AL., THIN SOLID FILMS, vol. 316, 1998, pages 152
T. KIKUMA ET AL., VACUUM, vol. 66, 2002, pages 233
Y. USHIKU ET AL., PROCEEDINGS OF THE 21ST CENTURY COMBINED SYMPOSIUM, vol. 2, 2003, pages 295

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238783A (ja) * 2008-03-25 2009-10-15 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板、発光素子及び電子素子
KR101268139B1 (ko) 2008-06-04 2013-05-27 도요다 고세이 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US8669129B2 (en) 2008-06-04 2014-03-11 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp

Also Published As

Publication number Publication date
KR20090048590A (ko) 2009-05-14
US8227284B2 (en) 2012-07-24
EP2056339B1 (en) 2020-04-15
EP2056339A1 (en) 2009-05-06
EP2056339A4 (en) 2015-09-30
TW200834670A (en) 2008-08-16
US20090315046A1 (en) 2009-12-24
TWI408733B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
WO2008020599A1 (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
US8012784B2 (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
JP4644754B2 (ja) Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US8669129B2 (en) Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
EP2200099A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
WO2008056637A1 (fr) Procédé de fabrication d&#39;élément émetteur de lumière semi-conducteur à composé de nitrure de groupe iii, cet élément et lampe associée
US20100213476A1 (en) Group-iii nitride compound semiconductor light-emitting device, method of manufacturing group-iii nitride compound semiconductor light-emitting device, and lamp
WO2008075559A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2008075679A1 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780030345.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07792537

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007792537

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12373655

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020097002962

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU