WO2024075388A1 - 発光素子および発光素子の製造方法 - Google Patents

発光素子および発光素子の製造方法 Download PDF

Info

Publication number
WO2024075388A1
WO2024075388A1 PCT/JP2023/028862 JP2023028862W WO2024075388A1 WO 2024075388 A1 WO2024075388 A1 WO 2024075388A1 JP 2023028862 W JP2023028862 W JP 2023028862W WO 2024075388 A1 WO2024075388 A1 WO 2024075388A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
buffer layer
gallium nitride
substrate
light
Prior art date
Application number
PCT/JP2023/028862
Other languages
English (en)
French (fr)
Inventor
雅延 池田
眞澄 西村
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2024075388A1 publication Critical patent/WO2024075388A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • One embodiment of the present invention relates to a semiconductor element, such as a light-emitting element or a transistor, and a method for manufacturing the same.
  • a semiconductor element such as a light-emitting element or a transistor
  • a method for manufacturing the same for example, one embodiment of the present invention relates to a semiconductor element including a gallium nitride semiconductor and a method for manufacturing the same.
  • Typical examples of semiconductor elements include light-emitting elements and transistors.
  • semiconductor elements that contain nitrides of group 13 elements, such as gallium nitride (GaN) and indium nitride (InN).
  • GaN gallium nitride
  • InN indium nitride
  • Patent Documents 1 to 3 disclose that light-emitting elements and transistors having semiconductor layers that contain nitrides of group 13 elements can be formed on glass substrates.
  • An object of one embodiment of the present invention is to provide a semiconductor element having a novel structure and a method for manufacturing the same.
  • an object of one embodiment of the present invention is to provide a light-emitting element or transistor that contains a group 13 element and a group 15 element in the semiconductor layer and a method for manufacturing the same.
  • the light-emitting device includes a substrate including amorphous glass, a first buffer layer, a second buffer layer, a gallium nitride layer, a stack, and a cathode and an anode.
  • the first buffer layer is located on the substrate and includes aluminum and oxygen.
  • the second buffer layer is located on the first buffer layer and includes aluminum and nitrogen.
  • the gallium nitride layer is located on the second buffer layer.
  • the stack is located on the gallium nitride layer and includes an n-type cladding layer, a p-type cladding layer, and a light-emitting layer between the n-type cladding layer and the p-type cladding layer.
  • the cathode and the anode are located on the n-type cladding layer and the p-type cladding layer, respectively.
  • the n-type cladding layer, the p-type cladding layer, and the light-emitting layer each include a Group 13 element and a Group 15 element.
  • One embodiment of the present invention is a method for manufacturing a light-emitting device.
  • the method includes forming a first buffer layer on a substrate containing amorphous glass, forming a second buffer layer on the first buffer layer, forming a gallium nitride layer on the second buffer layer by a sputtering method, forming a laminate including an n-type cladding layer, a p-type cladding layer, and a light-emitting layer between the n-type cladding layer and the p-type cladding layer on the gallium nitride layer by a sputtering method, and forming a cathode and an anode on each of the n-type cladding layer and the p-type cladding layer, wherein each of the n-type cladding layer, the p-type cladding layer, and the light-emitting layer includes a group 13 element and a group 15 element.
  • One embodiment of the present invention is a display device that includes a plurality of the above-described light-emitting elements.
  • One embodiment of the present invention is a transistor.
  • the transistor includes a substrate containing amorphous glass, a first buffer layer, a second buffer layer, an active layer containing a group 13 element and a group 15 element, a gate insulating film, a gate electrode, and a first terminal and a second terminal.
  • the first buffer layer is located on the substrate, and the second buffer layer is located on the first buffer layer.
  • the active layer is located on the second buffer layer, and the gate insulating film is located on the active layer.
  • the first terminal and the second terminal are located on the active layer and are in contact with the active layer.
  • the gate electrode is located on the active layer via the gate insulating film.
  • FIG. 1 is a schematic end view of a light-emitting device according to an embodiment of the present invention.
  • FIG. 1 is a schematic end view of a light-emitting device according to an embodiment of the present invention.
  • 4 is a graph showing the relationship of lattice constants of components included in a light-emitting device according to an embodiment of the present invention.
  • 5A to 5C are schematic end views illustrating a method for manufacturing a light-emitting device according to one embodiment of the present invention.
  • 5A to 5C are schematic end views illustrating a method for manufacturing a light-emitting device according to one embodiment of the present invention.
  • 5A to 5C are schematic end views illustrating a method for manufacturing a light-emitting device according to one embodiment of the present invention.
  • 5A to 5C are schematic end views illustrating a method for manufacturing a light-emitting device according to one embodiment of the present invention.
  • 5A to 5C are schematic end views illustrating a method for manufacturing a light-emitting device according to one embodiment of the present invention.
  • 5A to 5C are schematic end views illustrating a method for manufacturing a light-emitting device according to one embodiment of the present invention.
  • FIG. 1 is a schematic end view of a transistor according to an embodiment of the present invention.
  • FIG. 1 is a schematic end view of a transistor according to an embodiment of the present invention.
  • the term "on top” is used, unless otherwise specified, to include both a case in which another structure is placed directly on top of a structure so as to be in contact with the structure, and a case in which another structure is placed above a structure via yet another structure.
  • a structure exposed from another structure refers to a configuration in which a portion of a structure is not covered by another structure, and includes a configuration in which the portion not covered by the other structure is covered by yet another structure.
  • the configuration expressed by this expression also includes a configuration in which a structure is not in contact with the other structure.
  • the light-emitting device is an inorganic light-emitting diode (LED) having a semiconductor layer containing a Group 13 element and a Group 15 element.
  • LED inorganic light-emitting diode
  • FIG. 1A shows a schematic end view of a light-emitting device 100 according to an embodiment of the present invention.
  • the light-emitting device 100 has a substrate 102 containing amorphous glass, and two buffer layers (a first buffer layer 110 and a second buffer layer 112) on the substrate 102.
  • the light-emitting device 100 further has a gallium nitride layer 120 on the second buffer layer 112 in contact with the second buffer layer 112, and has a laminate on the gallium nitride layer 120 including an n-type cladding layer 122, a p-type cladding layer 126, and a light-emitting layer 124 sandwiched between the n-type cladding layer 122 and the p-type cladding layer 126.
  • the light-emitting device 100 further has an anode 128 and a cathode 130 provided on the p-type cladding layer 126 and the gallium nitride layer 120, respectively.
  • the first buffer layer 110 may be in direct contact with the substrate 102, or may be provided on the substrate 102 via an overcoat 104 having an arbitrary configuration.
  • anode 128 and the cathode 130 that is equal to or greater than the light emission threshold voltage, holes and electrons are injected from the anode 128 and the cathode 130, respectively, and the holes and electrons recombine in the light emitting layer 124, resulting in light emission.
  • the light-emitting element 100 may further include a protective film 140 on the anode 128 and the cathode 130.
  • the light-emitting element 100 may also include an undercoat 106 under the substrate 102. These configurations are described below.
  • the substrate 102 is a component that supports each component provided thereon, and includes amorphous glass.
  • a substrate having a high strain point and high surface flatness is used as the substrate 102.
  • the substrate 102 preferably has a strain point of 600° C. or higher.
  • the substrate 102 may be thick enough to be flexible (e.g., 0.1 mm or more and 0.5 mm or less), or may be thicker than this (e.g., 0.5 mm or more and 2 mm or less).
  • the substrate 102 is a glass substrate known as alkali-free glass.
  • the substrate 102 contains silicon dioxide, aluminum oxide, boron oxide, and alkaline earth metal oxides such as calcium oxide and barium oxide.
  • the content of alkali metals such as sodium in the substrate 102 is preferably 0.1% or less.
  • the overcoat 104 which is an optional configuration, is provided on the substrate 102 so as to be in contact with the substrate 102.
  • the overcoat 104 has a function of preventing the diffusion of impurities such as trace amounts of alkali metal ions contained in the substrate 102, and is a laminate of one or more films containing silicon-containing inorganic compounds such as silicon oxide and silicon nitride.
  • the overcoat 104 is formed, for example, by a sputtering method or a chemical vapor deposition (CVD) method.
  • the undercoat 106 which is disposed under the substrate 102 and is provided so as to be in contact with the substrate 102, is a film having a function of suppressing the detachment of water and the like from the substrate 102 under high temperature conditions during the manufacture of the light emitting element 100, and preventing impurities containing oxygen from being mixed into the gallium nitride layer 120 constituting the light emitting element 100 and the semiconductor layers provided thereon, such as the n-type cladding layer 122, the light emitting layer 124, and the p-type cladding layer 126.
  • the undercoat 106 has a function of preventing warping of the substrate 102 caused by the difference in thermal expansion coefficient between the substrate 102 and the gallium nitride layer 120.
  • the undercoat 106 having such a function is configured so that its thermal expansion coefficient is between that of the substrate 102 and that of the gallium nitride layer 120. Specifically, the undercoat 106 is configured so that its thermal expansion coefficient is higher than 4.0 ⁇ 10 ⁇ 6 /° C. and less than 5.0 ⁇ 10 ⁇ 6 /° C.
  • a film containing aluminum nitride, a film containing aluminum oxide, or a laminate of these can be used as the undercoat 106.
  • the undercoat 106 may be formed by using a sputtering method or the like.
  • the first buffer layer 110 and the second buffer layer 112 are configured to contribute to the promotion of crystallization of the gallium nitride layer 120 provided thereon.
  • the first buffer layer 110 and the second buffer layer 112 are films that prevent deformation (warping) of the substrate 102 under high temperature conditions during the manufacture of the light emitting element 100 by improving adhesion with the substrate 102, and prevent peeling and cracking of each layer provided thereon. For this reason, by using the first buffer layer 110 and the second buffer layer 112, it is possible to prevent cracking in the gallium nitride layer 120 and the semiconductor layer provided thereon without deformation of the substrate 102 or peeling of the gallium nitride layer 120, and to improve the crystallinity of these layers.
  • the first buffer layer 110 is provided on the substrate 102 directly or via an overcoat 104.
  • the first buffer layer 110 includes an inorganic compound containing aluminum and oxygen, specifically, aluminum oxide.
  • the first buffer layer 110 may include aluminum oxide (aluminum oxynitride) containing nitrogen in addition to aluminum and oxygen.
  • the composition of the first buffer layer 110 can be expressed by Al x O y (Formula 1), where y/x in Formula 1 may be 1.4 or more and 1.6 or less.
  • the composition of the first buffer layer 110 can be expressed by Al x O y N z (Formula 2).
  • (2y+3z)/3x may be 0.9 or more and 1.1 or less, and z/y may be 0.05 or more and 0.2 or less. Since the first buffer layer 110 contains aluminum oxide or aluminum oxide containing nitrogen, the first buffer layer 110 can form a strong bond with the aluminum oxide contained in the substrate 102 containing amorphous glass. Therefore, peeling between the substrate 102 and the first buffer layer 110 is effectively suppressed.
  • the composition of the first buffer layer 110 may be constant in the thickness direction, or the oxygen concentration may decrease as the distance from the substrate 102 increases (i.e., as the oxygen concentration approaches the second buffer layer 112). In this way, by forming the first buffer layer 110 with a low oxygen concentration on the upper surface, the oxygen concentration in the second buffer layer 112 in contact with the first buffer layer 110 can be reduced.
  • the surface of the first buffer layer 110 has high flatness.
  • the thickness of the first buffer layer 110 is preferably 50 nm or less, and the first buffer layer 110 is formed with a thickness of, for example, 2 nm to 50 nm.
  • the second buffer layer 112 is provided on the first buffer layer 110 so as to be in contact with the first buffer layer 110.
  • the second buffer layer 112 includes an inorganic compound containing aluminum and nitrogen, such as aluminum nitride.
  • the composition of the second buffer layer 112 can be expressed as Al x N y (Formula 3), where x/y may be 0.9 or more and 1.1 or less.
  • the second buffer layer 112 may contain oxygen, but the concentration thereof (for example, the average concentration of oxygen in the second buffer layer 112) is lower than that of the first buffer layer 110.
  • the composition of the second buffer layer 112 may also be constant in the thickness direction, or the nitrogen concentration may increase or decrease as the distance from the first buffer layer 110 increases (i.e., as the layer approaches the gallium nitride layer 120). Alternatively, the nitrogen concentration may vary in the film thickness direction with increasing distance from the first buffer layer 110 such that the ratio of x to y (x/y) in Equation 3 approaches 1.
  • the composition of the second buffer layer 112 is preferably substantially AlN (i.e., x and y are the same or substantially the same).
  • the surface of the second buffer layer 112 is also highly flat.
  • the second buffer layer 112 can contain aluminum nitride, and therefore can have a hexagonal close-packed structure, a face-centered cubic structure, or a structure equivalent thereto.
  • the hexagonal close-packed structure or a structure equivalent thereto includes a crystal structure in which the c-axis is not perpendicular to the a-axis and the b-axis. Therefore, in this structure, the second buffer layer 112 is oriented in the (0001) direction, i.e., the c-axis direction, relative to its surface.
  • the second buffer layer 112 having a face-centered cubic structure or a structure equivalent thereto is oriented in the (111) direction relative to its surface.
  • the c-axis of the second buffer layer 112 is oriented in a direction perpendicular or approximately perpendicular to the surface on which the second buffer layer 112 is provided (i.e., the upper surface of the first buffer layer 110).
  • the second buffer layer 112 and the gallium nitride layer 120, n-type cladding layer 122, light-emitting layer 124, and p-type cladding layer 126 formed thereon contain semiconductors containing group 13 and group 15 elements such as gallium nitride, but gallium nitride has a hexagonal close-packed structure and is known to grow crystals in the c-axis direction so as to minimize its surface energy.
  • the gallium nitride layer 120 on the second buffer layer 112
  • crystal growth in the c-axis direction of not only the gallium nitride layer 120 but also the semiconductor layer formed thereon is promoted.
  • the crystallinity of these layers is improved, and excellent characteristics as a light-emitting element can be obtained.
  • thermal expansion coefficients of the first buffer layer and the second buffer layer are both between the thermal expansion coefficient of the substrate 102 and the thermal expansion coefficient of the gallium nitride layer 120.
  • the thermal expansion coefficient of the substrate 102 containing amorphous glass is 3.5 ⁇ 10 ⁇ 6 /°C to 3.9 ⁇ 10 ⁇ 6 /°C
  • the expansion coefficient of the gallium nitride contained in the gallium nitride layer 120 in the in-plane direction is 5.6 ⁇ 10 ⁇ 6 /°C.
  • the thermal expansion coefficient of the first buffer layer 110 in the in-plane direction depends on the composition and is 3.5 ⁇ 10 ⁇ 6 /°C or more and 5.6 ⁇ 10 ⁇ 6 /°C or less.
  • the thermal expansion coefficient in the in-plane direction of the second buffer layer 112 also depends on the composition, and is 3.6 ⁇ 10 ⁇ 6 /° C. or more and 4.6 ⁇ 10 ⁇ 6 /° C. or less. Therefore, in the light emitting device 100, the thermal expansion coefficient in the in-plane direction can be changed (increased) stepwise in the direction from the substrate 102 to the gallium nitride layer 120, and there is no large difference in the thermal expansion coefficient between adjacent components. As a result, no large stress is generated under high temperature conditions during the manufacture of the light emitting device 100, and peeling between adjacent components and the generation of cracks in each layer can be effectively prevented.
  • the lattice constant is generally not defined, but it can be said that the crystal structure of silicon oxide, which is its main component, determines the crystallinity of the first buffer layer 110 provided on the substrate 102. Therefore, in this specification, the value 0.491 nm calculated from the broad peak of 2 ⁇ in the X-ray diffraction of amorphous glass near 22° is adopted as the lattice constant in the a-axis direction of the substrate 102.
  • the lattice constant in the a-axis direction of the gallium nitride contained in the gallium nitride layer 120 is 0.318 nm.
  • the lattice constants in the a-axis direction of the first buffer layer 110 and the second buffer layer 112 having the above configuration both depend on the composition, the former being 0.355 nm or more and 0.480 nm or less, and the latter being 0.300 nm or more and 0.330 nm or less.
  • the relationship of the lattice constants among the substrate 102, the first buffer layer 110, the second buffer layer 112, and the gallium nitride layer 120 is shown diagrammatically in Fig. 2.
  • the lattice constant in the a-axis direction is gradually reduced in the order of the substrate 102, the first buffer layer 110, the second buffer layer 112, and the gallium nitride layer 120.
  • the difference in the lattice constants in the a-axis direction between the first buffer layer 110 containing aluminum oxide and the gallium nitride layer 120 containing gallium nitride ( ⁇ 1 ) is smaller than the difference in the lattice constants ( ⁇ 2 ) between the substrate 102 containing amorphous glass and the gallium nitride layer 120.
  • the difference in lattice constant in the a-axis direction between the second buffer layer 112 containing aluminum nitride and the gallium nitride layer 120 ( ⁇ 3 ) is smaller than that between the substrate 102 and the gallium nitride layer 120 ( ⁇ 2 ), and is also smaller than that between the first buffer layer 110 and the gallium nitride layer 120 ( ⁇ 1 ).
  • the difference ⁇ 3 in the lattice constant in the a-axis direction between the second buffer layer 112 and the gallium nitride layer 120 is small, the crystal structure of the gallium nitride layer 120 formed on the second buffer layer 112 is easily affected by the second buffer layer 112. Therefore, when the second buffer layer 112 is highly c-axis oriented, the crystallization in the c-axis direction of the gallium nitride layer 120 is also effectively promoted, but when the crystallinity of the second buffer layer 112 is low, the gallium nitride layer 120 cannot be sufficiently crystallized, which causes a decrease in the crystallite size.
  • the difference ⁇ 2 between the lattice constant of the substrate 102 and the lattice constant of the second buffer layer 112 is large, and when the second buffer layer is formed directly on the substrate 102, the crystal growth of the second buffer layer 112 is hindered due to the large difference in lattice constant.
  • the mismatch in the lattice constant between the substrate 102 and the second buffer layer 112 is alleviated, and by forming the second buffer layer 112 on the first buffer layer 110, the crystallization of the second buffer layer 112 can be promoted.
  • the second buffer layer 112 having improved crystallinity is obtained, and by forming the gallium nitride layer 120 on this, the crystallinity in the c-axis direction of the gallium nitride layer 120 can be improved. As a result, the crystallinity of the semiconductor layer provided on the gallium nitride layer 120 can also be improved, and a light-emitting element 100 having excellent characteristics can be provided.
  • the gallium nitride layer 120 includes gallium nitride.
  • Gallium nitride is given p-type or n-type conductivity by adding a dopant, but the gallium nitride layer 120 may be an undoped gallium nitride layer that does not include a dopant.
  • the gallium nitride layer 120 may include n-type gallium nitride containing a dopant that imparts n-type conductivity (such as silicon or germanium), or p-type gallium nitride containing a dopant that imparts p-type conductivity (such as magnesium, zinc, cadmium, or beryllium).
  • n-type cladding layer, light-emitting layer, p-type cladding layer The n-type cladding layer 122, light-emitting layer 124, and p-type cladding layer 126 are configured to emit visible light by recombining holes and electrons injected from the anode 128 and the cathode 130, respectively.
  • the n-type cladding layer 122, light-emitting layer 124, and p-type cladding layer 126 may each have a single-layer structure, or a laminated structure in which multiple layers are laminated. In the example shown in FIG.
  • the n-type cladding layer 122, light-emitting layer 124, and p-type cladding layer 126 are laminated in this order from the substrate 102 side, but the semiconductor layers may be configured in the reverse order.
  • the gallium nitride layer 120 is configured to contain undoped gallium nitride or p-type gallium nitride, and the p-type cladding layer 126, light-emitting layer 124, and n-type cladding layer 122 are formed thereon.
  • the n-type cladding layer 122, the light-emitting layer 124, and the p-type cladding layer 126 are semiconductor layers containing Group 13 elements and Group 15 elements, respectively. Specifically, these layers contain semiconductors containing aluminum, gallium, and/or indium, as well as nitrogen, phosphorus, and/or arsenic. Typical semiconductors include gallium-based materials.
  • Examples include gallium nitride-based materials such as gallium nitride, aluminum gallium nitride (AlGaN), and indium gallium nitride (InGaN), and gallium phosphide-based materials such as gallium phosphide (GaP) and aluminum indium gallium phosphide (AlGaInP).
  • the n-type cladding layer 122 and the p-type cladding layer 126 may further contain the above-mentioned dopants. By adding a dopant, it is possible to control the valence electrons of each layer and also to control the band gap.
  • the gallium nitride layer 120 and the layer provided in contact therewith may have the same composition.
  • the light-emitting layer 124 may be, for example, a single-layer structure of indium gallium nitride, or may have a quantum well structure.
  • a quantum well structure is a structure in which multiple thin films with different bandgaps and thicknesses of about 1 to 5 nm are alternately stacked. Examples of such structures include an alternating stack of indium gallium nitride and gallium nitride, an alternating stack of indium gallium arsenide phosphide (GaInAsP) and indium phosphide (InP), and an alternating stack of aluminum indium arsenide (AlInAs) and indium gallium arsenide (InGaAs).
  • the anode 128 and the cathode 130 inject holes and electrons into the p-type cladding layer 126 and the n-type cladding layer 122, respectively.
  • the anode 128 may be made of a metal such as palladium or gold, an alloy thereof, or a thin film of a conductive oxide that transmits visible light, such as indium-tin mixed oxide (ITO) or indium-zinc mixed oxide (IZO).
  • the cathode 130 may be made of a metal such as aluminum, titanium, gold, silver, or indium, or an alloy thereof. Both the anode 128 and the cathode 130 may have a single-layer structure, or may be a laminate of multiple films having different compositions.
  • the protective film 140 is configured to prevent impurities such as oxygen and water from entering the light-emitting element 100, and is composed of one or more films containing a silicon-containing inorganic compound such as silicon oxide or silicon nitride.
  • the protective film 140 has openings for exposing the anode 128 and the cathode 130, and wiring (not shown) is electrically connected to the anode 128 and the cathode 130 by using these openings.
  • the first buffer layer 110 and the second buffer layer 112 are laminated on the substrate 102 containing amorphous glass, and the gallium nitride layer 120 is provided on top of them.
  • the substrate 102 and the first buffer layer 110 contain aluminum oxide, so that a strong bond is obtained between them.
  • the thermal expansion coefficient increases stepwise from the first buffer layer 110 to the gallium nitride layer 120, and there is no large difference in the thermal expansion coefficient between adjacent components, so that peeling and cracking under high temperature conditions can be prevented.
  • the first buffer layer 110 having the lattice constant between the substrate 102 and the second buffer layer 112 is provided between the substrate 102 and the second buffer layer 112, which have a large difference in lattice constant, the large lattice mismatch between the substrate 102 and the second buffer layer 112 can be alleviated. Therefore, by providing the second buffer layer 112 on the first buffer layer 110 having a high bonding strength with the substrate 102, the crystallinity of the second buffer layer 112 can be greatly improved compared to the case where the second buffer layer 112 is provided directly on the substrate 102.
  • the crystallinity of the n-type cladding layer 122, the light-emitting layer 124, and the p-type cladding layer 126, which determine the function of the light-emitting element 100, is improved, making it possible to provide a light-emitting element with excellent characteristics.
  • the aluminum oxide, aluminum oxynitride, and aluminum nitride contained in the first buffer layer 110 and the second buffer layer 112 are highly resistant to various etchants used in photolithography processes, and therefore will not be lost or damaged during the manufacturing process of the light-emitting element 100 described below. Therefore, it is possible to manufacture a highly reliable light-emitting element 100 using various conventional devices for manufacturing semiconductor devices.
  • the structure of the light-emitting element 100 is not limited to the above-mentioned structure.
  • three or more buffer layers may be provided between the substrate 102 and the gallium nitride layer 120.
  • a third buffer layer 114 on the second buffer layer 112 and a fourth buffer layer 116 on the third buffer layer 114 may be provided. Adjacent buffer layers are provided to contact each other.
  • the third buffer layer 114 and the fourth buffer layer 116 may have the same configuration as the first buffer layer 110 and the second buffer layer 112, respectively.
  • each of the first buffer layer 110 to the fourth buffer layer 116 may contain aluminum oxide, aluminum oxynitride, or aluminum nitride, with the oxygen concentration decreasing and the nitrogen concentration increasing in the order from the first buffer layer 110 to the fourth buffer layer 116.
  • the fourth buffer layer 116 contains aluminum nitride.
  • the lattice mismatch between the buffer layer in contact with the gallium nitride layer 120 and the substrate 102 is alleviated, and the difference in thermal expansion coefficient between adjacent structures can be reduced.
  • a gallium nitride layer 120 with high crystallinity can be formed, and the occurrence of peeling and cracks can be suppressed.
  • Second Embodiment In this embodiment, a description will be given of a method for manufacturing the light emitting device 100. Descriptions of configurations that are the same as or similar to the configuration described in the first embodiment may be omitted.
  • the overcoat 104 and the undercoat 106 are formed on the top and bottom of the substrate 102, respectively.
  • the substrate 102 There is no restriction on the size of the substrate 102, and it is also possible to use a large amorphous glass substrate, also called mother glass, as the substrate 102.
  • a large amorphous glass substrate also called mother glass
  • an amorphous glass substrate having a size of 600 mm ⁇ 720 mm, called 3.5th generation glass, a size of 730 mm ⁇ 920 mm, called 4.5th generation glass, a size of 1500 mm ⁇ 1850 mm, or a size larger than that, called 6th generation glass may be used. Therefore, a plurality of light-emitting elements 100 can be manufactured using one substrate 102.
  • the overcoat 104 and the undercoat 106 may be formed using a CVD method or a sputtering method. Note that the overcoat 104 and the undercoat 106 are optional configurations, so it is not necessary to form one or both of them.
  • the first buffer layer 110 is then formed on the substrate 102 (FIG. 3B).
  • the first buffer layer 110 can be formed by a sputtering method.
  • the first buffer layer 110 contains aluminum oxide, for example, aluminum or aluminum oxide may be used as a target, and oxygen radicals may be irradiated during reactive sputtering with a mixed gas of argon and oxygen to form the first buffer layer 110.
  • an aluminum oxide target may be sputtered with argon, and the resulting first buffer layer 110 may be subjected to oxygen radical treatment.
  • the substrate 102 may be irradiated with oxygen plasma to form an oxygen-excessive layer on the surface of the substrate 102, an aluminum target may be sputtered thereon to form a thin aluminum film, and then the thin aluminum film may be converted into an aluminum oxide film by heating (annealing), thereby forming the first buffer layer 110.
  • an aluminum target may be sputtered using argon or a mixed gas of argon and oxygen to form an aluminum thin film or an aluminum thin film containing aluminum oxide on the substrate 102, and then the aluminum may be oxidized by oxygen plasma or oxygen radical treatment to form the first buffer layer 110.
  • the first buffer layer 110 may be formed by reactive sputtering using a mixed gas of argon, oxygen, and nitrogen, using, for example, an aluminum target or an aluminum oxide target. At this time, the obtained first buffer layer 110 may be subjected to oxygen radical treatment and/or nitrogen radical treatment. Alternatively, the first buffer layer 110 may be formed by reactive sputtering using a mixed gas of argon and nitrogen, using an aluminum oxide target. Alternatively, the first buffer layer 110 may be formed by sputtering an aluminum oxynitride target using argon.
  • the substrate 102 may be irradiated with nitrogen dioxide plasma to oxynitride the surface of the substrate 102, followed by sputtering an aluminum target to form an aluminum thin film, and further annealing to oxynitride the aluminum, thereby forming the first buffer layer 110.
  • an aluminum target may be sputtered with argon to form an aluminum thin film, and the aluminum thin film may be oxynitrided using oxygen and nitrogen plasma.
  • the first buffer layer 110 may be formed by sputtering an aluminum target, an aluminum oxynitride target, or an aluminum oxide target with argon while simultaneously performing oxygen radical treatment and nitrogen radical irradiation.
  • the first buffer layer 110 can be configured so that the oxygen concentration decreases as the distance from the substrate 102 increases. This allows aluminum oxide closer to a stoichiometric ratio to be formed on the upper surface of the first buffer layer 110.
  • the oxygen partial pressure can be reduced as the film grows.
  • annealing may be performed to promote crystallization and increase the density of the layer.
  • the temperature at this time may be appropriately selected from the range of 500°C to 700°C, for example.
  • the second buffer layer 112 is formed on the first buffer layer 110 (FIG. 3B).
  • the second buffer layer 112 may also be formed by a sputtering method.
  • the second buffer layer 112 may be formed by sputtering an aluminum nitride target with argon.
  • the second buffer layer 112 may be formed by performing reactive sputtering on an aluminum target or an aluminum nitride target using a mixed gas of argon and nitrogen.
  • the obtained second buffer layer 112 may be further subjected to nitrogen radical treatment.
  • the second buffer layer 112 may be formed by sputtering an aluminum target or an aluminum nitride target with argon and irradiating the target with nitrogen radicals at the same time.
  • the nitrogen concentration may also vary in the film thickness direction in the second buffer layer 112.
  • the nitrogen concentration may be controlled by controlling the partial pressure of nitrogen in reactive sputtering, or the nitrogen concentration on the surface of the second buffer layer 112 may be increased by nitrogen radical treatment.
  • the second buffer layer 112 may be annealed to promote crystallization and increase the density of the layer.
  • the temperature at this time may be appropriately selected from the range of 500°C to 700°C, for example.
  • first buffer layer 110 and the second buffer layer 112 are formed successively in the same chamber, or in separate chambers while maintaining a vacuum state without returning to atmospheric conditions. This makes it possible to prevent impurities from being mixed into the interface between the first buffer layer 110 and the second buffer layer 112, and to more effectively promote crystallization of the second buffer layer 112.
  • a gallium nitride layer 120 is formed on the second buffer layer 112, and semiconductor layers, that is, an n-type cladding layer 122, a light-emitting layer 124, and a p-type cladding layer 126 are sequentially formed thereon (FIG. 3C).
  • semiconductor layers that is, an n-type cladding layer 122, a light-emitting layer 124, and a p-type cladding layer 126 are sequentially formed thereon (FIG. 3C).
  • These layers can also be formed by using a sputtering method.
  • these layers can be formed by sputtering a semiconductor target such as gallium nitride with argon in the presence of plasma.
  • a target containing the dopant can be used.
  • a gallium nitride target and a target for the dopant can be sputtered simultaneously.
  • a light-emitting layer 124 in which an indium gallium nitride film and a gallium nitride film are alternately stacked can be formed.
  • the light-emitting layer 124 is an indium gallium nitride film
  • a gallium nitride target and an indium target are sputtered simultaneously
  • a gallium nitride film is formed, a gallium nitride target is sputtered, thereby forming the light-emitting layer 124 in which an indium gallium nitride film and a gallium nitride film are alternately stacked.
  • the n-type cladding layer 122 to the p-type cladding layer 126 are patterned.
  • the patterning is performed so that a plurality of stacked bodies including the n-type cladding layer 122, the light-emitting layer 124, and the p-type cladding layer 126 are arranged in an island shape on the gallium nitride layer 120. Since each stacked body constitutes one light-emitting device 100, this method makes it possible to form a plurality of light-emitting devices 100 that share the gallium nitride layer 120 on one substrate 102.
  • the patterning can be performed by applying known photolithography, so a detailed description will be omitted.
  • the anode 128 and the cathode 130 are formed on the p-type cladding layer 126 and the n-type cladding layer 122, respectively (FIG. 4B).
  • the anode 128 and the cathode 130 may be formed by using a method such as vacuum deposition, electron beam deposition, CVD, or sputtering.
  • a method such as vacuum deposition, electron beam deposition, CVD, or sputtering.
  • one or more films containing a silicon-containing inorganic compound are formed to cover the anode 128 and the cathode 130 using a CVD or sputtering method, and then the protective film 140 is etched to expose parts of the anode 128 and the cathode 130.
  • the protective film 140 is also formed on the side surfaces of the substrate 102 (FIG. 4C).
  • the substrate 102 is cut along the dotted lines in FIG. 4C to obtain the light-emitting element 100 shown in FIG. 1A.
  • the first buffer layer 110 through the p-type cladding layer 126 can all be formed by sputtering. Therefore, the temperature during film formation is from room temperature to less than 600°C, typically 100°C or higher and 400°C or lower. Therefore, multiple light-emitting elements 100 can be manufactured using a substrate 102 containing inexpensive amorphous glass.
  • the gallium nitride layer 120 to the p-type cladding layer 126 are formed on the second buffer layer 112. Therefore, even without applying the vapor phase epitaxial growth that has been conventionally used to form inorganic semiconductor layers, the semiconductor particles expelled by sputtering the semiconductor target are deposited to form each layer, and are simultaneously induced by the second buffer layer 112 to be effectively c-axis oriented. As a result, high temperatures are not required when forming the p-type cladding layer 126 from the first buffer layer 110, and each layer can have high crystallinity, and the light emitting device 100 can exhibit excellent characteristics as an LED.
  • FIG. 5A a schematic end view of a high electron mobility field-effect transistor 150 is shown in FIG. 5A.
  • the transistor 150 has a substrate 102, and includes a first buffer layer 110 and a second buffer layer 112 on the substrate 102, and an active layer (also called an electron transit layer) 152 on the second buffer layer 112.
  • the active layer 152 corresponds to the gallium nitride layer 120 of the light-emitting element 100 described in the first embodiment.
  • the transistor 150 further includes an electron supply layer 158 on the active layer 152, and a pair of terminals (a first terminal 154 and a second terminal 156) located on the active layer 152 and electrically connected to the active layer 152 and the electron supply layer 158.
  • the first terminal 154 and the second terminal 156 may be in contact with the active layer 152, or may be connected to the active layer 152 via the electron supply layer 158 (not shown).
  • the transistor 150 further includes a gate electrode 162 that is in direct contact with the electron supply layer 158 or is provided on the electron supply layer 158 via a gate insulating film 160 of any configuration.
  • the active layer 152 and the electron supply layer 158 are stacked to form a source/drain current path when the transistor 150 is driven.
  • the active layer 152 and the electron supply layer 158 contain a group 13 element and a group 15 element.
  • the active layer 152 and the electron supply layer 158 may contain undoped gallium nitride and n-type aluminum gallium nitride, respectively.
  • the active layer 152 and the electron supply layer 158 may contain undoped gallium arsenide (GaAs) and n-type aluminum gallium arsenide (AlGaAs), respectively.
  • the active layer 152 is provided on the second buffer layer 112 by using a sputtering method so as to be in contact with the second buffer layer 112. For this reason, high temperature film formation is not required as is required for epitaxial growth using MOCVD, and the active layer 152 and the electron supply layer 158 can be formed even when a substrate 102 containing amorphous glass is used. In addition, the crystallization in the c-axis direction of the active layer 152 and the electron supply layer 158 is promoted by the second buffer layer 112 acting as the base thereof.
  • the second buffer layer 112 is not provided directly on the substrate 102 having a large lattice mismatch, but is provided on the first buffer layer 110 for alleviating the lattice mismatch, and therefore has a high c-axis orientation. Therefore, since the second buffer layer 112 also has a high c-axis orientation, it is possible to achieve a high c-axis orientation in these layers even if the active layer 152 and the electron supply layer 158 are formed by using a sputtering method. As a result, a transistor having a high electric field mobility can be provided.
  • the first terminal 154, the second terminal 156, and the gate electrode 162 contain metals such as aluminum, gold, silver, tantalum, molybdenum, titanium, and copper, or alloys containing one or more of the above metals.
  • the gate insulating film 160 which is an arbitrary configuration, contains, for example, silicon-containing inorganic compounds such as silicon oxide and silicon nitride, or so-called high-k materials such as hafnium silicate, zirconium silicate, hafnium oxide, and zirconium oxide. There are no restrictions on the method of forming these configurations, and vacuum deposition, electron beam deposition, CVD, and sputtering can be appropriately adopted. Among them, the first terminal 154, the second terminal 156, the gate insulating film 160, and the gate electrode 162 can be efficiently formed by using the sputtering method and the electron beam deposition method, which have a high film formation rate.
  • the transistor according to this embodiment may be a so-called metal insulator film field effect transistor (MISFET).
  • MISFET metal insulator film field effect transistor
  • the active layer 152 may be formed by a stack of a first active layer 152-1 including a p-type gallium nitride layer and a second active layer 152-2 located on the first active layer 152-1 and including an i-type or n-type gallium nitride layer, without providing the electron supply layer 158.
  • the second active layer 152-2 may be provided in a divided manner between the first active layer 152-1 and the first terminal 154, and between the first active layer 152-1 and the second terminal 156, so as to form a source region and a drain region on the first active layer 152-1, respectively.
  • the active layer 152 which determines its characteristics, is provided on the second buffer layer 112, which is provided on the first buffer layer 110 that alleviates the lattice constant mismatch between the substrate 102 and the second buffer layer 112. Therefore, the c-axis orientation of the active layer 152 is promoted on the second buffer layer 112, whose c-axis orientation has been improved by the first buffer layer 110, and as a result, the active layer 152 has high crystallinity. This allows the transistor 170 to have high electric field mobility.
  • a display device may be combined as appropriate by a person skilled in the art to add or remove components or modify the design, or to add or omit processes or modify conditions, and this is also within the scope of the present invention, provided that the gist of the present invention is maintained.
  • 100 light emitting element, 102: substrate, 104: overcoat, 106: undercoat, 110: first buffer layer, 112: second buffer layer, 114: third buffer layer, 116: fourth buffer layer, 120: gallium nitride layer, 122: n-type cladding layer, 124: light emitting layer, 126: p-type cladding layer, 128: anode, 130: cathode, 140: protective film, 150: transistor, 152: active layer, 152-1: first active layer, 152-2: second active layer, 154: first terminal, 156: second terminal, 158: electron supply layer, 160: gate insulating film, 162: gate electrode, 170: transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

発光素子は、非晶質ガラスを含む基板、第１のバッファ層、第２のバッファ層、窒化ガリウム層、積層体、および陰極と陽極を備える。第１のバッファ層は、基板上に位置し、アルミニウムと酸素を含む。第２のバッファ層は、第１のバッファ層上に位置し、アルミニウムと窒素を含む。窒化ガリウム層は、第２のバッファ層上に位置する。積層体は、窒化ガリウム層上に位置し、ｎ型クラッド層、ｐ型クラッド層、およびｎ型クラッド層とｐ型クラッド層の間の発光層を含む。陰極と陽極は、それぞれｎ型クラッド層とｐ型クラッド層の上に位置する。ｎ型クラッド層、ｐ型クラッド層、および発光層の各々は、第１３族元素と第１５族元素を含む。

Description

発光素子および発光素子の製造方法
　本発明の実施形態の一つは、発光素子やトランジスタなどに例示される半導体素子とその製造方法に関する。例えば、本発明の実施形態の一つは、窒化ガリウム系半導体を含む半導体素子とその製造方法に関する。
　半導体素子の代表例として、発光素子やトランジスタなどが挙げられる。近年、窒化ガリウム（ＧａＮ）や窒化インジウム（ＩｎＮ）などの１３族元素の窒化物を含む半導体素子の開発が精力的に行われている。従来、このような半導体素子はシリコン基板やサファイア基板を利用して作製されてきたが、例えば特許文献１から３では、１３族元素の窒化物を含有する半導体層を有する発光素子やトランジスタがガラス基板上に形成できることが開示されている。
特開２０１９－４１１１３号公報 特開２０１８－１６８０２９号公報 特開２０００－１２４１４０号公報
　本発明の実施形態の一つは、新規な構造を有する半導体素子とその製造方法を提供することを課題の一つとする。あるいは、本発明の実施形態の一つは、１３族元素と１５族元素を半導体層に含む発光素子またはトランジスタとこれらの製造方法を提供することを課題の一つとする。
　本発明の実施形態の一つは、発光素子である。この発光素子は、非晶質ガラスを含む基板、第１のバッファ層、第２のバッファ層、窒化ガリウム層、積層体、および陰極と陽極を備える。第１のバッファ層は、基板上に位置し、アルミニウムと酸素を含む。第２のバッファ層は、第１のバッファ層上に位置し、アルミニウムと窒素を含む。窒化ガリウム層は、第２のバッファ層上に位置する。積層体は、窒化ガリウム層上に位置し、ｎ型クラッド層、ｐ型クラッド層、およびｎ型クラッド層とｐ型クラッド層の間の発光層を含む。陰極と陽極は、それぞれｎ型クラッド層とｐ型クラッド層の上に位置する。ｎ型クラッド層、ｐ型クラッド層、および発光層の各々は、第１３族元素と第１５族元素を含む。
　本発明の実施形態の一つは、発光素子の製造方法である。この製造方法は、非晶質ガラスを含む基板上に第１のバッファ層を形成すること、第１のバッファ層上に第２のバッファ層を形成すること、第２のバッファ層上に窒化ガリウム層をスパッタリング法によって形成すること、ｎ型クラッド層、ｐ型クラッド層、およびｎ型クラッド層とｐ型クラッド層の間の発光層を含む積層体をスパッタリング法によって窒化ガリウム層上に形成すること、ならびにｎ型クラッド層とｐ型クラッド層のそれぞれの上に陰極と陽極を形成することを含み、ｎ型クラッド層、ｐ型クラッド層、および発光層の各々は、第１３族元素と第１５族元素を含む。
　本発明の実施形態の一つは、上記発光素子を複数含む表示装置である。
　本発明の実施形態の一つは、トランジスタである。このトランジスタは、非晶質ガラスを含む基板、第１のバッファ層、第２のバッファ層、第１３族元素と第１５族元素を含む活性層、ゲート絶縁膜、ゲート電極、および第１の端子と第２の端子を備える。第１のバッファ層は基板上に位置し、第２のバッファ層は、第１のバッファ層上に位置する。活性層は第２のバッファ層上に位置し、ゲート絶縁膜は活性層上に位置する。第１の端子と第２の端子は活性層上に位置し、活性層と接する。ゲート電極は、ゲート絶縁膜を介して活性層上に位置する。
本発明の実施形態の一つに係る発光素子の模式的端面図。 本発明の実施形態の一つに係る発光素子の模式的端面図。 本発明の実施形態の一つに係る発光素子に含まれる構成の格子定数の関係を示すグラフ。 本発明の実施形態の一つに係る発光素子の製造方法を示す模式的端面図。 本発明の実施形態の一つに係る発光素子の製造方法を示す模式的端面図。 本発明の実施形態の一つに係る発光素子の製造方法を示す模式的端面図。 本発明の実施形態の一つに係る発光素子の製造方法を示す模式的端面図。 本発明の実施形態の一つに係る発光素子の製造方法を示す模式的端面図。 本発明の実施形態の一つに係る発光素子の製造方法を示す模式的端面図。 本発明の実施形態の一つに係るトランジスタの模式的端面図。 本発明の実施形態の一つに係るトランジスタの模式的端面図。
　以下、本発明の各実施形態について、図面などを参照しつつ説明する。ただし、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
　図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状などについて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。同一、あるいは類似する複数の構造を総じて表す際にはこの符号が用いられ、これらを個々に表す際には符号の後にハイフンと自然数が加えられる。
　本明細書および請求項において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りのない限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
　本明細書および請求項において、「ある構造体が他の構造体から露出する」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。また、この表現で表される態様は、ある構造体が他の構造体と接していない態様も含む。
＜第１実施形態＞
　本実施形態では、本発明の実施形態の一つである発光素子について説明する。この発光素子は、１３族元素と１５族元素を含有する半導体層を有する無機発光ダイオード（ＬＥＤ）である。
１．構造
　本発明の実施形態の一つである発光素子１００の模式的端面図を図１Ａに示す。図１Ａに示すように、発光素子１００は、非晶質ガラスを含む基板１０２を有し、基板１０２上に二つのバッファ層（第１のバッファ層１１０、第２のバッファ層１１２）を備える。発光素子１００は、第２のバッファ層１１２上に第２のバッファ層１１２と接する窒化ガリウム層１２０をさらに有し、窒化ガリウム層１２０上にｎ型クラッド層１２２、ｐ型クラッド層１２６、およびｎ型クラッド層１２２とｐ型クラッド層１２６に挟持される発光層１２４を含む積層体を有する。さらに発光素子１００は、ｐ型クラッド層１２６と窒化ガリウム層１２０の上にそれぞれ設けられる陽極１２８と陰極１３０を備える。第１のバッファ層１１０は、基板１０２と直接接してもよく、あるいは任意の構成であるオーバーコート１０４を介して基板１０２上に設けられてもよい。陽極１２８と陰極１３０の間に発光閾値電圧以上の電位差を与えることで、陽極１２８と陰極１３０からそれぞれホールと電子が注入され、発光層１２４内でホールと電子が再結合し、発光が得られる。
　発光素子１００は、陽極１２８と陰極１３０上に保護膜１４０をさらに有してもよい。また、発光素子１００は、アンダーコート１０６を基板１０２の下に有してもよい。以下、これらの構成について説明する。
（１）基板
　基板１０２は、その上に設けられる各構成を支持する構成であり、非晶質ガラスを含む。好ましくは、歪み点が高く、表面の平坦性が高い基板を基板１０２として用いる。例えば、基板１０２は、歪み点が６００℃以上であることが好ましい。基板１０２は可撓性を有する程度の厚さ（例えば、０．１ｍｍ以上０．５ｍｍ以下）でもよく、あるいはこれ以上の厚さ（例えば、０．５ｍｍ以上２ｍｍ以下）を有してもよい。
　一例として、基板１０２は、無アルカリガラスと呼ばれるガラス基板である。この場合、基板１０２は、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、および酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。基板１０２中のナトリウムなどのアルカリ金属の含有量は０．１％以下であることが好ましい。
（２）オーバーコートとアンダーコート
　任意の構成であるオーバーコート１０４は、基板１０２に接するよう、基板１０２上に設けられる。オーバーコート１０４は、基板１０２に含まれる微量のアルカリ金属イオンなどの不純物の拡散を防ぐ機能を有し、酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物を含む一つまたは複数の膜の積層体である。オーバーコート１０４は、例えばスパッタリング法または化学気相堆積（ＣＶＤ）法で形成される。
　基板１０２の下に配置され、基板１０２に接するように設けられるアンダーコート１０６は、発光素子１００の製造時における高温条件下で基板１０２からの水などの脱離を抑制し、発光素子１００を構成する窒化ガリウム層１２０やその上に設けられる半導体層であるｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６などに酸素を含む不純物が混入することを防止する機能を有する膜である。また、基板１０２と窒化ガリウム層１２０の間の熱膨張係数の差に起因する基板１０２の反りを防止する機能を有する。このような機能を有するアンダーコート１０６は、その熱膨張係数が基板１０２のそれと窒化ガリウム層１２０のそれの間となるように構成される。具体的には、熱膨張係数が４．０×１０－６／℃よりも高く５．０×１０－６／℃未満となるようにアンダーコート１０６が構成される。例えば、窒化アルミニウムを含む膜、酸化アルミニウムを含む膜、またはこれらの積層体をアンダーコート１０６として用いることができる。アンダーコート１０６は、スパッタリング法などを適用して形成すればよい。
（３）第１のバッファ層と第２のバッファ層
　第１のバッファ層１１０と第２のバッファ層１１２は、これらの上に設けられる窒化ガリウム層１２０の結晶化の促進に寄与する構成である。また、第１のバッファ層１１０と第２のバッファ層１１２は、基板１０２との密着性を向上させることで発光素子１００の製造時の高温条件下における基板１０２の変形（反り）を防止するとともに、その上に設けられる各層の剥離やクラック発生を防止する膜である。このため、第１のバッファ層１１０と第２のバッファ層１１２用いることで、基板１０２の変形や窒化ガリウム層１２０などの剥離を伴うことなく、窒化ガリウム層１２０やその上に設けられる半導体層においてクラックの発生が防止でき、かつ、これらの層の結晶性を向上させることができる。
ア　第１のバッファ層
　第１のバッファ層１１０は、直接またはオーバーコート１０４を介して基板１０２の上に設けられる。第１のバッファ層１１０は、アルミニウムと酸素を含有する無機化合物を含み、具体的には、酸化アルミニウムを含む。第１のバッファ層１１０は、アルミニウムと酸素に加えて窒素を含有する酸化アルミニウム（酸窒化アルミニウム）を含んでもよい。例えば、第１のバッファ層１１０の組成はＡｌｘＯｙ（式１）で表すことができ、式１においてｙ／ｘは１．４以上１．６以下でもよい。あるいは、第１のバッファ層１１０の組成は、ＡｌｘＯｙＮｚ（式２）で表すことができる。式２において（２ｙ＋３ｚ）／３ｘは０．９以上１．１以下でもよく、ｚ／ｙは０．０５以上０．２以下でもよい。第１のバッファ層１１０が酸化アルミニウムまたは窒素を含有する酸化アルミニウムを含むことにより、第１のバッファ層１１０は非晶質ガラスを含む基板１０２に含まれる酸化アルミニウムと強固な結合を作ることができる。このため、基板１０２と第１のバッファ層１１０の間の剥離が効果的に抑制される。なお、第１のバッファ層１１０の組成は膜厚方向において一定でもよく、あるいは、基板１０２からの距離が増大するに従って（すなわち、第２のバッファ層１１２に近づくに従って）酸素濃度が減少してもよい。このように、上面における酸素濃度が低い第１のバッファ層１１０を形成することにより、第１のバッファ層１１０と接する第２のバッファ層１１２中の酸素濃度を低減することができる。
　第１のバッファ層１１０の上に形成される第２のバッファ層をより効果的にｃ軸方向に結晶成長させるため、第１のバッファ層１１０の表面は高い平坦性を有することが好ましい。また、高い結晶性を有し、かつ、隣接する構成（基板１０２や第２のバッファ層１１２）との熱膨張係数の差に起因する応力を低減して剥離やクラックなどの欠陥が生じないよう、比較的小さい膜厚で第１のバッファ層１１０を形成することが好ましい。具体的には、第１のバッファ層１１０の厚さは５０ｎｍ以下であることが好ましく、例えば２ｎｍ以上５０ｎｍ以下の厚さで第１のバッファ層１１０が形成される。
イ　第２のバッファ層
　第２のバッファ層１１２は、第１のバッファ層１１０上に第１のバッファ層１１０と接するように設けられる。第２のバッファ層１１２は、窒化アルミニウムなどのアルミニウムと窒素を含有する無機化合物を含む。例えば、第２のバッファ層１１２の組成はＡｌｘＮｙ（式３）で表すことができ、式３においてｘ／ｙは０．９以上１．１以下でもよい。第２のバッファ層１１２は酸素を含んでもよいが、その濃度（例えば第２のバッファ層１１２中における酸素の平均濃度）は第１のバッファ層１１０のそれよりも低い。第２のバッファ層１１２の組成も膜厚方向において一定でもよく、あるいは、第１のバッファ層１１０からの距離が増大するに従って（すなわち、窒化ガリウム層１２０に近づくに従って）窒素濃度が増大または減少してもよい。あるいは、第１のバッファ層１１０からの距離が増大するに従って式３のｘとｙの比（ｘ／ｙ）が１に近づくように窒素濃度が膜厚方向において変化してもよい。窒化ガリウム層１２０と接する第２のバッファ層１１２の上面では第２のバッファ層１１２の組成は実質的にＡｌＮ（すなわち、ｘとｙが同一または実質的に同一）であることが好ましい。
　第１のバッファ層１１０と同様、第２のバッファ層１１２の上に形成される窒化ガリウム層１２０をより効果的にｃ軸方向に結晶成長させるため、第２のバッファ層１１２の表面の平坦性も高いことが好ましい。また、高い結晶性を有し、かつ、隣接する構成（第１のバッファ層１１０や窒化ガリウム層１２０）との熱膨張係数の差に起因する応力を低減してクラックなどの欠陥発生を抑制するため、例えば２０ｎｍ以上１００ｎｍ以下の厚さで第２のバッファ層１１２を形成することが好ましい。
　上述したように、第２のバッファ層１１２は窒化アルミニウムを含むことができるため、六方最密構造、面心立方構造、またはこれらに準ずる構造を有することができる。ここで、六方最密構造またはそれに準ずる構造は、ａ軸およびｂ軸に対してｃ軸が直交しない結晶構造を含む。したがって、この構造では、第２のバッファ層１１２は、その表面に対して（０００１）方向、すなわち、ｃ軸方向に配向する。また、面心立方構造またはそれに準ずる構造を有する第２のバッファ層１１２は、その表面に対して（１１１）方向に配向する。このため、第２のバッファ層１１２のｃ軸は、第２のバッファ層１１２が設けられる面（すなわち、第１のバッファ層１１０の上面）に対して垂直または略垂直な方向に配向する。後述するように、第２のバッファ層１１２やその上に設けられる窒化ガリウム層１２０、ｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６は窒化ガリウムなどの１３族元素と１５族元素を含有する半導体を含むが、窒化ガリウムは六方最密構造を取り、その表面エネルギーを最小化するようにｃ軸方向に結晶成長することが知られている。このため、第２のバッファ層１１２上に窒化ガリウム層１２０形成することで、窒化ガリウム層１２０だけでなく、その上に形成される半導体層のｃ軸方向への結晶成長が促進される。その結果、これらの層の結晶性が向上し、発光素子として優れた特性を得ることができる。
ウ　第１のバッファ層と第２のバッファ層の熱膨張係数
　上述した構成を有する第１のバッファ層１１０と第２のバッファ層１１２の熱膨張係数は、いずれも基板１０２の熱膨張係数と窒化ガリウム層１２０の熱膨張係数の間となる。具体的には、非晶質ガラスを含む基板１０２の熱膨張係数は３．５×１０－６／℃から３．９×１０－６／℃であり、窒化ガリウム層１２０に含まれる窒化ガリウムの面内方向（基板１０２の上面に平行な方向であり、ａ軸方向。以下、同じ。）における膨張係数は５．６×１０－６／℃であることが知られている。一方、第１のバッファ層１１０の面内方向の熱膨張係数は、組成に依存し、３．５×１０－６／℃以上５．６×１０－６／℃以下である。同様に、第２のバッファ層１１２の面内方向の熱膨張係数もその組成に依存し、３．６×１０－６／℃以上４．６×１０－６／℃以下となる。このため、発光素子１００では、基板１０２から窒化ガリウム層１２０の方向において面内方向の熱膨張係数を段階的に変化（増大）させることができ、また、隣接する構成間に大きな熱膨張係数の差が存在しない。その結果、発光素子１００の製造時の高温条件下において大きな応力が発生せず、隣接する構成間での剥離や各層のクラックの発生などを効果的に防止することができる。
エ　第１のバッファ層と第２のバッファ層の格子定数
　非晶質ガラスは結晶性ガラス（例えば石英など）と異なって明確な結晶構造を持たないため、一般的には格子定数は定義されないが、その主成分である酸化ケイ素の結晶構造が基板１０２上に設けられる第１のバッファ層１１０の結晶性を左右すると言える。そこで、本明細書では、非晶質ガラスのＸ線回折における２θが２２°付近のブロードなピークから算出された値０．４９１ｎｍを基板１０２のａ軸方向の格子定数として採用する。窒化ガリウム層１２０に含まれる窒化ガリウムのａ軸方向の格子定数は、０．３１８ｎｍであることが知られている。これに対し、上記構成を有する第１のバッファ層１１０と第２のバッファ層１１２のａ軸方向における格子定数は、いずれも組成に依存し、前者は０．３５５ｎｍ以上０．４８０ｎｍ以下、後者は０．３００ｎｍ以上０．３３０ｎｍ以下となる。
　したがって、基板１０２、第１のバッファ層１１０、第２のバッファ層１１２、窒化ガリウム層１２０の間における格子定数の関係は図２のように模式的に表される。図２から理解されるように、発光素子１００では、基板１０２、第１のバッファ層１１０、第２のバッファ層１１２、窒化ガリウム層１２０の順に段階的にａ軸方向の格子定数が低減する。このため、酸化アルミニウムを含む第１のバッファ層１１０と窒化ガリウムを含む窒化ガリウム層１２０の間のａ軸方向における格子定数の差（Δ１）は、非晶質ガラスを含む基板１０２と窒化ガリウム層１２０の間のそれ（Δ２）よりも小さい。また、窒化アルミニウムを含む第２のバッファ層１１２と窒化ガリウム層１２０の間のａ軸方向における格子定数の差（Δ３）は、基板１０２と窒化ガリウム層１２０の間のそれ（Δ２）よりも小さく、かつ、第１のバッファ層１１０と窒化ガリウム層１２０の間のそれ（Δ１）よりも小さい。
　第２のバッファ層１１２と窒化ガリウム層１２０の間では、ａ軸方向の格子定数の差Δ３が小さいため、第２のバッファ層１１２の上に形成される窒化ガリウム層１２０の結晶構造は、第２のバッファ層１１２の影響を受けやすい。このため、第２のバッファ層１１２が高度にｃ軸配向している場合には、窒化ガリウム層１２０もｃ軸方向の結晶化が効果的に促進されるが、第２のバッファ層１１２の結晶性が低い場合、窒化ガリウム層１２０を十分に結晶化することができず、結晶子サイズの低下の原因となる。
　また、図２から理解されるように、基板１０２の格子定数と第２のバッファ層１１２の格子定数の差Δ２は大きく、基板１０２上に直接第２のバッファ層を形成する場合、大きな格子定数の差に起因し、第２のバッファ層１１２の結晶成長が阻害される。しかしながら、基板１０２と第２のバッファ層１１２の間の格子定数を有する第１のバッファ層１１０を設けることで、基板１０２と第２のバッファ層１１２間の格子定数のミスマッチが緩和されるため、第１のバッファ層１１０上に第２のバッファ層１１２を形成することで、第２のバッファ層１１２の結晶化を促進することができる。その結果、向上した結晶性を有する第２のバッファ層１１２が得られ、この上に窒化ガリウム層１２０を形成することで、窒化ガリウム層１２０のｃ軸方向の結晶性を向上させることができる。これにより、窒化ガリウム層１２０の上に設けられる半導体層の結晶性も向上させることができるため、優れた特性を有する発光素子１００を提供することができる。
（４）窒化ガリウム層
　窒化ガリウム層１２０は窒化ガリウムを含みむ。窒化ガリウムはドーパントを添加することでｐ型またはｎ型の導電性が付与されるが、窒化ガリウム層１２０は、ドーパントを含まないアンドープ窒化ガリウム層でもよい。あるいは、窒化ガリウム層１２０は、ｎ型の導電性を付与するドーパント（ケイ素やゲルマニウムなど）を含有するｎ型の窒化ガリウム、またはｐ型の導電性を付与するドーパント（マグネシウムや亜鉛、カドミウム、ベリリウムなど）を含むｐ型の窒化ガリウムを含んでもよい。
（５）ｎ型クラッド層、発光層、ｐ型クラッド層
　ｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６は、陽極１２８と陰極１３０からそれぞれ注入されるホールと電子が再結合することで可視光を出射するように構成される。ｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６は、それぞれ単層構造を有してもよく、複数の層が積層された積層構造を有してもよい。なお、図１Ａに示す例では、基板１０２側から順にｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６が積層しているが、この順序と逆の順序で半導体層を構成してもよい。この場合、窒化ガリウム層１２０はアンドープ窒化ガリウムまたはｐ型の窒化ガリウムを含むように構成され、その上にｐ型クラッド層１２６、発光層１２４、ｎ型クラッド層１２２が形成される。
　ｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６は、それぞれ第１３族元素と第１５族元素を含む半導体層である。具体的には、アルミニウム、ガリウム、および／またはインジウム、ならびに窒素、リン、および／またはヒ素を含む半導体がこれらの層に含まれる。典型的な半導体として、ガリウム系材料が挙げられる。例えば、窒化ガリウム、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などの窒化ガリウム系材料、リン化ガリウム（ＧａＰ）、アルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）などのリン化ガリウム系材料が例示される。ｎ型クラッド層１２２とｐ型クラッド層１２６には、上述したドーパントがさらに含まれてもよい。ドーパントを添加することで、各層の価電子制御が可能となり、バンドギャップの制御も可能となる。なお、窒化ガリウム層１２０とその上に接して設けられる層（図１Ａに示す例ではｎ型クラッド層１２２）の組成は同一でもよい。
　発光層１２４は、例えば窒化インジウムガリウムの単層構造でもよく、あるいは量子井戸構造を有してもよい。量子井戸構造とは、バンドギャップが異なり、１から５ｎｍ程度の厚さを有する複数の薄膜を交互に積層した構造であり、例えば窒化インジウムガリウムと窒化ガリウムの交互積層体、ひ化りん化インジウムガリウム（ＧａＩｎＡｓＰ）とリン化インジウム（ＩｎＰ）の交互積層体、ひ化アルミニウムインジウム（ＡｌＩｎＡｓ）とひ化インジウムガリウム（ＩｎＧａＡｓ）の交互積層体などが例示される。
（６）陽極と陰極
　陽極１２８と陰極１３０は、それぞれｐ型クラッド層１２６とｎ型クラッド層１２２にホールと電子を注入する。陽極１２８としては、例えば、パラジウム、金などの金属、これらの合金、またはインジウム－スズ混合酸化物（ＩＴＯ）やインジウム－亜鉛混合酸化物（ＩＺＯ）などの可視光を透過する導電性酸化物の薄膜を用いることができる。陰極１３０としては、アルミニウム、チタン、金、銀またはインジウムなどの金属、またはこれらの合金を用いることができる。陽極１２８も陰極１３０も単層構造を有してもよく、異なる組成を有する複数の膜の積層体でもよい。
（７）保護膜
　保護膜１４０は、酸素や水などの不純物が発光素子１００に侵入することを防ぐための構成であり、例えば酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物を含む一つまたは複数の膜で構成される。保護膜１４０には陽極１２８と陰極１３０を露出するための開口が設けられ、これらの開口を利用して図示しない配線が陽極１２８と陰極１３０に電気的に接続される。
　上述したように、発光素子１００では、非晶質ガラスを含む基板１０２上に第１のバッファ層１１０と第２のバッファ層１１２が積層され、その上に窒化ガリウム層１２０が設けられる。基板１０２と第１のバッファ層１１０には酸化アルミニウムが含まれるため、これらの間に強固な結合が得られる。また、第１のバッファ層１１０から窒化ガリウム層１２０まで段階的に熱膨張係数が増大し、隣接する構成間に大きな熱膨張係数差が存在しないため、高温条件下における剥離やクラック発生などを防止することができる。
　さらに、大きな格子定数の差が存在する基板１０２と第２のバッファ層１１２の間に、基板１０２と第２のバッファ層１１２との間の格子定数を有する第１のバッファ層１１０が設けられるため、基板１０２と第２のバッファ層１１２の間の大きな格子ミスマッチを緩和することができる。このため、基板１０２と高い結合力を有する第１のバッファ層１１０上に第２のバッファ層１１２を設けることで、基板１０２上に直接第２のバッファ層１１２を設ける場合と比較し、第２のバッファ層１１２の結晶性を大きく向上させることができる。その結果、発光素子１００としての機能を左右するｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６の結晶性が向上し、優れた特性を有する発光素子を提供することが可能となる。
　さらに、第１のバッファ層１１０や第２のバッファ層１１２に含まれる酸化アルミニウムや酸窒化アルミニウム、窒化アルミニウムは、フォトリソグラフィプロセスで用いられる各種エッチャントに対する耐性が高いため、後述する発光素子１００の製造工程において消失したりダメージを受けたりすることが無い。このため、従来の半導体装置を製造する各種装置を利用して信頼性の高い発光素子１００を製造することができる。
２．変形例
　発光素子１００の構造は上述した構造に限られない。具体的には、基板１０２と窒化ガリウム層１２０の間に三つまたはそれ以上のバッファ層を設けてもよい。例えば、図１Ｂに示すように、第１のバッファ層１１０と第２のバッファ層１１２に加え、第２のバッファ層１１２上の第３のバッファ層１１４、および第３のバッファ層１１４上の第４のバッファ層１１６を設けてもよい。隣接するバッファ層は、互いに接するように設けられる。
　第３のバッファ層１１４と第４のバッファ層１１６の構成は、それぞれ第１のバッファ層１１０と第２のバッファ層１１２の構成と同一でもよい。あるいは、第１のバッファ層１１０から第４のバッファ層１１６の各々が酸化アルミニウム、酸窒化アルミニウム、または窒化アルミニウムを含み、第１のバッファ層１１０から第４のバッファ層１１６の順で酸素濃度が減少し、窒素濃度が増大してもよい。この場合には、第４のバッファ層１１６は窒化アルミニウムを含むことが好ましい。
　このような変形例においても、窒化ガリウム層１２０と接するバッファ層と基板１０２間の格子ミスマッチが緩和され、かつ、隣接する構成間の熱膨張係数の差を小さくすることができる。このため、結晶性の高い窒化ガリウム層１２０を形成することができるとともに、剥離やクラックの発生を抑制することができる。
＜第２実施形態＞
　本実施形態では、発光素子１００の製造方法について説明する。第１実施形態で述べた構成と同様または類似する構成については説明を省略することがある。
（１）オーバーコートとアンダーコートの形成
　まず、図３Ａに示すように、オーバーコート１０４とアンダーコート１０６をそれぞれ基板１０２の上下に形成する。基板１０２の大きさに制約はなく、マザーガラスとも呼ばれる大型の非晶質ガラス基板を基板１０２として利用することも可能である。例えば第３．５世代ガラスと呼ばれる６００ｍｍ×７２０ｍｍサイズ、第４．５世代ガラスと呼ばれる７３０ｍｍ×９２０ｍｍサイズ、第６世代ガラスと呼ばれる１５００ｍｍ×１８５０ｍｍサイズ、またはそれ以上のサイズの非晶質ガラス基板を用いてもよい。したがって、一つの基板１０２を用いて複数の発光素子１００を製造することができる。このことは、発光素子１００の製造コストの削減に寄与する。オーバーコート１０４とアンダーコート１０６は、ＣＶＤ法やスパッタリング法を用いて形成すればよい。なお、オーバーコート１０４とアンダーコート１０６は任意の構成であるため、これらの一方または両方を形成しなくてもよい。
（２）第１のバッファ層の形成
　引き続き、第１のバッファ層１１０を基板１０２上に形成する（図３Ｂ）。第１のバッファ層１１０は、スパッタリング法によって形成することができる。第１のバッファ層１１０が酸化アルミニウムを含む場合には、例えば、アルミニウムまたは酸化アルミニウムをターゲットとして用い、アルゴンと酸素の混合ガスによる反応性スパッタリング中に酸素ラジカルを照射し、第１のバッファ層１１０形成を行ってもよい。あるいは、酸化アルミニウムターゲットをアルゴンでスパッタリングし、さらに得られる第１のバッファ層１１０に対して酸素ラジカル処理を行ってもよい。あるいは、基板１０２に対して酸素プラズマを照射して基板１０２の表面に酸素が過剰な層を形成し、その上にアルミニウムターゲットをスパッタリングしてアルミニウムの薄膜を形成し、その後加熱（アニーリング）してアルミニウム薄膜を酸化アルミニウム膜に変換することで第１のバッファ層１１０を形成してもよい。あるいは、アルミニウムターゲットをアルゴンまたはアルゴンと酸素の混合ガスを用いてスパッタリングして基板１０２上にそれぞれアルミニウム薄膜または酸化アルミニウムを含むアルミニウム薄膜を形成し、引き続き酸素プラズマまたは酸素ラジカル処理によってアルミニウムを酸化して第１のバッファ層１１０を形成してもよい。
　第１のバッファ層１１０が窒素を含む酸化アルミニウムを含む場合には、例えばアルミニウムターゲットまたは酸化アルミニウムターゲットを用い、アルゴン、酸素、および窒素の混合ガスを用いる反応性スパッタリングで第１のバッファ層１１０を形成してもよい。この時、得られる第１のバッファ層１１０に対し、酸素ラジカル処理および／または窒素ラジカル処理を行ってもよい。あるいは、酸化アルミニウムターゲットを用い、アルゴンと窒素の混合ガスを用いる反応性スパッタリングで第１のバッファ層１１０を形成してもよい。あるいは、アルゴンを利用して酸窒化アルミニウムターゲットをスパッタリングして第１のバッファ層１１０を形成してもよい。あるいは、基板１０２に対して二酸化窒素プラズマを照射して基板１０２の表面を酸窒化し、引き続いてアルミニウムターゲットのスパッタリングによってアルミニウム薄膜を形成し、さらにアニーリングを行なってアルミニウムを酸窒化することで第１のバッファ層１１０を形成してもよい。あるいは、アルミニウムターゲットをアルゴンでスパッタリングしてアルミニウム薄膜を形成し、さらにアルミニウム薄膜を酸素と窒素のプラズマを用いて酸窒化してもよい。あるいは、アルミニウムターゲット、酸窒化アルミニウムターゲット、または酸化アルミニウムターゲットをアルゴンでスパッタリングするのと同時に酸素ラジカル処理と窒素ラジカル照射を行って第１のバッファ層１１０を形成してもよい。
　上述したように、第１のバッファ層１１０は、基板１０２からの距離が増大するに従って酸素濃度が減少するように構成することができる。これにより、第１のバッファ層１１０の上面においてより化学量論比に近い酸化アルミニウムを形成することができる。この場合には、例えばアルゴンと酸素の混合ガスを用いる反応性スパッタリングにおいて、膜成長とともに酸素分圧を低減すればよい。
　第１のバッファ層１１０を形成したのち、アニーリングを行なって結晶化を促進し、層の密度を増大させてもよい。この時の温度は、例えば５００℃以上７００℃以下の範囲から適宜選択すればよい。
（３）第２のバッファ層の形成
　引き続き、第２のバッファ層１１２を第１のバッファ層１１０上に形成する（図３Ｂ）。第２のバッファ層１１２もスパッタリング法によって形成すればよい。例えば、窒化アルミニウムターゲットをアルゴンでスパッタリングして第２のバッファ層１１２を形成することができる。あるいは、アルミニウムターゲットまたは窒化アルミニウムターゲットに対してアルゴンと窒素の混合ガスを用いて反応性スパッタリングを行って第２のバッファ層１１２を形成してもよい。この時、得られる第２のバッファ層１１２に対してさらに窒素ラジカル処理を行ってもよい。あるいは、アルミニウムターゲットまたは窒化アルミニウムターゲットをアルゴンでスパッタリングするのと同時に窒素ラジカルを照射することによって第２のバッファ層１１２を形成してもよい。
　上述したように、第２のバッファ層１１２においても膜厚方向において窒素濃度が変化してもよい。例えば、反応性スパッタリングにおける窒素の分圧を制御して窒素濃度を制御してもよく、あるいは、窒素ラジカル処理によって第２のバッファ層１１２表面の窒素濃度を増大させてもよい。
　第１のバッファ層１１０と同様、第２のバッファ層１１２に対してアニーリングを行なって結晶化を促進し、層の密度を増大させてもよい。この時の温度は、例えば５００℃以上７００℃以下の範囲から適宜選択すればよい。
　なお、第１のバッファ層１１０と第２のバッファ層１１２は、同一チャンバ内で連続的に形成する、あるいは、大気状態に戻すことなく真空状態を保持しながら別チャンバにて形成することが好ましい。これにより、第１のバッファ層１１０と第２のバッファ層１１２の界面に不純物が混入することを防ぐことができ、第２のバッファ層１１２の結晶化をより効果的に促進することができる。
（４）窒化ガリウム層、ｎ型クラッド層、発光層、ｐ型クラッド層の形成
　引き続き、第２のバッファ層１１２上に窒化ガリウム層１２０を形成し、この上に半導体層、すなわち、ｎ型クラッド層１２２、発光層１２４、ｐ型クラッド層１２６を順次形成する（図３Ｃ）。これらの各層もスパッタリング法を利用して形成することができる。例えば、プラズマ存在下、窒化ガリウムなどの半導体ターゲットをアルゴンでスパッタリングしてこれらの層を形成すればよい。層内にドーパントが含まれる場合には、ドーパントを含むターゲットを用いればよい。あるいは、窒化ガリウムターゲットとドーパント用のターゲットを同時にスパッタリングすればよい。また、窒化インジウムガリウムターゲットと窒化ガリウムターゲットを用いることで、窒化インジウムガリウム膜と窒化ガリウム膜とが交互に積層された発光層１２４を形成することができる。あるいは、発光層１２４が窒化インジウムガリウム膜の場合には窒化ガリウムターゲットとインジウムターゲットを同時にスパッタし、窒化ガリウム膜を形成する場合には窒化ガリウムターゲットをスパッタすることで、窒化インジウムガリウム膜と窒化ガリウム膜とが交互に積層された発光層１２４を形成することができる。
　引き続き、ｎ型クラッド層１２２からｐ型クラッド層１２６をパターニングする。パターニングは、図４Ａに示すように、ｎ型クラッド層１２２、発光層１２４、およびｐ型クラッド層１２６を含む複数の積層体が窒化ガリウム層１２０上に島状に配置されるように行われる。各積層体が一つの発光素子１００を構成するため、本方法により、一つの基板１０２上に窒化ガリウム層１２０を共有する複数の発光素子１００を形成することができる。パターニングは公知のフォトリソグラフィを適用することで行うことができるため、詳細な説明は省略する。
　その後、陽極１２８と陰極１３０をそれぞれｐ型クラッド層１２６とｎ型クラッド層１２２上に形成する（図４Ｂ）。陽極１２８と陰極１３０は、真空蒸着法や電子ビーム蒸着法、ＣＶＤ法、スパッタリング法などを利用して形成すればよい。保護膜１４０を設ける場合には、ＣＶＤ法またはスパッタリング法を用いて陽極１２８と陰極１３０を覆うようにケイ素含有無機化合物を含む一つまたは複数の膜を形成し、その後、陽極１２８と陰極１３０の一部を露出するように保護膜１４０をエッチングすればよい。このため、基板１０２の側面にも保護膜１４０が形成される（図４Ｃ）。
　その後、図４Ｃの点線に沿って基板１０２を分断することで、図１Ａに示す発光素子１００を得ることができる。
　上述したように、第１のバッファ層１１０からｐ型クラッド層１２６は、いずれもスパッタリング法で形成することができる。このため、成膜時の温度は、室温から６００℃未満の温度、典型的には１００℃以上４００℃以下となる。したがって、安価な非晶質ガラスを含む基板１０２を利用して複数の発光素子１００を製造することができる。
　また、窒化ガリウム層１２０からｐ型クラッド層１２６は第２のバッファ層１１２上に形成される。このため、無機半導体層を形成するために従来用いられてきた気相エピタキシャル成長を適用しなくても、半導体ターゲットをスパッタリングすることで弾き出される半導体の粒子は、堆積して各層を形成すると同時に第２のバッファ層１１２に誘起されて効果的にｃ軸配向する。その結果、第１のバッファ層１１０からｐ型クラッド層１２６の形成時に高温が要求されること無く、各層は高い結晶性を有することができ、発光素子１００はＬＥＤとして優れた特性を示すことができる。
＜第３実施形態＞
　本実施形態では、本発明の実施形態の一つに係るトランジスタについて説明する。第１、第２実施形態で述べた構成と同様または類似する構成については説明を省略することがある。
１．高電子移動度電界効果型トランジスタ
　本発明の実施形態の一つに係るトランジスタの一例として、高電子移動度電界効果型のトランジスタ１５０の模式的端面図を図５Ａに示す。トランジスタ１５０は基板１０２を有し、基板１０２上の第１のバッファ層１１０と第２のバッファ層１１２、および第２のバッファ層１１２上の活性層（電子走行層とも呼ばれる。）１５２を含む。活性層１５２は、第１実施形態で述べた発光素子１００の窒化ガリウム層１２０に対応する。トランジスタ１５０はさらに、活性層１５２上の電子供給層１５８、および活性層１５２上に位置し、活性層１５２および電子供給層１５８に電気的に接続される一対の端子（第１の端子１５４と第２の端子１５６）を備える。第１の端子１５４と第２の端子１５６は、活性層１５２と接してもよく、図示しないが、電子供給層１５８を介して活性層１５２と接続されてもよい。トランジスタ１５０はさらに、電子供給層１５８と直接接する、または任意の構成であるゲート絶縁膜１６０を介して電子供給層１５８上に設けられるゲート電極１６２を備える。以下、これらの構成について説明するが、基板１０２、オーバーコート１０４、アンダーコート１０６、第１のバッファ層１１０、第２のバッファ層１１２の構成は第１実施形態のそれと同様であるため説明は省略する。
（１）活性層と電子供給層
　活性層１５２と電子供給層１５８の積層により、トランジスタ１５０の駆動時にソース／ドレイン電流の経路が形成される。活性層１５２と電子供給層１５８は、１３族元素と１５族元素を含む。例えば、活性層１５２と電子供給層１５８は、それぞれアンドープ窒化ガリウムとｎ型窒化アルミニウムガリウムを含んでもよい。あるいは、活性層１５２と電子供給層１５８は、それぞれアンドープヒ化ガリウム（ＧａＡｓ）とｎ型ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）を含んでもよい。活性層１５２は、スパッタリング法を利用して第２のバッファ層１１２上に、第２のバッファ層１１２と接するように設けられる。このため、ＭＯＣＶＤを用いたエピタキシャル成長が必要とするような高温での成膜は要求されず、非晶質ガラスを含む基板１０２を用いても活性層１５２と電子供給層１５８を形成することができる。また、活性層１５２と電子供給層１５８は、その下地として働く第２のバッファ層１１２によってｃ軸方向への結晶化が促進される。さらに、第１実施形態で述べたように、第２のバッファ層１１２は格子ミスマッチの大きい基板１０２上に直接設けられず、格子ミスマッチを緩和するための第１のバッファ層１１０上に設けられるため、ｃ軸配向性が高い。したがって、第２のバッファ層１１２も高いｃ軸配向性を備えるため、スパッタリング法を利用して活性層１５２と電子供給層１５８を形成しても、これらの層においても高いｃ軸配向を実現することが可能である。その結果、高い電界移動度を有するトランジスタを提供することができる。
（２）第１の端子、第２の端子、ゲート絶縁膜、およびゲート電極
　第１の端子１５４、第２の端子１５６、およびゲート電極１６２は、アルミニウム、金、銀、タンタル、モリブデン、チタン、銅などの金属、または上記金属を一つまたは複数含む合金を含む。任意の構成であるゲート絶縁膜１６０は、例えば酸化ケイ素や窒化ケイ素などのケイ素含有無機化合物、あるいはケイ酸ハフニウム、ケイ酸ジルコニウム、酸化ハフニウム、酸化ジルコニウムなどの所謂ｈｉｇｈ－ｋ材料を含む。これらの構成を形成する方法に制約はなく、真空蒸着法や電子ビーム蒸着法、ＣＶＤ法、スパッタリング法を適宜採用することができる。なかでも、成膜速度の大きなスパッタリング法や電子ビーム蒸着法を用いることで、効率よく第１の端子１５４、第２の端子１５６、ゲート絶縁膜１６０、およびゲート電極１６２を形成することができる。
２．金属絶縁膜電界効果型トランジスタ
　本実施形態に係るトランジスタは所謂金属絶縁膜電界効果型のトランジスタ（ＭＩＳＦＥＴ）でもよい。例えば、図５Ｂに示すトランジスタ１７０のように、電子供給層１５８を設けず、ｐ型窒化ガリウム層を含む第１の活性層１５２－１、第１の活性層１５２－１上に位置し、ｉ型またはｎ型窒化ガリウムを含む第２の活性層１５２－２の積層で活性層１５２を構成してもよい。第２の活性層１５２－２は、第１の活性層１５２－１の上にソース領域とドレイン領域を形成するように、それぞれ第１の活性層１５２－１と第１の端子１５４の間、および第１の活性層１５２－１と第２の端子１５６の間に分割して設ければよい。
　トランジスタ１７０においても、その特性を左右する活性層１５２は、基板１０２と第２のバッファ層１１２間の格子定数のミスマッチを緩和する第１のバッファ層１１０上に設けられる第２のバッファ層１１２上に設けられる。このため、第１のバッファ層１１０によってｃ軸方向の配向性が向上した第２のバッファ層１１２上で活性層１５２のｃ軸配向が促進され、その結果、活性層１５２は高い結晶性を有する。これにより、トランジスタ１７０は高い電界移動度を有することができる。
　本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
　１００：発光素子、１０２：基板、１０４：オーバーコート、１０６：アンダーコート、１１０：第１のバッファ層、１１２：第２のバッファ層、１１４：第３のバッファ層、１１６：第４のバッファ層、１２０：窒化ガリウム層、１２２：ｎ型クラッド層、１２４：発光層、１２６：ｐ型クラッド層、１２８：陽極、１３０：陰極、１４０：保護膜、１５０：トランジスタ、１５２：活性層、１５２－１：第１の活性層、１５２－２：第２の活性層、１５４：第１の端子、１５６：第２の端子、１５８：電子供給層、１６０：ゲート絶縁膜、１６２：ゲート電極、１７０：トランジスタ
 

Claims (20)

  1. 　非晶質ガラスを含む基板、
    　前記基板上に位置し、アルミニウムと酸素を含む第１のバッファ層、
    　前記第１のバッファ層上に位置し、アルミニウムと窒素を含む第２のバッファ層、
    　前記第２のバッファ層上の窒化ガリウム層、
    　前記窒化ガリウム層上に位置し、ｎ型クラッド層、ｐ型クラッド層、および前記ｎ型クラッド層と前記ｐ型クラッド層の間の発光層を含む積層体、ならびに
    　前記ｎ型クラッド層と前記ｐ型クラッド層のそれぞれの上に位置する陰極と陽極を備え、
    　前記ｎ型クラッド層、前記ｐ型クラッド層、および前記発光層の各々は、第１３族元素と第１５族元素を含む、発光素子。
  2. 　面内方向において、前記第１のバッファ層の熱膨張係数は前記基板と前記窒化ガリウム層の熱膨張係数の間であり、
    　前記第１のバッファ層と前記窒化ガリウム層の間におけるａ軸方向における格子定数の差は、前記基板と前記窒化ガリウム層の間におけるそれよりも小さい、請求項１に記載の発光素子。
  3. 　前記面内方向における前記第１のバッファ層の前記熱膨張係数は、３．５×１０－６／℃以上５．６×１０－６／℃以下であり、
    　前記第１のバッファ層の前記ａ軸方向における前記格子定数は、０．３５５ｎｍ以上０．４８０ｎｍ以下である、請求項２に記載の発光素子。
  4. 　前記面内方向において、前記第２のバッファ層の熱膨張係数は、前記基板と前記窒化ガリウム層の前記熱膨張係数の間であり、
    　前記第２のバッファ層と前記窒化ガリウム層の間における前記ａ軸方向における格子定数の差は、前記基板と前記窒化ガリウム層の間におけるそれよりも小さく、前記第１のバッファ層と前記窒化ガリウム層の間におけるそれよりも小さい、請求項２に記載の発光素子。
  5. 　前記面内方向における前記第２のバッファ層の前記熱膨張係数は、３．６×１０－６／℃以上４．６×１０－６／℃以下であり、
    　前記第２のバッファ層の前記ａ軸方向における前記格子定数は、０．３００ｎｍ以上０．３３０ｎｍ以下である、請求項４に記載の発光素子。
  6. 　前記第１のバッファ層は、窒素をさらに含む、請求項１に記載の発光素子。
  7. 　前記第１のバッファ層の酸素濃度は、前記基板からの距離の増大に従って減少する、請求項６に記載の発光素子。
  8. 　前記第２のバッファ層において、アルミニウムに対する窒素の原子数比は、前記第１のバッファ層からの距離の増大に従って１に近づく、請求項１に記載の発光素子。
  9. 　窒化アルミニウムおよび／または酸化アルミニウムを含むアンダーコートを前記基板の下にさらに備える、請求項１に記載の発光素子。
  10. 　前記窒化ガリウム層は、前記第２のバッファ層と直接接する、請求項１に記載の発光素子。
  11. 　非晶質ガラスを含む基板上に第１のバッファ層を形成すること、
    　前記第１のバッファ層上に第２のバッファ層を形成すること、
    　前記第２のバッファ層上に窒化ガリウム層をスパッタリング法によって形成すること、
    　ｎ型クラッド層、ｐ型クラッド層、および前記ｎ型クラッド層と前記ｐ型クラッド層の間の発光層を含む積層体をスパッタリング法によって前記窒化ガリウム層上に形成すること、ならびに
    　前記ｎ型クラッド層と前記ｐ型クラッド層のそれぞれの上に陰極と陽極を形成することを含み、
    　前記ｎ型クラッド層、前記ｐ型クラッド層、および前記発光層の各々は、第１３族元素と第１５族元素を含む、発光素子の製造方法。
  12. 　面内方向において、前記第１のバッファ層の熱膨張係数は、前記基板と前記窒化ガリウム層の熱膨張係数の間であり、
    　前記第１のバッファ層と前記窒化ガリウム層の間におけるａ軸方向における格子定数の差は、前記基板と前記窒化ガリウム層の間におけるそれよりも小さい、請求項１１に記載の製造方法。
  13. 　前記面内方向における前記第１のバッファ層の前記熱膨張係数は、３．５×１０－６／℃以上５．６×１０－６／℃以下であり、
    　前記第１のバッファ層の前記ａ軸方向における前記格子定数は、０．３５５ｎｍ以上０．４８０ｎｍ以下である、請求項１２に記載の製造方法。
  14. 　前記面内方向において、前記第２のバッファ層の熱膨張係数は、前記基板と前記窒化ガリウム層の前記熱膨張係数の間であり、
    　前記第２のバッファ層と前記窒化ガリウム層の間における前記ａ軸方向における格子定数の差は、前記基板と前記窒化ガリウム層の間におけるそれよりも小さく、前記第１のバッファ層と前記窒化ガリウム層の間におけるそれよりも小さい、請求項１２に記載の製造方法。
  15. 　前記面内方向における前記第２のバッファ層の前記熱膨張係数は、３．６×１０－６／℃以上４．６×１０－６／℃以下であり、
    　前記第２のバッファ層の前記ａ軸方向における前記格子定数は、０．３００ｎｍ以上０．３３０ｎｍ以下である、請求項１４に記載の製造方法。
  16. 　前記第１のバッファ層は、窒素をさらに含む、請求項１１に記載の製造方法。
  17. 　前記第１のバッファ層の酸素濃度は、前記基板からの距離の増大に従って減少する、請求項１６に記載の製造方法。
  18. 　前記第２のバッファ層において、アルミニウムに対する窒素の原子数比は、前記第１のバッファ層からの距離の増大に従って１に近づく、請求項１１に記載の製造方法。
  19. 　窒化アルミニウムおよび／または酸化アルミニウムを含むアンダーコートを前記基板の下に形成することをさらに含む、請求項１１に記載の製造方法。
  20. 　前記窒化ガリウム層は、前記第２のバッファ層と直接接する、請求項１１に記載の製造方法。
     
PCT/JP2023/028862 2022-10-05 2023-08-08 発光素子および発光素子の製造方法 WO2024075388A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022160638 2022-10-05
JP2022-160638 2022-10-05

Publications (1)

Publication Number Publication Date
WO2024075388A1 true WO2024075388A1 (ja) 2024-04-11

Family

ID=90607922

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/028862 WO2024075388A1 (ja) 2022-10-05 2023-08-08 発光素子および発光素子の製造方法

Country Status (1)

Country Link
WO (1) WO2024075388A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231745A (ja) * 2008-03-25 2009-10-08 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2011091402A (ja) * 2009-10-21 2011-05-06 Lg Innotek Co Ltd 発光素子、発光素子の製造方法
JP2017152655A (ja) * 2016-02-26 2017-08-31 株式会社豊田中央研究所 半導体装置
JP2021530856A (ja) * 2018-07-09 2021-11-11 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. 発光装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231745A (ja) * 2008-03-25 2009-10-08 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2011091402A (ja) * 2009-10-21 2011-05-06 Lg Innotek Co Ltd 発光素子、発光素子の製造方法
JP2017152655A (ja) * 2016-02-26 2017-08-31 株式会社豊田中央研究所 半導体装置
JP2021530856A (ja) * 2018-07-09 2021-11-11 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
WO2009113458A1 (ja) Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US20090045393A1 (en) Nitride semiconductor device and method for manufacturing the same
JP5113120B2 (ja) 半導体装置の製造方法およびその構造
JP6165602B2 (ja) ｎ型負電極の形成方法、およびＩＩＩ族窒化物半導体発光素子
WO2011055664A1 (ja) 半導体発光素子および半導体発光素子の製造方法
CN110112269B (zh) 发光二极管外延片及其制备方法
JP2002368264A (ja) Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TWI580074B (zh) Semiconductor light emitting element
JP2008047864A (ja) 窒化物系半導体発光素子の製造方法
KR20070072826A (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
WO2007060931A1 (ja) 窒化物半導体素子
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2007119830A1 (ja) 半導体発光素子、半導体発光素子の製造方法およびランプ
JP2003060212A (ja) シヨットキバリアダイオード及びその製造方法
WO2016002419A1 (ja) 窒化物半導体発光素子
JP4912843B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2001148508A (ja) 窒化物半導体素子及びその製造方法
WO2024075388A1 (ja) 発光素子および発光素子の製造方法
WO2011118629A1 (ja) 窒化物半導体発光素子
JPH10303510A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP6689244B2 (ja) 半導体発光素子の製造方法
KR20110078804A (ko) 반도체 발광소자
KR100737821B1 (ko) 발광 소자 및 그 제조방법
JP2010147097A (ja) 半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23874521

Country of ref document: EP

Kind code of ref document: A1